JPH05216439A

JPH05216439A - 液晶の多階調駆動回路

Info

Publication number: JPH05216439A
Application number: JP2252192A
Authority: JP
Inventors: 宏之 ▲真▼野; Hiroyuki Mano; Tetsuya Suzuki; 哲也鈴木; Shintaro Suzumura; 伸太郎鈴村; Hiroaki Shirane; 弘晃白根; Tsutomu Furuhashi; 勉古橋; Kazuhisa Nishimoto; 和久西本; Toshio Futami; 利男二見
Original assignee: Hitachi Image Information Systems Inc; Hitachi Ltd; Hitachi Video and Information System Inc
Current assignee: Hitachi Image Information Systems Inc; Hitachi Ltd; Hitachi Advanced Digital Inc
Priority date: 1992-02-07
Filing date: 1992-02-07
Publication date: 1993-08-27

Abstract

(57)【要約】【目的】少ない階調レベル信号入力で、多階調表示のた
めの液晶印加電圧を発生する液晶の多階調駆動回路を提
供する【構成】階調情報を収納するデータラッチ部１と階調情
報に対応して重み付けされた電流源部２と、階調情報に
従って電流源部２からの電流を加算する電流加算部３
と、前記電流加算された電流を蓄積する電流蓄積部５
と、電流蓄積部５を初期化する電流放電部６と、前記電
流蓄積部５に蓄積した電圧を液晶画素へ印加するための
増幅部７と、前記電流蓄積部５のバラツキを補正する監
視部４とを備える。【効果】階調情報を電流量に置き換えることで、少ない
階調レベル信号入力で、多階調表示が可能であり、液晶
の多階調駆動回路ＬＳＩのピン数増加を解消できる効果
がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶の駆動回路に係
り、特に、多階調表示に適した多階調駆動回路に関す
る。

【０００２】

【従来の技術】近年、ノート型パーソナルコンピュータ
（以下、パソコンと略記）およびブック型パソコン等の
いわゆる携帯型パソコンが普及しつつある。これらの携
帯型パソコンでは、そのキーデバイスとして、液晶表示
装置が用いられている。この液晶表示装置にあっては、
ＣＲＴディスプレイと同様に、カラ−化、多色化の要望
が強まっている。

【０００３】液晶表示装置のカラ−化の方法としては、
赤（Ｒ），緑（Ｇ）、青（Ｂ）のカラーフィルタを用
い、それぞれを液晶の各画素に配置することで実現して
いる。また、多色化の方法としては、特開昭６３−３０
４２２９号公報に開示されているものがある。これは、
液晶に印加する電圧をｍレベル用意し、液晶の多階調駆
動回路へ入力することで、液晶の多階調駆動回路は、表
示データの階調情報によって、ｍレベルの電圧のうち一
つを選択して、液晶の各画素に印加し、ｍ³色を実現し
ている。

【０００４】なお、本明細書では、ｍレベルの階調表示
を行うために液晶の多階調駆動回路へ入力する電圧（も
しくは電流）を、階調レベル信号と定義する。従って、
本従来例での階調レベル信号は、ｍ個の電圧ということ
になる。

【０００５】

【発明が解決しようとする課題】上述した従来の技術の
場合、ｍ＝８、すなわち、５１２色表示までは、液晶の
多階調駆動回路のチップサイズから実現可能である。と
ころが、マルチメディアによる液晶表示装置のフルカラ
ー化（すなわち２６万色、１６００万色）への対応を考
慮すると、ｍ＝６４またはｍ＝２５６となり、入力する
電圧レベル、すなわち、階調レベル信号が多くなる。し
かし、このように多くの階調レベル信号を用意すること
は、液晶の多階調駆動回路のチップサイズ、基板の配
線、電源回路の規模等を考慮すると、実現が困難であ
る。

【０００６】このように、上記従来の技術は、液晶表示
装置のフルカラー化の場合、液晶の多階調駆動回路への
入力電圧本数（すなわち、階調レベル信号）が多く、液
晶の多階調駆動回路ＬＳＩとしての実現性に問題があっ
た。

【０００７】本発明の目的は、液晶表示装置のフルカラ
ー化に対応すべく、少ない階調レベル信号入力で、多色
化を実現する多階調表示に適した多階調駆動回路を提供
することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明の一態様によれば、階調情報を受けて、多階
調表示するための液晶印加電圧を発生する多階調駆動回
路において、複数個の電流源を有する電流源部と、これ
らの電流源からの電流を、階調情報に対応して選択して
加算する電流加算部と、加算された電流を電圧に変換す
る電流電圧変換部とを有することを特徴とする多階調駆
動回路が提供される。

【０００９】電流電圧変換部は、加算した電流を蓄積し
て電圧を生成する電流蓄積部と、その蓄積した電流を放
電して、電流蓄積部を初期化する電流放電部とを備える
もので構成することができる。電流蓄積部としては、コ
ンデンサを用いることができる。

【００１０】本発明は、電流源が出力する電流の大きさ
を監視し、電流源の電流の大きさを制御する監視部をさ
らに有することができる。

【００１１】また、本発明は、各々の電流源が出力する
電流の大きさを微調整する手段をさらに備えることがで
きる。

【００１２】電流源部は、同一の電流を出力する複数個
の電流源で構成することができる。

【００１３】また、電流源部は、ｎｂｉｔの階調情報に
対応して重み付けしたｎ個の電流源で構成することがで
きる。この場合、電流加算部は、ｎ個の電流源のうちｎ
ｂｉｔの階調情報に対応した電流を選択して加算するも
のとすることができる。

【００１４】さらに、電流源部は、デジタル表示データ
の赤、緑、青、各々の階調情報に対して、異なる重み付
けをした電流源で構成することができる。

【００１５】

【作用】電流源部は、複数個の電流源からそれぞれ予め
定め等大きさの電流を出力する。この電流の大きさは、
すべて均等とするか、重み付けをした大きさとすること
ができる。

【００１６】電流加算部は、これらの電流源からの電流
を、階調情報に対応して選択して加算する。電流源の選
択は、階調情報に示す階調を得るに必要な印加電圧に対
応する電流となる、１または２以上の電流源を選ぶこと
により行なう。２以上の電流源が選択された場合、それ
らの電流は重ね合わされて加算される。

【００１７】電流電圧変換部は、加算された電流を電圧
に変換する。変換は、例えば、コンデンサ等で、加算し
た電流を蓄積して電圧を生成することによって行なうこ
とができる。なお、電流電圧変換部は、蓄積された電流
を放電することにより初期化することができる。

【００１８】なお、電流源部は、階調情報ｂｉｔ数に対
応した電流源を設け、それぞれの電流源の電流を階調情
報に対応して重み付けを行うことができる。これによ
り、必要な電流源の数を、重み付けを行なわない場合に
比べて、減少させることができる。

【００１９】

【実施例】以下、本発明の実施例について、図面を用い
て説明する。

【００２０】まず、本発明の多階調駆動回路が用いられ
る液晶表示装置の実施例について、図２１を参照して説
明する。

【００２１】図２１に示す液晶表示装置は、複数の画素
がマトリクス状に配置され、それらの画素で画像のカラ
ー表示を行なう液晶パネル１１４と、複数の多階調駆動
回路１２１，１２２，…１２３をカスケード接続したデ
ータドライバ１２０と、走査ドライバ１１５とを有す
る。

【００２２】なお、図２１において、７８はホールド信
号、１２はゲート信号、２８は監視部充電信号、６１は
１ラインラッチ信号、１３はラッチ信号、１４は表示デ
ータ、６９は右シフトスタート／左シフトエンド信号、
７０は右シフトエンド／左シフトスタート信号である。

【００２３】液晶パネル１１４は、データドライバ１２
０の出力信号線１２０ａの１本と、走査ドライバ１１５
の信号線１１５ａの１本との交点に、１画素ＭＯＳトラ
ンジスタ１１６と、液晶容量１１７と、付加容量１１８
とが配置される構成となっている。これらが、液晶パネ
ル１４の１画素を構成する。

【００２４】なお、多階調駆動回路１２１等は、後述す
る各実施例の多階調駆動回路で構成することができる。
また、この場合、例えば、１の多階調駆動回路を１のＬ
ＳＩ（Large Scale Integrated-circuit）とすることが
できる。

【００２５】このような構成において、１ライン分の表
示データ１４は、ラッチ信号１３によってデータドライ
バ１２０に順次書き込まれる。１ラインラッチ信号６
１、監視部充電信号２８、ゲート信号１２、ホールド信
号７８によって、データドライバは、入力された１ライ
ン分の表示データに対応した液晶印加電圧を生成出力す
る。この液晶印加電圧は、液晶パネル１１４に配置され
ている全ての１画素ＭＯＳトランジスタ１１６のドレイ
ンに加えられる。一方、走査ドライバ１１５は、走査シ
フト信号１１２の入力によって、走査するラインを順次
替える。走査ドライバ１１５の出力は、各１画素ＭＯＳ
トランジスタ１１６のゲートに接続されているので、走
査ラインの液晶容量１１７、付加容量１１８には、デー
タドライバが生成出力した電圧が蓄積される。

【００２６】このようにして、各画素において、表示デ
ータに対応した階調で表示が行なわれ、結果として、多
色表示が行なえる。

【００２７】以下、本発明の多階調駆動回路の実施例に
ついて、図面を参照して説明する。

【００２８】図１は、本発明の１実施例の構成の概要を
示すブロック図である。

【００２９】本実施例は、ｎｂｉｔの階調情報をラッチ
するためのデータラッチ部１と、複数の電流源を有する
電流源部２と、電流源部２の複数の電流源からの電流
を、階調情報に対応して選択して加算する電流加算部３
と、加算された電流を蓄積する電流蓄積部５と、蓄積さ
れた電流を放電する電流放電部６と、電流蓄積部５の出
力電圧を増幅する増幅部７と、電流蓄積部５の容量Ｃの
バラツキを補正するための監視部４とを備える。

【００３０】電流蓄積部５は、容量Ｃのコンデンサとし
て機能し、電流放電部６と共に、加算された電流を電圧
に変換する電流電圧変換部として機能する。

【００３１】ここで、説明を明瞭にするために、液晶１
画素に限定して図１の動作を説明する。

【００３２】ｎｂｉｔの階調情報を信号線１４より入力
し、信号線１３のラッチ信号によってデータラッチ部１
に書き込む。そして、データラッチ部１は、信号線１２
から入力されるゲート信号によって、信号線８、９、１
０、１１を使って、入力した階調情報を、一定時間、電
流加算部３へ出力する。信号線８、９、１０、１１は、
階調情報のｂｉｔに対応して２⁰、２¹、２²、…２の
（ｎ−１）乗の重み付け出力になっている。

【００３３】電流源部２は、前記重み付けに対応した電
流量を、電流加算部３と監視部４へ出力する。そして、
電流加算部３は、データラッチ部１からの階調情報によ
る重み付け出力にしたがって、電流源部２が出力する重
み付けされた電流を加算し、電流蓄積部５へ信号線１７
を使って出力する。例えば、ゲート信号が”Ｈ”の期間
をゲートＯＮ期間として、データラッチ部１が入力した
階調情報を、信号線８、９、１０、１１を使って電流加
算部３へ出力するものと定義し、この時間をＴｏｎ（ｓ
ｅｃ）とする。そして、この間、電流加算部３が出力す
る電流をｉとする。この場合、電流蓄積部５に供給され
た電流によって発生する電圧Ｖｃは、Ｖｃ＝（１／Ｃ）＊ｉ＊Ｔｏｎとなる。ここで、Ｃは、電流蓄積部５の容量である。

【００３４】すなわち、Ｔｏｎ＝一定とすると、電流加
算部３で発生した電流ｉは階調情報に相応したものであ
ることから、Ｖｃは、階調情報に相応した電圧となる。
そして、電流蓄積部５で発生した電圧Ｖｃを増幅部７で
増幅し、液晶１画素の電極に加えることで、Ｖｃに応じ
た階調を得ることができる。

【００３５】また、電流放電部６は、次の階調情報に相
応した電流量を電流蓄積部５へ蓄積しＶｃを発生させる
ために、前回に蓄積した電流を放電し、初期状態に戻す
ものである。

【００３６】さらに、監視部４は、電流蓄積部５の容量
Ｃのバラツキを補正するためのもので、電流源部２の出
力する電流を監視し、電流源の出力する電流を変化させ
ることで、容量Ｃのバラツキを制御する。

【００３７】次に、本実施例について、図２に示す具体
的な回路例と、図３に示すタイミングチャートを参照し
てさらに詳細に説明する。なお、図２において、図１に
示すされるものと同様のものには、同一符号を付してあ
る。

【００３８】電流源部２は、その構成要素として、重み
付けされた電流量を出力する電流源２１、２２、２３、
…２４を有する。電流源２１、２２、２３、２４は、デ
ータラッチ部１が出力する階調情報に対応しており、階
調情報がｎｂｉｔであればｎ個の電流源が必要である。
そして、それぞれの電流量は、データラッチ部１の出力
２⁰、２¹、２²、…２の（ｎ−１）乗に対応して、２⁰＊
ｉ、２¹＊ｉ、２²＊ｉ、…（２の（ｎ−１）乗）＊ｉと
してある。

【００３９】監視部４は、その構成要素として、電流蓄
積部５と同じ容量Ｃを有するコンデンサ２５と、誤差補
正参照電圧源２６と、コンパレータ２７と、スイッチ３
４と、コンデンサ２５の放電スイッチ３５とを有する。

【００４０】電流加算部３は、その構成要素として、ス
イッチ３０、３１、３２、…３３を有する。各スイッチ
３０、３１、３２、…３３の出力側は、共通に接続さ
れ、電流を加算できるようになっている。ここで、スイ
ッチとしては、ＭＯＳトランジスタを用いている。

【００４１】次に、本実施例の動作について説明する。

【００４２】ゲートＯＮ期間にデータラッチ部１が出力
した階調情報が、２進数でＬＳＢから（１００１）であ
るとする。すなわち、信号線８には１、信号線９には
０、信号線１０には０、信号線１１には１がそれぞれ出
力される。この時、電流加算部３のＭＯＳスイッチ３
０、３３がＯＮ状態となり、電流加算部３の出力は、次
式のようになる。

【００４３】２⁰＊ｉ＋２³＊ｉ＝９＊ｉこの電流が信号線１７に流れる。電流蓄積部５は、容量
Ｃのコンデンサとして機能し、その電流を蓄積する。こ
れによって、本例では、Ｖｃ＝（１／Ｃ）＊９＊ｉ＊Ｔｏｎという電圧を発生する。この電圧は、データラッチ部１
が出力した階調情報に定数ｉ、（１／Ｃ），Ｔｏｎをか
けた値である。すなわち、電流蓄積部５で発生する電圧
値は、入力された階調情報によって一義的に決定するこ
とができる。

【００４４】監視部４は、ゲートＯＮ期間とは同一期間
ではあるが異なるタイミングで、電流源２１、２２、２
３、…２４全ての電流を加算して、電流蓄積部５と同じ
容量Ｃのコンデンサ２５に蓄積する。すなわち、これ
は、液晶１画素に印加する電圧の最大値を示す。この電
圧を誤差補正参照電圧２６とコンパレータ２７において
比較することで、その差を制御値として電流源部２を制
御することができる。本実施例では、液晶１画素に印加
する最大電圧をそのまま参照電圧としている。

【００４５】ここで、図３のタイミングチャートを用い
て、図２の時間的動作を説明する。

【００４６】図３において、符号３６はリセット信号、
１４は階調情報、１３はラッチ信号、２９は放電信号、
２８は監視部充電信号、１２はゲート信号、３７はコン
デンサ２５の蓄積電圧、３８は電流蓄積部５の蓄積電圧
である。

【００４７】まず、リセット信号３６を”Ｌ”にするこ
とによって、データラッチ部１を初期化する。階調情報
１４をラッチ信号１３の立上りでデータラッチ部１へ書
き込む。

【００４８】書き込んだ階調データ１４を液晶１画素へ
印加する電圧、すなわち、蓄積電圧３８へ変換するに
は、データラッチ部１へ書き込み後、まず、放電信号２
９によってコンデンサ２５と電流蓄積部５を放電し初期
化する。次に、監視部充電信号２８によって監視部４の
コンデンサ２５に電流を蓄積し、蓄積電圧３７を発生す
る。そして、その蓄積電圧３７と誤差補正参照電圧２６
と比較することで、電流源部２の出力電流量を制御す
る。次に、ゲート信号１２によって、データラッチ部１
が入力した階調情報に従って、電流蓄積部５の蓄積電圧
３８が発生する。以降、リセット信号３６を除いて、繰
返し動作することで、階調情報に従った液晶１画素への
印加電圧を次々と発生することができる。

【００４９】電流源部２の具体的な構成と、監視部４に
よる容量Ｃのバラツキ補償とについて、図４、図５、図
６を用いて説明する。なお、図４には、電流源部２と監
視部４のコンパレータ２７部分を示している。図２に示
したものと同じ要素については同一符号を付してある。
また、図４において、４７はフィルタ、４８はコンパレ
ータ２７の出力信号である。

【００５０】電流源部２は、ＬＳＩ化を考慮して、ＭＯ
Ｓトランジスタ２ａおよび４０から４６によるカレント
ミラー回路によって構成される。すなわち、ＭＯＳトラ
ンジスタ４０から４６を同一トランジスタで構成し、組
合せの数を２⁰、２¹、２²、…２の（ｎ−１）乗個とす
ることで、前記図２を用いて説明した電流源部２を容易
に実現することができる。また、電流蓄積部５のバラツ
キとしては、本発明の液晶ドライバをＬＳＩ化する場
合、ＬＳＩのチップ間バラツキを想定すると、その容量
Ｃのチップ間バラツキは３０％程度であり、多階調表示
を考えると、無視出来ない量である。電流ｉと電流ｉを
蓄積することで発生する蓄積電圧Ｖｃとの関係は、蓄積
時間をｔ，容量をＣｔｙｐとすると、Ｖｃ＝（１／Ｃｔｙｐ）＊ｉ＊ｔで与えられる。本発明ではｔ＝一定であるため、（１／
Ｃｔｙｐ）を傾きとするＶｃ，ｉの一次関数となる。本
発明では、電流蓄積部５と監視部４のコンデンサ２５と
は、同一チップ内の同じ大きさの容量としている。この
ため、電流蓄積部５のバラツキは、コンデンサ２５のバ
ラツキと等化と考えてよい。

【００５１】図５には、縦軸をコンデンサ２５の蓄積電
圧Ｖｃ、横軸を電流源部２の総和電流ｉとして、Ｖｃと
ｉの関係をグラフ化して示している。図５において、コ
ンデンサ２５がばらつかない場合の容量をＣｔｙｐとし
て、この時の電流（ｉ＝ｉｔｙｐ）を一定時間ｔだけ蓄
積した場合、Ｖｃは誤差補正電圧２６（Ｖｒｅｆ）に達
するものとする。ここで、例えば、チップ間で＋３０％
方向に容量Ｃがばらついていたとすると、電流ｉｔｙｐ
では、コンデンサ２５には誤差補正参照電圧２６に満た
ない電圧値が蓄積される。

【００５２】この場合の監視部４の制御状態を図６を用
いて説明する。図６において、符号２８は図３のタイミ
ングチャートで説明した監視部充電信号、５０はコンデ
ンサ２５の蓄積電圧、４８はコンパレータ２７の出力、
４９はフィルタ４７の出力電圧、５１はｉｔｙｐ流すた
めの電流源電圧である。

【００５３】コンデンサ２５が＋３０％ばらついたた
め、監視部充電信号２８の”Ｈ”期間でのコンデンサ２
５の蓄積電圧５０が、誤差補正参照電圧２６に満たなか
ったとすると、コンパレータ２７からの出力は、コンパ
レータ２７入力の差のゲイン倍の電圧出力４８となる。
すなわち、ｉｔｙｐ時の電圧より高電位となる。コンパ
レータ２７の出力は、フィルタ４７および抵抗３９を介
してＭＯＳトランジスタ２ａに印加される。これによっ
て、ＭＯＳトランジスタ４０から４６が電流を多く流す
ように制御が加わる。

【００５４】一方、電流を増やし過ぎた場合は、次の監
視部充電信号２８の”Ｈ”期間でコンデンサ２５の蓄積
電圧５０は、誤差補正参照電圧２６を超えるので、コン
パレータ２７の出力は、ｉｔｙｐ時の電圧よりも低電位
となり、電流を少なく流すように作用する。コンパレー
タ２７の反応速度が速いと、前記制御が俊敏に起こるた
め、制御の平滑化の目的で、フィルタ４７を挿入し、出
力電圧４９を得ることができる。

【００５５】以上のように、容量Ｃのバラツキを監視部
４は、補正制御することが可能である。

【００５６】また、液晶への印加電圧を微調整する方法
を実現するための回路の一例を図７に示す。

【００５７】図７に示す回路は、電流微調レジスタ５２
と、スイッチ部５３と、微調電流源部５４とを有する。
微調電流源部５４は、前記図４で示した電流源２１の数
％ないし数十％程度の電流源を内部に複数持つ。

【００５８】微調整するには、まず、ユーザが微調量を
電流微調レジスタ５２へ設定する。これにより、電流微
調レジスタ５２の内容に従ってスイッチ部５３を選択的
にＯＮ／ＯＦＦすることで、出力電流を微調整すること
ができる。

【００５９】なお、微調電流源部５４の具体的な実現方
法は、ＬＳＩ内部においてトランジスタサイズを変える
ことで容易に実現可能である。

【００６０】電流を加算し電流蓄積部５へ蓄積して、液
晶１画素に対して階調情報に従った印加電圧を発生する
方法は、以上説明した通りである。

【００６１】次に、複数画素に対する本発明の液晶の多
階調駆動回路の実施例に関して説明する。

【００６２】図８は、本発明の第２実施例として、液晶
の複数画素に対する多階調駆動回路の構成を示してい
る。なお、上記図１および図２に示したものと同様の要
素には、同一符号を付し、重複した説明は省略する。

【００６３】本実施例の基本構成は、図１に示すものと
同様であって、データラッチ部１と、電流源部２と、電
流加算部３と、監視部４と、電流蓄積部５と、電流放電
部６と、増幅部７とを備えている。

【００６４】データラッチ部１は、その構成として、チ
ップセレクタ・シフタ６２と、データレジスタ６３と、
データラッチ６４と、ゲート６５とを備える。なお、６
１は１ラインラッチ信号、６６、６７、６８はデータレ
ジスタへのチップセレクト信号、６９は右シフトスター
ト／左シフトエンド信号、７０は右シフトエンド／左シ
フトスタート信号である。

【００６５】複数画素に対応するためのポイントは、主
にデータラッチ部１の構成にある。一方、電流源部２、
電流加算部３、監視部４、電流蓄積部５、放電部６およ
び増幅部７については、扱う画素分用意すればよく、そ
れらの機能および動作は、上述した液晶１画素における
それと何ら変わるところはない。ただし、監視部４は、
一つの液晶の多階調駆動回路ＬＳＩに最低一つあればよ
い。

【００６６】また、本実施例では、Ｒ，Ｇ，Ｂカラーフ
ィルタを縦に交互に並べる、いわゆる縦ストライプのカ
ラー液晶表示装置を扱うものとして説明する。表示デー
タは、信号線１４から入力し、Ｒ，Ｇ，Ｂ３色分を階調
情報を含めて同時に入力するものと仮定する。従って、
階調情報がｎｂｉｔである場合、３ｎｂｉｔの表示デー
タ（これを１ドットの表示データと定義する）を同時に
入力するものである。ここでは、複数画素をＮドットと
して説明する。

【００６７】チップセレクタ・シフタ６２は、リセット
信号３６により初期化される。そして、ラッチ信号１３
の入力と入力回数によって、データレジスタ６３へ必要
なチップセレクト信号を出力したり、さらに、液晶の多
階調駆動回路のカスケード接続のため、右シフトスター
ト／左シフトエンド信号６９、右シフトエンド／左シフ
トスタート信号７０を入出力する。例えば、データレジ
スタ６３の左側から右側に向かって順次表示データを書
き込みたければ、チップセレクタ・シフタ６２へその旨
を通知し、右シフトスタート／左シフトエンド信号６９
を入力する。そして、ラッチ信号１３の入力に従って、
チップセレクト信号６６、チップセレクト信号６７、…
チップセレクト信号６８を順次出力し、右シフトエンド
／左シフトスタート信号７０を出力する。また、逆に、
データレジスタ６３の右側から左側に向かって順次表示
データを書き込みたければ、チップセレクタ・シフタ６
２へその旨を通知し、今度は、右シフトエンド／左シフ
トスタート信号７０を入力する。そうすると、ラッチ信
号１３の入力によって、チップセレクト信号６８、…チ
ップセレクト信号６７、チップセレクト信号６６を順次
出力し、右シフトスタート／左シフトエンド信号６９を
出力する。このようなＮドット分のチップセレクタ・シ
フタ６２は、Ｎ進カウンタ回路、デコーダ回路、そし
て、Ｎｂｉｔシフトレジスタ回路で容易に実現できる。

【００６８】次に、データレジスタ６３は、液晶パネル
のカラーストライプの並びに従って、Ｒ，Ｇ，Ｂ交互に
配置される複数のレジスタを有し、一つのレジスタはｎ
ｂｉｔで構成される。１ドット分の表示データを１度に
書き込むため、同一のチップセレクト信号を１ドット分
のレジスタに入力する。Ｎドット分のデータレジスタ
は、３ｎＮｂｉｔの容量となる。データレジスタ６３
に書き込まれたＮドット分の表示データは、１ラインラ
ッチ信号６１によって、データレジスタ６３からデータ
ラッチ６４へ転送される。

【００６９】さらに、１ラインラッチ信号６１は、監視
部４、電流放電部６へ入力され、容量２６、そして電流
蓄積部５を初期化する。そして、ゲート信号１２によっ
て、図１から図７で説明した本発明で特徴的な電流源部
２、電流加算部３、監視部４、電流蓄積部５、電流放電
部６、増幅部７が動作し、３Ｎ画素それぞれのｎｂｉｔ
階調情報に対応した各液晶画素への印加電圧を発生す
る。

【００７０】次に、図９に示すタイミングチャートを用
いて、図８のブロック図に示す本実施例の動作について
説明する。

【００７１】図９は複数画素に対する本実施例の動作を
示すタイミングチャートである。図３、図８に示すもの
と同様のものには同一符号を付した。なお、図９では、
データレジスタ６３の左から右へ書き込む場合について
説明する。

【００７２】リセット信号３６入力後、右シフトスター
ト／左シフトエンド信号６９”Ｈ”をラッチ信号１３の
立上りでサンプリングし、表示データ１ドット分をデー
タレジスタ６３へ書き込む。そして、これ以降のラッチ
信号１３の立上りで、順次右シフトしてデータレジスタ
６３へ書き込む。Ｎドット書き込み後、Ｎ個目のラッチ
信号１３の立ち下がりに同期して、右シフトエンド／左
シフトスタート信号７０を”Ｈ”出力する。右シフトエ
ンド／左シフトスタート信号７０は、次の液晶の多階調
駆動回路の右シフトスタート／左シフトエンド信号６９
の入力に接続されている。これによって、次の液晶の多
階調駆動回路へ表示データを書き込むことができる。

【００７３】以上の動作を繰返し、１ライン分の表示デ
ータをデータレジスタ６３に書き込み終わると、Ｎドッ
トラッチ信号６１を入力して、データレジスタ６３の内
容をデータラッチ６４へ転送すると共に、コンデンサ２
５および電流蓄積部５を初期化する。そして、監視部充
電信号２８の”Ｈ”期間で、コンデンサ２５の蓄積電圧
３７は、図９のようになり、ゲート信号１２の”Ｈ”期
間でゲート６５から各液晶画素の階調情報が電流加算部
３へ出力され、１ライン分の各液晶画素に対する印加電
圧３８が発生する。

【００７４】次に、本発明の第３の実施例として、液晶
の複数画素に対する多階調駆動回路の実施例について説
明する。

【００７５】図１０に、本実施例の多階調駆動回路の構
成を示す。なお、図１０において、図８と同様の構成要
素には同一符号を付し、重複した説明は省略することと
する。

【００７６】図１０に示す実施例は、図８に示す実施例
に比べ、データラッチ部１の構成において、データラッ
チ６４が存在するか否かの違いしかない。図１０の実施
例では、データレジスタ６３のデータをそのままゲート
６５を介して、電流を蓄積する構成であり、動作のタイ
ミング的にも、図９で示したものと何ら変わることはな
い。しかし、表示データの書き込みにおいて、図８の実
施例は、１ラインラッチ信号によって表示データをデー
タレジスタ６３からデータラッチ６４へ転送した後に
は、データレジスタ６３へ新規な表示データを書き込む
ことが可能である。しかし、図１０実施例では、電流蓄
積部５に蓄積が終了するまで、新規な表示データを書き
込みできない違いがある。図１０のような構成でも、少
しの書き込み禁止期間を許容するシステムにおいては有
用である。

【００７７】以上に述べた実施例によって、本発明を実
現することができることはいうまでもないが、本発明を
よりよく実施するための変形例のいくつかについて、さ
らに説明する。

【００７８】図９に示したように、電流蓄積部５の蓄積
電圧３８は、放電の際に電圧値が下がる。液晶への電圧
印加期間が短く、放電期間が見えるようであれば、階調
表示に問題が出てくることが予想される。そこで、この
対策回路を図１１に示す。なお、図２と同一の構成要素
には同じ符号を付してある。

【００７９】本実施例は、サンプル回路７６と、ホール
ド回路７１とを有する。これらは、一般的なサンプル回
路およびホールド回路と同様に動作する。本実施例は、
このサンプル回路７６とホールド回路７１とを、例え
ば、上記した図８に示す実施例の駆動回路に設けて構成
される。

【００８０】サンプル回路７６は、電流電圧変換を行な
う電流蓄積部５および電流放電部６を有する。電流蓄積
部５および電流放電部６は、例えば、上記した図８に示
す実施例の駆動回路に設けられているものをそのまま用
いることにより構成できる。

【００８１】一方、ホールド部７１は、アンプ７２と、
ホールドスイッチ７３と、コンデンサ７４とを有する。

【００８２】ホールド回路７１を図８に示した実施例に
適応したときのタイミングチャートを図１２に示す。な
お、図１１、図９と同じものには同一符号を付してあ
る。

【００８３】７８はホールド信号であり、ゲート信号１
２のＯＮ期間後、ホールド期間とする。７７はホールド
回路出力で、図に示すように放電期間のない電圧波形と
なる。

【００８４】これまで説明してきた実施例では、液晶の
多階調駆動回路が駆動する各液晶画素について、電流源
部２、電流加算部３を必要としている。しかし、一つの
液晶の多階調駆動回路ＬＳＩが駆動する液晶画素数は１
９２（＝３＊６４）画素程度であり、１９２個の電流源
部２を用意することは、ＬＳＩ作成上、チップサイズの
点で制約されることが起こり得ることが予想される。そ
こで、この対応策を図１３に示す。

【００８５】図１３は前記実施例において、電流源の数
を少なくする構成とした一実施例を示している。図８と
同じものには同一符号を付してある。なお、より具体的
に説明するため、１ＬＳＩあたり１９２画素分の出力を
持ち、入力は１ドット単位で、階調情報は６ビットとし
て説明する。

【００８６】本実施例は、チップセレクタ・シフタ６２
と、データレジスタ６３と、データラッチ６４と、ゲー
ト６５と、電流源部２と、電流加算部３と、監視部４と
を備え、さらに、スイッチ部８０と、デコーダ部８１
と、サンプル部８２と、ホールド部８３とを備える。

【００８７】このような構成において、チップセレクタ
・シフタ６２から電流加算部３、電流源部２までの処理
系は１９２画素分全部持たず、サンプル部８２、ホール
ド部８３は１９２画素分用意し、デコーダ部８１、スイ
ッチ部８０によって、数回に分けて書き込みを行うもの
である。本実施例では、チップセレクタ６２から電流加
算部３、電流源部２までの処理系は４ドット分として説
明する。従って、１９２画素分（６４ドット分）を書き
込むためには、１６回に分けて書き込みを行うこととな
る。このため、デコーダ部８１は１６ビットの出力が必
要である。

【００８８】図１４に、デコーダ部８１とスイッチ部８
０の具体例を示す。なお、図１３と同じものには同一符
号を付している。

【００８９】デコーダ部８１は、ゲート信号１２を入力
して計数し、デコードすればよく、通常の４ビットカウ
ンタ８４と、４ｔｏ１６デコーダ８５とを有することで
容易に実現できる。そして、スイッチ部８０は、電流ス
イッチとしてＭＯＳトランジスタ８６、８７、８８、８
９で構成される。本実施例では、一つの電流加算部３に
対して１６個のＭＯＳトランジスタスイッチが必要であ
る。４ビットカウンタ８４の値によって、デコーダ８５
の１６本の出力９４、９５、９６、…９７のうち、一つ
だけが”Ｈ”となり、スイッチ部８０の１６個のＭＯＳ
トランジスタ８６、８７、８８、…８９のうちのどれか
一つをＯＮとして、サンプル部８２のサンプル回路一つ
に書き込む。

【００９０】例えば、０番目から１９１番目の出力のう
ち、０番目のサンプル回路への書き込みを賄う電流加算
部３の系では、ＭＯＳトランジスタ８６は、０番目のサ
ンプル回路９０に接続されており、ＭＯＳトランジスタ
８７は、１２番目のサンプル回路９１に、そして１６個
目のＭＯＳトランジスタ８９は、１８０番目のサンプル
回路９３に接続されている。そして、４ビットカウンタ
８４の値が０、１、…１５でデコーダ８５の出力信号９
４、９５、…９７が”Ｈ”となって、それぞれ書き込み
を行う。

【００９１】図１４に示す電流加算部３、スイッチ部８
０およびサンプル部８２は、これの他に１１個の系が有
り、４ビットカウンタ８４の値が０、１、…１５でそれ
ぞれの系で１番目、１３番目…１８１番目、２番目、１
４番目…１８２番目等々のサンプル回路へ書き込みを行
っている。そして、最終的に１９２画素分全部の階調情
報に対応した電圧をサンプル部８２に蓄積する。図１３
の動作を図１５のタイミングチャートを用いて説明す
る。

【００９２】図１５は図１３の回路ブロックのタイミン
グチャートを示している。図において、符号３６はリセ
ット信号、１４は表示データ、１３はラッチ信号、９５
はデコーダ部８１内の４ビットカウンタ出力、６１は１
ラインラッチ信号、２８は監視部充電信号、１２はゲー
ト信号、７８はホールド信号である。

【００９３】リセット信号３６の入力で、チップセレク
タ・シフタ６２およびデコーダ部８１をリセットする。
その後のそれぞれの信号の働きは、これまでに説明して
きた実施例と何ら変わるところはない。表示データ１４
をラッチ信号１３の立上りでデータレジスタ６３へ書き
込む。そして、表示データ１４の０から３番目までの４
ドットデータを書き込み終了後、１ラインラッチ信号６
１を入力し、データレジスタ６３の内容をデータラッチ
６４へ転送し、さらに、コンデンサ２５、電流蓄積部５
を初期化する。監視部充電信号２８の入力で容量のバラ
ツキ補正を行い、ゲート信号１２によって、サンプル部
８２へ書き込む。この時、４ビットカウンタ８４の出力
９５は０であり、図１４のＭＯＳスイッチ８６がＯＮと
なって、サンプル回路９０に書き込む。そしてゲート信
号１２の立ち下がりによって４ビットカウンタ８４の値
を更新する。このような動作を１６回続け、最後に、ホ
ールド信号７８を入力することで、電流源部２を１２画
素分持つだけで、１９２画素分、すなわち、６４ドット
分の表示データをホールド部へ書き込むことができる。

【００９４】次に、さらに電流源部２を少ない数で複数
画素に対応するもう一つの実施例について、図１６、図
１７、図１８を用いて説明する。

【００９５】図１６は複数画素に対する少数電流源のも
う一つの実施例である。図１３と同じものには同一符号
を付してある。

【００９６】本実施例は、チップセレクタ・シフタ６２
と、データレジスタ６３と、データラッチ６４と、ゲー
ト６５と、電流源部２と、電流加算部３と、監視部４と
を備え、さらに、スイッチ部８０と、デコーダ部８１
と、サンプル部８２と、ホールド部８３と、セレクタ部
１０１とを備える。

【００９７】本実施例は、前記図１３に示した実施例で
は、表示データ１４を４ドットおきに区切って、１ライ
ンラッチ信号６１、ゲート信号１２等を入力していたも
のを、表示データ１４の書き込みは中断することなく行
うようにしたものである。従って、チップセレクタ・シ
フタ６２、データレジスタ６３、データラッチ６４は、
１９２画素分の回路を持ち、表示データを蓄える。デー
タラッチ６４内に蓄えられた表示データは、デコーダ部
８１とセレクタ部１０１によって、分割して、ゲート６
５を介して電流加算部３へ出力する。さらに、電流源部
２からの電流が電流加算部３で加算されて、その加算さ
れた電流について、デコーダ部８１とスイッチ部８０と
で、データラッチ６４に対応したサンプル部８２に書き
込みを行うものである。本実施例においても、データラ
ッチ６４の１９２画素分の表示データを１６回に分割し
てサンプル部８２に書き込むものとする。

【００９８】図１７に、ゲート６５周辺の具体的な回路
構成を示す。セレクタ部１０１は、デコーダ部８１の１
本の出力に対して、それを共通ゲート信号とするＭＯＳ
トランジスタを１２個接続している。また、スイッチ部
８０は、同様に、デコーダ部８１の１本の出力に対し
て、それを共通ゲート信号とするＭＯＳトランジスタを
１２個接続している。ただし、スイッチ部８０とセレク
タ部１０１とは、逆の構成となっている。

【００９９】セレクタ部１０１は、デコーダ部８１の一
つの出力で、データラッチ６４に収納した４ドット分の
表示データ（すなわち１２画素分）を選択的にゲート６
５、電流加算部３を介して、スイッチ部８０へ出力す
る。スイッチ部８０は、デコーダ部８１の出力に応じ
て、データラッチ６４に対応したサンプル部８２の位置
にデータを書き込む。本実施例では、デコーダ部８１の
出力は１６信号であり、これによって、一つの液晶の多
階調駆動回路ＬＳＩで１２個の電流源部２を持つだけ
で、１９２画素分の液晶画素への印加電圧を生成でき
る。

【０１００】次に、図１８を用いて、本実施例の動作を
説明する。図１８は上記もう一つの実施例のタイミング
チャートである。図１５と同じものには同一符号を付し
てある。９５は４ビットカウンタ８４の出力である。

【０１０１】リセット信号３６の入力によって、チップ
セレクタ・シフタ６２、デコーダ部８１が初期化され
る。本実施例では、デコーダ部８１を構成する４ビット
カウンタ８４の初期値は、２進数で（１１１１）である
としている。チップセレクタ・シフタ６２は、図９で説
明したように、多階調駆動回路のカスケード接続の制御
をしながら、表示データ１４をラッチ信号１３によって
データレジスタ６３へ書き込み、多階調駆動回路への１
ライン分の書き込みを行う。

【０１０２】これ以降、本実施例で特徴的な１ラインラ
ッチ信号６１、監視部充電信号２８、ゲート信号１２の
入力になる。１ラインラッチ信号６１の入力で、監視部
４、サンプル部８２の０から１１番目までを初期化し、
データレジスタ６３の内容をデータラッチ６４へ転送す
る。さらに、デコーダ部８１内４ビットカウンタ８４に
１加算し、４ビットカウンタ８４出力は０となる。

【０１０３】次に、監視部充電信号２８によって、容量
バラツキ補正を行い、ゲート信号１２を入力すること
で、データラッチ６４の１９２画素中０から１１番目の
画素の表示データが、ゲート６５を介して電流加算部３
で電圧信号に変換され、スイッチ部８０を介してサンプ
ル部８２の０から１１番目に書き込まれる。

【０１０４】次に、１ラインラッチ信号６１を再度入力
することで、監視部４、サンプル部８２の１２から２３
番目までを初期化を行い、４ビットカウンタ８４に１加
算し、４ビットカウンタ８４出力は１となる。そして、
監視部充電信号２８によって、容量バラツキ補正を再度
行い、ゲート信号１２を入力することで、データラッチ
６４の１９２画素中１２から２３番目の画素の表示デー
タが、ゲート６５を介してサンプル部８２の１２から２
３番目に書き込まれる。

【０１０５】このような動作を、４ビットカウンタの出
力が２、３、…１５となるまで繰返し、その後、ホール
ド信号７８を入力して、ホールド部８３へ書き込み、１
９２画素分の液晶印加電圧を発生する。

【０１０６】以上の実施例では、電流源部２の電流源に
重み付けした例で説明したが、本発明では、電流源に重
み付けしなくても効果を発揮することができる。その一
例を図２２に示す。図２２に示す例は、重み付けを用い
ない電流源を用いた場合の実施例である。なお、図２２
において、図２に示すものと同じ構成要素については、
同一の符号を付し、重複した説明を省略する。

【０１０７】本実施例は、データラッチ部１と、重み付
けのない電流源部２００と、電流加算部３００と、監視
部４と、電流蓄積部５および電流放電部６と、増幅部７
とを有する。

【０１０８】電流源部２００は、重み付けされていない
電流源２０１から２０７を有する。電流加算部３００
は、選択ゲート部３２０と、スイッチ３０１から３０７
とを有する。これらのスイッチ３０１から３０７は、Ｍ
ＯＳトランジスタを用いている。また、これらのスイッ
チ３０１から３０７の一旦側は、共通に接続されて、電
流蓄積部５に接続される。なお、図において、３１０か
ら３１６は、選択ゲート部３２０から出力されるゲート
信号である。

【０１０９】電流源部２００の各電流源２０１から２０
７は、すべて同一電流ｉを出力する能力を持っている。
すなわち、重み付けされていない。それらは、対応する
スイッチ３０１から３０７に供給される。選択ゲート部
３２０は、データラッチ部１から出力される階調情報に
応じて、スイッチ３０１から３０７を選択的に開閉する
ゲート信号３１０から３１６を出力する。

【０１１０】ゲート信号３１０から３１６に応じて、選
択された１または２以上のスイッチがオンすると、それ
に接続されている電流源からの電流が加算される。すな
わち、スイッチのオン個数に応じた電流が加算結果とし
て得られる。例えば、階調情報が４（２進数で１００
（２））であれば、選択ゲート部３２０は、ゲート信号
３１０、３１１、３１２、３１３を”Ｈｉｇｈ”出力
し、その他は、”Ｌｏｗ”出力して、スイッチ３０１、
３０２、３０３、３０４をオン状態、その他はオフ状態
として、電流蓄積部５に４ｉなる電流を出力する。すな
わち、選択ゲート部３２０は、入力した階調情報と同じ
数だけのゲート信号を”Ｈｉｇｈ”出力するよう動作す
る。

【０１１１】ここで、選択ゲート部３２０の真理値表の
一例を表１に示す。

【０１１２】

【表１】

【０１１３】表１に示すように、階調情報に応じて加算
結果が得られる。選択ゲート部３２０は、簡単な論理回
路で実現でき、実用上は何ら問題がない。また、本実施
例では、階調情報を３ビットとしているが、何ビットで
もよい。階調情報のビット数に対応した電流源部、スイ
ッチおよび選択ゲート部を用意することで実現すること
ができる。

【０１１４】上記実施例の説明から明らかなように、本
発明は、重み付けのない電流源を用いても、実現が可能
である。

【０１１５】以上説明したように、本発明を用いれば、
複数画素の液晶印加電圧を発生することができる。これ
まで説明してきた実施例において、その”Ｈ”，”
Ｌ”、立ち下がり、立上りの動作論理に関しては、実施
可能な例であり、本記述に限定するものではない。ま
た、本実施例では、縦ストライプ型液晶表示装置に関し
て説明したが、他の構造を持つ液晶表示装置において
も、データラッチ部１と電流蓄積部５の対応が変わるだ
けで実現できるので、本発明は、縦ストライプ型液晶表
示装置に限定するものではない。また、本実施例では誤
差補正参照電圧２６として、液晶画素へ印加する電圧の
最大値として説明したが、ｎｂｉｔの階調情報で発生す
る２のｎ乗種類の電圧のうちどれを用いても可能であ
る。

【０１１６】次に、本発明を採用した液晶の多階調駆動
回路ＬＳＩのインタフェースについての実施例を記述す
る。

【０１１７】図１９、図２０は、それぞれＬＳＩインタ
フェースの実施例の構成を示すた図である。上記各実施
例で用いられているものと同一の構成要素については、
同一符号を付してある。

【０１１８】まず、図１９に示す実施例について説明す
る。符号１１０は、本実施例の液晶の多階調駆動回路Ｌ
ＳＩである。また、３６はリセット信号、６９、７０は
前に説明したカスケード接続のための制御入出力信号、
１４は表示データ、１３はラッチ信号、６１は１ライン
ラッチ信号、２８は監視部充電信号、１２はゲート信
号、７８はホールド信号である。

【０１１９】本実施例で特徴的なことは、誤差補正参照
電圧２６を外付けとし、これを階調レベル信号としてＬ
ＳＩに入力させることである。これによって、多階調表
示のために必要な階調レベル信号は一つであり、階調表
示の微調信号入力を持っても、電源回路に負担もなく、
ＬＳＩのピン数増加の問題も解消できる。

【０１２０】次に、図２０に示す実施例について説明す
る。符号１１１は、本実施例の多階調駆動回路ＬＳＩで
ある。図１９と同じものには同一符号を付している。

【０１２１】本実施例で特徴的なことは、電流源部２と
誤差補正参照電圧を含む監視部４の一部をＬＳＩの外へ
配置している点である。これによっても、階調レベル信
号は階調情報ビット数分の電流源出力でよく、ＬＳＩの
ピン数増加問題を解消できる。

【０１２２】また、赤、緑、青、それぞれの色にたいし
て、異なった印加電圧を液晶画素へ印加する場合は、図
１９、図２０において、電流源部２および誤差補正参照
電圧２６を赤、緑、青それぞれにたいして別々に持てば
よい。

【０１２３】以上説明したように、上記各実施例によれ
ば、階調レベル信号として階調情報のｂｉｔ数分の電流
入力、もしくは参照する基準電圧１つの入力で、多階調
表示のために必要な液晶印加電圧を生成できる効果があ
る。

【０１２４】

【発明の効果】本発明によれば、少ない階調レベル信号
入力で、多色化を実現する多階調表示が行なえる。この
ため、液晶表示装置のフルカラー化に対応が可能とな
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成の概要を示すブロ
ック図。

【図２】上記実施例の具体的構成を示す回路図。

【図３】液晶１画素への印加電圧発生動作を示すタイミ
ングチャート。

【図４】電流源と監視部との具体的回路を示す回路図。

【図５】蓄積電圧と電流ｉとの関係を示すグラフ。

【図６】監視部の制御状態を示すグラフ。

【図７】本発明の多階調駆動回路で用いることができる
電流微調回路の一例を示す回路図。

【図８】本発明の第２実施例として、液晶の複数画素に
対する多階調駆動回路の構成を示すブロック図。

【図９】複数画素に対する本実施例の動作を示すタイミ
ングチャート。

【図１０】本発明の第３の実施例として、液晶の複数画
素に対する多階調駆動回路の構成を示すブロック図。

【図１１】上記実施例に適用することができるホールド
回路の一例を示す回路図。

【図１２】ホールド回路を付した場合の効果を示すタイ
ミングチャート。

【図１３】複数画素に対して電流源を少数化して対応す
る実施例の構成を示すブロック図。

【図１４】図１３に示す実施例のデコーダ部およびスイ
ッチ部の具体例を示す回路図。

【図１５】図１３に示す実施例の動作タイミングチャー
ト。

【図１６】複数画素に対して電流源を少数化して対応す
る他の実施例の構成を示すブロック図。

【図１７】図１６に示す実施例のゲート周辺の具体的構
成を示す回路図。

【図１８】図１６に示す実施例の動作タイミングチャー
ト。

【図１９】本発明を用いたＬＳＩインタフェースの実施
例を示す説明図。

【図２０】本発明を用いたＬＳＩインタフェースの他の
実施例を示す説明図。

【図２１】本発明を用いた液晶表示装置の一実施例を示
すブロック図。

【図２２】重み付け電流源を用いない、本発明の他の実
施例の構成を示すブロック図。

【符号の説明】

１：データラッチ部、２：電流源部、３：電流加算部、
４：監視部、５：電流蓄積部、６：電流放電部、７：増
幅部

───────────────────────────────────────────────────── フロントページの続き (72)発明者鈴木哲也神奈川県横浜市戸塚区吉田町292番地株式会社日立画像情報システム内 (72)発明者鈴村伸太郎神奈川県横浜市戸塚区吉田町292番地株式会社日立画像情報システム内 (72)発明者白根弘晃神奈川県横浜市戸塚区吉田町292番地株式会社日立画像情報システム内 (72)発明者古橋勉神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (72)発明者西本和久神奈川県横浜市戸塚区吉田町292番地株式会社日立画像情報システム内 (72)発明者二見利男千葉県茂原市早野3300番地株式会社日立製作所茂原工場内

Claims

【特許請求の範囲】

【請求項１】階調情報を受けて、多階調表示するための
液晶印加電圧を発生する多階調駆動回路において、複数個の電流源を有する電流源部と、これらの電流源か
らの電流を、階調情報に対応して選択して加算する電流
加算部と、加算された電流を電圧に変換する電流電圧変
換部とを有することを特徴とする多階調駆動回路。
【請求項２】請求項１において、電流電圧変換部は、加
算した電流を蓄積して電圧を生成する電流蓄積部と、そ
の蓄積した電流を放電して、電流蓄積部を初期化する電
流放電部とを備える多階調駆動回路。
【請求項３】請求項２において、電流源が出力する電流
の大きさを監視し、電流源の電流の大きさを制御する監
視部をさらに有する多階調駆動回路。
【請求項４】請求項１、２または３において、各々の電
流源が出力する電流の大きさを微調整する手段をさらに
備える多階調駆動回路。
【請求項５】請求項２において、電流源部は、同一の電
流を出力する複数個の電流源を有する多階調駆動回路。
【請求項６】請求項２において、電流源部は、ｎｂｉｔ
の階調情報に対応して重み付けしたｎ個の電流源を有す
る多階調駆動回路。
【請求項７】請求項６において、ｎｂｉｔの階調情報を
収納するデータラッチ部をさらに備える多階調駆動回
路。
【請求項８】請求項７において、電流加算部は、ｎ個の
電流源のうちｎｂｉｔの階調情報に対応した電流を選択
して加算するものである多階調駆動回路。
【請求項９】請求項１または２において、デジタル表示
データの赤、緑、青、各々の階調情報に対して、異なる
重み付けをした電流源を有する多階調駆動回路。
【請求項１０】階調情報を受けて、多階調表示するため
の液晶印加電圧を発生する多階調駆動回路において、階調情報を収納するデータラッチ部と、複数個の電流源
を有する電流源部と、これらの電流源からの電流を、デ
ータラッチ部に収納された階調情報に対応して選択し
て、加算する電流加算部と、加算された電流を電圧に変
換する電流電圧変換部とを有し、データラッチ部は、収納した情報をＮ分割して出力する
手段を有し、電流加算部は、データラッチ部に収納されている情報を
１／Ｎずつ加算処理する大きさを有し、加算された電流を、順次、電流電圧変換部に送る手段を
さらに有することを特徴とする多階調駆動回路。
【請求項１１】複数の画素がマトリクス状に配置され、
それらの画素で画像のカラー表示を行なう液晶パネル
と、複数の多階調駆動回路を接続したデータドライバ
と、走査ドライバとを有し、多階調駆動回路は、複数個の電流源を有する電流源部
と、これらの電流源からの電流を、階調情報に対応して
選択して加算する電流加算部と、加算された電流を電圧
に変換する電流電圧変換部とを有することを特徴とする
液晶表示装置。