JP4401378B2 - デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置 - Google Patents
デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置 Download PDFInfo
- Publication number
- JP4401378B2 JP4401378B2 JP2006299246A JP2006299246A JP4401378B2 JP 4401378 B2 JP4401378 B2 JP 4401378B2 JP 2006299246 A JP2006299246 A JP 2006299246A JP 2006299246 A JP2006299246 A JP 2006299246A JP 4401378 B2 JP4401378 B2 JP 4401378B2
- Authority
- JP
- Japan
- Prior art keywords
- negative
- positive
- voltage
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Analogue/Digital Conversion (AREA)
- Liquid Crystal (AREA)
Description
1対0(SW1、SW2、SW3が全てVa選択)、
1対3(SW1、SW2、SW3が全てVb選択)、
1対1(SW1、SW2、SW3の2つがVb選択、他の1つはVa選択)、
3対1(SW1、SW2、SW3の1つがVb選択、他の2つはVa選択)、
の異なる比率で内分された4個のレベル電圧のいずれか1つが出力端子に出力される。
Vout=(V0A+V1A+V2A+V3A)/4
を持つことが、後記特許文献5より知られており、これより明らかである。
Vout=Vin×(1+RfA/R1A)
となり、増幅器910は、抵抗RfA及びR1Aの抵抗比に応じて電圧増幅率が1より大なる電圧出力が可能である。
Vout=VE−(RfB/R1B)×(Vin−VE)
=VE+(RfB/R1B)×(VE−Vin)
となり、増幅器920は、抵抗RfB及びR1Bの抵抗比に応じて電圧増幅率が1より大なる電圧出力が可能である。
Vout=Vin
となる。
Vofc=Vout−Vexp
Vexp=Va+L×(Vb−Va)/16
ただし、LはVaとVbを内挿する16個の階調に対応し、L=0、1、2、…、15の値をとる。なお、この出力誤差Vofcは、増幅回路91の演算による出力誤差で、プロセス等に起因する素子特性のばらつきによって生じる誤差は含んでいない。
前記複数の参照電圧を入力し、入力デジタル信号に基づき、前記複数の参照電圧の中から重複も含めて第1乃至第n(nは2以上の整数)の参照電圧を選択して第1乃至第nの出力端から出力するデコーダ回路と、
前記デコーダ回路の第1乃至第nの出力端に、入力対の第1入力がそれぞれ接続される第1乃至第nの差動回路と、前記第1乃至第nの差動回路の出力電流を受け電流電圧変換及び増幅して出力端子から電圧を出力する増幅段と、を含む増幅回路と、
前記増幅回路の出力端子と、前記第1乃至第nの差動回路の入力対の共通接続された第2入力との間に接続され、前記増幅回路の電圧増幅率を制御する増幅率制御部と、を備えている。
前記デコーダ回路は、
前記抵抗ストリングの第1のタップから第m(mは2以上の整数)のタップに第1端子がそれぞれ接続され、前記入力デジタル信号の所定のビット位置の値に基づき択一的にオンとされ、共通接続された第2端子に第1の参照電圧(Va)を選択出力する、m個のスイッチからなる第1のスイッチ群と、
前記抵抗ストリングの第2のタップから第(m+1)のタップに第1端子がそれぞれ接続され、前記入力デジタル信号の所定のビット位置の値に基づき択一的にオンとされ、共通接続された第2端子に第2の参照電圧(Vb)を選択出力する、m個のスイッチからなる第2のスイッチ群と、
前記入力デジタル信号の別の所定のビット位置の値に基づき、前記第1のスイッチ群の共通接続された第2端子の接続ノードの前記第1の参照電圧(Va)と、前記第2のスイッチ群の共通接続された第2端子の接続ノードの前記第2の参照電圧(Vb)の一方を切替え出力する、(n−1)個(ただし、nは2以上の整数)の切替スイッチと、
前記第1のスイッチ群の共通接続された第2端子の接続ノードは、前記デコーダ回路の第1の出力端をなし、
(n−1)個の前記切替スイッチの出力は、それぞれ、前記デコーダ回路の第2乃至第nの出力端をなし、
前記デコーダ回路の前記第1乃至第nの出力端に、第1乃至第nの前記差動回路の入力対の第1入力をなす非反転入力端がそれぞれ接続されている構成としてもよい。
前記増幅回路において、前記第1乃至第nの差動回路が、各々対応する複数の電流源でそれぞれ駆動され、出力対の第1出力同士及び第2出力同士がそれぞれ共通に接続され、共通の負荷回路に接続されてなる、第1乃至第nの差動対を備え、前記増幅段が、前記第1乃至第nの差動対の出力対の第1出力と前記負荷回路との接続ノード及び前記第1乃至第nの差動対の出力対の第2出力と前記負荷回路との接続ノードのうち少なくとも一つに入力端が接続され、出力端が、前記増幅回路の出力端子に接続された増幅部を備えている。
(a)複数の正極参照電圧を発生する正極参照電圧発生回路と、
(b)前記複数の正極参照電圧を受け、入力された第1のデジタル信号に基づき、前記複数の正極参照電圧の中から重複も含めて選択した第1乃至第n(nは2以上の整数)の正極参照電圧を、第1乃至第nの出力端から出力する正極デコーダと、
(c)前記第1乃至第nの正極参照電圧を受け、正極出力端子から正極階調電圧を出力する正極アンプと、
(d)複数の負極参照電圧を発生する負極参照電圧発生回路と、
(e)前記複数の負極参照電圧を受け、入力された第2のデジタル信号に基づき、前記複数の負極参照電圧の中から重複も含めて選択した第1乃至第n(nは2以上の整数)の負極参照電圧を、第1乃至第nの出力端から出力する負極デコーダと、
(f)前記第1乃至第nの負極参照電圧を受け、負極出力端子から負極階調電圧を出力する負極アンプと、
(g)制御信号に基づき、前記正極出力端子と前記負極出力端子を、第1のデータ線と第2のデータ線とに、そのまま直結するか、交差接続するかを切替制御する出力スイッチ回路と、
を備えている。本発明において、
前記正極アンプは、
(c1)前記正極デコーダの前記第1乃至第nの出力端に、入力対の第1入力がそれぞれ接続される第1乃至第nの正極差動回路と、前記第1乃至第nの正極差動回路の出力電流を受け電流電圧変換及び増幅して前記正極出力端子より前記正極階調電圧を出力する第1の増幅段と、を含む正極増幅回路と、
(c2)前記正極出力端子と、前記第1乃至第nの正極差動回路の入力対の共通接続された第2入力との間に接続された第1の抵抗素子と、前記第1乃至第nの正極差動回路の入力対の共通接続された第2入力と第1の電圧源との間に接続された第2の抵抗素子と、を含む正極増幅率制御部と、を備えている。また、前記負極アンプは、
(f1)前記負極デコーダの前記第1乃至第nの出力端に、入力対の第1入力がそれぞれ接続される第1乃至第nの負極差動回路と、前記第1乃至第nの負極差動回路の出力電流を受け電流電圧変換及び増幅して前記負極出力端子より前記負極階調電圧を出力する第2の増幅段と、を含む負極増幅回路と、
(f2)前記負極出力端子と、前記第1乃至第nの負極差動回路の入力対の共通接続された第2入力との間に接続された第3の抵抗素子と、前記第1乃至第nの負極差動回路の入力対の共通接続された第2入力と第2の電圧源との間に接続された第4の抵抗素子と、を含む負極増幅率制御部と、を備えている。前記正極アンプの差動回路の導電型と前記負極アンプの差動回路の導電型とは異なる。
前記正極デコーダは、
前記正極抵抗ストリングからの出力である前記複数の正極参照電圧を受け、前記複数の正極参照電圧の中から、前記第1のデジタル信号の所定のビット位置の値に基づき、第1及び第2の正極参照電圧を選択する第1のスイッチ群を備え、
選択された前記第1の正極参照電圧は、前記正極デコーダの少なくとも1つの出力端から固定的に出力され、
前記正極デコーダ回路のn個の出力端のうち前記少なくとも1つの出力端以外の出力端の各々に対して、前記第1及び第2の正極参照電圧の一方を、前記第1のデジタル信号の別の所定のビット位置の値に基づき、選択して出力する第1の切替スイッチを備え、
前記負極デコーダは、
前記負極抵抗ストリングからの出力である前記複数の負極参照電圧を受け、前記複数の負極参照電圧の中から、前記第2のデジタル信号の所定のビット位置の値に基づき、第1及び第2の負極参照電圧を選択する第2のスイッチ群を備え、
選択された前記第1の負極参照電圧は、前記負極デコーダの少なくとも1つの出力端から固定的に出力され、
前記負極デコーダのn個の出力端のうち前記少なくとも1つの出力端以外の出力端の各々に対して、前記第1及び第2の負極参照電圧の一方を、前記第2のデジタル信号の別の所定のビット位置の値に基づき、選択して出力する第2の切替スイッチを備えている。
発明に係るデータドライバにおいて、前記正極デコーダは、
前記正極抵抗ストリングの第1のタップから第m(mは2以上の整数)のタップに第1端子がそれぞれ接続され、前記第1のデジタル信号の所定のビット位置の値に基づき択一的にオンとされ、共通接続された第2端子に第1の正極参照電圧(Va(+))を選択出力する、m個のスイッチからなる第1の正極スイッチ群と、
前記正極抵抗ストリングの第2のタップから第(m+1)のタップに第1端子がそれぞれ接続され、前記第1のデジタル信号の所定のビット位置の値に基づき択一的にオンとされ、共通接続された第2端子に第2の正極参照電圧(Vb(+))を選択出力する、m個のスイッチからなる第2の正極スイッチ群と、
前記第1のデジタル信号の別の所定のビット位置の値に基づき、前記第1の正極スイッチ群の共通接続された第2端子の接続ノードの前記第1の正極参照電圧(Va(+))と、前記第2の正極スイッチ群の共通接続された第2端子の接続ノードの前記第2の正極参照電圧(Vb(+))の一方を切替え出力する、(n−1)個(ただし、nは2以上の整数)の正極切替スイッチと、
を備え、
前記第1の正極スイッチ群の共通接続された第2端子の接続ノードは、前記正極デコーダの第1の出力端をなし、
(n−1)個の前記正極切替スイッチの出力は、それぞれ、前記正極デコーダの第2乃至第nの出力端をなし、
前記正極デコーダの前記第1乃至第nの出力端に、第1乃至第nの前記正極差動回路の入力対の第1入力をなす非反転入力端がそれぞれ接続される。
前記負極デコーダは、
前記負極抵抗ストリングの第1のタップから第m(mは2以上の整数)のタップに第1端子がそれぞれ接続され、前記第2のデジタル信号の所定のビット位置の値に基づき択一的にオンとされ、共通接続された第2端子に第1の負極参照電圧(Va(+))を選択出力する、m個のスイッチからなる第1の負極スイッチ群と、
前記負極抵抗ストリングの第2のタップから第(m+1)のタップに第1端子がそれぞれ接続され、前記第2のデジタル信号の所定のビット位置の値に基づき択一的にオンとされ、共通接続された第2端子に第2の負極参照電圧(Vb(+))を選択出力する、m個のスイッチからなる第2の負極スイッチ群と、
前記第2のデジタル信号の別の所定のビット位置の値に基づき、前記第1の負極スイッチ群の共通接続された第2端子の接続ノードの前記第1の負極参照電圧(Va(−))と、前記第2の負極スイッチ群の共通接続された第2端子の接続ノードの前記第2の負極参照電圧(Vb(−))の一方を切替え出力する、(n−1)個(ただし、nは2以上の整数)の負極切替スイッチと、
を備え、
前記第1の負極スイッチ群の共通接続された第2端子の接続ノードは、前記負極デコーダの第1の出力端をなし、
(n−1)個の前記負極切替スイッチの出力は、それぞれ、前記負極デコーダの第2乃至第nの出力端をなし、
前記負極デコーダの前記第1乃至第nの出力端に、第1乃至第nの前記負極差動回路の入力対の第1入力をなす非反転入力端がそれぞれ接続されている。
前記第1乃至第nの正極差動回路が、各々対応する複数の電流源でそれぞれ駆動され、出力対の第1出力同士及び第2出力同士がそれぞれ共通に接続され、第1の負荷回路に共通に接続されてなる、第1乃至第nの正極差動対を備え、
前記正極増幅回路の前記増幅段が、前記第1乃至第nの正極差動対の出力対の第1出力と前記第1の負荷回路との接続ノード及び前記第1乃至第nの正極差動対の出力対の第2出力と前記第1の負荷回路との接続ノードの少なくとも一つに入力端が接続され、出力端が、前記正極出力端子に接続された増幅部を備えている。
前記負極アンプにおいて、
前記第1乃至第nの負極差動回路が、各々対応する複数の電流源でそれぞれ駆動され、出力対の第1出力同士及び第2出力同士がそれぞれ共通に接続され、第2の負荷回路に共通に接続されてなる、第1乃至第nの負極差動対を備え、
前記負極増幅回路の前記増幅段が、前記第1乃至第nの負極差動対の出力対の第1出力と前記第2の負荷回路との接続ノード及び前記第1乃至第nの負極差動対の出力対の第2出力と前記第2の負荷回路との接続ノードの少なくとも一つに入力端が接続され、出力端が、前記負極出力端子に接続された増幅部を備えている。
前記負極アンプには、駆動電圧源として、基準電圧源VSSと、前記基準電圧源VSSより低電位の低位電圧源VDD1が供給される構成としてもよい。
Vout=2×(V1+V2+…+Vn)/n
となり、n個の電圧V1〜Vnの平均値の2倍(電圧増幅率が2)の電圧が出力される。
抵抗ストリング13のm個の参照電圧VR1〜VRmを出力する第2番目から第(m+1)番目のタップにそれぞれ第1端子が接続され、第2端子(出力端)が共通接続されたS1bからSmbのm個のスイッチよりなり、MSBサブワードデコーダ14からの出力に基づき、参照電圧Vaと隣り合うレベルの参照電圧Vbを選択する第2スイッチ群と、
LSBサブワードデコーダ15からの出力に基づき、第1のスイッチ群の共通接続された第2端子の接続ノードの参照電圧Vaと、第2のスイッチ群の共通接続された第2端子の接続ノードのVbの一方を選択する(n−1)個の切替スイッチSW1、SW2、…、SW(n−1)よりなる第3スイッチ群と、
を備えている。
第1スイッチ群S1a〜Sma、第2スイッチ群S1b〜Smbのオン・オフ制御は、入力デジタル信号の上位側ビットに基づくMSBサブワードデコーダ14からの出力により制御される。第3スイッチ群は、入力デジタル信号の下位側ビットに基づくLSBサブワードデコーダ15からの出力により制御される。なお、MSBサブワードデコーダ14、LSBサブワードデコーダ15は、図12のMSBサブワードデコーダ94、LSBサブワードデコーダ95とそれぞれ同一構成とされる。
+VSS
=(1+Rf/R1)×{(Va+L・(Vb−Va)/n)−VSS}
+VSS …(2)
12 デコーダ
13 参照電圧発生回路(抵抗ストリング)
14、94 MSBサブワードデコーダ
15、95 LSBサブワードデコーダ
21、41 正極アンプ
22、42 正極デコーダ
23、43 正極参照電圧発生回路
31、51 負極アンプ
32、52 負極デコーダ
33、53 負極参照電圧発生回路
60 出力スイッチ回路
60−1〜60−4 スイッチ
61 正極アンプ
62 正極デコーダ
63 正極参照電圧発生回路
70 参照電圧発生回路
71 負極アンプ
72 負極デコーダ
73 負極参照電圧発生回路
81 ラッチアドレスセレクタ
82 ラッチ
83 レベルシフタ
91 増幅回路
92 デコーダ
93 抵抗ストリング
110 増幅部
111−1〜111−n 差動部
112 増幅率制御部
210 増幅部
310 増幅部
901 差動増幅器
910 増幅器
920 増幅器
950 表示コントローラー
960 表示部
961 走査線
962 データ線
963 薄膜トランジスタ(TFT)
964 画素電極
965 液晶容量
966 補助容量
966 電極
967 対向基板電極
970 ゲートドライバ
980 データドライバ
M11〜M1n、M21〜M2n、M30、M40 Nchトランジスタ
M10、M20、M31〜M3n、M41〜M4n Pchトランジスタ
N10、N21、N31、N41、N51 出力端子
N11−1〜N11−n、N12 端子
S1a〜Sma 第1スイッチ群
S1b〜Smb 第2スイッチ群
SW1〜SW(n−1) 第3スイッチ群
Claims (6)
- 複数の正極参照電圧を発生する正極参照電圧発生回路と、
前記複数の正極参照電圧を受け、入力された第1のデジタル信号に基づき、前記複数の正極参照電圧の中から重複も含めて選択した第1乃至第n(但し、nは2以上の整数)の正極参照電圧を、第1乃至第nの出力端から出力する正極デコーダと、
前記第1乃至第nの正極参照電圧を受け、正極出力端子から正極階調電圧を出力する正極アンプと、
複数の負極参照電圧を発生する負極参照電圧発生回路と、
前記複数の負極参照電圧を受け、入力された第2のデジタル信号に基づき、前記複数の負極参照電圧の中から重複も含めて選択した第1乃至第n(但し、nは2以上の整数)の負極参照電圧を、第1乃至第nの出力端から出力する負極デコーダと、
前記第1乃至第nの負極参照電圧を受け、負極出力端子から負極階調電圧を出力する負極アンプと、
制御信号に基づき、前記正極出力端子と前記負極出力端子を、第1のデータ線と第2のデータ線とに、そのまま直結するか、交差接続するかを切替制御する出力スイッチ回路と、
を備え、
前記正極アンプは、
前記正極デコーダの前記第1乃至第nの出力端に、入力対の第1入力がそれぞれ接続される第1乃至第nの正極差動回路と、前記第1乃至第nの正極差動回路の出力電流を受け電流電圧変換及び増幅して前記正極出力端子より前記正極階調電圧を出力する第1の増幅段と、を含む正極増幅回路と、
前記正極出力端子と前記第1乃至第nの正極差動回路の入力対の共通接続された第2入力との間に接続され、前記正極増幅回路の電圧増幅率を1より大に制御する正極増幅率制御部と、
を備え、
前記負極アンプは、
前記負極デコーダの前記第1乃至第nの出力端に、入力対の第1入力がそれぞれ接続される第1乃至第nの負極差動回路と、前記第1乃至第nの負極差動回路の出力電流を受け電流電圧変換及び増幅して前記負極出力端子より前記負極階調電圧を出力する第2の増幅段と、を含む負極増幅回路と、
前記負極出力端子と前記第1乃至第nの負極差動回路の入力対の共通接続された第2入力との間に接続され、前記負極増幅回路の電圧増幅率を1より大に制御する負極増幅率制御部と、
を備え、
前記正極差動回路の導電型は前記負極差動回路の導電型と逆導電型とされ、
前記正極アンプと前記負極アンプには、駆動電圧源として、高位側電圧源VDDと低位側電圧源VSSがそれぞれ供給され、表示パネルの対向基板電極電圧VCOMは、前記高位側電圧源VDDと前記低位側電圧源VSSの中間付近に設定されており、
前記低位側電圧源VSSと前記対向基板電極電圧VCOM間の電圧を供給する第1の電圧源と、前記低位側電圧源VSSとが、前記負極デコーダに供給され、
前記高位側電圧源VDDと前記対向基板電極電圧VCOM間の電圧を供給する第2の電圧源と、前記高位側電圧源VDDとが、前記正極デコーダに供給され、
前記負極デコーダは、前記第1の電圧源から前記低位側電圧源VSSまでの電圧レンジに対応した低電圧素子で構成され、
前記正極デコーダは、前記高位側電圧源VDDから前記第2の電圧源までの電圧レンジに対応した低電圧素子で構成される、ことを特徴とする表示パネル駆動用のデータドライバ。 - 複数の正極参照電圧を発生する正極参照電圧発生回路と、
前記複数の正極参照電圧を受け、入力された第1のデジタル信号に基づき、前記複数の正極参照電圧の中から重複も含めて選択した第1乃至第n(但し、nは2以上の整数)の正極参照電圧を、第1乃至第nの出力端から出力する正極デコーダと、
前記第1乃至第nの正極参照電圧を受け、正極出力端子から正極階調電圧を出力する正極アンプと、
複数の負極参照電圧を発生する負極参照電圧発生回路と、
前記複数の負極参照電圧を受け、入力された第2のデジタル信号に基づき、前記複数の負極参照電圧の中から重複も含めて選択した第1乃至第n(但し、nは2以上の整数)の負極参照電圧を、第1乃至第nの出力端から出力する負極デコーダと、
前記第1乃至第nの負極参照電圧を受け、負極出力端子から負極階調電圧を出力する負極アンプと、
制御信号に基づき、前記正極出力端子と前記負極出力端子を、第1のデータ線と第2のデータ線とに、そのまま直結するか、交差接続するかを切替制御する出力スイッチ回路と、
を備え、
前記正極アンプは、
前記正極デコーダの前記第1乃至第nの出力端に、入力対の第1入力がそれぞれ接続される第1乃至第nの正極差動回路と、前記第1乃至第nの正極差動回路の出力電流を受け電流電圧変換及び増幅して前記正極出力端子より前記正極階調電圧を出力する第1の増幅段と、を含む正極増幅回路と、
前記正極出力端子と前記第1乃至第nの正極差動回路の入力対の共通接続された第2入力との間に接続され、前記正極増幅回路の電圧増幅率を1より大に制御する正極増幅率制御部と、
を備え、
前記負極アンプは、
前記負極デコーダの前記第1乃至第nの出力端に、入力対の第1入力がそれぞれ接続される第1乃至第nの負極差動回路と、前記第1乃至第nの負極差動回路の出力電流を受け電流電圧変換及び増幅して前記負極出力端子より前記負極階調電圧を出力する第2の増幅段と、を含む負極増幅回路と、
前記負極出力端子と前記第1乃至第nの負極差動回路の入力対の共通接続された第2入力との間に接続され、前記負極増幅回路の電圧増幅率を1より大に制御する負極増幅率制御部と、
を備え、
前記正極差動回路の導電型は前記負極差動回路の導電型と逆導電型とされ、
基準電圧源を表示パネルの対向基板電極電圧VCOM付近の電圧とし、
前記正極アンプには、駆動電圧源として、前記基準電圧源と、前記基準電圧源より高電位の高位側電圧源VDD2とが供給され、
前記負極アンプには、駆動電圧源として、前記基準電圧源と、前記基準電圧源より低電位の低位側電圧源VDD1が供給され、
前記基準電圧源と前記低位側電圧源VDD1の間の電圧を供給する第1の電圧源と、前記基準電圧源とが、前記負極デコーダに供給され、
前記基準電圧源と前記高位側電圧源VDD2間の電圧を供給する第2の電圧源と、前記基準電圧源とが、前記正極デコーダに供給され、
前記負極デコーダは、前記第1の電圧源から前記基準電圧源までの電圧レンジに対応した低電圧素子で構成され、
前記正極デコーダは、前記第2の電圧源から前記基準電圧源までの電圧レンジに対応した低電圧素子で構成される、ことを特徴とする表示パネル駆動用のデータドライバ。 - 前記正極増幅率制御部は、
前記正極出力端子と、前記第1乃至第nの正極差動回路の入力対の共通接続された第2入力との間に接続された第1の抵抗素子と、
前記第1乃至第nの正極差動回路の入力対の共通接続された第2入力と第1の電圧源との間に接続された第2の抵抗素子と、
を含み、
前記負極増幅率制御部は、
前記負極出力端子と、前記第1乃至第nの負極差動回路の入力対の共通接続された第2入力との間に接続された第3の抵抗素子と、
前記第1乃至第nの負極差動回路の入力対の共通接続された第2入力と第2の電圧源との間に接続された第4の抵抗素子と、
を含む、ことを特徴とする請求項1又は2記載のデータドライバ。 - 前記正極アンプは、前記第1乃至第nの正極参照電圧を重み付け加算した値と、前記正極増幅率制御部により制御される電圧増幅率とで規定される電圧を出力し、
前記負極アンプは、前記第1乃至第nの負極参照電圧を重み付け加算した値と、前記負極増幅率制御部により制御される電圧増幅率とで規定される電圧を出力する、ことを特徴とする請求項1又は2記載のデータドライバ。 - 前記正極アンプにおいて、
前記第1乃至第nの正極差動回路が、各々対応する複数の電流源でそれぞれ駆動され、出力対の第1出力同士及び第2出力同士がそれぞれ共通に接続され、第1の負荷回路に共通に接続されてなる、第1乃至第nの正極差動対を備え、
前記正極増幅回路の前記第1の増幅段が、前記第1乃至第nの正極差動対の出力対の第1出力と前記第1の負荷回路との接続ノード及び前記第1乃至第nの正極差動対の出力対の第2出力と前記第1の負荷回路との接続ノードの少なくとも一つに入力端が接続され、出力端が、前記正極出力端子に接続された増幅部を備え、
前記負極アンプにおいて、
前記第1乃至第nの負極差動回路が、各々対応する複数の電流源でそれぞれ駆動され、出力対の第1出力同士及び第2出力同士がそれぞれ共通に接続され、第2の負荷回路に共通に接続されてなる、第1乃至第nの負極差動対を備え、
前記負極増幅回路の前記第2の増幅段が、前記第1乃至第nの負極差動対の出力対の第1出力と前記第2の負荷回路との接続ノード及び前記第1乃至第nの負極差動対の出力対の第2出力と前記第2の負荷回路との接続ノードの少なくとも一つに入力端が接続され、出力端が、前記負極出力端子に接続された増幅部を備えている、ことを特徴とする請求項1又は2記載のデータドライバ。 - 請求項1乃至5のいずれか一に記載のデータドライバを備えた表示パネル装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006299246A JP4401378B2 (ja) | 2006-11-02 | 2006-11-02 | デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置 |
CN2007101679984A CN101174837B (zh) | 2006-11-02 | 2007-10-31 | 数字模拟转换电路、数据驱动器及使用其的显示装置 |
CN2010105133586A CN102045069B (zh) | 2006-11-02 | 2007-10-31 | 数字模拟转换电路、数据驱动器及使用其的显示装置 |
US11/979,347 US7576674B2 (en) | 2006-11-02 | 2007-11-01 | Digital-to-analog converter circuit, data driver, and display device using the digital-to-analog converter circuit |
US12/458,333 US7994956B2 (en) | 2006-11-02 | 2009-07-08 | Digital-to-analog converter circuit, data driver, and display device using the digital-to-analog converter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006299246A JP4401378B2 (ja) | 2006-11-02 | 2006-11-02 | デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008118375A JP2008118375A (ja) | 2008-05-22 |
JP4401378B2 true JP4401378B2 (ja) | 2010-01-20 |
Family
ID=39423144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006299246A Expired - Fee Related JP4401378B2 (ja) | 2006-11-02 | 2006-11-02 | デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7576674B2 (ja) |
JP (1) | JP4401378B2 (ja) |
CN (2) | CN101174837B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101361275B1 (ko) * | 2007-08-08 | 2014-02-11 | 엘지전자 주식회사 | 디지털 디스플레이의 디지털 아날로그 변환 장치 |
US7796060B2 (en) * | 2008-08-07 | 2010-09-14 | Texas Instruments Incorporated | Circuits and methods to minimize nonlinearity errors in interpolating circuits |
US8154503B2 (en) * | 2009-09-01 | 2012-04-10 | Au Optronics Corporation | Method and apparatus for driving a liquid crystal display device |
KR101081356B1 (ko) * | 2009-10-27 | 2011-11-08 | 주식회사 실리콘웍스 | 액정 디스플레이 패널 구동 회로 |
JP2011135150A (ja) * | 2009-12-22 | 2011-07-07 | Renesas Electronics Corp | D/aコンバータ回路及びその電圧供給制御方法 |
TW201126500A (en) * | 2010-01-28 | 2011-08-01 | Novatek Microelectronics Corp | Two-channel operational amplifier circuit |
JP5373661B2 (ja) * | 2010-02-19 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | デコーダ及びそれを用いた表示装置のデータドライバ |
CN102170292B (zh) | 2011-01-31 | 2014-05-07 | 华为技术有限公司 | 一种数据处理方法、数据处理***以及相关设备 |
JP6043052B2 (ja) * | 2011-06-20 | 2016-12-14 | ティアック株式会社 | Da変換装置 |
JP2013021599A (ja) * | 2011-07-13 | 2013-01-31 | Renesas Electronics Corp | データ処理システム |
US20130249881A1 (en) * | 2012-03-26 | 2013-09-26 | Se-Byung Chae | Display device, apparatus for generating gamma voltage, and method for the same |
US8519877B1 (en) * | 2012-03-28 | 2013-08-27 | Texas Instruments Incorporated | Low noise and low power arrangement for playing audio signals |
TWI473065B (zh) * | 2012-04-23 | 2015-02-11 | Sitronix Technology Corp | The drive circuit of the flashing display panel can be eliminated |
TWI482439B (zh) * | 2012-08-09 | 2015-04-21 | Ili Technology Corp | Interpolated digital to analog converter |
CN103634012B (zh) * | 2012-08-28 | 2016-08-31 | 奕力科技股份有限公司 | 内插式数字至模拟转换器 |
KR102012022B1 (ko) * | 2013-05-22 | 2019-08-20 | 삼성디스플레이 주식회사 | 표시 장치의 전원 공급 장치 |
DE102013107267A1 (de) * | 2013-07-09 | 2015-01-15 | Phoenix Contact Gmbh & Co. Kg | Messumformer zum Umformen eines analogen elektrischen Eingangssignals in ein analoges elektrisches Ausgangssignal |
CN106253906A (zh) * | 2015-06-06 | 2016-12-21 | 硅实验室公司 | 具有改进性能的用于数字模拟转换的装置和相关方法 |
CN105609075A (zh) * | 2016-01-26 | 2016-05-25 | 京东方科技集团股份有限公司 | 灰阶电压产生电路及其控制方法、驱动电路及显示装置 |
CN105656490B (zh) * | 2016-01-27 | 2018-12-07 | 深圳市华星光电技术有限公司 | 一种数模转换模块、数据驱动电路及液晶显示器 |
KR102523421B1 (ko) * | 2016-03-03 | 2023-04-20 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
CN105791850B (zh) * | 2016-03-10 | 2018-08-03 | 京东方科技集团股份有限公司 | 一种编码器及其编码方法、解码器及其解码方法 |
KR102656686B1 (ko) | 2016-11-21 | 2024-04-11 | 엘지디스플레이 주식회사 | 평판 패널 표시 장치의 데이터 구동 회로 |
CN106548760B (zh) * | 2017-01-16 | 2019-06-07 | 京东方科技集团股份有限公司 | 一种伽马电压产生电路及控制方法、源极驱动器 |
JP6917178B2 (ja) * | 2017-04-17 | 2021-08-11 | ラピスセミコンダクタ株式会社 | 出力回路、データ線ドライバ及び表示装置 |
CN107369427A (zh) * | 2017-09-21 | 2017-11-21 | 昆山龙腾光电有限公司 | 一种伽马电压产生电路及液晶显示装置 |
CN107731191A (zh) * | 2017-11-15 | 2018-02-23 | 深圳市华星光电技术有限公司 | Gamma电路及液晶面板 |
WO2019204999A1 (en) * | 2018-04-25 | 2019-10-31 | Huawei Technologies Co., Ltd. | Method and apparatus for control of optical phase shifters in an optical device |
TWI761693B (zh) * | 2018-07-20 | 2022-04-21 | 矽創電子股份有限公司 | 顯示器驅動電路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4978959A (en) * | 1987-10-08 | 1990-12-18 | University Of Toronto Innovations Foundation | Analog to digital converter, a digital to analog converter and an operational amplifier therefor |
US5396245A (en) | 1993-01-21 | 1995-03-07 | Linear Technology Corporation | Digital to analog converter |
US5859606A (en) | 1997-07-25 | 1999-01-12 | Linear Technology Corporation | Interpolation circuit for digital-to-analog converter |
JPH11184444A (ja) | 1997-12-24 | 1999-07-09 | Oki Micro Design Miyazaki Co Ltd | 液晶表示装置駆動用集積回路 |
JP3506219B2 (ja) | 1998-12-16 | 2004-03-15 | シャープ株式会社 | Da変換器およびそれを用いた液晶駆動装置 |
US6246351B1 (en) | 1999-10-07 | 2001-06-12 | Burr-Brown Corporation | LSB interpolation circuit and method for segmented digital-to-analog converter |
JP2001125543A (ja) | 1999-10-27 | 2001-05-11 | Nec Corp | 液晶駆動回路 |
JP3281621B2 (ja) | 1999-12-21 | 2002-05-13 | 松下電器産業株式会社 | 高精度da変換回路 |
JP3594125B2 (ja) | 2000-07-25 | 2004-11-24 | シャープ株式会社 | Da変換器およびそれを用いた液晶駆動装置 |
JP3506235B2 (ja) | 2000-08-18 | 2004-03-15 | シャープ株式会社 | 液晶表示装置の駆動装置および駆動方法 |
US6937178B1 (en) * | 2003-05-15 | 2005-08-30 | Linear Technology Corporation | Gradient insensitive split-core digital to analog converter |
KR100691362B1 (ko) * | 2004-12-13 | 2007-03-12 | 삼성전자주식회사 | 분할형 디지털/아날로그 컨버터 및 이를 구비하는 표시장치의 소스 드라이버 |
-
2006
- 2006-11-02 JP JP2006299246A patent/JP4401378B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-31 CN CN2007101679984A patent/CN101174837B/zh not_active Expired - Fee Related
- 2007-10-31 CN CN2010105133586A patent/CN102045069B/zh not_active Expired - Fee Related
- 2007-11-01 US US11/979,347 patent/US7576674B2/en not_active Expired - Fee Related
-
2009
- 2009-07-08 US US12/458,333 patent/US7994956B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7576674B2 (en) | 2009-08-18 |
CN102045069B (zh) | 2013-09-25 |
US20090273618A1 (en) | 2009-11-05 |
CN102045069A (zh) | 2011-05-04 |
JP2008118375A (ja) | 2008-05-22 |
US20080211703A1 (en) | 2008-09-04 |
CN101174837A (zh) | 2008-05-07 |
US7994956B2 (en) | 2011-08-09 |
CN101174837B (zh) | 2011-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4401378B2 (ja) | デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置 | |
JP4472507B2 (ja) | 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法 | |
KR100339807B1 (ko) | Da 변환기 및 이를 사용한 액정구동장치 | |
US7750900B2 (en) | Digital-to-analog converting circuit and display device using same | |
US7847718B2 (en) | Digital-to-analog converter, data driver and display device using same | |
JP4143588B2 (ja) | 出力回路及びデジタルアナログ回路並びに表示装置 | |
US8379000B2 (en) | Digital-to-analog converting circuit, data driver and display device | |
US7812752B2 (en) | Digital-to-analog converter circuit, data driver and display device | |
JP4701960B2 (ja) | 差動増幅器とデジタル・アナログ変換器並びに表示装置 | |
US8111184B2 (en) | Digital-to-analog converting circuit, data driver and display device | |
JP5607815B2 (ja) | デジタルアナログ変換回路及び表示装置のデータドライバ | |
JP4878249B2 (ja) | デコーダ回路並びにそれを用いた表示装置用駆動回路及び表示装置 | |
JP2006197532A (ja) | 出力回路及びデジタルアナログ回路並びに表示装置 | |
JP2006318381A (ja) | 電圧発生回路 | |
JP5138490B2 (ja) | サンプル・ホールド回路及びデジタルアナログ変換回路 | |
JPH10260664A (ja) | 液晶駆動回路とこれを用いた液晶装置 | |
JP5017871B2 (ja) | 差動増幅器及びデジタルアナログ変換器 | |
JP2006310959A (ja) | 差動増幅器及び表示装置のデータドライバ並びに差動増幅器の駆動方法 | |
JP2005130332A (ja) | 差動増幅器 | |
JP4819921B2 (ja) | 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法 | |
JP2014171114A (ja) | レベル変換回路、多値出力型差動増幅器及び表示装置 | |
JP4882819B2 (ja) | 電圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090727 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091027 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |