JP4676183B2 - 階調電圧生成装置，液晶駆動装置，液晶表示装置 - Google Patents

Description

この発明は、任意の階調レベルに応じた電圧値を有する階調電圧を生成する装置に関し、さらに詳しくはシリアルＤＡＣ（Digital Analog converter）を用いて階調電圧を生成する装置に関する。

近年、フラットパネルディスプレイは大画面、高精細化するとともに、薄型軽量化および低コスト化が進んできている。そのような背景の中で、表示用ドライバは階調レベルを多くし、高精度・高分解能の階調電圧により、高精細表示を行うことを求められている。

従来の階調電圧生成装置２０００の全体構成を図２２（ａ）に示す。この装置２０００は、ラッチから出力された３ビットの表示データＤａｔａ（ａ）〜Ｄａｔａ（ｄ）に応じた電圧値を有する階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｄ）を後段の回路（主として電流駆動増幅回路）を介して液晶パネルの液晶素子（図示せず）に印加することによって液晶パネルを駆動する。この装置２０００は、分圧生成部２０００１と、選択部２０００２ａ〜２０００２ｄとを備える。分圧生成部２０００１と選択部２０００２ａ〜２０００２ｄの各々とは、８本の電圧供給ラインによって接続されている。分圧生成部２０００１は、基準電圧Ｖｒｅｆを入力し、入力した基準電圧Ｖｒｅｆを分圧して分圧電圧を出力するものであり、３ビットの場合は８階調分の分圧電圧を発生する。

分圧生成部２０００１と選択部２０００２ａ〜２０００２ｄの各々とは、いわゆる「Ｒ−ＤＡＣ（Registance Digital Analog converter）」を形成しており、表示データＤａｔａ（ａ）〜Ｄａｔａ（ｄ）に応じた階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｄ）を生成する。

図２２（ａ）に示した分圧生成部２０００１および選択部２０００２ａの内部構成を図２３に示す。分圧生成部２０００１は、抵抗値Ｒ／２を示す抵抗が２つ存在し、その２つの抵抗の間に抵抗値Ｒを有する抵抗がラダー状に８個接続されている。また、各々の抵抗の間には、それぞれ電圧供給ラインが接続されている。選択部２０００２ａは、スイッチ制御部ＳＷＣ２０００２１と、スイッチＳＷａ〜ＳＷｆとを含む。スイッチ制御部ＳＷＣ２０００２１は、ラッチから入力した表示データＤａｔａ（ａ）のビット値に応じて、スイッチＳＷａ〜ＳＷｆをオンオフする。選択部２０００２ａにおいて、スイッチ制御部ＳＷＣ２０００２１が１画素分の表示データＤａｔａ（ａ）に応じてトーナメント方式でスイッチＳＷａ〜ＳＷｄを選択することによって、出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｄ）が生成される。出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｄ）の各々は、出力端子を介して階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｄ）として液晶パネルの液晶素子に出力される。

選択部２０００２ａに入力される表示データＤａｔａ（ａ）のビット値と選択部２０００２ａから出力される出力電圧Ｖｏｕｔ（ａ）の電圧値との関係を図２４に示す。このように、スイッチＳＷａ〜ＳＷｆの接続を切り替えることによって、表示データＤａｔａ（ａ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ）を生成することができる。

このように抵抗分圧方式の液晶表示装置は、比較的、回路構成が簡単に実現でき、現在ノートＰＣ用として広く普及している。
R. I. McCartney, et al. "A Third Generation Timing Controller And Column Driver Architecture Using Point-to-Point Differential Signaling", SID04 Digest, pp1556-1559

ここで、４ビットの表示データＤａｔａ（ａ）〜Ｄａｔａ（ｄ）に適合した階調電圧生成装置２１００を図２２（ｂ）に示す。図２２（ｂ）に示した分圧生成部２１００１は、基準電圧Ｖｒｅｆを入力し、入力した基準電圧Ｖｒｅｆを分圧して１６個の分圧電圧を出力する。よって、分圧生成部２１００１には、抵抗値Ｒ／２を示す抵抗が２つ存在し、その２つの抵抗の間に抵抗値Ｒを示す抵抗がラダー状に１６個接続されている。また、電圧供給ラインも、１６本設けられている。

このように、表示データＤａｔａ（ａ）〜Ｄａｔａ（ｄ）の階調レベルが細かくなる（ビット値が増える）につれて、分圧生成部２０００１に含まれる抵抗の個数および分圧生成部２０００１と選択部２０００２ａ〜２０００２ｄの各々とを接続する電圧供給ラインの本数を増加する必要がある。例えば、８ビットの場合、２５６階調の分圧（２５６本の電圧供給ライン）が必要であるので、３ビットの場合における分圧生成部２０００１，選択部２０００２ａ〜２０００２ｆの占有面積に対して４倍の面積が必要となる。さらに、１０ビットの場合、３ビットの場合における分圧生成部２０００１，選択部２０００２ａ〜２０００２ｆの占有面積に対して１６倍の面積が必要となる。このため、半導体チップの占有面積が増大することになりコストが多くなる。

この発明の目的は、回路の占有面積を低減することができる階調電圧発生装置およびその階調電圧発生装置を備えた液晶表示装置を提供することである。

この発明の１つの局面に従うと、階調電圧生成装置は、第１のラインと、第２のラインと、複数のシリアルＤＡＣ（Digital Analog converter）とを備える。第１のラインは、第１の電圧値を有する第１の基準電圧が供給される。第２のラインは、第２の電圧値を有する第２の基準電圧が供給される。上記複数のシリアルＤＡＣの各々は、階調レベルを示す階調情報が入力され、上記第１および第２のラインに供給された基準電圧を用いて、上記階調情報に応じた電圧値を有する階調電圧を生成する。

上記階調電圧生成装置は、１対のライン（第１および第２のライン）に複数のシリアルＤＡＣを並列に接続することによって構成されている。したがって、２つのラインに２つの基準電圧を供給することによって、複数の階調電圧を生成することができる。また、シリアルＤＡＣは、従来のＲ−ＤＡＣと比較すると、階調電圧を生成するために必要なラインの本数（基準電圧の個数）が少なくてすむ。よって、従来のＲ−ＤＡＣを用いた階調電圧生成装置よりも、基準電圧を供給するためのラインの占有面積が少ない（回路規模が小さい）階調電圧生成装置を構成することができる。

好ましくは、上記階調電圧生成装置は、さらに、第１のモードと第２のモードとを有し、第１のセレクタを備える。第１のセレクタは、上記第１および第２の基準電圧と第３の電圧値を有する第３の基準電圧を入力する。上記第１のモードでは、上記第１のセレクタは、上記第１の基準電圧を上記第１のラインに供給し、上記第２の基準電圧を上記第２のラインに供給する。上記第２のモードでは、上記第１のセレクタは、上記第３の基準電圧を上記第１のラインに供給し、上記第２の基準電圧を上記第２のラインに供給する。上記第１の基準電圧は、上記第２の基準電圧に対して負の極性を示す。上記第３の基準電圧は、上記第２の基準電圧に対して正の極性を示す。

上記階調電圧生成装置では、複数のシリアルＤＡＣの各々は、第１の基準電圧（負側の極性）と第２の基準電圧（共通電位）とを用いて負側の極性を示す出力電圧を生成し、第３の基準電圧（正側の極性）と第２の基準電圧（共通電位）とを用いて負側の極性を示す出力電圧を生成する。よって、第１および第２のラインに供給される基準電圧を周期的に切り替えることによって、シリアルＤＡＣによって生成される階調電圧の極性を周期的に反転することができる。これにより、例えば、液晶表示装置の場合、水平ライン反転駆動方式を実現することができ、フリッカ表示の低減を実現することができる。

好ましくは、上記階調電圧生成装置は、さらに、基準電圧が供給される第３、第４，第５，第６のラインと、第２のセレクタと、第３のセレクタとを備える。第２のセレクタは、第４の電圧値を有する第４の基準電圧，第５の電圧値を有する第５の基準電圧，および第６の電圧値を有する第６の基準電圧を入力する。第３のセレクタは、第７の電圧値を有する第７の基準電圧，第８の電圧値を有する第８の基準電圧，および第９の電圧値を有する第９の基準電圧を入力する。上記複数のシリアルＤＡＣは、第１，第２，第３のシリアルＤＡＣを含む。上記第１のシリアルＤＡＣは、第１の階調レベルが示された第１の階調情報を入力し、上記第１および第２のラインに供給された基準電圧を用いて、上記第１の階調情報に応じた電圧値を有する第１の階調電圧を生成する。上記第２のシリアルＤＡＣは、第２の階調レベルが示された第２の階調情報を入力し、上記第３および第４のラインに供給された基準電圧を用いて、上記第２の階調情報に応じた電圧値を有する第２の階調電圧を生成する。上記第３のシリアルＤＡＣは、第３の階調レベルを示す第３の階調情報を入力し、上記第５および第６のラインに供給された基準電圧を用いて、上記第３の階調情報に応じた電圧値を有する第３の階調電圧を生成する。上記第１のモードでは、上記第１のセレクタは、上記第１のラインに上記第１の基準電圧を供給し、上記第２のラインに上記第２の基準電圧を供給する。また、上記第２のセレクタは、上記第３のラインに上記第４の基準電圧を供給し、上記第４のラインに上記第５の基準電圧を供給する。また、上記第３のセレクタは、上記第５のラインに上記第７の基準電圧を供給し、上記第６のラインに上記第８の基準電圧を供給する。一方、上記第２のモードでは、上記第１のセレクタは、上記第１のラインに上記第３の基準電圧を供給し、上記第２のラインに上記第２の基準電圧を供給する。また、上記第２のセレクタは、上記第３のラインに上記第６の基準電圧を供給し、上記第４のラインに上記第５の基準電圧を供給する。また、上記第３のセレクタは、上記第５のラインに上記第９の基準電圧を供給し、上記第６のラインに上記第８の基準電圧を供給する。上記第４の基準電圧は、上記第５の基準電圧に対して負の極性を示す。上記第６の基準電圧は、上記第５の基準電圧に対して正の極性を示す。上記第７の基準電圧は、上記第８の基準電圧に対して負の極性を示す。上記第９の基準電圧は、上記第８の基準電圧に対して正の極性を示す。

上記階調電圧生成装置では、第１〜第３の基準電圧を調整することによって第１のシリアルＤＡＣによって生成される第１の階調電圧の電圧値を調整することができ、第４〜第６の基準電圧を調整することによって第２のシリアルＤＡＣによって生成される第２の階調電圧の電圧値を調整することができ、第７〜第９の基準電圧を調整することによって第１のシリアルＤＡＣによって生成される第３の階調電圧の電圧値を調整することができる。このように、第１〜第３の階調電圧の電圧値をそれぞれ設定することができる。これにより、例えば、液晶表示装置の場合、ＲＧＢ個別にガンマ補正を行えるので、高画質な表示を実現することができる。

好ましくは、上記階調電圧生成装置は、さらに、第１のモードと第２のモードとを有し、第１のセレクタを備える。第１のセレクタは、上記第１および第２の基準電圧と、第３の電圧値を有する第３の基準電圧と、第４の電圧値を有する第４の基準電圧とを入力する。上記第１のモードでは、上記第１のセレクタは、上記第１，第２，第３，および第４の基準電圧のうち、第１の基準電圧を上記第１のラインに供給し第２の基準電圧を上記第２のラインに供給する。一方、上記第２のモードでは、上記第１のセレクタは、上記第１，第２，第３，および第４の基準電圧のうち、上記第３の基準電圧を上記第１のラインに供給し上記第４の基準電圧を上記第２のラインに供給する。上記第１の基準電圧は、上記第２の基準電圧に対して負の極性を示す。上記第３の基準電圧は、上記第４の基準電圧に対して負の極性を示す。

上記階調電圧生成装置では、複数のシリアルＤＡＣの各々は、第１の基準電圧と第２の基準電圧とを用いて第１の極性（例えば負側の極性）を示す出力電圧を生成し、第３の基準電圧と第４の基準電圧とを用いて第２の極性（例えば正側の極性）を示す出力電圧を生成する。よって、第１および第２のラインに供給される基準電圧を周期的に切り替えることによって、シリアルＤＡＣによって生成される階調電圧の極性を周期的に反転することができる。これにより、例えば、液晶表示装置の場合、水平ライン反転駆動方式を実現することができる。

好ましくは、上記階調電圧生成装置は、さらに、基準電圧が供給される第３，第４，第５，第６のラインと、第２のセレクタと、第３のセレクタとを備える。第２のセレクタは、第５の電圧値を有する第５の基準電圧，第６の電圧値を有する第６の基準電圧，第７の電圧値を有する第７の基準電圧，および第８の電圧値を有する第８の基準電圧を入力する。第３のセレクタは、第９の電圧値を有する第９の基準電圧，第１０の電圧値を有する第１０の基準電圧，第１１の電圧値を有する第１１の基準電圧，および第１２の電圧値を有する第１２の基準電圧を入力する。上記複数のシリアルＤＡＣは、第１，第２，第３のシリアルＤＡＣを含む。上記第１のシリアルＤＡＣは、第１の階調レベルが示された第１の階調情報を入力し、上記第１および第２のラインに供給された基準電圧を用いて、上記第１の階調情報に応じた電圧値を有する第１の階調電圧を生成する。上記第２のシリアルＤＡＣは、第２の階調レベルが示された第２の階調情報を入力し、上記第３および第４のラインに供給された基準電圧を用いて、上記第２の階調情報に応じた電圧値を有する第２の階調電圧を生成する。上記第３のシリアルＤＡＣは、第３の階調レベルを示す第３の階調情報を入力し、上記第５および第６のラインに供給された基準電圧を用いて、上記第３の階調情報に応じた電圧値を有する第３の階調電圧を生成する。上記第１のモードでは、上記第１のセレクタは、上記第１のラインに上記第１の基準電圧を供給し、上記第２のラインに上記第２の基準電圧を供給する。また、上記第２のセレクタは、上記第３のラインに上記第５の基準電圧を供給し、上記第４のラインに上記第６の基準電圧を供給する。また、上記第３のセレクタは、上記第５のラインに上記第９の基準電圧を供給し、上記第６のラインに上記第１０の基準電圧を供給する。一方、上記第２のモードでは、上記第１のセレクタは、上記第１のラインに上記第３の基準電圧を供給し、上記第２のラインに上記第４の基準電圧を供給する。また、上記第２のセレクタは、上記第３のラインに上記第７の基準電圧を供給し、上記第４のラインに上記第８の基準電圧を供給する。また、上記第３のセレクタは、上記第５のラインに上記第１１の基準電圧を供給し、上記第６のラインに上記第１２の基準電圧を供給する。上記第５の基準電圧は、上記第６の基準電圧に対して負の極性を示す。上記第７の基準電圧は、上記第８の基準電圧に対して負の極性を示す。上記第９の基準電圧は、上記第１０の基準電圧に対して負の極性を示す。上記第１１の基準電圧は、上記第１２の基準電圧電圧に対して負の極性を示す。

好ましくは、上記階調電圧生成装置は、さらに、第３の電圧値を有する第３の基準電圧が供給される第３のラインを備える。上記複数のシリアルＤＡＣは、第１および第２のシリアルＤＡＣを含む。上記第１のシリアルＤＡＣは、第１の階調レベルを示す第１の階調情報が入力され、上記第１および第２のラインに供給された基準電圧を用いて、上記第１の階調情報に応じた電圧値を有する第１の階調電圧を生成する。上記第２のシリアルＤＡＣは、第２の階調レベルを示す第２の階調情報が入力され、上記第２および第３のラインに供給された基準電圧を用いて、上記第２の階調情報に応じた電圧値を有する第２の階調電圧を生成する。上記第１の基準電圧は、上記第２の基準電圧に対して負の極性を示す。上記第３の基準電圧は、上記第２の基準電圧に対して正の極性を示す。

上記階調電圧生成装置では、３つのラインに３つの基準電圧を供給することによって、負側の極性を示す階調電圧と正側の極性を示す階調電圧との２種類の階調電圧を生成することができる。よって、従来のＲ−ＤＡＣを用いた階調電圧生成装置よりも、基準電圧を供給するためのラインの占有面積が少ない（回路規模が小さい）階調電圧生成装置を構成することができる。

好ましくは、上記階調電圧生成装置は、さらに、第１のモードと第２のモードとを有し、第１のセレクタを備える。第１のセレクタは、上記第１，第２，および第３の基準電圧を入力する。上記第１のモードでは、上記第１のセレクタは、上記第１のラインに上記第１の基準電圧を供給し、上記第２のラインに上記第２の基準電圧を供給し、上記第３のラインに上記第３の基準電圧を供給する。上記第２のモードでは、上記第１のセレクタは、上記第１のラインに上記第３の基準電圧を供給し、上記第２のラインに上記第２の基準電圧を供給し、上記第３のラインに上記第１の基準電圧を供給する。

上記階調電圧生成装置では、第１のモードでは、第１のシリアルＤＡＣは負側の極性を示す第１の階調電圧を生成し、第２のシリアルＤＡＣは正側の極性を示す第２の階調電圧を生成する。一方、第２のモードでは、第１のシリアルＤＡＣは正側の極性を示す第１の階調電圧を生成し、第２のシリアルＤＡＣは負側の極性を示す第２の階調電圧を生成する。このように、第１および第３のラインに供給される基準電圧を周期的に切り替えることによって、第１および第２の階調電圧の極性を周期的に反転することができる。これにより、例えば、液晶表示装置の場合、垂直反転駆動方式およびドット反転駆動方式を実現することができる。

好ましくは、上記階調電圧生成装置は、さらに、基準電圧が供給される第４，第５，第６，第７，第８，第９のラインと、第２のセレクタと、第３のセレクタとを備える。第２のセレクタは、第４の電圧値を有する第４の基準電圧，第５の電圧値を有する第５の基準電圧，および第６の電圧値を有する第６の基準電圧を入力する。第３のセレクタは、第７の電圧値を有する第７の基準電圧，第８の電圧値を有する第８の基準電圧，および第９の電圧値を有する第９の基準電圧を入力する。上記複数のシリアルＤＡＣは、さらに、第３，第４，第５，および第６のシリアルＤＡＣを含む。上記第３のシリアルＤＡＣは、第３の階調レベルを示す第３の階調情報が入力され、上記第５および第６のラインに供給された基準電圧を用いて、上記第３の階調情報に応じた電圧値を有する第３の階調電圧を生成する。上記第４のシリアルＤＡＣは、第４の階調レベルを示す第４の階調情報が入力され、上記第４および第５のラインに供給された基準電圧を用いて、上記第４の階調情報に応じた電圧値を有する第４の階調電圧を生成する。上記第５のシリアルＤＡＣは、第５の階調レベルを示す第５の階調情報が入力され、上記第７および第８のラインに供給された基準電圧を用いて、上記第５の階調情報に応じた電圧値を有する第５の階調電圧を生成する。上記第６のシリアルＤＡＣは、第６の階調レベルを示す第６の階調情報が入力され、上記第８および第９のラインに供給された基準電圧を用いて、上記第６の階調情報に応じた電圧値を有する第６の階調電圧を生成する。上記第１のモードでは、上記第１のセレクタは、上記第１のラインに上記第１の基準電圧を供給し、上記第２のラインに上記第２の基準電圧を供給し、上記第３のラインに上記第３の基準電圧を供給する。また、上記第２のセレクタは、上記第４のラインに上記第４の基準電圧を供給し、上記第５のラインに上記第５の基準電圧を供給し、上記第６のラインに上記第６の基準電圧を供給する。また、上記第３のセレクタは、上記第７のラインに上記第７の基準電圧を供給し、上記第８のラインに上記第８の基準電圧を供給し、上記第９のラインに上記第９の基準電圧を供給する。一方、上記第２のモードでは、上記第１のセレクタは、上記第１のラインに上記第３の基準電圧を供給し、上記第２のラインに上記第２の基準電圧を供給し、上記第３のラインに上記第１の基準電圧を供給する。上記第２のセレクタは、上記第４のラインに上記第６の基準電圧を供給し、上記第５のラインに上記第５の基準電圧を供給し、上記第６のラインに上記第４の基準電圧を供給する。上記第３のセレクタは、上記第７のラインに上記第９の基準電圧を供給し、上記第８のラインに上記第８の基準電圧を供給し、上記第９のラインに上記第７の基準電圧を供給する。上記第４の基準電圧は、上記第５の基準電圧に対して負の極性を示す。上記第６の基準電圧は、上記第５の基準電圧に対して正の極性を示す。上記第７の基準電圧は、上記第８の基準電圧に対して負の極性を示す。上記第９の基準電圧は、上記第８の基準電圧に対して正の極性を示す。

上記階調電圧生成装置では、第１のモードでは、第１，第３，および第５の階調電圧は負側の極性を示し、第２，第４，および第６の階調電圧は正側の極性を示す。一方，第２のモードでは、第１，第３，および第５の階調電圧は正側の極性を示し、第２，第４，および第６の階調電圧は負側の極性を示す。第１，第３，および第５の基準電圧を個別に調整すれば、第１，第３，および第５の階調電圧の電圧値を個別に設定することができ、第２，第４，および第６の基準電圧を個別に調整すれば、第２，第４，および第６の階調電圧の電圧値を個別に設定することができる。このように、同じ極性を示す３つの階調電圧においてその３つの階調電圧の電圧値を個別に設定することができる。これにより、例えば、液晶表示装置の場合、ＲＧＢ個別にガンマ補正を行えるので、高画質な表示を実現することができる。

好ましくは、上記階調電圧生成装置は、さらに、第１のモードと第２のモードとを有し、第１のセレクタを備える。第１のセレクタは、上記第１および第２の階調電圧を入力する。上記第１のモードでは、上記第１のセレクタは、上記第１の階調電圧を第１のノードへ出力し、上記第２の階調電圧を第２のノードへ出力する。上記第２のモードでは、上記第１のセレクタは、上記第１の階調電圧を上記第２のノードに出力し、上記第２の階調電圧を上記第１のノードへ出力する。

上記階調電圧生成装置では、第１のモードでは、第１のノードには負側の極性を示す第１の階調電圧が出力され、第２のノードには正側の極性を示す第２の階調電圧が出力される。一方、第２のモードでは、第１のノードには正側の極性を示す第２の階調電圧が出力され、第２のノードには負側の極性を示す第１の階調電圧が出力される。このように、第１および第２のノードに出力される階調電圧の極性を周期的に反転することができる。これにより、例えば、液晶表示装置の場合、垂直反転駆動方式およびドット反転駆動方式を実現することができる。

好ましくは、上記階調電圧生成装置は、さらに、基準電圧が供給される第４，第５，第６，第７，第８，第９のラインを備える。上記複数のシリアルＤＡＣは、さらに、第３，第４，第５，および第６のシリアルＤＡＣを含む。上記第３のシリアルＤＡＣは、第３の階調レベルを示す第３の階調情報が入力され、上記第５および第６のラインに供給された基準電圧を用いて、上記第３の階調情報に応じた電圧値を有する第３の階調電圧を生成する。上記第４のシリアルＤＡＣは、第４の階調レベルを示す第４の階調情報が入力され、上記第４および第５のラインに供給された基準電圧を用いて、上記第４の階調情報に応じた電圧値を有する第４の階調電圧を生成する。上記第５のシリアルＤＡＣは、第５の階調レベルを示す第５の階調情報が入力され、上記第７および第８のラインに供給された基準電圧を用いて、上記第５の階調情報に応じた電圧値を有する第５の階調電圧を生成する。上記第６のシリアルＤＡＣは、第６の階調レベルを示す第６の階調情報が入力され、上記第８および第９のラインに供給された基準電圧を用いて、上記第６の階調情報に応じた電圧値を有する第６の階調電圧を生成する。上記階調電圧生成装置は、さらに、第３および第４の階調電圧を入力する第２のセレクタと、第５および第６の階調電圧を入力する第３のセレクタとを備える。上記第１のモードでは、上記第１のセレクタは、上記第１の階調電圧を第１のノードへ出力し、上記第２の階調電圧を第２のノードへ出力する。また、上記第２のセレクタは、上記第３の階調電圧を第３のノードへ出力し、上記第４の階調電圧を第４のノードへ出力する。また、上記第３のセレクタは、上記第５の階調電圧を第５のノードへ出力し、上記第６の階調電圧を第６のノードへ出力する。一方、上記第２のモードでは、上記第１のセレクタは、上記第１の階調電圧を上記第２のノードへ出力し、上記第２の階調電圧を上記第１のノードへ出力する。また、上記第２のセレクタは、上記第３の階調電圧を上記第４のノードへ出力し、上記第４の階調電圧を上記第３のノードへ出力する。また、上記第３のセレクタは、上記第５の階調電圧を上記第６のノードへ出力し、上記第６の階調電圧を上記第５のノードへ出力する。上記第４の基準電圧は、上記第５の基準電圧に対して負の極性を示す。上記第６の基準電圧は、上記第５の基準電圧に対して正の極性を示す。上記第７の基準電圧は、上記第８の基準電圧に対して負の極性を示す。上記第９の基準電圧は、上記第８の基準電圧に対して正の極性を示す。

好ましくは、上記階調電圧生成装置は、さらに、第３の電圧値を有する第３の基準電圧が供給される第３のラインと、第４の電圧値を有する第４の基準電圧が供給される第４のラインとを備える。上記複数のシリアルＤＡＣは、第１および第２のシリアルＤＡＣを含む。上記第１のシリアルＤＡＣは、第１の階調レベルを示す第１の階調情報が入力され、
上記第１および第２のラインに供給された基準電圧を用いて、上記第１の階調情報に応じた電圧値を有する第１の階調電圧を生成する。上記第２のシリアルＤＡＣは、第２の階調レベルを示す第２の階調情報が入力され、上記第３および第４のラインに供給された基準電圧を用いて、上記第２の階調情報に応じた電圧値を有する第２の階調電圧を生成する。上記第１の基準電圧は、上記第２の基準電圧に対して負の極性を示す。上記第３の基準電圧は、上記第４の基準電圧に対して負の極性を示す。

上記階調電圧生成装置では、４つのラインに４つの基準電圧を供給することによって、負側の極性を示す階調電圧と正側の極性を示す階調電圧との２種類の階調電圧を生成することができる。よって、従来のＲ−ＤＡＣを用いた階調電圧生成装置よりも、基準電圧を供給するためのラインの占有面積が少ない（回路規模が小さい）階調電圧生成装置を構成することができる。

好ましくは、上記階調電圧生成装置は、さらに、第１のモードと第２のモードとを有し、第１のセレクタを備える。第１のセレクタは、上記第１，第２，第３，および第４の基準電圧を入力する。上記第１のモードでは、上記第１のセレクタは、上記第１のラインに上記第１の基準電圧を供給し、上記第２のラインに上記第２の基準電圧を供給し、上記第３のラインに上記第３の基準電圧を供給し、上記第４のラインに上記第４の基準電圧を供給する。一方、上記第２のモードでは、上記第１のセレクタは、上記第１のラインに上記第３の基準電圧を供給し、上記第２のラインに上記第４の基準電圧を供給し、上記第３のラインに上記第１の基準電圧を供給し、上記第４のラインに上記第２の基準電圧を供給する。

上記階調電圧生成装置では、第１のモードでは、第１のシリアルＤＡＣは第１の極性（例えば負側の極性）を示す第１の階調電圧を生成し、第２のシリアルＤＡＣは第２の極性（例えば正側の極性）を示す第２の階調電圧を生成する。一方、第２のモードでは、第１のシリアルＤＡＣは第２の極性を示す第１の階調電圧を生成し、第２のシリアルＤＡＣは第１の極性を示す第２の階調電圧を生成する。このように、第１および第３のラインに供給される基準電圧を周期的に切り替えることによって、第１および第２の階調電圧の極性を周期的に反転することができる。これにより、例えば、液晶表示装置の場合、垂直反転駆動方式およびドット反転駆動方式を実現することができる。

好ましくは、上記階調電圧生成装置は、基準電圧が供給される第５，第６，第７，第８，第９，第１０，第１１，および第１２のラインと、第２のセレクタと第３のセレクタとを備える。第２のセレクタは、第５の電圧値を有する第５の基準電圧，第６の電圧値を有する第６の基準電圧，第７の電圧値を有する第７の基準電圧，および第８の電圧値を有する第８の基準電圧を入力する。第３のセレクタは、第９の電圧値を有する第９の基準電圧，第１０の電圧値を有する第１０の基準電圧，第１１の電圧値を有する第１１の基準電圧，および第１２の電圧値を有する第１２の基準電圧を入力する。上記複数のシリアルＤＡＣは、さらに、第３，第４，第５，および第６のシリアルＤＡＣを含む。上記第３のシリアルＤＡＣは、第３の階調レベルを示す第３の階調情報が入力され、上記第７および第８のラインに供給された基準電圧を用いて、上記第３の階調情報に応じた電圧値を有する第３の階調電圧を生成する。上記第４のシリアルＤＡＣは、第４の階調レベルを示す第４の階調情報が入力され、上記第５および第６のラインに供給された基準電圧を用いて、上記第４の階調情報に応じた電圧値を有する第４の階調電圧を生成する。上記第５のシリアルＤＡＣは、第５の階調レベルを示す第５の階調情報が入力され、上記第９および第１０のラインに供給された基準電圧を用いて、上記第５の階調情報に応じた電圧値を有する第５の階調電圧を生成する。上記第６のシリアルＤＡＣは、第６の階調レベルを示す第６の階調情報が入力され、上記第１１および第１２のラインに供給された基準電圧を用いて、上記第６の階調情報に応じた電圧値を有する第６の階調電圧を生成する。上記第１のモードでは、上記第１のセレクタは、上記第１のラインに上記第１の基準電圧を供給し、上記第２のラインに上記第２の基準電圧を供給し、上記第３のラインに上記第３の基準電圧を供給し、上記第４のラインに上記第４の基準電圧を供給する。また、上記第２のセレクタは、上記第５のラインに上記第５の基準電圧を供給し、上記第６のラインに上記第６の基準電圧を供給し、上記第７のラインに上記第７の基準電圧を供給し、上記第８のラインに上記第８の基準電圧を供給する。また、上記第３のセレクタは、上記第９のラインに上記第９の基準電圧を供給し、上記第１０のラインに上記第１０の基準電圧を供給し、上記第１１のラインに上記第１１の基準電圧を供給し、上記第１２のラインに上記第１２の基準電圧を供給する。上記第２のモードでは、上記第１のセレクタは、上記第１のラインに上記第３の基準電圧を供給し、上記第２のラインに上記第４の基準電圧を供給し、上記第３のラインに上記第１の基準電圧を供給し、上記第４のラインに上記第２の基準電圧を供給する。また、上記第２のセレクタは、上記第５のラインに上記第７の基準電圧を供給し、上記第６のラインに上記第８の基準電圧を供給し、上記第７のラインに上記第５の基準電圧を供給し、上記第８のラインに上記第６の基準電圧を供給する。また、上記第３のセレクタは、上記第９のラインに上記第１１の基準電圧を供給し、上記第１０のラインに上記第１２の基準電圧を供給し、上記第１１のラインに上記第９の基準電圧を供給し、上記第１２のラインに上記第１０の基準電圧を供給する。上記第５の基準電圧は、上記第６の基準電圧に対して負の極性を示す。上記第７の基準電圧は、上記第８の基準電圧に対して負の極性を示す。上記第９の基準電圧は、上記第１０の基準電圧に対して負の極性を示す。上記第１１の基準電圧は、上記第１２の基準電圧に対して負の極性を示す。

好ましくは、上記階調電圧生成装置は、さらに、第１のモードと第２のモードとを有し、第１のセレクタを備える。第１のセレクタは、上記第１および第２の階調電圧を入力する。上記第１のモードでは、上記第１のセレクタは、上記第１の階調電圧を第１のノードへ出力し、上記第２の階調電圧を第２のノードへ出力する。一方、上記第２のモードでは、上記第１のセレクタは、上記第１の階調電圧を上記第２のノードへ出力し、上記第２の階調電圧を上記第１のノードへ出力する。

好ましくは、上記階調電圧生成装置は、基準電圧が供給される第５，第６，第７，第８，第９，第１０，第１１，および第１２のラインを含む。上記複数のシリアルＤＡＣは、さらに、第３，第４，第５，および第６のシリアルＤＡＣを含む。上記第３のシリアルＤＡＣは、第３の階調レベルを示す第３の階調情報が入力され、上記第７および第８のラインに供給された基準電圧を用いて、上記第３の階調情報に応じた電圧値を有する第３の階調電圧を生成する。上記第４のシリアルＤＡＣは、第４の階調レベルを示す第４の階調情報が入力され、上記第５および第６のラインに供給された基準電圧を用いて、上記第４の階調情報に応じた電圧値を有する第４の階調電圧を生成する。上記第５のシリアルＤＡＣは、第５の階調レベルを示す第５の階調情報が入力され、上記第９および第１０のラインに供給された基準電圧を用いて、上記第５の階調情報に応じた電圧値を有する第５の階調電圧を生成する。上記第６のシリアルＤＡＣは、第６の階調レベルを示す第６の階調情報が入力され、上記第１１および第１２のラインに供給された基準電圧を用いて、上記第６の階調情報に応じた電圧値を有する第６の階調電圧を生成する。上記階調電圧生成装置は、さらに、第３および第４の階調電圧を入力する第２のセレクタと、第５および第６の階調電圧を入力する第３のセレクタとを備える。上記第１のモードでは、上記第１のセレクタは、上記第１の階調電圧を第１のノードへ出力し、上記第２の階調電圧を第２のノードへ出力する。また、上記第２のセレクタは、上記第３の階調電圧を第３のノードへ出力し、上記第４の階調電圧を第４のノードへ出力する。また、上記第３のセレクタは、上記第５の階調電圧を第５のノードへ出力し、上記第６の階調電圧を第６のノードへ出力する。一方、上記第２のモードでは、上記第１のセレクタは、上記第１の階調電圧を上記第２のノードへ出力し、上記第２の階調電圧を上記第１のノードへ出力する。また、上記第２のセレクタは、上記第３の階調電圧を上記第４のノードへ出力し、上記第４の階調電圧を上記第３のノードへ出力する。また、上記第３のセレクタは、上記第５の階調電圧を上記第６のノードへ出力し、上記第６の階調電圧を上記第５のノードへ出力する。上記第５の基準電圧は、上記第６の基準電圧に対して負の極性を示す。上記第７の基準電圧は、上記第８の基準電圧に対して負の極性を示す。上記第９の基準電圧は、上記第１０の基準電圧に対して負の極性を示す。上記第１１の基準電圧は、上記第１２の基準電圧に対して負の極性を示す。

好ましくは、上記シリアルＤＡＣは、第１の入力端子と、第２の入力端子と、第１のスイッチと、第１の容量と、第２のスイッチと、第２の容量とを含む。第１の入力端子は、上記第１の基準電圧を入力する。第２の入力端子は、上記第２の基準電圧を入力する。第１のスイッチは、上記階調情報に応じて、上記第１の入力端子と第１のノードとを接続するかもしくは第２の入力端子と上記第１のノードとを接続する。第１の容量は、上記第１のノードと上記第２の入力端子との間に接続される。第２のスイッチは、上記第１のノードと第２のノードとを接続／非接続する。第２の容量は、上記第２のノードと上記第２の入力端子との間に接続される。

上記階調電圧生成装置では、階調レベルはビット値のような２値データによって示されている。第１のスイッチは、例えば、そのビット値が「１」であるならば第１の入力端子と第１のノードとを接続し、そのビット値が「０」であるならば第２の入力端子と第１のノードとを接続する。第１のスイッチによって第１の入力端子と第１のノードとが接続されると、第１の基準電圧と第２の基準電圧との電位差（例えばＶＲＥＦ）に応じた電圧が第１の容量に印加されるので、第１の容量にはその電位差に応じた電荷量を示す電荷が蓄積される。次に、第１のスイッチによる処理が済んだ後第２のスイッチによって第１のノードと第２のノードとが接続されると、第１の容量と第２の容量とが並列に接続されるので第１の容量に蓄積される電荷および第２の容量に蓄積される電荷は、ともに「０．５ＶＲＥＦ」になる。一方、第１のスイッチによって第２の入力端子と第１のノードとが接続されると、第１の容量に蓄積された電荷が放電する。このように、第１および第２のスイッチによって、電荷のサンプリングおよび電荷の平均化が繰り返し行われる。その結果、第２の容量に蓄積された電荷に応じた電圧（第２の容量における電圧）がシリアルＤＡＣからの階調電圧として出力される。また、第２の容量に蓄積された電荷を放電する場合、第２のスイッチによって第１のノードと第２のノードとを接続した後第１のスイッチによって第２の入力端子と第１のノードとを接続する。このように、第２の容量を放電するためのスイッチを設けなくても、第１および第２のスイッチが動作することによって第２の容量に蓄積された電荷を放電することができる。これにより、第２の容量を放電するためのスイッチを設けた場合と比較すると、スイッチの占有面積を削減することができる。

好ましくは、上記シリアルＤＡＣは、さらに、第３のスイッチを含む。第３のスイッチは、上記第２のノードと上記第２の入力端子とを接続／非接続する。

上記階調電圧生成装置では、第３のスイッチによって第２のノードと第２の入力端子とが接続されると、第２の容量に蓄積された電荷を放電することができる。これにより、第２の容量を放電するためのスイッチが設けられていない場合と比較すると、第１および第２のスイッチによる動作を１サイクル削減することができる。また、第１のスイッチが第１の入力端子と第１のノードとが接続する一方で第３のスイッチが第２のノードと第２の入力端子とを接続すれば、第１の容量による電荷のサンプリングと平行して第２の容量に蓄積された電荷を放電することができる。

好ましくは、上記シリアルＤＡＣは、さらに、オペアンプと、第３の容量とを含む。オペアンプは、一方の入力端子と上記第３のノードとが接続され、他方の入力端子に接地電圧が入力されている。第３の容量は、上記第３のノードと上記オペアンプの出力端子との間に接続される。上記第１のスイッチは、上記階調情報に応じて、上記第１の入力端子と第１のノードとを接続するかもしくは上記第１のノードと第３のノードとを接続する。

上記階調電圧生成装置では、第１の容量に蓄積された電荷は、放電されずに別の第３の容量に移動する。これにより、不要になった電荷を回収することができる。

好ましくは、上記シリアルＤＡＣは、さらに、第３のスイッチと、第４のスイッチと、電荷放出部とを含む。第３のスイッチは、上記第３のノードと上記第３の容量との間に接続される。第４のスイッチは、上記第３の容量と上記オペアンプの出力端子との間に接続される。電荷放出部は、上記第３の容量を外部に接続する。

上記階調電圧生成装置では、第３の容量に蓄積された電荷を電源等に供給することによって、不要になった電荷を有効利用ができるため低消費電力化を実現することができる。

好ましくは、上記シリアルＤＡＣは、さらに、オペアンプを含む。オペアンプは、一方の入力端子と上記第２のノードとが接続され他方の入力端子と出力端子とが接続される。

上記階調電圧生成装置は、いわゆるボルテージフォロー形式の電流増幅アンプを用いて階調電圧を発生させることにより、大きな容量負荷の液晶パネルの駆動を十分行うことができる。これにより、大画面液晶パネルにも対応した液晶表示装置を実現することができる。

好ましくは、上記シリアルＤＡＣは、第３の容量と、オペアンプと、接続切替部とを含む。オペアンプは、一方の入力端子と上記第２のノードとが第３のノードを介して接続され他方の入力端子と上記第２の入力部とが第４のノードを介して接続される。接続切替部は、第１の処理と第２の処理とを行う。接続切替部は、第１の処理では、上記第３の容量の一方と上記第４のノードとを接続し、その第３の容量の他方と上記第３のノードおよび上記オペアンプの出力端子とを接続する。一方、上記第２の処理では、上記第３の容量の一方と上記第３のノードとを接続し、その第３の容量の他方と上記オペアンプの出力端子とを接続する。

上記階調電圧生成装置では、第１の処理によって、第３の容量にはオフセット電圧に応じた電荷が蓄積される。また、第２の処理によって、電荷が蓄積された第３の容量とオペアンプとによって容量帰還型のアンプが形成されるので、第２の容量における電圧は、第３の容量に蓄積された電荷の電荷量に応じて電圧値が増減されて階調電圧として出力される。つまり、第２の電圧における電圧は、オフセット電圧の電圧値に応じて電圧値が増減されて階調電圧として出力される。このように、オペアンプのオフセットをキャンセルすることができる。

好ましくは、上記シリアルＤＡＣは、さらに、第３の容量と、オペアンプを含む。第３のオペアンプは、上記第２の容量が示す容量値よりも小さい容量値を示す。オペアンプは、一方の入力端子と上記第２のノードとが接続され他方の入力端子と出力端子とが上記第３の容量を介して接続される。

上記階調電圧生成装置では、第３の容量の容量値を調整することによって階調電圧の電圧値を増減することができる。これにより、基準電圧振幅レベルまで到達しなかった駆動電圧を、プロセス耐性を大きくすることなく、所望のレベル値まで振幅することができる。よって、ダイナミックレンジを拡大することができ高画質な液晶パネルが実現できる。

この発明のもう１つの局面に従うと、液晶駆動装置は、上記階調電圧生成装置と、出力端子とを備える。出力端子は、上記階調電圧生成装置によって生成された上記階調電圧を出力する。

この発明のさらにもう１つの局面に従うと、液晶表示装置は、上記液晶駆動装置と、上記液晶駆動装置から出力された上記階調電圧を入力する液晶パネルとを備える。

好ましくは、上記シリアルＤＡＣは、第１の容量と、第２の容量とを含む。第１の容量は、階調情報に応じて、上記第１の基準電圧と上記第２の基準電圧との電位差に応じた電荷を蓄積する。第２の容量は、所定のタイミングに応じて、第１の容量と並列に接続される。

以上のように、従来のＲ−ＤＡＣを用いた階調電圧生成装置よりも、基準電圧を供給するためのラインの占有面積が少ない（回路規模が小さい）階調電圧生成装置を構成することができる。

以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。

（第１の実施形態）
＜全体構成＞
この発明の第１の実施形態による液晶表示装置の全体構成を図１に示す。この装置は、液晶パネルと、制御部２と、ゲートドライバ３と、ソースドライバ（液晶駆動装置）４とを備える。この装置は、外部からの種々の信号に応じて、ドット反転駆動方式に従って液晶パネルを駆動する。

液晶パネル１には、ソースドライバ４によって印加された階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）の電圧値に応じた階調の光を発光する液晶素子がマトリックス状に配置されている。また、液晶パネルには、赤色成分を担う液晶素子（液晶素子ＲＲ），緑色成分を担う液晶素子（液晶素子ＧＧ），および青色成分を担う液晶素子（液晶素子ＢＢ）がマトリックス状に配置されており、液晶素子ＲＲ，液晶素子ＧＧ，液晶素子ＢＢで１つの画素を形成している。なお、本実施形態では、液晶パネルに縦４×横６の液晶素子が配置されているものとする。

制御部２は、外部からの種々の信号（表示データＤＡＴＡ，フレーム情報，表示タイミング情報等）を入力し、ゲートドライバ３にコントロール信号ＣＯＮＴを出力するとともに、ソースドライバ４に表示データＤＡＴＡ，コントロール信号ＣＯＮＴ，スタート信号ＳＴＡＲＴ，およびロード信号ＬＤを出力する。

ゲートドライバ３は、制御部２から出力されたコントロール信号ＣＯＮＴに応じて、液晶パネル１に走査線信号ＳＣＮ（１）〜ＳＣＮ（４）を出力することによって液晶パネルの液晶素子を水平ライン単位で活性化する。例えば、走査線信号ＳＣＮ（１）が入力されると、液晶パネル１のうち液晶素子ＲＲ１１，ＧＧ１２，ＢＢ１３，ＲＲ１４，ＧＧ１５，ＢＢ１６が活性化する。

ソースドライバ４は、制御部２から出力された表示データＤＡＴＡに応じた階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）を出力する。液晶パネル１の中の活性化している液晶素子には、ソースドライバ４から出力された階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）が印加される。

＜駆動方法について＞
液晶パネル１に含まれる液晶素子は、電位差異によって透過遮光量を変動する。よって、共通電位に対して電位差があれば駆動するので、印加される階調電圧が正の極性を示しても負の極性を示しても駆動する。しかし、そのような液晶素子に対して同一極性の電圧を印加し続けると、電圧の印加を停止してもしばらくの間液晶素子が発光したままの状態になる場合がある（いわゆる「焼き付け」が生じてしまう）。

このような現象を防止する駆動方法として、液晶素子に印加される階調電圧の極性を水平ライン毎に反転して駆動する水平ライン反転駆動方式や、垂直ライン毎に反転して駆動する垂直ライン反転駆動方式や、隣接する画素毎に反転して駆動するドット反転駆動方式等が存在する。このような駆動方式に従って駆動することにより、表示品質としてフリッカ低減等の効用が得られることが知られている。

＜ソースドライバ＞
図１に示したソースドライバ４の内部構成を図２に示す。ソースドライバ４は、シフトレジスタ１１と、ラッチ１２ａ〜１２ｆ，１３ａ〜１３ｆと、基準電圧供給部１４と、階調電圧生成部１００とを含む。シフトレジスタ１１は、所定のクロックに同期して、制御部２からのスタート信号ＳＴＡＲＴを順次シフトすることによってラッチタイミング信号をラッチ１２ａ〜１２ｆの各々に出力する。ラッチ１２ａ〜１２ｆは、シフトレジスタ３１１からのラッチタイミング信号に同期して、制御部２からの表示データＤＡＴＡの中から表示データＤａｔａ（ａ）〜Ｄａｔａ（ｆ）を取り込んで自己に保持する。表示データＤａｔａ（ａ）〜Ｄａｔａ（ｆ）は、１つ画素を構成する３つの成分（Ｒ成分，Ｇ成分，Ｂ成分）のうち１成分の階調レベルを示したビットデータである。ラッチ１３ａ〜１３ｆは、制御部２からのロード信号ＬＤに同期して、ラッチ１２ａ〜１２ｆによって保持されている表示データＤａｔａ（ａ）〜Ｄａｔａ（ｆ）を取り込み、取り込んだ表示データＤａｔａ（ａ）〜Ｄａｔａ（ｆ）を階調電圧生成部１００に出力する。基準電圧供給源１４は、内部電圧電源（図示せず）からの電圧を入力して基準電圧ＨＶｒｅｆ＿Ｈ，ＨＶｒｅｆ＿Ｌ，ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌを生成し、生成した基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを階調電圧生成部１００に供給する。基準電圧ＨＶｒｅｆ＿Ｈ，ＨＶｒｅｆ＿Ｌは、正側の極性を示す階調電圧を生成するために用いられる。基準電圧ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌは、負側の極性を示す階調電圧を生成するために用いられる。なお、本実施形態では、基準電圧ＨＶｒｅｆ＿Ｈは約１０Ｖであり、基準電圧ＨＶｒｅｆ＿Ｌは約５Ｖであり、基準電圧ＬＶｒｅｆ＿Ｈは約５Ｖであり、基準電圧ＬＶｒｅｆ＿Ｌは約０Ｖであるものとする。階調電圧生成部１００は、基準電圧供給源１４からの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを用いてラッチ１３ａ〜１３ｆからの表示データＤａｔａ（ａ）〜Ｄａｔａ（ｆ）の階調レベル（ビット値）に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を生成し、生成した出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）として液晶パネルに１出力する。

＜階調電圧生成部１００の内部構成＞
階調電圧生成部１００は、入力端子１０１ａ〜１０１ｆと、セレクタ１０２，１０５と、電圧供給ラインＬ１０３ａ〜Ｌ１０３ｄと、シリアルＤＡＣ（Digital Analog converter）１０４ａ〜１０４ｆと、出力端子１０６ａ〜１０６ｆとを含む。

入力端子１０１ａ〜１０１ｆは、ラッチ１３ａ〜１３ｆから出力された表示データＤａｔａ（ａ）〜Ｄａｔａ（ｆ）を入力する。表示データＤａｔａ（ａ）〜Ｄａｔａ（ｄ）は、階調レベルを示すビット値が示されている。

セレクタ１０２は、制御部２から出力されたコントロール信号ＣＯＮＴに応じて、入力端子１０１ａ〜１０１ｆとシリアルＤＡＣ１０４ａ〜１０４ｆとの接続を切り替える。

電圧供給ラインＬ１０３ａ〜Ｌ１０３ｄは、基準電圧供給源１４からの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿ＬをシリアルＤＡＣ１０４ａ〜１０４ｆに供給するために設けられる。

シリアルＤＡＣ１０４ａ，１０４ｃ，１０４ｅの各々は、端子Ｄがセレクタ１０２に接続されており、端子Ｈが電圧供給ラインＬ１０３ｃに接続されており、端子Ｌが電圧供給ラインＬ１０３ｄに接続されている。一方、シリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆの各々は、端子Ｄがセレクタ１０２に接続されており、端子Ｈが電圧供給ラインＬ１０３ａに接続されており、端子Ｌが電圧供給ラインＬ１０３ｂ接続されている。

また、シリアルＤＡＣ１０４ａ〜１０４ｆは、ラッチ１３ａ〜１３ｆのうちセレクタ１０２によって自己に接続されたラッチから表示データＤａｔａ（ａ）〜Ｄａｔａ（ｆ）を入力し、電圧供給ラインＬ１０３ｃ，Ｌ１０３ｄに供給された基準電圧ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌ（または基準電圧ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌ）を用いて、その入力した表示データＤａｔａ（ａ）〜Ｄａｔａ（ｆ）の階調レベル（ビット値）に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を出力する。

セレクタ１０５は、制御部２から出力されたコントロール信号ＣＯＮＴに応じて、シリアルＤＡＣ１０４ａ〜１０４ｆと出力端子１０６ａ〜１０６ｆとの接続を切り替える。

出力端子１０６ａ〜１０６ｆは、シリアルＤＡＣ１０４ａ〜１０４ｆのうちセレクタ１０５によって自己に接続されたシリアルＤＡＣからの出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を入力し、入力した出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）として液晶パネルに出力する。

出力端子１０６ａ〜１０６ｆは、それぞれ液晶パネル１の垂直ラインと１対１で対応している。例えば、出力端子１０６ａは、液晶素子ＲＲ１１を先頭とする垂直ライン（液晶素子ＲＲ１１，ＲＲ２１，ＲＲ３１，ＲＲ４１）に対応する。出力端子１０６ａ〜１０６ｆから出力された階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）は、その出力端子に対応する垂直ラインのうち活性化している液晶素子に印加される。例えば、出力端子１０６ａから出力された階調電圧Ｖｌｃｄ（ａ）は、液晶素子ＣＲを先頭とする垂直ライン（液晶素子ＲＲ１１，ＲＲ２１，ＲＲ３１，ＲＲ４１）のうち活性化している液晶素子に印加される。

＜シリアルＤＡＣの内部構成＞
図２に示したシリアルＤＡＣ１０４ａ〜１０４ｆについて説明する。なお、シリアルＤＡＣ１０４ａ〜１０４ｆは同様の構成であるので、ここでは、代表してシリアルＤＡＣ１０４ａについて図３（ａ）を参照しつつ説明する。

シリアルＤＡＣ１０４ａは、スイッチ制御部ＳＷＣ１０１と、スイッチＳＷ１〜ＳＷ５と、容量Ｃ１，Ｃ２とを備える。シリアルＤＡＣ１０４ａは、端子Ｈに入力された基準電圧と端子Ｌに入力された基準電圧との電位差に応じた電圧を容量Ｃ１に印加することによってその電圧に応じた電荷を容量Ｃ１にサンプリングする処理とサンプリングした電荷に対して容量Ｃ１，Ｃ２を用いて平均化を行う処理とを繰り返すことによって出力電圧Ｖｏｕｔ（ａ）を生成する。

スイッチ制御部ＳＷＣ１０１は、ラッチ１３ａから端子Ｄに入力された表示データＤａｔａ（ａ）が示すビット値に応じて、スイッチＳＷ１〜ＳＷ５をＯＮ／ＯＦＦする。容量Ｃ１，Ｃ２は、互いに等しい容量値を有する。容量Ｃ１は、端子Ｈに入力された基準電圧と端子Ｌに入力された基準電圧との電位差に応じた電荷をサンプリングするために設けられている。容量Ｃ２は、容量Ｃ１に蓄積された電荷を分配するために設けられている。スイッチＳＷ１は、端子Ｈと容量Ｃ１の一端が接続されているノードＮ１とを接続するために設けられている。スイッチＳＷ２は、ノードＮ１と容量Ｃ２の一端が接続されているノードＮ２とを並列に接続するために設けられている。スイッチＳＷ３は、容量Ｃ１に蓄積された電荷Ｑ（Ｃ１）を放電するために設けられている。スイッチＳＷ４を、容量Ｃ２における電圧Ｖ（Ｃ２）を出力電圧Ｖｏｕｔ（ａ）として出力するために設けられている。スイッチＳＷ５は、容量Ｃ２に蓄積された電荷Ｑ（Ｃ２）を放電するために設けられている。

＜シリアルＤＡＣによる動作＞
次に、図３（ａ）に示したシリアルＤＡＣ１０４ａによる動作について図４を参照しつつ説明する。なお、ここでは、端子Ｄにビット値が「１１０１」を示す表示データＤａｔａ（ａ）が入力されたとし、端子Ｈに基準電圧ＶＲＥＦ（電圧値ＶＲＥＦ）が入力されたとし、端子Ｌに基準電圧ＧＮＤ（電圧値０）が入力されたとする。また、容量Ｃ１，Ｃ２に蓄積された電荷はゼロである（初期状態である）と想定する。

時刻ｔ０〜ｔ１において、スイッチ制御部ＳＷＣ１０１は、入力された表示データＤａｔａ（ａ）の下位ビットが「１」であるので、スイッチＳＷ１を「ＯＮ」にするとともに他のスイッチＳＷ２〜ＳＷ５を「ＯＦＦ」にする（図３（ａ）参照）。よって、端子Ｈに入力された基準電圧Ｖｒｅｆと端子Ｌに入力された基準電圧ＧＮＤとの電位差に応じた電圧Ｖ（Ｃ１）が容量Ｃ１に与えられるので、容量Ｃ１には電圧Ｖ（Ｃ１）の電圧値に応じた電荷量（電荷量Ｑ＝Ｃ１×ＶＲＥＦ）を有する電荷Ｑ（Ｃ１）が蓄積されることになる。

時刻ｔ１〜ｔ２において、スイッチ制御部ＳＷＣ１０１は、スイッチＳＷ１を「ＯＦＦ」にするとともにスイッチＳＷ２を「ＯＮ」にする（図３（ｂ）参照）。その他のスイッチＳＷ３〜ＳＷ５は「ＯＦＦ」のままである。ここで、容量Ｃ１と容量Ｃ２とが並列接続されるので、容量Ｃ１に蓄積された電荷Ｑ（Ｃ１）が容量Ｃ２に分配される。ここで、容量Ｃ１，Ｃ２に与えられる電圧の電圧値はＶ＝Ｑ／（Ｃ１＋Ｃ２）となる。また、容量Ｃ１，Ｃ２は互いに同一の容量値を示すので、Ｃ１＝Ｃ２となる。よって、容量Ｃ１における電圧Ｖ（Ｃ１）および容量Ｃ２における電圧Ｖ（Ｃ２）は、それぞれ、ＶＲＥＦの半分（０．５ＶＲＥＦ）となる。

時刻ｔ２〜ｔ３において、スイッチ制御部ＳＷＣ１０１は、表示データＤａｔａ（ａ）のうち下位ビットから２桁目のビット値が「０」であるので、スイッチＳＷ３を「ＯＮ」するとともにスイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５を「ＯＦＦ」にする（図３（ｃ）参照）。よって、容量Ｃ１に蓄積された電荷Ｑ（Ｃ１）が端子Ｌ側に流出するので、容量Ｃ１における電圧Ｖ（Ｃ１）は「０」になる。

時刻ｔ３〜ｔ４において、スイッチ制御部ＳＷＣ１０１は、スイッチＳＷ３を「ＯＦＦ」にするとともにスイッチＳＷ２を「ＯＮ」にする（図３（ｂ）参照）。その他のスイッチＳＷ３〜ＳＷ５は「ＯＦＦ」のままである。ここで、容量Ｃ１とＣ２が並列接続されるので、容量Ｃ２に蓄積された電荷Ｑ（Ｃ２）が容量Ｃ１に分配される。よって、容量Ｃ１における電圧Ｖ（Ｃ１）および容量Ｃ２における電圧Ｖ（Ｃ２）は、それぞれ、０．５ＶＲＥＦの半分（０．２５ＶＲＥＦ）となる。

時刻ｔ４〜ｔ５において、スイッチ制御部ＳＷＣ１０１は、表示データＤａｔａ（ａ）のうち下位ビットから３桁目が「１」であるので、スイッチＳＷ１を「ＯＮ」にするとともにスイッチＳＷ２〜５を「ＯＦＦ」にする。よって、容量Ｃ１には電圧Ｖ（Ｃ１）の電圧値に応じた電荷量（電荷量Ｑ＝Ｃ１×ＶＲＥＦ）を有する電荷Ｑ（Ｃ１）が蓄積されることになる。

時刻ｔ５〜ｔ６において、スイッチ制御部ＳＷＣ１０１によってスイッチＳＷ１が「ＯＮ」になりスイッチＳＷ２が「ＯＮ」になると、容量Ｃ１に蓄積された電荷Ｑ（Ｃ１）が容量Ｃ２に分配される。よって、容量Ｃ１に蓄積される電荷Ｑ（１）の電荷量および容量Ｃ２に蓄積される電荷Ｑ（Ｃ２）の電荷量はともに「電荷量Ｑ＝（１＋０．２５）×ＶＲＥＦ／２」となるので、容量Ｃ１における電圧Ｖ（Ｃ１）および容量Ｃ２における電圧Ｖ（Ｃ２）は、それぞれ、０．６２５ＶＲＥＦとなる。

時刻ｔ６〜ｔ７において、スイッチ制御部ＳＷＣ１０１は、表示データＤａｔａ（ａ）のうち下位ビットから４桁目が「１」であるので、スイッチＳＷ１を「ＯＮ」にするとともにスイッチＳＷ２〜５を「ＯＦＦ」にする。よって、容量Ｃ１には電圧Ｖ（Ｃ１）の電圧値に応じた電荷量（電荷量Ｑ＝Ｃ１×ＶＲＥＦ）を有する電荷Ｑ（Ｃ１）が蓄積されることになる。

時刻ｔ７〜ｔ８において、スイッチ制御部ＳＷＣ１０１は、スイッチＳＷ１を「ＯＦＦ」にするとともにスイッチＳＷ２を「ＯＮ」にする。よって、容量Ｃ１に蓄積される電荷Ｑ（Ｃ１）の電荷量および容量Ｃ２に蓄積される電荷Ｑ（Ｃ２）の電荷量はともに「Ｑ＝（１＋０．６２５）×ＶＲＥＦ／２」となるので、容量Ｃ１における電圧Ｖ（Ｃ１）および容量Ｃ２における電圧Ｖ（Ｃ２）は、それぞれ、０．８１２５ＶＲＥＦとなる。

時刻ｔ８〜ｔ９において、スイッチ制御部ＳＷＣ１０１は、スイッチＳＷ２を「ＯＦＦ」にするとともにスイッチＳＷ５を「ＯＮ」にする。よって、容量Ｃ２における電圧Ｖ（Ｃ２）は、出力電圧Ｖｏｕｔ（ａ）として後段の装置に出力される。

このようにして、表示データＤａｔａ（ａ）に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ）がシリアルＤＡＣ１０４ａから出力される。

＜連続で出力する場合＞
次に、「１１０１」を示す表示データが２回連続して処理する場合について図５を参照しつつ説明する。

時刻ｔ１〜ｔ９において、図４に示した処理と同様の処理が行われ、容量Ｃ２における電圧Ｖ（Ｃ２）は、出力電圧Ｖｏｕｔ（ａ）として出力される（時刻ｔ８〜ｔ９）。

時刻ｔ９〜ｔ１０において、スイッチ制御部ＳＷＣ１０１は、スイッチＳＷ２，ＳＷ５を「ＯＦＦ」するとともにスイッチＳＷ４を「ＯＮ」にする。これにより、容量Ｃ２に蓄積された電荷Ｑ（Ｃ２）が端子Ｌ側に流出するので容量Ｃ２における電圧Ｖ（Ｃ２）は「０」になる。これと同時に、スイッチ制御部ＳＷＣ１０１は、表示データＤａｔａ（ａ）のうち下位ビットが「１」であるので、スイッチＳＷ１を「ＯＮ」にする。よって、容量Ｃ１には基準電圧ＶＲＥＦと基準電圧ＧＮＤとの電位差に応じた電圧Ｖ（Ｃ１）が容量Ｃ１に与えられる。

時刻ｔ１０〜ｔ１８において、時刻ｔ２〜ｔ９における処理と同様の処理が行われる。これにより、時刻ｔ１７〜ｔ１８において、容量Ｃ２における電圧Ｖ（Ｃ２）は、出力電圧Ｖｏｕｔ（ａ）として後段の装置に出力される。

このように、時刻ｔ９〜ｔ１０では、容量Ｃ１によってサンプリングを行う処理と平行して容量Ｃ２に蓄積された電荷Ｑ（Ｃ２）を放電する処理を行う。

＜階調電圧生成部による動作＞
次に、図２に示した階調電圧生成部１００による動作について説明する。なお、セレクタ１０２は、最初、入力端子１０１ａ，１０１ｃ，１０１ｅをシリアルＤＡＣ１０４ａ，１０４ｃ，１０４ｅに接続しており、入力端子１０１ｂ，１０１ｄ，１０１ｆをシリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆに接続しているものとする。また、セレクタ１０５は、最初、シリアルＤＡＣ１０４ａ，１０４ｃ，１０４ｅを出力端子１０６ａ，１０６ｃ，１０６ｅに接続しており、シリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆを出力端子１０６ｂ，１０６ｄ，１０６ｆに接続しているものとする。

〔接続切替前〕
まず、入力端子１０１ａ〜１０１ｆは、ラッチ１３ａ〜１３ｆからの表示データＤａｔａ（ａ）〜Ｄａｔａ（ｆ）を入力し、入力した表示データＤａｔａ（ａ）〜Ｄａｔａ（ｆ）を出力する。

次に、セレクタ１０２によって入力端子１０１ａとシリアルＤＡＣ１０４ａとが接続されているので、シリアルＤＡＣ１０１ａは、入力端子１０１ａから出力された表示データＤａｔａ（ａ）を自己の端子Ｄに入力する。

次に、シリアルＤＡＣ１０４ａは、電圧供給ラインＬ１０３ｃに供給された基準電圧ＬＶｒｅｆ＿Ｈと電圧供給ラインＬ１０３ｄに供給された基準電圧ＬＶｒｅｆ＿Ｌと用いて、入力端子１０１ａから出力された表示データＤａｔａ（ａ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ）を生成する。

次に、セレクタ１０５によってシリアルＤＡＣ１０４ａと出力端子１０６（ａ）とが接続されているので、出力端子１０６（ａ）は、シリアルＤＡＣ１０４（ａ）によって生成された出力電圧Ｖｏｕｔ（ａ）を入力し、入力した出力電圧Ｖｏｕｔ（ａ）を階調電圧Ｖｌｃｄ（ａ）として液晶パネルに出力する。

また、シリアルＤＡＣ１０４ｃ，１０４ｅも、シリアルＤＡＣ１０４ａと同様に、入力端子１０１ｃ，１０１ｅからの表示データＤａｔａ（ｃ），Ｄａｔａ（ｅ）を自己の端子Ｄに入力し、電圧供給ラインＬ１０３ｃに供給された基準電圧ＬＶｒｅｆ＿Ｈと電圧供給ラインＬ１０３ｄに供給された基準電圧ＬＶｒｅｆ＿Ｌと用いて、入力端子１０１ａから出力された表示データＤａｔａ（ｃ），Ｄａｔａ（ｅ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ｃ），Ｖｏｕｔ（ｅ）を生成する。次に、出力端子１０６ｃ，１０６ｅは、出力端子１０６ａと同様に、シリアルＤＡＣ１０４ｃ，１０４ｅによって生成された出力電圧Ｖｏｕｔ（ｃ），Ｖｏｕｔ（ｅ）を階調電圧Ｖｌｃｄ（ｃ），Ｖｌｃｄ（ｅ）として液晶パネル１に出力する。

一方、シリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆは、電圧供給ラインＬ１０３ａに供給された基準電圧ＨＶｅｒｆ＿Ｈと電圧供給ラインＬ１０３ｂに供給された基準電圧ＨＶｒｅｆ＿Ｌとを用いて、入力端子１０１ｂ，１０１ｄ，１０１ｆから出力された表示データＤａｔａ（ｂ），Ｄａｔａ（ｄ），Ｄａｔａ（ｆ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ｂ），Ｖｏｕｔ（ｄ），Ｖｏｕｔ（ｆ）を生成する。次に、出力端子１０６ｂ，１０６ｄ，１０６ｆは、出力端子１０６ａと同様に、シリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆによって生成された出力電圧Ｖｏｕｔ（ｂ），Ｖｏｕｔ（ｄ），Ｖｏｕｔ（ｆ）を階調電圧Ｖｌｃｄ（ｂ），Ｖｌｃｄ（ｄ），Ｖｌｃｄ（ｆ）として液晶パネル１に出力する。

このように、正側の極性を示す階調電圧Ｖｌｃｄ（ａ），Ｖｌｃｄ（ｃ），Ｖｌｃｄ（ｅ）と負側の極性を示す階調電圧Ｖｌｃｄ（ｂ），Ｖｌｃｄ（ｄ），Ｖｌｃｄ（ｆ）とが液晶パネル１に対して垂直ライン毎に交互に出力される。

〔接続切替後〕
次に、１水平ライン分の表示データＤＡＴＡが処理されると、制御部２は、コントロール信号ＣＯＮＴを出力する。セレクタ１０２は、制御部２から出力されたコントロール信号ＣＯＮＴに応じて、入力端子１０１ａ〜１０１ｆとシリアルＤＡＣ１０４ａ〜１０４ｆとの接続を切り替える。これにより、入力端子１０１ａ，１０１ｃ，１０１ｅはシリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆに接続され、入力端子１０１ｂ，１０１ｄ，１０１ｆはシリアルＤＡＣ１０１ａ，１０１ｃ，１０１ｅに接続される。一方、セレクタ１０５は、制御部２から出力されたコントロール信号ＣＯＮＴに応じて、シリアルＤＡＣ１０４ａ〜１０４ｆと出力端子１０６ａ〜１０６ｆとの接続を切り替える。これにより、シリアルＤＡＣ１０４ａ，１０４ｃ，１０４ｅは出力端子１０６ｂ，１０６ｄ，１０６ｆに接続され、シリアルＤＡＣ１０４ｂ、１０４ｄ，１０４ｆは出力端子１０６ａ，１０６ｃ，１０６ｆに接続される。

次に、入力端子１０１ａ〜１０１ｆは、接続切替前と同様に、ラッチ１３ａ〜１３ｆからの表示データＤａｔａ（ａ）〜Ｄａｔａ（ｆ）を入力する。

次に、シリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆは、入力端子１０１ａ，１０１ｃ，１０１ｅからの表示データＤａｔａ（ａ），Ｄａｔａ（ｃ），Ｄａｔａ（ｅ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ｂ），Ｖｏｕｔ（ｄ），Ｖｏｕｔ（ｆ）を生成する。次に、出力端子１０６ａ，１０６ｃ，１０６ｅは、シリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆによって生成された出力電圧Ｖｏｕｔ（ｂ），Ｖｏｕｔ（ｄ），Ｖｏｕｔ（ｆ）を階調電圧Ｖｌｃｄ（ａ），Ｖｌｃｄ（ｃ），Ｖｌｃｄ（ｅ）として液晶パネル１に出力する。

一方、シリアルＤＡＣ１０４ａ，１０４ｃ，１０４ｅは、入力端子１０１ｂ，１０１ｄ，１０１ｆからの表示データＤａｔａ（ｂ），Ｄａｔａ（ｄ），Ｄａｔａ（ｆ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ），Ｖｏｕｔ（ｃ），Ｖｏｕｔ（ｅ）を生成する。次に、出力端子１０６ｂ，１０６ｄ，１０６ｆは、シリアルＤＡＣ１０４ａ，１０４ｃ，１０４ｅによって生成された出力電圧Ｖｏｕｔ（ａ），Ｖｏｕｔ（ｃ），Ｖｏｕｔ（ｅ）を階調電圧Ｖｌｃｄ（ｂ），Ｖｌｃｄ（ｄ），Ｖｌｃｄ（ｆ）として液晶パネル１に出力する。

このように、負側の極性を示す階調電圧Ｖｌｃｄ（ａ），Ｖｌｃｄ（ｃ），Ｖｌｃｄ（ｅ）と正側の極性を示す階調電圧Ｖｌｃｄ（ｂ），Ｖｌｃｄ（ｄ），Ｖｌｃｄ（ｆ）が液晶パネルに対して垂直ライン毎に交互に出力される。

＜液晶パネルへの出力＞
出力端子１０６ａから出力される階調電圧Ｖｌｃｄ（ａ）の出力波形と出力端子１０６ｂから出力される階調電圧Ｖｌｃｄ（ｂ）の出力波形とを図６（ａ），（ｂ）に示す。階調電圧Ｖｌｃｄ（ａ）の極性は「＋」，「−」，・・・と周期的に変化している。一方、階調電圧Ｖｌｃｄ（ｂ）の極性は「−」，「＋」，・・・と階調電圧Ｖｌｃｄ（ａ）に対して逆極性で周期的に変化している。

このように、シリアルＤＡＣ１０４ａ〜１０４ｆの各々が自己に隣接するシリアルＤＡＣとは異なる電圧供給ラインに接続されてるので、シリアルＤＡＣ１０４ａ〜１０４ｆの各々は、自己に隣接するシリアルＤＡＣによって生成される出力電圧とは異なる極性を示す出力電圧を生成することができる。つまり、液晶パネル１の中の液晶素子の各々に対して、その液晶素子に隣接する液晶素子に印加される階調電圧とは異なる極性を示す階調電圧を印加することができる。さらに、セレクタ１０２，１０５によって入力端子−シリアルＤＡＣ−出力端子の接続を１水平ライン毎（走査タイミング毎）に切り替えることによって、液晶パネル１に対して出力される階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）の極性を１水平ライン毎に切り替えることができる。このように、図６（ｃ）のように、液晶パネル１において隣接する液晶素子同士は、互いに異なる極性の階調電圧が印加され、ドット反転駆動方式を実現することができる。

＜効果＞
以上のように、１対の電圧供給ラインに複数のシリアルＤＡＣを並列に接続することによって階調電圧生成部１００を構成している。シリアルＤＡＣ１０４ａは、従来のＲ−ＤＡＣと比較すると、出力電圧Ｖｏｕｔ（ａ）を生成するために必要な電圧供給ラインの本数（基準電圧の個数）が少なくてすむ。よって、従来のＲ−ＤＡＣを用いた階調電圧生成装置および液晶表示装置よりも、電圧供給ラインの占有面積が少ない（回路規模が小さい）階調電圧生成装置および液晶表示装置を構成することができる。

また、シリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆ（正側のシリアルＤＡＣ）に含まれるスイッチＳＷ１〜ＳＷ５は１０Ｖ以上の耐圧が必要となるので、スイッチＳＷ１〜ＳＷ５として耐圧の高いトランジスタを用いることが好ましい。一方、シリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆ（負側のシリアルＤＡＣ）に含まれるスイッチＳＷ１〜ＳＷ５は５Ｖ程度の耐圧で十分であるので、スイッチＳＷ１〜ＳＷ５として一般的に使われる５Ｖ耐圧のトランジスタを用いても構わない。

なお、本実施形態では、液晶表示装置は、ドット反転駆動方式によって液晶パネル１を駆動しているが、垂直ライン反転駆動方式によって液晶パネル１を駆動することも可能である。この場合、制御部２は、１水平ライン毎にコントロール信号ＣＯＮＴを出力するのではなく、１フレーム毎にコントロール信号ＣＯＮＴを出力するようにすればよい。

なお、シリアルＤＡＣの個数は、６個に限らず、液晶パネル１に含まれる液晶素子の個数に併せて増減しても構わない。

また、シリアルＤＡＣ１０４ａ〜１０４ｆの内部構成は、図３に示したものに限らない、つまり、シリアルＤＡＣは、表示データＤａｔａに応じて２つの基準電圧の電位差に応じた電荷を蓄積する第１の容量と、所定のタイミングに応じて第１の容量と並列に接続される第２の容量とを含む構成であればよい。

また、ソースドライバ４を１つのＬＳＩとして作成しても構わない。また、液晶パネル１とソースドライバ４とが一体化した構成にすることも可能である。

なお、ドット反転液晶駆動では、通常、正側の振幅を約５Ｖ，負側の振幅を約５Ｖに設定する。よって、一度に正負の階調電圧を発生させる場合、階調電圧生成部１００は１０Ｖの振幅を発生することが必要になる。

（第２の実施形態）
正側のシリアルＤＡＣ１０１ｂ，１０１ｄ，１０１ｆと負側のシリアルＤＡＣ１０１ａ，１０１ｃ，１０１ｅとを異なるトランジスタデバイスによって構成する場合、負側のシリアルＤＡＣを形成するプロセスと正側のシリアルＤＡＣを形成するプロセスとの２種類のプロセスが必要になる。また、このように構成した場合、正側のシリアルＤＡＣの面積と負側のシリアルＤＡＣの面積とが均一なものにならない。

＜全体構成＞
この発明の第２の実施形態による液晶表示装置は、図２に示した階調電圧生成部１００に代えて図７に示す階調電圧生成部２００を含む。その他の構成は図１，図２と同様である。

＜階調電圧生成部２００の内部構成＞
図７に示した階調電圧生成部２００は、図２に示したセレクタ１０２，１０５に代えて、セレクタ２０１を含む。その他の構成は図２と同様である。

セレクタ２０１は、制御部２から出力されたコントロール信号ＣＯＮＴに応じて、基準電圧供給源からの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを電圧供給ラインＬ１０３ａ〜Ｌ１０３ｄに供給する。

シリアルＤＡＣ１０４ａ，１０４ｃ，１０４ｅは、端子Ｄが入力端子１０１ａ，１０１ｃ，１０１ｅに接続されており、端子Ｈが電圧供給ラインＬ１０３ｃに接続されており、端子Ｌが電圧供給ラインＬ１０３ｄに接続されており、端子ＯＵＴが出力端子１０６ａ，１０６ｃ，１０６ｅに接続されている。一方、シリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆは、端子Ｄが入力端子１０１ｂ，１０１ｄ，１０１ｆに接続されており、端子Ｈが電圧供給ラインＬ１０３ａに接続されており、端子Ｌが電圧供給ラインＬ１０３ｂに接続されており、端子ＯＵＴが出力端子１０６ｂ，１０６ｄ，１０６ｆに接続されている。

＜動作＞
次に、図７に示した階調電圧生成部２００による動作について説明する。なお、最初、セレクタ２０１は、電圧供給ラインＬ１０３ａに基準電圧ＨＶｒｅｆ＿Ｈを供給しており、電圧供給ラインＬ１０３ｂに基準電圧ＨＶｒｅｆ＿Ｌを供給しており、電圧供給ラインＬ１０３ｃに基準電圧ＬＶｒｅｆ＿Ｈを供給しており、電圧供給ラインＬ１０３ｄに基準電圧ＬＶｒｅｆ＿Ｌを供給しているものとする。

〔接続切替前〕
まず、電圧供給ラインＬ１０３ｃ，Ｌ１０３ｄには基準電圧ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌが供給されているので、シリアルＤＡＣ１０１ａ，１０１ｃ，１０１ｅは、基準電圧ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌを用いて、入力端子１０１ａ，１０１ｃ，１０１ｅからの表示データＤａｔａ（ａ），Ｄａｔａ（ｃ），Ｄａｔａ（ｅ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ），Ｖｏｕｔ（ｃ），Ｖｏｕｔ（ｅ）を出力端子１０６ａ，１０６ｃ，１０６ｅに出力する。

一方、電圧供給ラインＬ１０３ａ，Ｌ１０３ｂには基準電圧ＨＶｒｅｆ＿Ｈ，ＨＶｒｅｆ＿Ｌが供給されているので、シリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆは、基準電圧ＨＶｒｅｆ＿Ｈ，ＨＶｒｅｆ＿Ｌを用いて、入力端子１０１ｂ，１０１ｄ，１０１ｆからの表示データＤａｔａ（ｂ），Ｄａｔａ（ｄ），Ｄａｔａ（ｆ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ｂ），Ｖｏｕｔ（ｄ），Ｖｏｕｔ（ｆ）を出力端子１０６ｂ，１０６ｄ，１０６ｆに出力する。

次に、出力端子１０６ａ〜１０６ｆは、シリアルＤＡＣ１０４ａ〜１０４ｆから出力された出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を入力し、階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）として出力する。

このように、負側の極性を示す階調電圧Ｖｌｃｄ（ａ），Ｖｌｃｄ（ｃ），Ｖｌｃｄ（ｅ）と正側の極性を示す階調電圧Ｖｌｃｄ（ｂ），Ｖｌｃｄ（ｄ），Ｖｌｃｄ（ｆ）が液晶パネルに対して垂直ライン毎に交互に出力される。

〔接続切替後〕
次に、１水平ライン分の表示データＤＡＴＡが処理されると、制御部２は、コントロール信号ＣＯＮＴを出力する。セレクタ２０１は、制御部２から出力されたコントロール信号ＣＯＮＴに応じて、基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌと電圧供給ラインＬ１０３ａ方Ｌ１０３ｄとの対応を切り替える。つまり、セレクタ２０１は、電圧供給ラインＬ１０３ａに基準電圧ＬＶｒｅｆ＿Ｈを供給し、電圧供給ラインＬ１０３ｂに基準電圧ＬＶｒｅｆ＿Ｌを供給し、電圧供給ラインＬ１０３ａに基準電圧ＨＶｒｅｆ＿Ｈを供給し、電圧供給ラインＬ１０３ｂに基準電圧ＨＶｒｅｆ＿Ｌを供給する。

次に、電圧供給ラインＬ１０３ｃ，Ｌ１０３ｄには基準電圧ＨＶｒｅｆ＿Ｈ，ＨＶｒｅｆ＿Ｌが供給されているので、シリアルＤＡＣ１０１ａ，１０１ｃ，１０１ｅは、基準電圧ＨＶｒｅｆ＿Ｈ，ＨＶｒｅｆ＿Ｌを用いて、入力端子１０１ａ，１０１ｃ，１０１ｅからの表示データＤａｔａ（ａ），Ｄａｔａ（ｃ），Ｄａｔａ（ｅ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ），Ｖｏｕｔ（ｃ），Ｖｏｕｔ（ｅ）を出力端子１０６ａ，１０６ｃ，１０６ｅに出力する。

一方、電圧供給ラインＬ１０３ａ，Ｌ１０３ｂには基準電圧ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌが供給されているので、シリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆは、基準電圧ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌを用いて、入力端子１０１ｂ，１０１ｄ，１０１ｆからの表示データＤａｔａ（ｂ），Ｄａｔａ（ｄ），Ｄａｔａ（ｆ）のビット値に応じた電圧を示す出力電圧Ｖｏｕｔ（ｂ），Ｖｏｕｔ（ｄ），Ｖｏｕｔ（ｆ）を出力端子１０６ｂ，１０６ｄ，１０６ｆに出力する。

次に、出力端子１０６ａ〜１０６ｆは、シリアルＤＡＣ１０４ａ〜１０４ｆから出力された出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を入力し、階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）として出力する。

このように、正側の極性を示す階調電圧Ｖｌｃｄ（ａ），Ｖｌｃｄ（ｃ），Ｖｌｃｄ（ｅ）と液晶素子には負側の極性を示す階調電圧Ｖｌｃｄ（ｂ），Ｖｌｃｄ（ｄ），Ｖｌｃｄ（ｆ）が液晶パネル１に対して垂直ライン毎に交互に出力される。

このように、電圧供給ラインＬ１０３ａ〜Ｌ１０３ｄに供給される基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを１水平ライン毎に切り替えることによって、液晶パネル１に対して出力される階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）の極性を１水平ライン毎に切り替えることができる。これにより、ドット反転駆動方式を実現することができる。

＜効果＞
以上のように、シリアルＤＡＣ１０４ａ〜１０４ｆのすべてを同一の耐圧特性を示すトランジスタデバイスによって構成することによってシリアルＤＡＣ１０４ａ〜１０４ｆの回路規模を均一にすることができる。よって、シリアルＤＡＣ１０４ａ〜１０４ｆを均一に配置することができるので、レイアウト配置を効率よく行うことができる。

なお、電圧供給ラインＬ１０３ａ〜Ｌ１０３ｄに供給する基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを切り替えるとその基準電圧の電圧値が安定するまでに多少の時間がかかるので、基準電圧を切替は、走査期間のブランキング期間に行うことが好ましい。さらに、電圧供給ラインＬ１０３ａ〜Ｌ１０３ｄを整合すれば、基準電圧の安定に要する時間を低減することができる。例えば、電圧供給ラインＬ１０３ａ〜Ｌ１０３ｂの各々の末端に不可抵抗を接続すれば、電圧供給ラインＬ１０３ａ〜Ｌ１０３ｂの電位をスムーズに上昇／下降することができる。

（第３の実施形態）
液晶パネルの高精細化とともに、液晶パネルの色再現性が重要な要因となりつつある。そこで、カラーフィルターの特性や人間の視感特性を考慮して、色の三原色（ＲＧＢ）毎に階調特性を調整することが液晶表示装置に求められる。

＜全体構成＞
この発明の第３の実施形態による液晶表示装置は、図２に示した基準電圧供給源１４および階調電圧生成部１００に代えて、図８に示す基準電圧供給源３４Ｒ，３４Ｇ，３４Ｂおよび階調電圧生成部３００を含む。その他の構成は図１，図２と同様である。

＜基準電圧供給源３４Ｒ，３４Ｇ，３４Ｂ＞
図８に示した基準電圧供給源３４Ｒは、液晶パネル１の液晶素子のうち赤色成分（Ｒ成分）を担う液晶素子に対する階調電圧を生成する際に用いられる基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを供給する。基準電圧供給源３４Ｇは、液晶パネル１の液晶素子のうち緑色成分（Ｇ成分）を担う液晶素子に対する階調電圧を生成する際に用いられる基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを供給する。基準電圧供給源３４Ｂは、液晶パネル１の液晶素子のうち青色成分（Ｂ成分）を担う液晶素子に対する階調電圧を生成する際に用いられる基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを供給する。

また、基準電圧３４Ｒ，３４Ｇ，３４Ｂの各々から供給される基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌの電圧値は、個別に設定することができる。例えば、液晶パネルの液晶素子ＲＲ（赤色成分を担う液晶素子）に印加される階調電圧Ｖｌｃｄ（ａ），Ｖｌｃｄ（ｄ）の階調特性がカラーフィルタの特性に適合するように、基準電圧３４から供給される基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌの電圧値を設定する。

＜階調電圧生成部３００の内部構成＞
図８に示した階調電圧生成部３００は、図２に示した電圧供給ラインＬ１０３ａ〜Ｌ１０３ｄおよびセレクタ１０２，１０５に代えて、電圧供給ラインＬ３０１Ｒａ〜Ｌ３０１Ｒｄ，Ｌ３０１Ｇａ〜Ｌ３０１Ｇｄ，Ｌ３０１Ｂａ〜Ｌ３０１Ｂｄおよびセレクタ３０２Ｒ，３０２Ｇ，３０２Ｂを含む。その他の構成は図２と同様である。

電圧供給ラインＬ３０１Ｒａ〜Ｌ３０１Ｒｄは、基準電圧供給源３４Ｒからの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを供給するために設けられている。電圧供給ラインＬ３０１Ｇａ〜Ｌ３０１Ｇｄは、基準電圧供給源３４Ｇからの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを供給するために設けられている。電圧供給ラインＬ３０１Ｂａ〜Ｂｄは、基準電圧供給源３４Ｂからの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆＬを供給するために設けられている。

セレクタ３０２Ｒは、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧供給源３４Ｒからの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆＬを電圧供給ラインＬ３０１Ｒａ〜Ｌ３０１Ｒｄに供給する。セレクタ３０２Ｇは、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧供給源３４Ｇからの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを電圧供給ラインＬ３０１Ｇａ〜Ｌ３０１Ｇｄに供給する。セレクタ３０２Ｂは、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧供給源３４Ｂからの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを電圧供給ラインＬ３０１Ｂａ〜Ｌ３０１Ｂｄに供給する。

シリアルＤＡＣ１０４ａは、端子Ｄが入力端子１０１ａに接続されており、端子Ｌが電圧供給ラインＬ３０１Ｒｄに接続されており、端子Ｈが電圧供給ラインＬ３０１Ｒｃに接続されており、端子ＯＵＴが出力端子１０６ａに接続されている。シリアルＤＡＣ１０４ｂは、端子Ｄが入力端子１０１ｂに接続されており、端子Ｌが電圧供給ラインＬ３０１Ｇｂに接続されており、端子Ｈが電圧供給ラインＬ３０１Ｇａに接続されており、端子ＯＵＴが出力端子１０６ｂに接続されている。シリアルＤＡＣ１０４ｃは、端子Ｄが入力端子１０１ｃに接続されており、端子Ｌが電圧供給ラインＬ３０１Ｂｄに接続されており、端子Ｈが電圧供給ラインＬ３０１Ｂｃに接続されており、端子ＯＵＴが出力端子１０６ｃに接続されている。シリアルＤＡＣ１０４ｄは、端子Ｄが入力端子１０１ｄに接続されており、端子Ｌが電圧供給ラインＬ３０１Ｒｂに接続されており、端子Ｈが電圧供給ラインＬ３０１Ｒａに接続されており、端子ＯＵＴが出力端子１０６ｄに接続されている。シリアルＤＡＣ１０４ｅは、端子Ｄが入力端子１０１ｅに接続されており、端子Ｌが電圧供給ラインＬ３０１Ｇｄに接続されており、端子Ｈが電圧供給ラインＬ３０１Ｇｃに接続されており、端子ＯＵＴが出力端子１０６ｅに接続されている。シリアルＤＡＣ１０４ｆは、端子Ｄが入力端子１０１ｆに接続されており、端子Ｌが電圧供給ラインＬ３０１Ｂｂに接続されており、端子Ｈが電圧供給ラインＬ３０１Ｂａに接続されており、端子ＯＵＴが出力端子１０６ｆに接続されている。

＜動作＞
次に、図８に示した階調電圧生成部３００による動作について説明する。

〔接続切替前〕
まず、セレクタ３０２Ｒは、電圧供給ラインＬ３０１Ｒａに基準電圧ＨＶｒｅｆ＿Ｈを供給し、電圧供給ラインＬ３０１Ｒｂに基準電圧ＨＶｒｅｆ＿Ｌを供給し、電圧供給ラインＬ３０１Ｒｃに基準電圧ＬＶｒｅｆ＿Ｈを供給し、電圧供給ラインＬ３０１Ｒｄに基準電圧ＬＶｒｅｆ＿Ｌを供給する。一方、セレクタ３０２Ｇ，３０２Ｂも、セレクタ３０２Ｒと同様に、基準電圧ＨＶｒｅｆ＿Ｈを電圧供給ラインＬ３０１Ｇａ、Ｌ３０１Ｂａに供給し、基準電圧ＨＶｒｅｆ＿Ｌを電圧供給ラインＬ３０１Ｇｂ，Ｌ３０１Ｂｂに供給し、基準電圧ＬＶｒｅｆ＿Ｈを電圧供給ラインＬ３０１Ｇｃ，Ｌ３０１Ｂｃに供給し、基準電圧ＬＶｒｅｆ＿Ｌを電圧供給ラインＬ３０１Ｇｄ，Ｌ３０１Ｂｄに供給する。

次に、シリアルＤＡＣ１０４ａは、基準電圧供給源３４Ｒから端子Ｈ，Ｌに入力された基準電圧（液晶素子ＲＲ用に電圧値が調整された基準電圧）ＨＶｒｅｆ＿Ｈ，ＨＶｒｅｆ＿Ｌを用いて、表示データＤａｔａ（ａ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ）を生成する。一方、シリアルＤＡＣ１０４ｄは、基準電圧供給源３４Ｒから端子Ｈ，Ｌに入力された基準電圧（液晶素子ＲＲ用に電圧値が調整された基準電圧）ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌを用いて、表示データＤａｔａ（ｄ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ｄ）を生成する。また、シリアルＤＡＣ１０４ｂ，１０４ｅも、シリアルＤＡＣ１０４ａ，１０４ｄと同様に、基準電圧供給源３４Ｇからの基準電圧（液晶素子ＧＧ用に電圧値が調整された基準電圧）ＨＶｒｅｆ＿Ｈ，ＨＶｒｅｆ＿Ｌ（またはＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌ）を用いて、出力電圧Ｖｏｕｔ（ｂ），Ｖｏｕｔ（ｅ）を生成する。また、シリアルＤＡＣ１０４ｃ，１０４ｆも、シリアルＤＡＣ１０４ａ，１０４ｄと同様に、基準電圧供給源３４Ｂからの基準電圧（液晶素子ＢＢ用に電圧値が調整された基準電圧）ＨＶｒｅｆ＿Ｈ，ＨＶｒｅｆ＿Ｌ（またはＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌ）を用いて、出力電圧Ｖｏｕｔ（ｃ），Ｖｏｕｔ（ｆ）を生成する。

次に、出力端子１０６ａ〜１０６ｆは、シリアルＤＡＣ１０４ａ〜１０４ｆからの出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を入力し、階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）として液晶パネル１に出力する。

〔接続切替後〕
次に、１水平ライン分の表示データＤＡＴＡが処理されると、制御部２は、コントロール信号ＣＯＮＴをセレクタ３０２Ｒ，３０２Ｇ，３０２Ｂに出力する。

次に、セレクタ３０２Ｒ，３０２Ｇ，３０２Ｂの各々は、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌの供給先を切り替える。つまり、セレクタ３０２Ｒは、制御部２からのコントロール信号ＣＯＮＴに応じて、電圧供給ラインＬ３０１Ｒａに基準電圧ＬＶｒｅｆ＿Ｈを供給し、電圧供給ラインＬ３０１Ｒｂに基準電圧ＬＶｒｅｆ＿Ｌを供給し、電圧供給ラインＬ３０１Ｒｃに基準電圧ＨＶｒｅｆ＿Ｈを供給し、電圧供給ラインＬ３０１Ｒｄに基準電圧ＨＶｒｅｆ＿Ｌを供給する。一方、セレクタ３０２Ｇ，３０２Ｂも、セレクタ３０２Ｒと同様に、基準電圧ＬＶｒｅｆ＿Ｈを電圧供給ラインＬ３０１Ｇａ、Ｌ３０１Ｂａに供給し、基準電圧ＬＶｒｅｆ＿Ｌを電圧供給ラインＬ３０１Ｇｂ，Ｌ３０１Ｂｂに供給し、基準電圧ＨＶｒｅｆ＿Ｈを電圧供給ラインＬ３０１Ｇｃ，Ｌ３０１Ｂｃに供給し、基準電圧ＨＶｒｅｆ＿Ｌを電圧供給ラインＬ３０１Ｇｄ，Ｌ３０１Ｂｄに供給する。

次に、シリアルＤＡＣは１０４ａ〜１０４ｆは、接続切替前と同様に、端子Ｈに入力された基準電圧ＨＶｒｅｆ＿Ｈ（またはＬＶｒｅｆ＿Ｈ）と端子Ｌに入力された基準電圧ＨＶｒｅｆ＿Ｌ（またはＬＶｒｅｆ＿Ｌ）とを用いて、表示データＤａｔａ（ａ）〜Ｄａｔａ（ｆ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を生成する。

次に、出力端子１０６ａ〜１０６ｆは、シリアルＤＡＣ１０４ａ〜１０４ｆからの出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を入力し、階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）として液晶パネルに出力する。

このように、シリアルＤＡＣ１０４ａ，１０４ｄに対して基準電圧供給源３４Ｒからの基準電圧（液晶素子ＲＲ用に電圧値が調整された基準電圧）が入力され、シリアルＤＡＣ１０４ｂ，１０４ｅに対して基準電圧供給源３４Ｇからの基準電圧（液晶素子ＧＧ用に電圧値が調整された基準電圧）が入力され、シリアルＤＡＣ１０４ｃ，１０４ｆに対して基準電圧供給源３４Ｂからの基準電圧（液晶素子ＢＢ用に電圧値が調整された基準電圧）が入力される。

＜効果＞
以上のように、基準電圧供給源３４Ｒ，３４Ｇ，３４Ｂの各々によって基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌの電圧値を個別に設定することによって、ＲＧＢ毎に階調特性を補正することができる。これにより、ＲＧＢ個別にガンマ補正を行えるので、第１の実施形態と比較すると、高画質な表示を実現することができる。

また、ＲＧＢ毎に基準電圧を調整することができるようにするためには、従来のＲ−ＤＡＣを用いた階調電圧生成装置および液晶表示装置では、４ビットの場合、９６本（３２×３本）の電圧供給ラインが必要になる。一方、本実施形態による階調電圧生成部では、１２本の電圧供給ラインによって構成することができる。このように、従来のＲ−ＤＡＣを用いた階調電圧生成装置と比較すると、電圧供給ラインの占有面積を大幅に低減することができる。

（第４の実施形態）
例えば、図２に示した階調電圧生成部１００では、出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を生成するときに４つの基準電圧ＨＶｒｅｆ＿Ｈ，ＨＶｒｅｆ＿Ｌ，ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌが用いられている。しかし、共通電位となる基準電圧ＧＮＤと、基準電圧ＧＮＤを基準として正の極性を示す基準電圧Ｖｒｅｆ＿Ｈと、基準電圧ＧＮＤを基準として負の極性を示す基準電圧Ｖｒｅｆ＿Ｌとの３つの基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌを用いて出力電圧Ｖｏｕｔ（ａ）〜（ｆ）を生成することも可能である。

＜全体構成＞
この発明の第４の実施形態による液晶表示装置は、図２に示した基準電圧供給部１４および階調電圧生成部１００に代えて、図９に示す基準電圧供給部４４Ｒ，４４Ｇ，４４Ｂおよび階調電圧生成部４００を含む。その他の構成は図１，図２と同様である。

＜基準電圧供給部４４Ｒ，４４Ｇ，４４Ｂ＞
図９に示した基準電圧供給源４４Ｒは、液晶パネル１の液晶素子のうち赤色成分（Ｒ成分）を担う液晶素子に対する階調電圧を生成する際に用いられる基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌを供給する。基準電圧供給源４４Ｇは、液晶パネル１の液晶素子のうち緑色成分（Ｇ成分）を担う液晶素子に対する階調電圧を生成する際に用いられる基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌを供給する。基準電圧供給源４４Ｂは、液晶パネル１の液晶素子のうち青色成分（Ｂ成分）を担う液晶素子に対する階調電圧を生成する際に用いられる基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌを供給する。

基準電圧Ｖｒｅｆ＿Ｈは、基準電圧ＧＮＤに対して正の極性を示し、正側の極性を示す階調電圧を生成するために用いられる。基準電圧Ｖｒｅｆ＿Ｌは、基準電圧ＧＮＤに対して負の極性を示し、負側の極性を示す階調電圧を生成するために用いられる。なお、本実施形態では、基準電圧ＧＮＤは約０Ｖであり、基準電圧Ｖｒｅｆ＿Ｈは約５Ｖであり、基準電圧Ｖｒｅｆ＿Ｌは約（−５）Ｖであるものとする。

＜階調電圧生成部４００の内部構成＞
図９に示した階調電圧生成部４００は、図８に示した電圧供給ラインＬ３０１Ｒａ〜Ｌ３０１Ｒｄ，Ｌ３０１Ｇａ〜Ｌ３０１Ｇｄ，Ｌ３０１Ｂａ〜Ｌ３０１Ｂｄおよびセレクタ３０２Ｒ，３０２Ｇ，３０２Ｂに代えて、電圧供給ラインＬ４０１Ｒａ〜Ｌ４０１Ｒｃ，Ｌ３０１Ｇａ〜Ｌ３０１Ｇｃ，Ｌ３０１Ｂａ〜Ｌ３０１Ｂｃおよびセレクタ４０２Ｒ，４０２Ｇ，４０２Ｂを含む。その他の構成は図８と同様である。

電圧供給ラインＬ４０１Ｒａ〜Ｌ４０１Ｒｃは、基準電圧供給源４４Ｒからの基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌを供給するために設けられている。電圧供給ラインＬ４０１Ｇａ〜Ｌ４０１Ｇｃは、基準電圧供給源４４Ｇからの基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌを供給するために設けられている。電圧供給ラインＬ４０１Ｂａ〜Ｌ４０１Ｂｃは、基準電圧供給源４４Ｂからの基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌを供給するために設けられている。

セレクタ４０２Ｒは、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧供給源４４Ｒからの基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌを電圧供給ラインＬ４０１Ｒａ〜Ｌ４０１Ｒｃに供給する。セレクタ４０２Ｇは、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧供給源４４Ｇからの基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌを電圧供給ラインＬ４０１Ｇａ〜Ｌ４０１Ｇｃに供給する。セレクタ４０２Ｂは、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧供給源４４Ｂからの基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌを電圧供給ラインＬ４０１Ｂａ〜Ｌ４０１Ｂｃに供給する。

シリアルＤＡＣ１０４ａは、端子Ｌが電圧供給ラインＬ４０１Ｒｂに接続されており、端子Ｈが電圧供給ラインＬ４０１Ｒｃに接続されている。シリアルＤＡＣ１０４ｂは、端子Ｌが電圧供給ラインＬ４０１Ｇｂに接続されており、端子Ｈが電圧供給ラインＬ４０１Ｇａに接続されている。シリアルＤＡＣ１０４ｃは、端子Ｌが電圧供給ラインＬ４０１Ｂｂに接続されており、端子Ｈが電圧供給ラインＬ４０１Ｂｃに接続されている。シリアルＤＡＣ１０４ｄは、端子Ｌが電圧供給ラインＬ４０１Ｒｂに接続されており、端子Ｈが電圧供給ラインＬ４０１Ｒａに接続されている。シリアルＤＡＣ１０４ｅは、端子Ｌが電圧供給ラインＬ４０１Ｇｂに接続されており、端子Ｈが電圧供給ラインＬ４０１Ｇｃに接続されている。シリアルＤＡＣ１０４ｆは、端子Ｌが電圧供給ラインＬ４０１Ｂｂに接続されており、端子Ｈが電圧供給ラインＬ４０１Ｂａに接続されている。

＜動作＞
次に、図９に示した液晶表示装置による動作について説明する。

〔接続切替前〕
まず、セレクタ４０２Ｒは、基準電圧Ｖｒｅｆ＿Ｈを電圧供給ラインＬ４０１Ｒａに供給し、基準電圧ＧＮＤを電圧供給ラインＬ４０１Ｒｂに供給し、基準電圧Ｖｒｅｆ＿Ｌを電圧供給ラインＬ４０１Ｒｃに供給する。一方、セレクタ４０２Ｂ，４０２Ｇも、セレクタ４０２Ｒと同様に、基準電圧Ｖｒｅｆ＿Ｈを電圧供給ラインＬ４０１Ｇａ，Ｌ４０１Ｂａに供給し、基準電圧ＧＮＤを電圧供給ラインＬ４０１Ｇｂ，Ｌ４０１Ｂｂに供給し、基準電圧Ｖｒｅｆ＿Ｌを電圧供給ラインＬ４０１Ｇｃ，Ｌ４０１Ｂｃに供給する。

次に、シリアルＤＡＣ１０４ａは、基準電圧供給源４４Ｒから端子Ｈ，Ｌに入力された基準電圧（液晶素子ＲＲ用に電圧値が調整された基準電圧）Ｖｒｅｆ＿Ｈ，ＧＮＤを用いて、表示データＤａｔａ（ａ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ）を生成する。一方、シリアルＤＡＣ１０４ｄは、基準電圧供給源４４Ｒから端子Ｈ，Ｌに入力された基準電圧（液晶素子ＲＲ用に電圧値が調整された基準電圧）Ｖｒｅｆ＿Ｌ，ＧＮＤを用いて、表示データＤａｔａ（ｄ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ｄ）を生成する。また、シリアルＤＡＣ１０４ｂ，１０４ｅも、シリアルＤＡＣ１０４ａ，１０４ｄと同様に、基準電圧供給源４４Ｇからの基準電圧（液晶素子ＧＧ用に電圧値が調整された基準電圧）Ｖｒｅｆ＿Ｈ，ＧＮＤ（またはＶｒｅｆ＿Ｌ，ＧＮＤ）を用いて、出力電圧Ｖｏｕｔ（ｂ），Ｖｏｕｔ（ｅ）を生成する。また、シリアルＤＡＣ１０４ｃ，１０４ｆも、シリアルＤＡＣ１０４ａ，１０４ｄと同様に、基準電圧供給源４４Ｂからの基準電圧（液晶素子ＢＢ用に電圧値が調整された基準電圧）Ｖｒｅｆ＿Ｈ，ＧＮＤ（またはＶｒｅｆ＿Ｌ，ＧＮＤ）を用いて、出力電圧Ｖｏｕｔ（ｃ），Ｖｏｕｔ（ｆ）を生成する。

次に、出力端子１０６ａ〜１０６ｆは、シリアルＤＡＣ１０４ａ〜１０４ｆからの出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を入力し、階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）として液晶パネル１に出力する。

次に、１水平ライン分の表示データＤＡＴＡが処理されると、制御部２は、コントロール信号ＣＯＮＴを出力する。

セレクタ４０２Ｒ，４０２Ｇ，４０２Ｂの各々は、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧Ｖｒｅｆ＿Ｈ，Ｖｒｅｆ＿Ｌの供給先を切り替える。つまり、つまり、セレクタ４０２Ｒは、基準電圧Ｖｒｅｆ＿Ｈを電圧供給ラインＬ４０１Ｒｃに供給し、基準電圧ＧＮＤを電圧供給ラインＬ４０１Ｒｂに供給し、基準電圧Ｖｒｅｆ＿Ｌを電圧供給ラインＬ４０１Ｒａに供給する。一方、セレクタ４０２Ｇ，４０２Ｂも、セレクタ４０２Ｒと同様に、基準電圧Ｖｒｅｆ＿Ｈを電圧供給ラインＬ４０１Ｇｃ，Ｌ４０１Ｂｃに供給し、基準電圧ＧＮＤを電圧供給ラインＬ４０１Ｇｂ，Ｌ４０１Ｂｂに供給し、基準電圧Ｖｒｅｆ＿Ｌを電圧供給ラインＬ４０１Ｇａ，Ｌ４０１Ｂａに供給する。

次に、シリアルＤＡＣは１０４ａ〜１０４ｆは、接続切替前と同様に、端子Ｈに入力された基準電圧Ｖｒｅｆ＿Ｈ（またはＶｒｅｆ＿Ｌ）と端子Ｌに入力された基準電圧ＧＮＤとを用いて、表示データＤａｔａ（ａ）〜Ｄａｔａ（ｆ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を生成する。

次に、出力端子１０６ａ〜１０６ｆは、シリアルＤＡＣ１０４ａ〜１０４ｆからの出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を入力し、階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）として液晶パネル１に出力する。

このように、セレクタ４０２Ｒ，４０２Ｇ，４０２Ｂの各々は、基準電圧ＧＮＤの供給先を切り替えることなく、基準電圧Ｖｒｅｆ＿Ｈ，Ｖｒｅｆ＿Ｌの供給先を切り替える。

＜効果＞
以上のように、図８に示した階調電圧生成部３００と比較すると、電圧供給ラインの占有面積をさらに低減することができる。

（第５の実施形態）
高精細表示になるにつれて、一定のフレーム周期（６０〜７０Ｈｚ）内に伝送すべき表示データＤＡＴＡのデータ量は多くなる。よって、表示データＤＡＴＡのデータ伝送速度を増大する必要がある。データ伝送速度の増大を少しでも低減するためには、走査周期を有効に活用し、ブランキング期間を最小限度にする必要がある。このため、高精細表示になるにつれて、基準電圧の切り替え安定化のための時間が短くなる。

＜全体構成＞
この発明の第５の実施形態による液晶表示装置は、図１に示した基準電圧供給源１００および階調電圧生成部１００に代えて、図１０に示す基準電圧供給源４４Ｒ，４４Ｇ，４４Ｂおよび基準電圧供給部５００を含む。その他の構成は図１，図２と同様である。

＜階調電圧生成部５００の内部構成＞
図１０に示した階調電圧生成部５００は、図９に示したセレクタ４０２Ｒ，４０２Ｇ，４０２Ｂに代えて、セレクタ５０１Ｒ，５０１Ｇ，５０１Ｂ，５０２Ｒ，５０２Ｇ，５０２Ｂを含む。その他の構成は図９と同様である。

セレクタ５０１Ｒは、制御部２からのコントロール信号ＣＯＮＴに応じて、入力端子１０１ａ，１０１ｄとシリアルＤＡＣ１０４ａ，１０４ｄとの接続を切り替える。セレクタ５０１Ｇは、制御部２からのコントロール信号ＣＯＮＴに応じて、入力端子１０１ｂ，１０１ｅとシリアルＤＡＣ１０４ｂ，１０４ｅとの接続を切り替える。セレクタ５０２Ｂは、制御部２からのコントロール信号ＣＯＮＴに応じて、入力端子１０１ｃ，１０１ｆとシリアルＤＡＣ１０４ｃ，１０４ｆとの接続を切り替える。

セレクタ５０２Ｒは、制御部２からのコントロール信号ＣＯＮＴに応じて、シリアルＤＡＣ１０４ａ，１０４ｄと出力端子１０６ａ，１０６ｄとの接続を切り替える。セレクタ５０２Ｇは、制御部２からのコントロール信号ＣＯＮＴに応じて、シリアルＤＡＣ１０４ｂ，１０４ｅと出力端子１０６ｂ，１０６ｅとの接続を切り替える。セレクタ５０２Ｂは、制御部２からのコントロール信号ＣＯＮＴに応じて、シリアルＤＡＣ１０４ｃ，１０４ｆと出力端子１０６ｃ，１０６ｆとの接続を切り替える。

＜動作＞
次に、図１０に示した階調電圧生成部５００による動作について説明する。なお、セレクタ５０１Ｒ，５０１Ｇ，５０１Ｂは同様の動作を行いセレクタ５０２Ｒ，５０２Ｇ，５０２Ｂは同様の動作を行うので、代表してセレクタ５０１Ｒ，５０２Ｒによる動作について説明する。

まず、セレクタ５０１Ｒは、入力端子１０１ａとシリアルＤＡＣ１０４ａとを接続し、入力端子１０１ｄとシリアルＤＡＣ１０４ｄとを接続する。一方、セレクタ５０２Ｒは、シリアルＤＡＣ１０４ａと出力端子１０６ａとを接続し、シリアルＤＡＣ１０４ｄと出力端子１０６ｄとを接続する。よって、出力端子１０６ａは負側の極性を示す出力電圧Ｖｏｕｔ（ａ）を入力し、出力端子１０６ｄは正側の極性を示す出力電圧Ｖｏｕｔ（ｄ）を入力する。これにより、出力端子１０６ａから正側の極性を示す階調電圧Ｖｌｃｄ（ａ）が出力され、出力端子１０６ｄから負側の極性を示す階調電圧Ｖｌｃｄ（ｄ）が出力される。

次に、制御部２は、１水平ライン分の表示データＤＡＴＡが処理されると、コントロール信号ＣＯＮＴを出力する。このとき、セレクタ５０１Ｒは、制御部２から出力されたコントロール信号ＣＯＮＴに応じて、入力端子１０１ａとシリアルＤＡＣ１０４ｄとを接続し、入力端子１０１ｄとシリアルＤＡＣ１０４ａとを接続する。一方、セレクタ５０２は、制御部２から出力されたコントロール信号ＣＯＮＴに応じて、シリアルＤＡＣ１０４ｄと出力端子１０６ａとを接続し、シリアルＤＡＣ１０４ａと出力端子１０６ｄとを接続する。よって、出力端子１０６ａは正側の極性を示す出力電圧Ｖｏｕｔ（ｄ）を入力し、出力端子１０６ｄは、負側の極性を示す出力電圧Ｖｏｕｔ（ａ）を出力する。

このように、基準電圧Ｖｒｅｆ＿Ｈ，Ｖｒｅｆ＿Ｌを切り替えることなく、シリアルＤＡＣ１０４ａから出力される正側の極性を示す出力電圧Ｖｏｕｔ（ａ），シリアルＤＡＣ１０４ｄから出力される負側の極性を示す出力電圧Ｖｏｕｔ（ｄ）の出力先を切り替えることによって、階調電圧Ｖｌｃｄ（ａ），Ｖｌｃｄ（ｄ）の極性を反転する。

＜効果＞
以上のように、基準電圧を切り替えずに階調電圧Ｖｌｃｄの極性を制御することによって、シリアルＤＡＣ１０４ａ〜１０４ｆは、安定した基準電圧を用いて出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）を生成することができる。これにより、基準電圧の安定化のための時間が必要ないので、データ伝送速度を増大することができる。

（第６の実施形態）
＜構成＞
この発明の第６の実施形態による液晶表示装置は、図２，図３に示したシリアルＤＡＣに代えて、シリアルＤＡＣ６００ａ〜６００ｆを含む。その他の構成は、図１，図２と同様である。本実施形態において用いられるシリアルＤＡＣ６００ａ〜６００ｆは同様の構成であるので、代表してシリアルＤＡＣ６００ａの内部構成を図１１（ａ）に示す。図１１（ａ）に示したシリアルＤＡＣ６００ａは、スイッチ制御部ＳＷＣ１０１と、スイッチＳＷ１〜ＳＷ４と、容量Ｃ１，Ｃ２とを含む。

＜動作＞
次に、図１１に示したシリアルＤＡＣ６００ａによる動作について図１２を参照しつつ説明する。

時刻ｔ０〜ｔ８では図５に示したシリアルＤＡＣ１０４ａの処理と同様の処理が行われ、容量Ｃ２における電圧Ｖ（Ｃ２）は、出力電圧Ｖｏｕｔ（ａ）として後段の装置に出力される。

時刻ｔ９〜ｔ１０において、スイッチ制御部ＳＷＣ１０１は、スイッチＳＷ４を「ＯＦＦ」にするとともにスイッチＳＷ２，ＳＷ３を「ＯＮ」にする（図１１（ｂ）参照）。よって、容量Ｃ１に蓄積された電荷Ｑ（Ｃ１）および容量Ｃ２に蓄積された電荷Ｑ（Ｃ２）が端子Ｌ側に流出するので、容量Ｃ１における電圧Ｖ（Ｃ１）および容量Ｃ２における電圧Ｖ（Ｃ２）は、ともに「０」になる。

時刻ｔ１０〜ｔ１１において、スイッチ制御部ＳＷＣ１０１は、入力された表示データＤａｔａ（ａ）の下位ビットが「１」であるので、スイッチＳＷ１を「ＯＮ」にするとともに他のスイッチＳＷ２〜ＳＷ５を「ＯＦＦ」にする（図１１（ａ）参照）。よって、容量Ｃ１には電圧Ｖ（Ｃ１）の電圧値に応じた電荷量（電荷量Ｑ＝Ｃ１×ＶＲＥＦ）の電荷Ｑ（Ｃ１）が蓄積されることになる。

時刻ｔ１１〜ｔ２０では時刻ｔ１〜ｔ１０における処理と同様の処理が行われる。

このように、図３に示したシリアルＤＡＣ１０４ａと比較すると、図１１に示したシリアルＤＡＣ６００ａは、処理サイクルが１つ分多くなる。

＜効果＞
以上のように、シリアルＤＡＣ６００ａの処理サイクルに加えて容量Ｃ２に蓄積された電荷を放電するためのサイクル（リセット用専用サイクル）を設けることによって、シリアルＤＡＣを構成するスイッチＳＷ５を削除することができる。これにより、スイッチの占有面積を削減することができ、また、スイッチを制御する制御信号線を削減することができるので、低コストの液晶表示装置が実現できる。

なお、図７，図８，図９，図１０に示した階調電圧生成部において、シリアルＤＡＣ１０１ａ〜１０１ｆに代えて、図１１に示したシリアルＤＡＣ６００ａ〜６００ｆを用いることも可能である。

（第７の実施形態）
図３に示したシリアルＤＡＣ１０４ａ〜１０４ｆでは、表示データＤａｔａのビット値が「０」のときスイッチＳＷ３が「ＯＮ」にすることによって容量Ｃ１に蓄積された電荷Ｑ（Ｃ１）を放電している（図５（ａ）の時刻ｔ２〜ｔ３）。

＜全体構成＞
この発明の第７の実施形態による液晶表示装置は、図２，図３に示したシリアルＤＡＣに代えて、シリアルＤＡＣ７００ａ〜７００ｆを含む。その他の構成は図１，図２と同様である。本実施形態で用いられるシリアルＤＡＣ７００ａ〜７００ｆは同様の構成であるので、代表してシリアルＤＡＣ７００ａの内部構成を図１３に示す。

＜シリアルＤＡＣ７００ａの内部構成＞
図１３に示したシリアルＤＡＣ７００ａは、図３に示したスイッチ制御部ＳＷＣ１０１に代えて、電荷回収部７０１およびスイッチ制御部ＳＷＣ７０２を備える。電荷回収部７０１は、スイッチＳＷ７１〜ＳＷ７３と、容量Ｃ７１と、オペアンプ７００１と、電荷出力端子７００２ａ，７００２ｂとを含む。電荷回収部７０１は、容量Ｃ１に蓄積された電荷Ｑ（Ｃ１）を回収し、回収した電荷を外部に供給する。

スイッチ制御部ＳＷＣ７０２は、端子Ｄから入力された表示データＤａｔａ（ａ）に応じて、スイッチＳＷ１〜ＳＷ５，ＳＷ７１〜ＳＷ７３をオンオフする。また、スイッチ制御部ＳＷＣ１０１は、電荷出力端子７００２ａ，７００２ｂを接続／遮断する。スイッチＳＷ７３は、容量Ｃ１とオペアンプ７００１の反転入力端子とを接続するために設けられている。オペアンプ７００１は、非反転入力端子がグランドに接続されており、反転入力端子がスイッチＳＷ７１，容量Ｃ７１，およびスイッチＳＷ７２を介して自己の出力端子に接続されている（自己の出力端子と反転入力端子との間を容量Ｃ７１で帰還接続している）。よって、差動入力端子の電位はＧＮＤになる（非反転入力がグランドに接続されており、反転入力は負帰還回路で構成されているので、ＧＮＤ電位になっている）。電荷出力端子７００２ａ，７００２ｂは、容量Ｃ７１に蓄積された電荷を外部（例えば、装置内の電源）に供給するために設けられており、スイッチ制御部ＳＷＣ７０２の制御によって外部と電荷回収部７０１とを接続／遮断する。

＜動作＞
次に、図１３に示した電荷回収部７０１による動作について図５を参照しつつ説明する。電荷回収部７０１による動作には、不要になった電荷を回収する電荷回収処理と回収した電荷を外部に供給する電荷供給処理とがある。

〔電荷回収処理〕
まず、電荷回収処理について説明する。なお、最初、スイッチ制御部ＳＷＣ７０２は、スイッチＳＷ７１，ＳＷ７２を「ＯＮ」にしている。

時刻ｔ０〜ｔ２において、スイッチ制御部ＳＷＣ７０２は、スイッチＳＷＣ１０１と同様の処理を行う。これにより、容量Ｃ１にはノードＮ１の電圧０．５ＶＲＥＦに応じた電荷Ｑ（Ｃ１）が蓄積される。

時刻ｔ２〜ｔ３において、スイッチ制御部ＳＷＣ７０２は、表示データＤａｔａ（ａ）のうち下位ビットから２桁目のビット値が「０」であるので、スイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５を「ＯＦＦ」にする。同時に、スイッチ制御部ＳＷＣ１０１は、スイッチＳＷ７１を「ＯＮ」にする。これにより、容量Ｃ１に蓄積された電荷Ｑは、容量Ｃ７１に移動する。

時刻ｔ３〜ｔ４において、スイッチ制御部ＳＷＣ７０２は、スイッチＳＷ７３を「ＯＦＦ」にするとともにスイッチＳＷ２を「ＯＮ」にする。その他のスイッチＳＷ３〜ＳＷ５は「ＯＦＦ」のままである。

時刻ｔ４〜ｔ１８のうち時刻ｔ１１〜ｔ１３以外において、スイッチ制御部ＳＷＣ７０２は、スイッチ制御部ＳＷＣ１０１と同様の処理を行う。時刻ｔ１１〜ｔ１２では、スイッチ制御部ＳＷＣ７０２は、時刻ｔ２〜ｔ３と同様に、スイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５を「ＯＦＦ」にするとともに、スイッチＳＷ７１を「ＯＮ」にする。また、時刻ｔ１２〜ｔ１３では、スイッチ制御部ＳＷＣ７０２は、時刻ｔ３〜ｔ４と同様に、スイッチＳＷ７３を「ＯＦＦ」にするとともにスイッチＳＷ２を「ＯＮ」にする。

このようにして、表示データＤａｔａ（ａ）のビット値が「０」を示す場合、容量Ｃ１に蓄積された電荷Ｑ（Ｃ１）は、容量Ｃ７１に移動する。

〔電荷供給処理〕
次に、電荷供給処理について説明する。なお、電荷出力端子７００２ａ，７００２ｂは電源に接続されているものとする。

まず、スイッチ制御部ＳＷＣ７０２は、スイッチＳＷ７１，ＳＷ７２を「ＯＦＦ」にする。

次に、スイッチ制御部ＳＷＣ７０２は、電荷出力端子７００２ａ，７００２ｂを接続する。これにより、容量Ｃ７１と電源とが接続され、容量Ｃ７１に蓄積された電荷が電源に移動する。

このように、容量Ｃ７１に蓄積された電荷は、電源に移動する。

＜効果＞
以上のように、容量Ｃ１に蓄積された電荷Ｑ（Ｃ１）を放電せずに別の容量Ｃ７１に移動することによって、不要になった電荷を回収することができる。また、容量Ｃ７１に蓄積された電荷を電源等に供給することによって、不要になった電荷を有効利用ができるため低消費電力化を実現することができる。

また、本実施形態では、スイッチＳＷ３は使用されないので、削除しても構わない。

なお、スイッチＳＷ７３の一端をノードＮ２とスイッチＳＷ４との間に接続することも可能である。この場合、電荷回収部７０１は、容量Ｃ２に蓄積された電荷Ｑ（Ｃ２）を回収することができる。具体的には、図５（ｂ）の時刻ｔ９〜ｔ１０において、スイッチ制御部ＳＷＣ７０２は、スイッチＳＷ５を「ＯＮ」にすることによって容量Ｃ２に蓄積された電荷Ｑ（Ｃ２）を放電する代わりに、スイッチＳＷ７３を「ＯＮ」にすることによって容量Ｃ２に蓄積された電荷Ｑ（Ｃ２）を容量Ｃ７１に移動させる。また、この場合、スイッチＳＷ５を削除しても構わない。

また、図１１に示したシリアルＤＡＣ６００ａに図１３に示した電荷回収部７０１を設けることも可能である。この場合、電荷回収部７０１は、図１２の時刻ｔ９〜ｔ１０において、スイッチＳＷ３を「ＯＮ」にする代わりにスイッチＳＷ７３を「ＯＮ」にすれば、容量Ｃ１に蓄積された電荷Ｑ（Ｃ１）および容量Ｃ２に蓄積された電荷Ｑ（Ｃ２）を同時に回収することができる。

（第８の実施形態）
液晶パネルに含まれる液晶素子の各々は、負荷容量を有している。また、一般的に、液晶パネルが大画面・高精細になるほど、液晶素子が有する負荷容量の容量値が増し、十分支配的な容量値になるものが多い。シリアルＤＡＣ１０４ａに含まれる容量Ｃ２の容量値の方が液晶素子が有する容量の容量値よりも小さい場合、負荷容量を駆動するためのオペアンプが不可欠となる。

＜全体構成＞
この発明の第８の実施形態による液晶表示装置は、図２，図３に示したシリアルＤＡＣ１０４ａ〜１０４ｆに代えて、シリアルＤＡＣ８００ａ〜８００ｆを含む。その他の構成は図１，図２と同様である。本実施形態で用いられるシリアルＤＡＣ８００ａ〜８００ｆは同様の構成であるので、代表してシリアルＤＡＣ８００ａの内部構成を図１４に示す。

＜シリアルＤＡＣ８００ａの内部構成＞
図１４に示したシリアルＤＡＣ８００ａは、図３に示したシリアルＤＡＣ１０４ａに加えて、オペアンプ８０１を含む。

オペアンプ８０１は、２つの入力端子のうち一方がスイッチＳＷ４の一端と接続されており、もう一方の入力端子は自己の出力端子に接続されている。つまり、シリアルＤＡＣ８００ａは、図３に示したシリアルＤＡＣ１０４ａに加えて、ボルテージフォロー形式の電流増幅アンプを新たに含む。これにより、端子ＯＵＴからスイッチＳＷ４に対して電荷が逆流するのを防ぐことができる。

＜効果＞
以上のように、ボルテージフォロー形式の電流増幅アンプを用いて出力電圧Ｖｏｕｔを発生させることにより、大きな容量負荷の液晶パネルの駆動を十分行うことができる。これにより、大画面液晶パネルにも対応した液晶表示装置を実現することができる。

（第９の実施形態）
＜全体構成＞
この発明の第９の実施形態による液晶表示装置は、図３に示したシリアルＤＡＣ１０４ａ〜１０４ｆに代えて、シリアルＤＡＣ９００ａ〜９００ｆを含む。その他の構成は、図１，図２と同様である。本実施形態で用いられるシリアルＤＡＣ９００ａ〜９００ｆは同様の構成であるので、代表してシリアルＤＡＣ９００ａの内部構成を図１５に示す。

図１５に示したシリアルＤＡＣは、図３に示したシリアルＤＡＣに加えて、出力電圧増幅部９０１を含む。

＜出力電圧増幅部９０１の内部構成＞
図１５に示した出力電圧増幅部９０１は、オフセット制御部９００１と、スイッチＳＷ９１〜ＳＷ９３と、容量Ｃ９１と、オペアンプ９００２とを含む。

オフセット制御部９００１は、スイッチＳＷ９１〜ＳＷ９３のオンオフを制御する。

オペアンプ９００２は、２つの入力端子のうち一方が端子Ｌに接続されており、もう一方の入力端子がスイッチＳＷ４に接続されている。また、オペアンプ９００２の２つの入力端子のうちスイッチＳＷ４に接続されている方の入力端子は、容量Ｃ９１，スイッチＳＷ９３を介して（またはスイッチＳＷ９２を介して）自己の出力端子に接続されている。また、オペアンプ９００２の２つの入力端子のうち端子Ｌに接続されている方の入力端子は、スイッチＳＷ９１，容量Ｃ９１，ＳＷ９２を介してオペアンプ９００２の出力端子に接続されている。

＜動作＞
次に、図１５に示した出力電圧増幅部９０１による動作について図１６（ａ），（ｂ）を参照しつつ説明する。なお、オペアンプ９００２はオフセット電圧Ｖｏｓを有しているものとする。

まず、図１６（ａ）のように、オフセット制御部９００１は、スイッチＳＷ９１，ＳＷ９２を「ＯＮ」にする。これにより、オフセット電圧Ｖｏｓが容量Ｃ９１に印加される。よって、容量Ｃ９１には、オフセット電圧Ｖｏｓの電圧値に応じた電荷Ｑ（Ｃ９１）が蓄積される。

次に、図１６（ｂ）のように、オフセット制御部９００１は、スイッチＳＷ９１，ＳＷ９２を「ＯＦＦ」にし、スイッチＳＷ９３を「ＯＮ」にする。これにより、オペアンプ９００２，容量Ｃ９１によって容量帰還型アンプが形成される。

＜効果＞
以上のように、容量Ｃ９１にはオフセット電圧Ｖｏｓに応じた電荷が蓄積される。また、電荷が蓄積された容量Ｃ９１とオペアンプ９００２とによって容量帰還型のアンプが形成されているので、ノードＮ２に発生した電圧Ｖ（Ｃ２）は、容量Ｃ１０１に蓄積された電荷の電荷量に応じて電圧値が増減されて出力電圧Ｖｏｕｔ（ａ）として出力される。つまり、電圧Ｖ（Ｃ２）は、オフセット電圧Ｖｏｓの電圧値に応じて電圧値が増減されて出力電圧Ｖｏｕｔ（ａ）として出力される。このように、オペアンプ９００２のオフセットをキャンセルすることができる。

（第１０の実施形態）
４ビットの表示データＤａｔａと容量Ｃ１，Ｃ２における電圧Ｖ（Ｃ１），Ｖ（Ｃ２）との対応を図１７に示す。図１７中、表示データＤａｔａが「１１１１」の場合、出力電圧Ｖｏｕｔとして出力される電圧Ｖ（Ｃ２）の電圧値は、「０．９３７５ＶＲＥＦ」であり、フル振幅（Ｖｒｅｆ）に対し約６％不足している。これは電荷を分配するため、最大の電荷が容量Ｃ２に伝播されないことによるものである。この電圧の不足分を解消する手法として、所望する最大振幅よりも基準電圧を高めに設定することが考えられる。しかし、基準電圧を高めに設定するためにはトランジスタの耐圧を大きくしなければならず、実際に出力する電圧幅よりも高い耐性をもつプロセスが必要となり経済効果が低減する。

＜構成＞
この発明の第１０の実施形態による液晶表示装置は、図３に示したシリアルＤＡＣ１０４ａ〜１０４ｆに代えて、シリアルＤＡＣ１０００ａ〜１０００ｆを含む。その他の構成は図１，図２と同様である。本実施形態で用いられるシリアルＤＡＣ１０００ａ〜１０００ｆは同様の構成であるので、代表してシリアルＤＡＣ１０００ａの内部構成を図１８に示す。

図１８に示したシリアルＤＡＣ１０００ａは、図３に示したシリアルＤＡＣ１０４ａに加えて、オペアンプ１０００１および容量Ｃ１０１を含む。

オペアンプ１０００１は、２つの入力端子のうち一方がスイッチＳＷ４に接続されており、もう一方の入力端子が容量Ｃ１０１を介して自己の出力端子に接続されている。つまり、容量帰還型オペアンプを形成している。

＜容量値の設定＞
図１８に示した容量Ｃ１０１の容量値を容量Ｃ２よりも小さく設定することで、容量Ｃ１０１において発生する電圧が上昇することになる。よって、シリアルＤＡＣ１０００ａの端子ＯＵＴから出力される出力電圧Ｖｏｕｔ（ａ）は、オペアンプ１０００１に入力される電圧よりも大きくなる。

＜効果＞
以上のように、容量Ｃ１０１の容量値を調整することによって出力電圧Ｖｏｕｔの電圧値を増減することができる。これにより、基準電圧振幅レベルまで到達しなかった駆動電圧を、プロセス耐性を大きくすることなく、所望のレベル値まで振幅することができる。よって、ダイナミックレンジを拡大することができるので、高画質表示を実現することができる。

また、図１３に示したシリアルＤＡＣ６００ａのように、容量Ｃ１０１に蓄積された電荷を回収することも可能であり、低コスト・低消費電力の液晶表示装置を構成することができる。

（第１１の実施形態）
＜全体構成＞
この発明の第１１の実施形態による液晶表示装置は、図２に示した階調電圧生成部１００に代えて、図１９に示す階調電圧生成部１１００を含む。その他の構成は図１，図２と同様である。この液晶表示装置は、外部からの種々の信号に応じて、水平ライン反転駆動方式に従って液晶パネルを駆動する。

＜階調電圧生成部１１００＞
図１９に示した階調電圧生成部１１００は、図２に示した電圧供給ラインＬ１０３ａ〜Ｌ１０３ｄおよびセレクタ１０２，１０５に代えて、電圧供給ラインＬ１１０１ａ，Ｌ１１０１ｂおよびセレクタ１１０２を含む。

電圧供給ラインＬ１１０１ａ，１１０１ｂは、基準電圧供給源１４からの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿ＬをシリアルＤＡＣ１０４ａ〜１０４ｆに供給するために設けられる。

セレクタ１１０２は、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧供給源１４からの基準電圧ＨＶｒｅｆ＿Ｌ，Ｖｒｅｆ＿Ｌを電圧供給ラインＬ１１０１ａ，１１０１ｂに供給する。

シリアルＤＡＣ１０４ａ〜１０４ｆの各々は、端子Ｄが入力端子１０１ａ〜１０１ｆに接続されており、端子Ｈが電圧供給ラインＬ１１０１ａに接続されており、端子Ｌが電圧供給ラインＬ１１０１ｂに接続されており、端子ＯＵＴが出力端子１０６ａ〜１０６ｆに接続されている。

＜動作＞
次に、図１９に示した階調電圧生成部１１００による動作について説明する。

〔接続切替前〕
まず、セレクタ１１０２は、基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌのうち基準電圧ＨＶｒｅｆ＿Ｈを電圧供給ラインＬ１１０１ａに供給し、基準電圧ＨＶｒｅｆ＿Ｌを電圧供給ラインＬ１１０１ｂに供給する。よって、シリアルＤＡＣ１０４ａ〜１０４ｆによって生成される出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）は、すべて正側の極性を示す。

〔接続切替後〕
次に、制御部２は、１ライン分の表示データＤＡＴＡが処理されると、コントロール信号ＣＯＮＴを出力する。セレクタ１１０２は、制御部２から出力されたコントロール信号ＣＯＮＴに応じて、基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌのうち基準電圧ＬＶｒｅｆ＿Ｈを電圧供給ラインＬ１１０１ａに供給し、基準電圧ＬＶｒｅｆ＿Ｌを電圧供給ラインＬ１１０１ｂに供給する。よって、シリアルＤＡＣ１０４ａ〜１０４ｆによって生成される出力電圧Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ）は、すべて負側の極性を示す。

このように、電圧供給ラインＬ１１０１ａ，Ｌ１１０１ｂに供給される基準電圧を１水平ライン毎に切り替えることによって、液晶パネル１に出力される階調電圧Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ）の極性を１水平ライン毎に反転することができる。これにより、水平ライン反転駆動方式を実現することができる。

＜効果＞
以上のように、１対の電圧供給ラインに複数のシリアルＤＡＣを並列に接続することによって階調電圧生成部１１００を構成している。シリアルＤＡＣ１０４ａは、従来のＲ−ＤＡＣと比較すると、出力電圧Ｖｏｕｔ（ａ）を生成するために必要な電圧供給ラインの本数（基準電圧の個数）が少なくてすむ。よって、従来のＲ−ＤＡＣを用いた階調電圧生成装置および液晶表示装置よりも、電圧供給ラインの占有面積が少ない（回路規模が小さい）階調電圧生成装置および液晶表示装置を構成することができる。

（第１２の実施形態）
＜全体構成＞
この発明の第１２の実施形態による液晶表示装置は、図２に示した基準電圧供給源１４および階調電圧生成部１００に代えて、図２０に示す基準電圧供給源３４Ｒ，３４Ｇ，３４Ｂおよび階調電圧生成部１２００を含む。その他の構成は図１，図２と同様である。

＜階調電圧生成部１２００の内部構成＞
図２０に示した階調電圧生成部１２００は、図１９に示した電圧供給ラインＬ１１０１ａ，１１０１ｂおよびセレクタ１１０２に代えて、電圧供給ラインＬ１２０１Ｒａ，Ｌ１２０１Ｒｂ，Ｌ１２０１Ｇａ，Ｌ１２０１Ｇｂ，Ｌ１２０１Ｂａ，１２０１Ｂｂおよびセレクタ１２０２Ｒ，１２０２Ｇ，１２０２Ｂを含む。その他の構成は図１９と同様である。

電圧供給ラインＬ１２０１Ｒａ，１２０１Ｒｂは、基準電圧供給源３４Ｒからの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを供給するために設けられる。電圧供給ラインＬ１２０１Ｇａ，１２０１Ｇｂは、基準電圧供給源３４Ｇからの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを供給するために設けられる。電圧供給ラインＬ１２０１Ｂａ，１２０１Ｂｂは、基準電圧供給源３４Ｂからの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを供給するために設けられる。

セレクタ１２０２Ｒは、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧供給源３４Ｒからの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを電圧供給ラインＬ１２０１Ｒａ，１２０１Ｒｂに供給する。セレクタ１２０２Ｇは、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧供給源３４Ｇからの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを電圧供給ラインＬ１２０１Ｇａ，１２０１Ｇｂに供給する。セレクタ１２０２Ｂは、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧供給源３４Ｂからの基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌを電圧供給ラインＬ１２０１Ｂａ，１２０１Ｂｂに供給する。

シリアルＤＡＣ１０４ａ，１０４ｄは、端子Ｈが電圧供給ラインＬ１２０１Ｒａに接続されており、端子Ｌが電圧供給ラインＬ１２０１Ｒｂに接続されている。シリアルＤＡＣ１０４ｂ，１０４ｅは、端子Ｈが電圧供給ラインＬ１２０１Ｇａに接続されており、端子Ｌが電圧供給ラインＬ１２０１Ｇｂに接続されている。シリアルＤＡＣ１０４ｃ，１０４ｆは、端子Ｈが電圧供給ラインＬ１２０１Ｂａに接続されており、端子Ｌが電圧供給ラインＬ１２０１Ｂｂに接続されている。

＜動作＞
次に、図２０に示した階調電圧生成部１２００による動作について説明する。なお、セレクタ１２０２Ｒ，１２０２Ｇ，１２０２Ｂは同様の動作を行うので、代表して、セレクタ１２０２Ｒによる動作について説明する。

〔接続切替前〕
まず、セレクタ１２０２Ｒは、基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌのうち基準電圧ＨＶｒｅｆ＿Ｈを電圧供給ラインＬ１２０１Ｒａに供給し、基準電圧ＨＶｒｅｆ＿Ｌを電圧供給ラインＬ１２０１Ｒｂに供給する。よって、シリアルＤＡＣ１０４ａ，１０４ｄによって生成される出力電圧Ｖｏｕｔ（ａ）、Ｖｏｕｔ（ｄ）は、正側の極性を示す。

〔接続切替後〕
次に、制御部２からコントロール信号ＣＯＮＴが入力されると、セレクタ１２０２Ｒは、そのコントロール信号ＣＯＮＴに応じて、基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌのうち基準電圧ＬＶｒｅｆ＿Ｌを電圧供給ラインＬ１２０１Ｒａに供給し、基準電圧ＬＶｒｅｆ＿Ｌを電圧供給ラインＬ１２０１Ｒｂに供給する。よって、シリアルＤＡＣ１０４ａ，１０４ｄによって生成される出力電圧Ｖｏｕｔ（ａ），Ｖｏｕｔ（ｄ）は、負側の極性を示す。

＜効果＞
以上のように、基準電圧供給源３４Ｒ，３４Ｇ，３４Ｂの各々によって基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆの電圧値を個別に設定することによって、ＲＧＢ毎に階調特性を補正することができる。これにより、ＲＧＢ個別のガンマ補正が実現できるので、第１１の実施形態よりも、高画質にすることができる。

（第１３の実施形態）
＜全体構成＞
この発明の第１３の実施形態による液晶表示装置は、図２に示した階調電圧生成部１００に代えて、図２１に示す階調電圧生成部１３００を含む。その他の構成は図１，図２と同様である。

＜階調電圧生成部１３００の内部構成＞
図２１に示した階調電圧生成部１３００は、図２０に示した基準電圧供給部３４Ｒ，３４Ｇ，３４Ｂおよびセレクタ１２０２Ｒ，１２０２Ｇ，１２０２Ｂに代えて、基準電圧供給部４４Ｒ，４４Ｇ，４４Ｂおよびセレクタ１３０２Ｒ，１３０２Ｇ，１３０２Ｂを含む。その他の構成は図２０と同様である。

セレクタ１３０２Ｒは、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧供給源４４Ｒからの基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌを電圧供給ラインＬ１２０１Ｒａ，１２０１Ｒｂに供給する。

セレクタ１３０２Ｇは、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧供給源４４Ｇからの基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌを電圧供給ラインＬ１２０１Ｇａ，１２０１Ｇｂに供給する。

セレクタ１３０２Ｂは、制御部２からのコントロール信号ＣＯＮＴに応じて、基準電圧供給源４４Ｂからの基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌを電圧供給ラインＬ１２０１Ｂａ，１２０１Ｂｂに供給する。

＜動作＞
次に、図２１に示した階調電圧生成部１３００による動作について説明する。なお、セレクタ１３０２Ｒ，１３０２Ｇ，１３０２Ｂは同様の動作を行うので、代表してセレクタ１３０２による動作について説明する。

〔接続切替前〕
まず、セレクタ１３０２Ｒは、基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌのうち基準電圧Ｖｒｅｆ＿Ｈを電圧供給ラインＬ１２０１Ｒａに供給し、基準電圧ＧＮＤを電圧供給ラインＬ１２０１Ｒｂに供給する。よって、シリアルＤＡＣ１０４ａ，１０４ｄによって生成される出力電圧Ｖｏｕｔ（ａ）、Ｖｏｕｔ（ｄ）は、正側の極性を示す。

〔接続切替後〕
次に、制御部２からコントロール信号ＣＯＮＴが入力されると、セレクタ１２０２Ｒは、そのコントロール信号ＣＯＮＴに応じて、基準電圧Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌのうち基準電圧Ｖｒｅｆ＿Ｌを電圧供給ラインＬ１２０１Ｒａに供給し、基準電圧ＬＶｒｅｆ＿Ｌを電圧供給ラインＬ１２０１Ｒｂに供給する。よって、シリアルＤＡＣ１０４ａ，１０４ｄによって生成される出力電圧Ｖｏｕｔ（ａ），Ｖｏｕｔ（ｄ）は、負側の極性を示す。

＜効果＞
以上のように、図２０に示した階調電圧生成部１２００では基準電圧ＨＶｒｅｆ＿Ｈ〜ＬＶｒｅｆ＿Ｌの４つの基準電圧の供給先を切り替える構成であるが、本実施形態による階調電圧生成部４００では基準電圧Ｖｒｅｆ＿Ｈ，Ｖｒｅｆ＿Ｌの２つの基準電圧の供給先を切り替える構成であるので、基準電圧の数が少なくてすむ。

なお、以上のすべての実施の形態の説明において、液晶表示装置における階調電圧生成装置の実施例を説明してきたが、本発明は、液晶表示装置のみへの適用に限定されるものではない。階調電圧を入力して画像を表示するすべての表示装置（例えば、有機ＥＬパネルなど）に本発明の階調電圧生成装置が適用可能であることは言うまでもない。

本発明にかかる階調電圧生成装置は、回路の占有面積を低減することができるので、液晶表示装置，プリンタ等について有用である。

この発明の第１の実施形態による液晶表示装置の全体構成を示すブロック図である。 図１に示したソースドライバの内部構成を示す図である。 図２に示したシリアルＤＡＣの内部構成を示す図である。 図３に示したシリアルＤＡＣによる動作を説明するための図である。 図３に示したシリアルＤＡＣによる動作を説明するための図である。 図１に示した液晶表示装置によって行われるドット反転駆動の一例を示す図である。 この発明の第２の実施形態における階調電圧生成部の構成を示す図である。 この発明の第３の実施形態における階調電圧生成部の構成を示す図である。 この発明の第４の実施形態における階調電圧生成部の構成を示す図である この発明の第５の実施形態における階調電圧生成部の構成を示す図である。 この発明の第６の実施形態におけるシリアルＤＡＣの構成を示す図である。 図１２に示したシリアルＤＡＣによる動作を説明するための図である。 この発明の第７の実施形態におけるシリアルＤＡＣの構成を示す図である。 この発明の第８の実施形態におけるシリアルＤＡＣの構成を示す図である。 この発明の第９の実施形態におけるシリアルＤＡＣの構成を示す図である。 図１５に示したシリアルＤＡＣによる動作を説明するための図である。 表示データと容量Ｃ１，Ｃ２における電圧値との関係を示す表である。 この発明の第１０の実施形態におけるシリアルＤＡＣの構成を示す図である。 この発明の第１１の実施形態における階調電圧生成部の構成を示す図である。 この発明の第１２の実施形態における階調電圧生成部の構成を示す図である。 この発明の第１３の実施形態における階調電圧生成部の構成を示す図である。 Ｒ−ＤＡＣを用いた液晶表示装置の構成を示す図である。 図２２に示したＲ−ＤＡＣの内部構成を示す図である。 図２３に示したＲ−ＤＡＣに入力される表示データとＲ−ＤＡＣから出力される出力電圧との関係を示すグラフである。

符号の説明

１ 液晶パネル
２ 制御部
３ ゲートドライバ
４ ソースドライバ
ＳＴＡＲＴ スタート信号
ＬＤ ロード信号
ＤＡＴＡ，Ｄａｔａ（ａ）〜Ｄａｔａ（ｆ） 表示データ
ＣＯＮＴ コントロール信号
ＳＣＮ（１）〜ＳＣＮ（４） 走査信号
Ｖｌｃｄ（ａ）〜Ｖｌｃｄ（ｆ） 階調電圧
１１ シフトレジスタ
１２ａ〜１２ｆ，１３ａ〜１３ｆ ラッチ
１４，３４Ｒ，３４Ｇ，３４Ｂ，４４Ｒ，４４Ｇ，４４Ｂ 基準電圧供給源
１００，２００，３００，４００，５００，１１００，１２００，１３００ 階調電圧生成部
１０１ａ〜１０１ｆ 入力端子
１０２，１０５ セレクタ
Ｌ１０３ａ〜Ｌ１０３ｄ，Ｌ３０１Ｒａ〜Ｌ３０１Ｒｄ，Ｌ３０１Ｇａ〜Ｌ３０１Ｇｄ，Ｌ３０１Ｂａ〜Ｌ３０１Ｂｄ，Ｌ４０１Ｒａ〜Ｌ４０１Ｒｃ，Ｌ４０１Ｇａ〜Ｌ４０１Ｇｃ，Ｌ４０１Ｂａ〜Ｌ４０１Ｂｃ，Ｌ１１０１ａ，Ｌ１１０１ｂ，Ｌ１２０１Ｒａ，Ｌ１２０１Ｒｂ，Ｌ１２０１Ｇａ，Ｌ１２０１Ｇｂ，Ｌ１２０１Ｂａ，Ｌ１２０１Ｂｂ 電圧供給ライン
１０４ａ〜１０４ｆ，６００ａ，７００ａ，８００ａ，９００ａ，１０００ａ シリアルＤＡＣ
１０６ａ〜１０６ｆ 出力端子
ＨＶｒｅｆ＿Ｈ，ＨＶｒｅｆ＿Ｌ，ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌ，Ｖｒｅｆ＿Ｈ，ＧＮＤ，Ｖｒｅｆ＿Ｌ 基準電圧
Ｖｏｕｔ（ａ）〜Ｖｏｕｔ（ｆ） 出力電圧
ＳＷＣ１０１，ＳＷＣ７０２ スイッチ制御部
ＳＷ１〜ＳＷ６，ＳＷ７１〜ＳＷ７３，ＳＷ９１〜ＳＷ９３，ＳＷａ〜ＳＷｆ スイッチ
Ｃ１，Ｃ２，Ｃ７１，Ｃ９１，Ｃ１０１ 容量
１０２，１０５，２０１，３０２Ｒ，３０２Ｇ，３０２Ｂ，４０２Ｒ，４０２Ｇ，４０２Ｂ，５０１Ｒ，５０１Ｇ，５０１Ｂ，５０２Ｒ，５０２Ｇ，５０２Ｂ，１１０２，１２０２Ｒ，１２０２Ｇ，１２０２Ｂ，１３０２Ｒ，１３０２Ｇ，１３０２Ｂ セレクタ
７０１ 容量回収部
７００１，８０１，９００２，１０００１ オペアンプ
７００２ａ，７００２ｂ 外部接続端子
９０１ 電圧増幅部
９００１ オフセット制御部

Claims (22)

1. 第１の電圧値を有する第１の基準電圧が供給される第１のラインと、
   第２の電圧値を有する第２の基準電圧が供給される第２のラインと、
   複数のシリアルＤＡＣ（Digital Analog converter）とを備え、
   前記複数のシリアルＤＡＣの各々は、階調レベルを示す階調情報が入力され、前記第１および第２のラインに供給された基準電圧を用いて、前記階調情報に応じた電圧値を有する階調電圧を生成し、
   前記複数のシリアルＤＡＣのうち少なくとも１つのシリアルＤＡＣは、
   前記第１のラインに接続された第１の入力端子と、
   前記第２のラインに接続された第２の入力端子と、
   第１のノードと前記第２の入力端子との間に接続された第１の容量と、
   第２のノードと前記第２の入力端子との間に接続された第２の容量と、
   一方の入力端子と第３のノードとが接続され、他方の入力端子に接地電圧が入力される第１のオペアンプと、
   前記第３のノードと前記第１のオペアンプの出力端子との間に接続された第３の容量と、
   前記階調情報に応じて、前記第１の入力端子と前記第１のノードとを接続するかもしくは前記第１のノードと前記第３のノードとを接続する第１のスイッチと、
   前記第１のノードと前記第２のノードとを接続／非接続する第２のスイッチとを含む
   ことを特徴とする階調電圧生成装置。
2. 請求項１において、
   前記階調電圧生成装置は、
   第１のモードと第２のモードとを有し、
   前記第１および第２の基準電圧と第３の電圧値を有する第３の基準電圧とを入力する第１のセレクタをさらに備え、
   前記第１のモードでは、前記第１のセレクタは、前記第１の基準電圧を前記第１のラインに供給し、前記第２の基準電圧を前記第２のラインに供給し、
   前記第２のモードでは、前記第１のセレクタは、前記第３の基準電圧を前記第１のラインに供給し、前記第２の基準電圧を前記第２のラインに供給し、
   前記第１の基準電圧は、前記第２の基準電圧に対して負の極性を示し、
   前記第３の基準電圧は、前記第２の基準電圧に対して正の極性を示す
   ことを特徴とする階調電圧生成装置。
3. 請求項２において、
   前記階調電圧生成装置は、
   電圧が供給される第３、第４，第５，第６のラインと、
   第４の電圧値を有する第４の基準電圧，第５の電圧値を有する第５の基準電圧，および第６の電圧値を有する第６の基準電圧を入力する第２のセレクタと、
   第７の電圧値を有する第７の基準電圧，第８の電圧値を有する第８の基準電圧，および第９の電圧値を有する第９の基準電圧を入力する第３のセレクタとをさらに備え、
   前記複数のシリアルＤＡＣは、第１，第２，第３のシリアルＤＡＣを含み、
   前記第１のシリアルＤＡＣは、第１の階調レベルが示された第１の階調情報を入力し、前記第１および第２のラインに供給された基準電圧を用いて、前記第１の階調情報に応じた電圧値を有する第１の階調電圧を生成し、
   前記第２のシリアルＤＡＣは、第２の階調レベルが示された第２の階調情報を入力し、前記第３および第４のラインに供給された基準電圧を用いて、前記第２の階調情報に応じた電圧値を有する第２の階調電圧を生成し、
   前記第３のシリアルＤＡＣは、第３の階調レベルを示す第３の階調情報を入力し、前記第５および第６のラインに供給された基準電圧を用いて、前記第３の階調情報に応じた電圧値を有する第３の階調電圧を生成し、
   前記第１のモードでは、
   前記第１のセレクタは、前記第１のラインに前記第１の基準電圧を供給し、前記第２のラインに前記第２の基準電圧を供給し、
   前記第２のセレクタは、前記第３のラインに前記第４の基準電圧を供給し、前記第４のラインに前記第５の基準電圧を供給し、
   前記第３のセレクタは、前記第５のラインに前記第７の基準電圧を供給し、前記第６のラインに前記第８の基準電圧を供給し、
   前記第２のモードでは、
   前記第１のセレクタは、前記第１のラインに前記第３の基準電圧を供給し、前記第２のラインに前記第２の基準電圧を供給し、
   前記第２のセレクタは、前記第３のラインに前記第６の基準電圧を供給し、前記第４のラインに前記第５の基準電圧を供給し、
   前記第３のセレクタは、前記第５のラインに前記第９の基準電圧を供給し、前記第６のラインに前記第８の基準電圧を供給し、
   前記第４の基準電圧は、前記第５の基準電圧に対して負の極性を示し、
   前記第６の基準電圧は、前記第５の基準電圧に対して正の極性を示し、
   前記第７の基準電圧は、前記第８の基準電圧に対して負の極性を示し、
   前記第９の基準電圧は、前記第８の基準電圧に対して正の極性を示す
   ことを特徴とする階調電圧生成装置。
4. 請求項１において、
   前記階調電圧生成装置は、
   第１のモードと第２のモードとを有し、
   前記第１および第２の基準電圧と、第３の電圧値を有する第３の基準電圧と、第４の電圧値を有する第４の基準電圧とを入力する第１のセレクタをさらに備え、
   前記第１のモードでは、前記第１のセレクタは、前記第１の基準電圧を前記第１のラインに供給し、前記第２の基準電圧を前記第２のラインに供給し、
   前記第２のモードでは、前記第１のセレクタは、前記第３の基準電圧を前記第１のラインに供給し、前記第４の基準電圧を前記第２のラインに供給し、
   前記第１の基準電圧は、前記第２の基準電圧に対して負の極性を示し、
   前記第３の基準電圧は、前記第４の基準電圧に対して負の極性を示す
   ことを特徴とする階調電圧生成装置。
5. 請求項４において、
   前記階調電圧生成装置は、
   電圧が供給される第３，第４，第５，第６のラインと、
   第５の電圧値を有する第５の基準電圧，第６の電圧値を有する第６の基準電圧，第７の電圧値を有する第７の基準電圧，および第８の電圧値を有する第８の基準電圧を入力する第２のセレクタと、
   第９の電圧値を有する第９の基準電圧，第１０の電圧値を有する第１０の基準電圧，第１１の電圧値を有する第１１の基準電圧，および第１２の電圧値を有する第１２の基準電圧を入力する第３のセレクタとをさらに備え、
   前記複数のシリアルＤＡＣは、第１，第２，第３のシリアルＤＡＣを含み、
   前記第１のシリアルＤＡＣは、第１の階調レベルが示された第１の階調情報を入力し、前記第１および第２のラインに供給された基準電圧を用いて、前記第１の階調情報に応じた電圧値を有する第１の階調電圧を生成し、
   前記第２のシリアルＤＡＣは、第２の階調レベルが示された第２の階調情報を入力し、前記第３および第４のラインに供給された基準電圧を用いて、前記第２の階調情報に応じた電圧値を有する第２の階調電圧を生成し、
   前記第３のシリアルＤＡＣは、第３の階調レベルを示す第３の階調情報を入力し、前記第５および第６のラインに供給された基準電圧を用いて、前記第３の階調情報に応じた電圧値を有する第３の階調電圧を生成し、
   前記第１のモードでは、
   前記第１のセレクタは、前記第１のラインに前記第１の基準電圧を供給し、前記第２のラインに前記第２の基準電圧を供給し、
   前記第２のセレクタは、前記第３のラインに前記第５の基準電圧を供給し、前記第４のラインに前記第６の基準電圧を供給し、
   前記第３のセレクタは、前記第５のラインに前記第９の基準電圧を供給し、前記第６のラインに前記第１０の基準電圧を供給し、
   前記第２のモードでは、
   前記第１のセレクタは、前記第１のラインに前記第３の基準電圧を供給し、前記第２のラインに前記第４の基準電圧を供給し、
   前記第２のセレクタは、前記第３のラインに前記第７の基準電圧を供給し、前記第４のラインに前記第８の基準電圧を供給し、
   前記第３のセレクタは、前記第５のラインに前記第１１の基準電圧を供給し、前記第６のラインに前記第１２の基準電圧を供給し、
   前記第５の基準電圧は、前記第６の基準電圧に対して負の極性を示し、
   前記第７の基準電圧は、前記第８の基準電圧に対して負の極性を示し、
   前記第９の基準電圧は、前記第１０の基準電圧に対して負の極性を示し、
   前記第１１の基準電圧は、前記第１２の基準電圧電圧に対して負の極性を示す
   ことを特徴とする階調電圧生成装置。
6. 請求項１において、
   前記階調電圧生成装置は、
   第３の電圧値を有する第３の基準電圧が供給される第３のラインをさらに備え、
   前記複数のシリアルＤＡＣは、第１および第２のシリアルＤＡＣを含み、
   前記第１のシリアルＤＡＣは、第１の階調レベルを示す第１の階調情報が入力され、前記第１および第２のラインに供給された基準電圧を用いて、前記第１の階調情報に応じた電圧値を有する第１の階調電圧を生成し、
   前記第２のシリアルＤＡＣは、第２の階調レベルを示す第２の階調情報が入力され、前記第２および第３のラインに供給された基準電圧を用いて、前記第２の階調情報に応じた電圧値を有する第２の階調電圧を生成し、
   前記第１の基準電圧は、前記第２の基準電圧に対して負の極性を示し、
   前記第３の基準電圧は、前記第２の基準電圧に対して正の極性を示す
   ことを特徴とする階調電圧生成装置。
7. 請求項６において、
   前記階調電圧生成装置は、
   第１のモードと第２のモードとを有し、
   前記第１，第２，および第３の基準電圧を入力する第１のセレクタをさらに備え、
   前記第１のモードでは、前記第１のセレクタは、前記第１のラインに前記第１の基準電圧を供給し、前記第２のラインに前記第２の基準電圧を供給し、前記第３のラインに前記第３の基準電圧を供給し、
   前記第２のモードでは、前記第１のセレクタは、前記第１のラインに前記第３の基準電圧を供給し、前記第２のラインに前記第２の基準電圧を供給し、前記第３のラインに前記第１の基準電圧を供給する
   ことを特徴とする階調電圧生成装置。
8. 請求項７において、
   前記階調電圧生成装置は、
   電圧が供給される第４，第５，第６，第７，第８，第９のラインと、
   第４の電圧値を有する第４の基準電圧，第５の電圧値を有する第５の基準電圧，および第６の電圧値を有する第６の基準電圧を入力する第２のセレクタと、
   第７の電圧値を有する第７の基準電圧，第８の電圧値を有する第８の基準電圧，および第９の電圧値を有する第９の基準電圧を入力する第３のセレクタとをさらに備え、
   前記複数のシリアルＤＡＣは、第３，第４，第５，および第６のシリアルＤＡＣをさらに含み、
   前記第３のシリアルＤＡＣは、第３の階調レベルを示す第３の階調情報が入力され、前記第５および第６のラインに供給された基準電圧を用いて、前記第３の階調情報に応じた電圧値を有する第３の階調電圧を生成し、
   前記第４のシリアルＤＡＣは、第４の階調レベルを示す第４の階調情報が入力され、前記第４および第５のラインに供給された基準電圧を用いて、前記第４の階調情報に応じた電圧値を有する第４の階調電圧を生成し、
   前記第５のシリアルＤＡＣは、第５の階調レベルを示す第５の階調情報が入力され、前記第７および第８のラインに供給された基準電圧を用いて、前記第５の階調情報に応じた電圧値を有する第５の階調電圧を生成し、
   前記第６のシリアルＤＡＣは、第６の階調レベルを示す第６の階調情報が入力され、前記第８および第９のラインに供給された基準電圧を用いて、前記第６の階調情報に応じた電圧値を有する第６の階調電圧を生成し、
   前記第１のモードでは、
   前記第１のセレクタは、前記第１のラインに前記第１の基準電圧を供給し、前記第２のラインに前記第２の基準電圧を供給し、前記第３のラインに前記第３の基準電圧を供給し、
   前記第２のセレクタは、前記第４のラインに前記第４の基準電圧を供給し、前記第５のラインに前記第５の基準電圧を供給し、前記第６のラインに前記第６の基準電圧を供給し、
   前記第３のセレクタは、前記第７のラインに前記第７の基準電圧を供給し、前記第８のラインに前記第８の基準電圧を供給し、前記第９のラインに前記第９の基準電圧を供給し、
   前記第２のモードでは、
   前記第１のセレクタは、前記第１のラインに前記第３の基準電圧を供給し、前記第２のラインに前記第２の基準電圧を供給し、前記第３のラインに前記第１の基準電圧を供給し、
   前記第２のセレクタは、前記第４のラインに前記第６の基準電圧を供給し、前記第５のラインに前記第５の基準電圧を供給し、前記第６のラインに前記第４の基準電圧を供給し、
   前記第３のセレクタは、前記第７のラインに前記第９の基準電圧を供給し、前記第８のラインに前記第８の基準電圧を供給し、前記第９のラインに前記第７の基準電圧を供給し、
   前記第４の基準電圧は、前記第５の基準電圧に対して負の極性を示し、
   前記第６の基準電圧は、前記第５の基準電圧に対して正の極性を示し、
   前記第７の基準電圧は、前記第８の基準電圧に対して負の極性を示し、
   前記第９の基準電圧は、前記第８の基準電圧に対して正の極性を示す
   ことを特徴とする階調電圧生成装置。
9. 請求項６において、
   前記階調電圧生成装置は、
   第１のモードと第２のモードとを有し、
   前記第１および第２の階調電圧を入力する第１のセレクタをさらに備え、
   前記第１のモードでは、前記第１のセレクタは、前記第１の階調電圧を第１のノードへ出力し、前記第２の階調電圧を第２のノードへ出力し、
   前記第２のモードでは、前記第１のセレクタは、前記第１の階調電圧を前記第２のノードに出力し、前記第２の階調電圧を前記第１のノードへ出力する
   ことを特徴とする階調電圧生成装置。
10. 請求項９において、
    前記階調電圧生成装置は、
    電圧が供給される第４，第５，第６，第７，第８，第９のラインをさらに備え、
    前記複数のシリアルＤＡＣは、第３，第４，第５，および第６のシリアルＤＡＣをさらに含み、
    前記第３のシリアルＤＡＣは、第３の階調レベルを示す第３の階調情報が入力され、前記第５および第６のラインに供給された基準電圧を用いて、前記第３の階調情報に応じた電圧値を有する第３の階調電圧を生成し、
    前記第４のシリアルＤＡＣは、第４の階調レベルを示す第４の階調情報が入力され、前記第４および第５のラインに供給された基準電圧を用いて、前記第４の階調情報に応じた電圧値を有する第４の階調電圧を生成し、
    前記第５のシリアルＤＡＣは、第５の階調レベルを示す第５の階調情報が入力され、前記第７および第８のラインに供給された基準電圧を用いて、前記第５の階調情報に応じた電圧値を有する第５の階調電圧を生成し、
    前記第６のシリアルＤＡＣは、第６の階調レベルを示す第６の階調情報が入力され、前記第８および第９のラインに供給された基準電圧を用いて、前記第６の階調情報に応じた電圧値を有する第６の階調電圧を生成し、
    前記階調電圧生成装置は、
    前記第３および第４の階調電圧を入力する第２のセレクタと、
    前記第５および第６の階調電圧を入力する第３のセレクタとをさらに備え、
    前記第１のモードでは、
    前記第１のセレクタは、前記第１の階調電圧を前記第１のノードへ出力し、前記第２の階調電圧を前記第２のノードへ出力し、
    前記第２のセレクタは、前記第３の階調電圧を第３のノードへ出力し、前記第４の階調電圧を第４のノードへ出力し、
    前記第３のセレクタは、前記第５の階調電圧を第５のノードへ出力し、前記第６の階調電圧を第６のノードへ出力し、
    前記第２のモードでは、
    前記第１のセレクタは、前記第１の階調電圧を前記第２のノードへ出力し、前記第２の階調電圧を前記第１のノードへ出力し、
    前記第２のセレクタは、前記第３の階調電圧を前記第４のノードへ出力し、前記第４の階調電圧を前記第３のノードへ出力し、
    前記第３のセレクタは、前記第５の階調電圧を前記第６のノードへ出力し、前記第６の階調電圧を前記第５のノードへ出力し、
    前記第４の基準電圧は、前記第５の基準電圧に対して負の極性を示し、
    前記第６の基準電圧は、前記第５の基準電圧に対して正の極性を示し、
    前記第７の基準電圧は、前記第８の基準電圧に対して負の極性を示し、
    前記第９の基準電圧は、前記第８の基準電圧に対して正の極性を示す
    ことを特徴とする階調電圧生成装置。
11. 請求項１において、
    前記階調電圧生成装置は、
    第３の電圧値を有する第３の基準電圧が供給される第３のラインと、
    第４の電圧値を有する第４の基準電圧が供給される第４のラインとをさらに備え、
    前記複数のシリアルＤＡＣは、第１および第２のシリアルＤＡＣを含み、
    前記第１のシリアルＤＡＣは、第１の階調レベルを示す第１の階調情報が入力され、前記第１および第２のラインに供給された基準電圧を用いて、前記第１の階調情報に応じた電圧値を有する第１の階調電圧を生成し、
    前記第２のシリアルＤＡＣは、第２の階調レベルを示す第２の階調情報が入力され、前記第３および第４のラインに供給された基準電圧を用いて、前記第２の階調情報に応じた電圧値を有する第２の階調電圧を生成し、
    前記第１の基準電圧は、前記第２の基準電圧に対して負の極性を示し、
    前記第３の基準電圧は、前記第４の基準電圧に対して負の極性を示す
    ことを特徴とする階調電圧生成装置。
12. 請求項１１において、
    前記階調電圧生成装置は、
    第１のモードと第２のモードとを有し、
    前記第１，第２，第３，および第４の基準電圧を入力する第１のセレクタをさらに備え、
    前記第１のモードでは、前記第１のセレクタは、前記第１のラインに前記第１の基準電圧を供給し、前記第２のラインに前記第２の基準電圧を供給し、前記第３のラインに前記第３の基準電圧を供給し、前記第４のラインに前記第４の基準電圧を供給し、
    前記第２のモードでは、前記第１のセレクタは、前記第１のラインに前記第３の基準電圧を供給し、前記第２のラインに前記第４の基準電圧を供給し、前記第３のラインに前記第１の基準電圧を供給し、前記第４のラインに前記第２の基準電圧を供給する
    ことを特徴とする階調電圧生成装置。
13. 請求項１２において、
    前記階調電圧生成装置は、
    電圧が供給される第５，第６，第７，第８，第９，第１０，第１１，および第１２のラインと、
    第５の電圧値を有する第５の基準電圧，第６の電圧値を有する第６の基準電圧，第７の電圧値を有する第７の基準電圧，および第８の電圧値を有する第８の基準電圧を入力する第２のセレクタと、
    第９の電圧値を有する第９の基準電圧，第１０の電圧値を有する第１０の基準電圧，第１１の電圧値を有する第１１の基準電圧，および第１２の電圧値を有する第１２の基準電圧を入力する第３のセレクタとをさらに備え、
    前記複数のシリアルＤＡＣは、第３，第４，第５，および第６のシリアルＤＡＣをさらに含み、
    前記第３のシリアルＤＡＣは、第３の階調レベルを示す第３の階調情報が入力され、前記第７および第８のラインに供給された基準電圧を用いて、前記第３の階調情報に応じた電圧値を有する第３の階調電圧を生成し、
    前記第４のシリアルＤＡＣは、第４の階調レベルを示す第４の階調情報が入力され、前記第５および第６のラインに供給された基準電圧を用いて、前記第４の階調情報に応じた電圧値を有する第４の階調電圧を生成し、
    前記第５のシリアルＤＡＣは、第５の階調レベルを示す第５の階調情報が入力され、前記第９および第１０のラインに供給された基準電圧を用いて、前記第５の階調情報に応じた電圧値を有する第５の階調電圧を生成し、
    前記第６のシリアルＤＡＣは、第６の階調レベルを示す第６の階調情報が入力され、前記第１１および第１２のラインに供給された基準電圧を用いて、前記第６の階調情報に応じた電圧値を有する第６の階調電圧を生成し、
    前記第１のモードでは、
    前記第１のセレクタは、前記第１のラインに前記第１の基準電圧を供給し、前記第２のラインに前記第２の基準電圧を供給し、前記第３のラインに前記第３の基準電圧を供給し、前記第４のラインに前記第４の基準電圧を供給し、
    前記第２のセレクタは、前記第５のラインに前記第５の基準電圧を供給し、前記第６のラインに前記第６の基準電圧を供給し、前記第７のラインに前記第７の基準電圧を供給し、前記第８のラインに前記第８の基準電圧を供給し、
    前記第３のセレクタは、前記第９のラインに前記第９の基準電圧を供給し、前記第１０のラインに前記第１０の基準電圧を供給し、前記第１１のラインに前記第１１の基準電圧を供給し、前記第１２のラインに前記第１２の基準電圧を供給し、
    前記第２のモードでは、
    前記第１のセレクタは、前記第１のラインに前記第３の基準電圧を供給し、前記第２のラインに前記第４の基準電圧を供給し、前記第３のラインに前記第１の基準電圧を供給し、前記第４のラインに前記第２の基準電圧を供給し、
    前記第２のセレクタは、前記第５のラインに前記第７の基準電圧を供給し、前記第６のラインに前記第８の基準電圧を供給し、前記第７のラインに前記第５の基準電圧を供給し、前記第８のラインに前記第６の基準電圧を供給し、
    前記第３のセレクタは、前記第９のラインに前記第１１の基準電圧を供給し、前記第１０のラインに前記第１２の基準電圧を供給し、前記第１１のラインに前記第９の基準電圧を供給し、前記第１２のラインに前記第１０の基準電圧を供給し、
    前記第５の基準電圧は、前記第６の基準電圧に対して負の極性を示し、
    前記第７の基準電圧は、前記第８の基準電圧に対して負の極性を示し、
    前記第９の基準電圧は、前記第１０の基準電圧に対して負の極性を示し、
    前記第１１の基準電圧は、前記第１２の基準電圧に対して負の極性を示す
    ことを特徴とする階調電圧生成装置。
14. 請求項１１において、
    前記階調電圧生成装置は、
    第１のモードと第２のモードとを有し、
    前記第１および第２の階調電圧を入力する第１のセレクタをさらに備え、
    前記第１のモードでは、前記第１のセレクタは、前記第１の階調電圧を第１のノードへ出力し、前記第２の階調電圧を第２のノードへ出力し、
    前記第２のモードでは、前記第１のセレクタは、前記第１の階調電圧を前記第２のノードへ出力し、前記第２の階調電圧を前記第１のノードへ出力する
    ことを特徴とする階調電圧生成装置。
15. 請求項１４において、
    前記階調電圧生成装置は、
    基準電圧が供給される第５，第６，第７，第８，第９，第１０，第１１，および第１２のラインをさらに備え、
    前記複数のシリアルＤＡＣは、第３，第４，第５，および第６のシリアルＤＡＣをさらに含み、
    前記第３のシリアルＤＡＣは、第３の階調レベルを示す第３の階調情報が入力され、前記第７および第８のラインに供給された基準電圧を用いて、前記第３の階調情報に応じた電圧値を有する第３の階調電圧を生成し、
    前記第４のシリアルＤＡＣは、第４の階調レベルを示す第４の階調情報が入力され、前記第５および第６のラインに供給された基準電圧を用いて、前記第４の階調情報に応じた電圧値を有する第４の階調電圧を生成し、
    前記第５のシリアルＤＡＣは、第５の階調レベルを示す第５の階調情報が入力され、前記第９および第１０のラインに供給された基準電圧を用いて、前記第５の階調情報に応じた電圧値を有する第５の階調電圧を生成し、
    前記第６のシリアルＤＡＣは、第６の階調レベルを示す第６の階調情報が入力され、前記第１１および第１２のラインに供給された基準電圧を用いて、前記第６の階調情報に応じた電圧値を有する第６の階調電圧を生成し、
    前記階調電圧生成装置は、
    前記第３および第４の階調電圧を入力する第２のセレクタと、
    前記第５および第６の階調電圧を入力する第３のセレクタとをさらに備え、
    前記第１のモードでは、
    前記第１のセレクタは、前記第１の階調電圧を前記第１のノードへ出力し、前記第２の階調電圧を前記第２のノードへ出力し、
    前記第２のセレクタは、前記第３の階調電圧を第３のノードへ出力し、前記第４の階調電圧を第４のノードへ出力し、
    前記第３のセレクタは、前記第５の階調電圧を第５のノードへ出力し、前記第６の階調電圧を第６のノードへ出力し、
    前記第２のモードでは、
    前記第１のセレクタは、前記第１の階調電圧を前記第２のノードへ出力し、前記第２の階調電圧を前記第１のノードへ出力し、
    前記第２のセレクタは、前記第３の階調電圧を前記第４のノードへ出力し、前記第４の階調電圧を前記第３のノードへ出力し、
    前記第３のセレクタは、前記第５の階調電圧を前記第６のノードへ出力し、前記第６の階調電圧を前記第５のノードへ出力し、
    前記第５の基準電圧は、前記第６の基準電圧に対して負の極性を示し、
    前記第７の基準電圧は、前記第８の基準電圧に対して負の極性を示し、
    前記第９の基準電圧は、前記第１０の基準電圧に対して負の極性を示し、
    前記第１１の基準電圧は、前記第１２の基準電圧に対して負の極性を示す
    ことを特徴とする階調電圧生成装置。
16. 請求項１において、
    前記少なくとも１つのシリアルＤＡＣは、前記第２のノードと前記第２の入力端子とを接続／非接続する第３のスイッチをさらに含む
    ことを特徴とする階調電圧生成装置。
17. 請求項１において、
    前記少なくとも１つのシリアルＤＡＣは、
    前記第３のノードと前記第３の容量との間に接続された第３のスイッチと、
    前記第３の容量と前記第１のオペアンプの出力端子との間に接続された第４のスイッチと、
    前記第３の容量を外部に接続する電荷放出部とをさらに含む
    ことを特徴とする階調電圧生成装置。
18. 請求項１において、
    前記少なくとも１つのシリアルＤＡＣは、
    一方の入力端子と前記第２のノードとが接続され他方の入力端子と出力端子とが接続された第２のオペアンプをさらに含む
    ことを特徴とする階調電圧生成装置。
19. 請求項１において、
    前記少なくとも１つのシリアルＤＡＣは、
    第４の容量と、
    一方の入力端子と前記第２のノードとが第４のノードを介して接続され他方の入力端子と前記第２の入力端子とが第５のノードを介して接続された第２のオペアンプと、
    第１の処理と第２の処理とを行う接続切替部とをさらに含み、
    前記接続切替部は、
    第１の処理では、前記第４の容量の一方と前記第５のノードとを接続し、当該第４の容量の他方と前記第４のノードおよび前記第２のオペアンプの出力端子とを接続し、
    前記第２の処理では、前記第４の容量の一方と前記第４のノードとを接続し、当該第４の容量の他方と前記第２のオペアンプの出力端子とを接続する
    ことを特徴とする階調電圧生成装置。
20. 請求項１において、
    前記少なくとも１つのシリアルＤＡＣは、
    前記第２の容量が示す容量値よりも小さい容量値を示す第４の容量と、
    一方の入力端子と前記第２のノードとが接続され他方の入力端子と出力端子とが前記第４の容量を介して接続された第２のオペアンプをさらに含む
    ことを特徴とする階調電圧生成装置。
21. 請求項１〜２０のいずれか１つに記載した階調電圧生成装置と、
    前記階調電圧生成装置によって生成された前記階調電圧を出力する出力端子とを備える、
    ことを特徴とする液晶駆動装置。
22. 請求項２１に記載した液晶駆動装置と、
    前記液晶駆動装置から出力された階調電圧を入力する液晶パネルとを備える、
    ことを特徴とする液晶表示装置。

Images