ITMI20010731A1 - Dispositivo semiconduttore e metodo per la produzione dello stesso - Google Patents

Dispositivo semiconduttore e metodo per la produzione dello stesso Download PDF

Info

Publication number
ITMI20010731A1
ITMI20010731A1 IT2001MI000731A ITMI20010731A ITMI20010731A1 IT MI20010731 A1 ITMI20010731 A1 IT MI20010731A1 IT 2001MI000731 A IT2001MI000731 A IT 2001MI000731A IT MI20010731 A ITMI20010731 A IT MI20010731A IT MI20010731 A1 ITMI20010731 A1 IT MI20010731A1
Authority
IT
Italy
Prior art keywords
region
conductive type
drain
source
type
Prior art date
Application number
IT2001MI000731A
Other languages
English (en)
Inventor
Shigeki Takahashi
Hiroaki Himi
Satoshi Shiraki
Masatoshi Kato
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of ITMI20010731A0 publication Critical patent/ITMI20010731A0/it
Publication of ITMI20010731A1 publication Critical patent/ITMI20010731A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Inorganic Insulating Materials (AREA)

Description

Descrizione dell'invenzione avente per titolo:
"DISPOSITIVO SEMICONDUTTORE E METODO PER LA PRODUZIONE DELLO STESSO"
DESCRIZIONE
CONOSCENZE DI BASE DELL'INVENZIONE
1. Campo dell'invenzione:
La presente invenzione è relativa ad un MOSFET laterale (LDMOS) in cui una regione di sorgente e una regione di pozzo sono schierate in una direzione laterale di un substrato semiconduttore.
2. Tecniche correlate:
Un elemento di potenza ha una struttura in cui da varie decine di migliaia a varie centinaia di migliaia di piccoli LDMOS sono collegati in parallelo in generale e questi LDMOS vengono fatti funzionare nello stesso tempo per ottenere un'emissione.
Tuttavia, si incontrava un problema dato dal fatto che quando una corrente elevata come una ESD (scarica elettrostatica - electrostatic discharge) fluisce attraverso il LDMOS in modo istantaneo, l'elemento viene distrutto oppure fili collegati con l'elemento fondono perchè la grande corrente non fluisce in modo uniforme attraverso tutti i LDMOS, ma la grande corrente si concentra su alcuni dei LDMOS.
Di conseguenza, vi era la richiesta di migliorare la capacità nei confronti di un colpo di corrente di ESD. Un'alta capacità per un colpo di corrente di ESD, di circa 10 kV/mm , era richiesta in particolare nel campo delle applicazioni veicolari. Anche se nel passato è stato adottato un metodo consistente nell'aggiungere dispositivi esterni, come un condensatore, all'estemo del chip del circuito integrato (IC) al fine di migliorare la capacità nei confronti di un colpo di corrente di ESD, tale metodo aumenta inevitabilmente il costo.
SOMMARIO DELL'INVENZIONE
Alla luce del problema descritto qui sopra, un obiettivo della presente invenzione è quello di mettere a disposizione un dispositivo semiconduttore la cui capacità nei confronti di un colpo di corrente di ESD possa venire migliorata.
Al fine di realizzare l'obiettivo citato qui sopra, gli inventori hanno studiato i seguenti punti.
Una mancanza di uniformità della corrente nel momento di un colpo di corrente di ESD si verifica a causa di variazioni di resistenza dell'elettrodo su un chip, per esempio. Questa mancanza di uniformità della corrente si verifica a causa di una sezione di unione di fili, cioè di un cambiamento del flusso di corrente basato su una resistenza dei fili. In concreto, una corrente che passa attraverso un LDMOS in prossimità della sezione di unione dei fili fluisce bene per il fatto che la resistenza del filo è piccola. Mentre una corrente che passa attraverso un LDMOS lontano dalla sezione di unione dei fili non fluisce bene perchè la resistenza del filo è grande in confronto con il LDMOS in prossimità della sezione di unione dei fili. Un circuito in cui un circuito 50a che genera un colpo di corrente di ESD, mostrato in FIG. 13, è collegato con un chip LDMOS 50b in cui sono disposte tre celle di LDMOS 51 a, 51b e 51c, cioè un circuito in cui le tre celle del LDMOS da 5 la a 5 le sono collegate con un circuito generatore di alta tensione e con resistori 52 e 53 che corrispondono alla resistenza di fili in funzione della distanza da una sezione di unione dei fili, sono disposti tra i terminali di pozzo dei rispettivi LDMOS da 5 la a 5 le.
Quando un interruttore 54 viene commutato su acceso (ON), viene fornita energia da una sorgente di energia ad alta tensione 55 e un condensatore 56 viene caricato nel circuito generatore del colpo di corrente 50a. Poi, quando un interruttore 57 viene commutato su acceso dopo avere spento l'interruttore 54, un colpo di corrente di ESD fluisce attraverso le tre celle dei LDMOS da 5 la a 5 le, rispettivamente. Dato che vi è un carico L 58 incluso aH'intemo del circuito, una grande corrente provocata dal colpo di corrente di ESD fluisce attraverso le tre celle dei LDMOS da 51a a 51c in questa fase.
Poi, quando gli inventori hanno condotto un'analisi di simulazione con tale circuito, correnti di pozzo Idi, ID2, Id3 dei rispettivi MOSFET da 51a a 51c e tensioni di pozzo Vdl, Vd2 e Vd3 dei rispettivi MOSFET da 51a a 51c sono risultate rappresentate come è mostrato in FIG. 14.
Come è evidente da questo diagramma, anche se la corrente di pozzo Idi che fluisce attraverso il LDMOS 5 la direttamente collegato con la linea di fornitura di elettricità aumenta in modo brusco dall'inizio di una concentrazione di corrente, le correnti di pozzo Id2 e Id3 che fluiscono attraverso i LDMOS 5 lb e 5 le collegati con la linea di fornitura di elettricità attraverso i resistori 52 e 53 si riducono.
Questo si verifica perchè la caratteristica di corrente in funzione della tensione del LDMOS ha una resistenza negativa. Per la precisione, la corrente che fluisce attraverso il LDMOS 5 la entra in valori di una regione di resistenza negativa in modo tale che si verifica una retroazione positiva e la tensione di pozzo si abbassa quando la concentrazione di corrente incomincia come è indicato per mezzo della freccia verso l'alto in FIG. 15, mentre correnti che fluiscono attraverso ciascuno dei LDMOS 5 Ib e 5 le non pervengono in valori che si trovano sulla regione di resistenza negativa, provocando in questo modo la caduta delle correnti che fluiscono attraverso i LDMOS 5 lb e 5 le, con una caduta di ciascuna tensione di pozzo come è indicato per mezzo di una freccia verso il basso in FIG. 15.
La resistenza negativa si verifica quando la tensione tra la sorgente e il pozzo si riduce anche se la corrente di pozzo sta ancora aumentando. Questa caduta di tensione si verifica a causa del fatto che la larghezza dello strato di esaurimento in corrispondenza di una giunzione PN non varia anche se la corrente di pozzo è ancora in fase di aumento.
Per la precisione, anche se la tensione tra la sorgente e il pozzo corrisponde ad un valore integrale di intensità del campo elettrico tra la sorgente e il pozzo, la tensione tra la sorgente e il pozzo si riduce perchè l'intensità del campo cade quando la corrente di pozzo diventa una corrente grande. Come risultato, si verifica la resistenza negativa.
Gli inventori hanno ottenuto i risultati mostrati nelle figure 16A e 16B simulando variazioni di una distribuzione di intensità del campo in due diverse condizioni, per la precisione la corrente di pozzo è 20A e la corrente di pozzo è 200A. L'intensità del campo in corrispondenza della parte A- A' nelle FIGG. 16A e 16B è mostrata in FIG. 17. Si può anche vedere dai risultati che la caduta di tensione tra la sorgente e il pozzo, che corrisponde al valore integrale (area) dell'intensità del campo tra la sorgente e il pozzo, si riduce quando la corrente di pozzo aumenta, provocando in questo modo la resistenza negativa.
Come è stato descritto più su, il LDMOS ha la resistenza negativa mostrata in FIG. 7. Quando la resistenza del LDMOS 5 la si trova all'interno della regione di resistenza negativa, una corrente che fluisce attraverso il LDMOS 5 la aumenta con una riduzione della tensione applicata tra una sorgente e un pozzo del LDMOS 5 la. Tuttavia, la resistenza tra una regione di sorgente e una regione di pozzo in ciascuno dei LDMOS 5 lb e 5 le è al di fuori della regione di resistenza negativa, in modo tale che la corrente applicata a ciascuno dei LDMOS 51b e 51c si riduce.
Di conseguenza, il colpo di corrente di ESD si concentra sul LDMOS 5 la, distruggendo in questo modo l'elemento del LDMOS 5 la o fondendo un filo collegato con il LDMOS 5 la.
Dopo tutto, è possibile evitare la concentrazione locale del colpo di corrente di ESD e migliorare la capacità nei confronti di un colpo di corrente di ESD mediante il fatto di migliorare la resistenza negativa descritta più su. Gli inventori hanno effettuato studi riguardo al miglioramento della resistenza negativa.
La resistenza negativa si verifica mentre la corrente di pozzo sta ancora aumentando, anche se la larghezza dello strato di esaurimento in corrispondenza di una giunzione PN non varia come è stato descritto più su. Di conseguenza, gli inventori hanno considerato che la resistenza negativa possa venire migliorata mediante una modifica di una struttura mediante cui la larghezza dello strato di esaurimento formato in corrispondenza della giunzione PN può venire acquisita, cioè mediante una modifica di una struttura in cui lo strato di esaurimento difficilmente si estende in prossimità della regione di pozzo.
Poi, come risultato di prove ed errori, gli inventori hanno concepito un LDMOS mostrato in FIG. 18 come struttura che soddisfa le condizioni di cui sopra.
Il LDMOS ha una struttura in cui una regione di pozzo è circondata da una regione 6 di tipo n. Una concentrazione di impurità nella regione 6 di tipo n viene impostata in modo tale che la concentrazione di impurità aumenti in modo graduale da uno strato semiconduttore 1 alla regione di pozzo 5. In altre parole, quanto più vicini si è alla regione di pozzo 5 spostandosi verso la regione di pozzo 5, tanto più densa diventa la concentrazione delle impurezze di tipo n nella regione 6 di tipo n.
Gli inventori hanno condotto un'analisi di simulazione per simulare in qual modo la resistenza negativa si modifichi quando si varia la concentrazione di impurezze nella regione 6 di tipo n, o più in concreto una concentrazione di impurezze in una parte di superficie della regione 6 di tipo n (a cui si farà qui d'ora in avanti riferimento come concentrazione superficiale).
La figura 19 mostra un risultato. Si può notare che l'analisi citata qui sopra è stata condotta mediante la simulazione in una condizione di diffusione tale per cui la concentrazione superficiale nella regione 6 di tipo n si modifica aH'intemo di una zona tratteggiata in FIG. 20. Detto in modo più specifico, l'analisi è stata condotta modificando la concentrazione superficiale nella regione 6 di tipo n entro un campo da una concentrazione superficiale che è uguale al caso che si ha quando non è prevista alcuna regione 6 di tipo n ad una concentrazione in superficie di circa 2 x 10 cm<' >in una condizione di diffusione tale per cui si ottiene che la concentrazione ad una profondità di 2 pm dalla superficie del substrato è 1/10 della concentrazione in superficie come è mostrato in FIG. 20.
Si può vedere da questo risultato che esistono due punti di inflessione 1 e 2 nella caratteristica di corrente in funzione della tensione. Si considera che uno dei fattori per questi due punti di inflessione 1 e 2 possa essere il fatto che un transistor parassita formato dalla regione di sorgente 8, dalla regione di base 7 e da una regione di deriva (substrato 1 di tipo n) si innesca oppure che una regione di elevato campo elettrico raggiunge la regione di pozzo 5.
Poi, al fine di analizzare il fattore dei due punti di inflessione 1 e 2, la regione di sorgente 8 del LDMOS mostrata in FIG. 18 è stata eliminata in modo tale da avere una struttura di diodo e la resistenza negativa di questa struttura di diodo è poi stata controllata. Il risultato è mostrato in FIG. 22.
Come è evidente da questo risultato, vi è solo il punto di inflessione 2 nella struttura di diodo. Si può vedere da questo risultato che il punto di inflessione 1 tra i due punti di inflessione 1 e 2 era provocato dal transistor parassita.
Poi, si può anche vedere che il punto di inflessione 2 si sposta verso valori alti della corrente Id con un aumento della concentrazione di superficie nella regione 6 di tipo n. Si può anche vedere dalla figura 22 che il punto di inflessione 2 si verifica in occasione di una conduzione dielettrica della giunzione PN in un momento in cui si sopprime l'espansione dello strato di esaurimento a causa di una concentrazione alta della regione di pozzo dopo il raggiungimento della regione di pozzo, per cui il campo elettrico diventa forte.
Per questo motivo, è possibile sistemare le cose in modo tale che il valore della corrente a partire da cui la resistenza tra la regione di sorgente e la regione di pozzo del LDMOS si modifica, ed entra in una regione di resistenza negativa, aumenti. In altre parole, la resistenza tra la regione di sorgente e il pozzo del LDMOS con difficoltà entra nella regione di resistenza negativa nelle carateristiche di corrente in funzione della tensione per un aumento della concentrazione superficiale.
Di conseguenza, è possibile evitare che la resistenza tra la regione di pozzo e la regione di sorgente di uno o più di uno dei LDMOS si trovi nella regione di resistenza negativa in un basso livello della corrente che fluisce attraverso il LDMOS ed evitare che fluisca localmente una grande corrente, migliorando in questo modo la capacità nei confronti di un colpo di corrente di ESD.
Nello stesso tempo, si considera che il punto di inflessione 2 che rimane si possa verificare a causa del fato che una regione di elevato campo elettrico si estende e raggiunge la regione di pozzo 5. Poi, gli inventori hanno simulato la distribuzione di intensità del campo eletrico per controllare in qual modo la regione di elevato campo elettrico si estenda se si regola la concentrazione superficiale nella regione 6 di tipo n su un valore prestabilito (qui 5 x 10 cm<' >) e si modifica il valore di una corrente di pozzo. Come risultato, è stato otenuto il risultato mostrato in FIG. 23b. Si può notare che un asse orizzontale della distribuzione dell'intensità di campo in FIG. 23b corrisponde ad una direzione laterale della struttura di diodo mostrata in FIG. 23c.
Come è evidente da questo diagramma, la regione di elevato campo elettrico si estende verso la regione di pozzo con un aumento della corrente di pozzo. Di conseguenza, è possibile evitare che la resistenza tra la regione di pozzo e la regione di sorgente di uno o più dei LDMOS entri nella regione di resistenza negativa anche quando si verifica il colpo di corrente di ESD mediante il fato di sistemare le cose in modo tale che la regione di elevato campo elettrico raggiunga la regione di pozzo quando la corrente di pozzo diventa uguale a o maggiore di quella che si ha al momento del colpo di corrente di ESD (200 A per esempio).
Come è stato descritto più su, è possibile aumentare il valore della corrente quando la resistenza tra la regione di pozzo e la regione di sorgente del LDMOS si trova nella regione di resistenza negativa mediante il fatto di aumentare la concentrazione superficiale della regione di tipo n.
«
Per di più, è possibile evitare che la resistenza tra la regione di pozzo e la regione di sorgente del LDMOS entri nella regione di resistenza negativa in modo maggiore mediante il fatto di fissare la concentrazione superficiale della regione di tipo n in modo tale che la regione di elevato campo elettrico raggiunga la regione di pozzo quando la corrente di pozzo diventa uguale a o maggiore di quella che si ha al momento del colpo di corrente di ESD.
E' anche possibile spostare il punto di inflessione 1, che può anche essere provocato dal transistor parassita ed evitare che la resistenza tra la regione di pozzo e la regione di sorgente del LDMOS si trovi nella regione di resistenza negativa mediante il fatto di costruire il LDMOS in modo che abbia la struttura in cui il transistor parassita con difficoltà si innesca.
In conformità con la presente invenzione, una regione di un primo tipo di conduzione è disposta tra una regione di pozzo e una regione di base su una parte di strato superficiale di uno strato di semiconduttore. La regione di primo tipo conduttivo è costruita in modo tale che la sua concentrazione sia più alta di quella dello strato di semiconduttore e questa concentrazione aumenta in modo graduale dallo strato di semiconduttore verso la regione di pozzo.
Come è stato citato più su, un valore di corrente in corrispondenza del quale la resistenza tra la regione di sorgente e la regione di pozzo di un LDMOS entra nella regione di resistenza negativa può venire aumentato e la capacità nei confronti di un colpo di corrente di ESD può venire migliorata mediante il fatto di disporre la regione di primo tipo conduttivo tra la regione di pozzo e la regione di base.
In conformità con un altro aspetto della presente invenzione, una regione di un secondo tipo conduttivo è disposta in modo tale da essere in contatto con ima parte inferiore della regione di sorgente, la regione di secondo tipo conduttivo ha una concentrazione più alta di quella della regione di base.
Mediante il fatto di prevedere la regione di secondo tipo conduttivo, il transistor parassita difficilmente si innesca. In questo modo, è possibile evitare che la resistenza tra la regione di pozzo e la regione di sorgente del LDMOS pervenga nella regione di resistenza negativa e migliorare la capacità nei confronti di un colpo di corrente di ESD.
In questo caso, è preferibile disporre la regione di secondo tipo conduttivo lontana dalla regione di canale.
E' preferibile formare la regione di primo tipo conduttivo prima di formare la regione di pozzo su una parte di strato di superficie di uno strato di semiconduttore.
E' preferibile formare la regione del primo tipo conduttivo mediante impianto di ioni di impurezze del primo tipo conduttivo ad un dosaggio di 1 x IO<14 >cm -2 o meno. Con un tale dosaggio, è possibile portare la concentrazione della regione del primo tipo conduttivo ad un grado tale che una caratteristica di persistenza diventi positiva in modo affidabile.
E' preferibile fissare il dosaggio del'impurezza di primo tipo conduttivo su un valore di 2 x 10 cm<' >o più. Con un tale dosaggio, è possibile portare la concentrazione della regione di primo tipo conduttivo ad un grado tale che uno strato di esaurimento che si estende all'interno della regione di primo tipo conduttivo non raggiunga la regione di pozzo.
E' preferibile fissare la profondità della regione di primo tipo conduttivo su un valore da 2 a 4 pm. E' possibile evitare che un'interfaccia costituita da un film di ossido (film di ossidazione locale di silicio - LOCOS (LOCal Oxidation of Silicon) diventi instabile a causa di un'aspirazione (assorbimento) dell'impurezza del film di ossido mediante il fatto di stabilire la profondità della regione di primo tipo conduttivo su un valore di 2 pm o più come descritto più su. E' anche possibile evitare che la resistenza di accensione aumenti a causa di un aumento del salto tra la sorgente e il pozzo mediante il fatto di stabilire la regione di primo tipo conduttivo su 4 pm o meno.
E' preferibile eseguire lo stadio per la formazione della regione di contatto mediante impianto ionico ad alta accelerazione. In questo modo, si forma una regione di contatto in una posizione più profonda rispetto alla porzione di superficie dello strato di semiconduttore. Di conseguenza, la concentrazione in una parte di canale può venire abbassata anche se una concentrazione della regione di contatto viene aumentata.
BREVE DESCRIZIONE DEI DISEGNI
Altri obiettivi, aspetti peculiari e vantaggi della presente invenzione risulteranno più evidenti dalla descrizione dettagliata che segue fornita con riferimento alla nota che accompagna i disegni. Nei disegni:
la figura 1 mostra una vista in sezione di un LDMOS in una prima forma di realizzazione.
La figura 2 è un grafico che mostra il profilo di concentrazione nella parte A-A' inFIG. 1.
La figura 3 è un diagramma che mostra le caratteristiche di corrente contro tensione quando il LDMOS mostrato in FIG. 1 cede.
La figura 4 è un diagramma di simulazione per la regione di pozzo e la tensione di pozzo del LDMOS mostrato in FIG. 1.
Le figure da 5A a 5C sono viste schematiche in sezione del LDMOS mostrato in FIG. 1 che illustrano stadi di produzione di una prima forma di realizzazione.
Le figure da 6A a 6C sono viste schematiche in sezione del LDMOS mostrato in FIG. 1 che illustrano stadi di produzione di una prima forma di realizzazione.
Le figure da 7A a 7C sono viste schematiche in sezione del LDMOS mostrato in FIG. 1 che illustrano stadi di produzione di una prima forma di realizzazione.
Le figure da 8A a 8C sono viste schematiche in sezione del LDMOS mostrato in FIG. 1 che illustrano stadi di produzione di una prima forma di realizzazione.
La figura 9 è una vista schematica in sezione di un LDMOS in un'altra forma di realizzazione.
La figura 10 è una vista schematica in sezione di un LDMOS in un'altra forma di realizzazione.
La figura 11 è una vista schematica in sezione di un LDMOS in un'altra forma di realizzazione.
La figura 12 è una vista in sezione di un transistor MOS che è formato insieme con il LDMOS di un'altra forma di realizzazione.
La figura 13 è uno schema di circuito per la generazione di un colpo di corrente di ESD.
La figura 14 è un diagramma di simulazione per una corrente di pozzo e una tensione di pozzo mediante l'uso del circuito mostrato in FIG. 13.
La figura 15 è un grafico che spiega la resistenza negativa del LDMOS. Le figure 16A e 16B sono grafici che mostrano distribuzioni dell'intensità del campo elettrico quando i valori di corrente sono diversi.
La figura 17 è un grafico che mostra l'intensità di campo nella parte A- A' nelle figure 16A e 16B.
La figura 18 è una vista in sezione di un LDMOS.
La figura 19 è un diagramma che mostra una relazione esistente tra una variazione di concentrazione e la resistenza negativa del LDMOS.
La figura 20 è un profilo di concentrazione del LDMOS mostrato in figura 18.
La figura 21 è una vista schematica in sezione di un dispositivo che presenta una struttura di diodo in cui una regione di sorgente è eliminata dal LDMOS mostrato in FIG. 18.
La figura 22 è un diagramma che mostra la resistenza negativa della struttura di diodo mostrata in FIG. 21.
La figura 23A è un grafico che spiega la resistenza negativa del dispositivo mostrato in FIG. 21.
La figura 23B è un grafico che mostra l'intensità di campo nel dispositivo mostrato in FIG. 21; e
la figura 23 C è una vista schematica in sezione che spiega una zona di asse delle Y in FIG. 23B.
DESCRIZIONE DELLA FORMA PREFERENZIALE DI ESECUZIONE (Prima forma di realizzazione)
La figura 1 mostra la struttura in sezione di un LDMOS a cui si applica una forma di realizzazione della presente invenzione. La struttura del LDMOS di questa forma di realizzazione verrà spiegata qui sotto sulla base di figura 1.
Il LDMOS è formato su un substrato SOI in cui un substrato 1 di tipo n (strato di semiconduttore) è incollato ad un substrato 2 di tipo p, con un film isolante 3 costituito da un film di ossido di silicio interposto tra di essi.
La concentrazione di impurezze del substrato 1 di tipo n è compresa tra circa 1 x IO<15 >e 1 x IO<16 >cm<'3>. Un film isolante 4 è formato su una superficie del substrato 1 di tipo n. Una regione di pozzo 5 di tipo n<+ >la cui concentrazione è alta è formata sullo strato di superficie del substrato 1 di tipo n in modo tale da essere in contatto con il film isolante 4. Poi una regione 6 di tipo n viene formata in modo tale da circondare la regione di pozzo 5 di tipo n<+>. La regione 6 di tipo n è formata in modo tale da estendersi al di sotto del film isolante 4. La concentrazione di impurezze della regione 6 di tipo n viene regolata in modo tale che la concentrazione aumenti in modo graduale dal substrato 1 alla regione di pozzo 5 di tipo n<+>.
Una regione di base 7 di tipo p è a sua volta formata sullo strato di superficie del substrato 1 di tipo n. La regione di base 7 di tipo p arriva fino in prossimità di un orlo del film isolante 4. Si può notare che la profondità della regione di base 7 di tipo p è in parte profonda. Questa regione di maggior profondità agisce da strato di base profondo.
Una regione di sorgente 8 di tipo n<+ >è formata su una parte di strato di superficie della regione di base 7 di tipo p in modo tale da avere una separazione dal film isolante 4. Vi è anche una regione di contatto 9 di tipo p<+ >formata sulla parte di strato di superficie della regione di base 7 di tipo p in modo tale da essere in contato con la regione di sorgente 8 di tipo n<+>. La regione di contato 9 di tipo p<+ >è disposta su un lato opposto rispeto alla regione di pozzo 5 di tipo n<+ >con interposizione della regione di sorgente 8 di tipo n<+ >tra di esse, e si estende al di soto di una parte di strato inferiore della regione di sorgente 8 di tipo n<+>.
Un film di isolamento di porta 10 è disposto sulla superficie della regione di base 7 di tipo p interposta tra la regione di sorgente 8 di tipo n<+ >e la regione di pozzo 5 di tipo n<+>. Un elettrodo di porta 11 è disposto sul film di isolamento di porta 10.
Un funzionamento del MOS viene condoto mediante il fato di sistemare una porzione di superficie della regione di base 7 di tipo p<+ >posizionata al di soto deH'elettrodo di porta 11 come regione di canale e mediante il fato di sistemare il substrato 1 di tipo n come regione di deriva di tipo n.
Un film isolante interstrati 12 è disposto in modo tale da coprire l'elettrodo di porta 11. Un elettrodo di sorgente 13 e un elettrodo di pozzo 14 sono disegnati sul film isolante interstrati 12. L'eletrodo di sorgente 13 è collegato con la regione di sorgente 8 di tipo n<+ >e con la regione di contato 9 di tipo p<+>. L'eletrodo di pozzo 14 è collegato con la regione di pozzo 5 di tipo n<+ >attraverso un foro di contato ricavato nel film isolante interstrati 12.
Si fa notare che, anche se ciò non è mostrato, una superficie del substrato di SOI è coperta per mezzo di un film di protezione o simili in modo tale da coprire l'eletrodo di sorgente 13 e l'elettrodo di pozzo 14.
Una relazione della concentrazione dei rispetivi componenti del LDMOS verrà spiegata mostrando il profilo di concentrazione in corrispondenza di una parte A- A' in FIG. 1.
Come mostrato in FIG. 2, la concentrazione delle impurità di tipo n è molto alta nella regione di sorgente 8 di tipo n<+ >e nella regione di pozzo 5 di tipo n<+>. Al contrario, anche se la concentrazione nella regione 6 di tipo n non è così alta come nella regione di sorgente 8 di tipo n<+ >e nella regione di pozzo 5 di tipo n<+>, la concentrazione è più alta di quella del substrato 1 di tipo n. Questa concentrazione è disposta in modo tale che la concentrazione aumenti in modo graduale dal substrato 1 di tipo n alla regione di pozzo 5 di tipo n<+>. In concreto, la regione 6 di tipo n ha un gradiente di concentrazione in modo tale che una concentrazione di superficie in corrispondenza di una parte della regione 6 di tipo n che è in contatto con la regione di sorgente 8 di tipo n<+ >sia di circa da per esempio.
Ovvero, il LDMOS di questa forma di realizzazione è costruito in modo tale che la regione 6 di tipo n la cui concentrazione è più alta di quella del substrato 1 di tipo n sia formata in modo tale da circondare la regione di pozzo 5 di tipo n<+ >e in questo modo una regione di elevato campo elettrico che si estende attraverso la regione 6 di tipo n raggiunga la regione di pozzo 5 di tipo n<+ >quando la corrente di pozzo diventa uguale a o maggiore di quella che si ha al momento del colpo di corrente di ESD.
In questo modo, si impedisce che la regione di elevato campo elettrico si estenda anche se è probabile che una grande corrente di pozzo fluisca mediante il fatto di formare la regione 6 di tipo n la cui concentrazione è più alta di quella del substrato 1 di tipo n in modo tale che essa circondi la regione di pozzo 5 di tipo n<+>. Per la precisione, la regione di elevato campo elettrico raggiunge con difficoltà la regione di pozzo 5 di tipo n<+>. Come risultato, diventa possibile mantenere alta la tensione applicata tra la regione di sorgente 8 e la regione di pozzo 5 in corrispondenza di un valore integrale dell'intensità del campo elettrico tra la regione di sorgente 8 e la regione di pozzo 5.
Di conseguenza, diventa possibile evitare una riduzione della tensione tra la regione di sorgente 8 e la regione di pozzo 5 causata da una condizione consistente nel fatto che un'estensione di una regione di elevato campo elettrico causata quando si verifica un colpo di corrente di ESD arrivi fino alla regione di pozzo 5 di tipo n<+>. Per questo motivo, un valore di corrente quando la resistenza tra la regione di sorgente 8 e la regione di pozzo 5 del LDMOS è all'interno di una regione di resistenza negativa può essere grande. In questo modo diventa possibile migliorare uno dei due punti di inflessione mostrati in FIG. 19 ed evitare che la resistenza tra la regione di sorgente 8 e la regione di pozzo 5 del LDMOS vada ad essere all'interno della regione di resistenza negativa anche nel momento di un colpo di corrente di ESD.
Per di più, è possibile aumentare il valore di corrente quando la resistenza tra la regione di sorgente 8 e la regione di pozzo 5 del LDMOS entra nella regione di resistenza negativa senza aumentare la concentrazione della regione 6 di tipo n in misura eccessiva mediante il fatto di controllare la concentrazione di impurezze della regione 6 di tipo n così che la regione di elevato campo elettrico raggiunga la regione di pozzo 5 di tipo n<+ >quando la corrente di pozzo aumenta fino ad essere uguale a o maggiore di un valore che si ha quando si verifica il colpo di corrente di ESD.
Nello stesso tempo, il LDMOS di questa forma di realizzazione viene costruito in modo tale che la regione di contatto 9 di tipo p<+ >si estenda al di sotto della regione di sorgente 8 di tipo n<+>. Detto in modo più specifico, la regione di contatto 9 di tipo p<+ >è formata in modo tale da estendersi al di sotto della regione di sorgente 8 di tipo n<+ >e da non raggiungere la regione di canale. Questo vuol dire che la regione di contato 9 di tipo p<+ >è formata in modo tale da estendersi al di soto della regione di sorgente 8 di tipo n<+ >in una misura tale che la regione di contato 9 di tipo p<+ >non influisca sulla formazione della regione di canale.
La regione di tipo p<+ >di alta concentrazione è disposta tra la regione di sorgente 8 di tipo n<+ >e la regione di base 7 di tipo p e un transistor parassita PNP formato dalla regione di sorgente 8 di tipo n<+>, dalla regione di base 7 di tipo p e dal substrato 1 di tipo n (regione di deriva di tipo n) si innesca con difficoltà mediante una costruzione come quella descritta qui sopra.
In questo modo, diventa possibile migliorare il punto di inflessione causato dal transistor parassita ed evitare che il LDMOS si trovi in uno stato di regione di resistenza negativa ulteriormente mediante la costruzione del LDMOS in modo tale che il transistor parassita non si inneschi.
Una carateristica di corrente in funzione della tensione (Vd-Id) del LDMOS costruito come descrito qui sopra al momento del cedimento è mostrata in FIG. 3. Si otiene una carateristica in cui una tensione Vd non si riduce anche se la corrente di pozzo Id sta ancora aumentando in un ambito quando si suppone che il valore massimo della corrente di pozzo Id che si può verificare al momento del colpo di corrente di ESD sia di 200 A o meno. Ovvero, l'inventore ha otenuto la carateristica che il valore di corrente che perviene nella regione di resistenza negativa è di 200 A o più.
Poi, quando l'inventore ha simulato ed analizzato un LDMOS costruito come descrito qui sopra mediante il fato di collegare tre celle di LDMOS come è mostrato in FIG. 13. Le correnti di pozzo Idi, Id2 e Id3 dei rispetivi LDMOS da 51a a 51c e le tensioni di pozzo Vdl, Vd2 e Vd3 dei rispetivi LDMOS da 5 la a 5 le otenuti sono quelle rappresentate in FIG. 4.
Come è evidente da questo grafico, la corrente di pozzo Idi che fluisce attraverso il LDMOS 54a collegato direttamente con una linea di fornitura di elettricità è quasi uguale ai valori delle correnti di pozzo Id2 e Id3 che fluiscono attraverso i LDMOS 54b e 54c collegati con la linea di fornitura di elettricità attraverso i resistori 55 e 56. Per la precisione, non si è verificato che aumentasse in modo brusco solo la corrente di pozzo Idi. Ciascuna delle tensioni di pozzo Vdl, Vd2 e Vd3 inoltre non cade anche se le correnti di pozzo da Idi a Id3 aumentano.
In questo modo, la capacità nei confronti del colpo di corrente di ESD del LDMOS può venire migliorata mediante il fatto di costruirlo come è descritto qui sopra.
Si fa notare che anche se il LDMOS della presente forma di realizzazione è diverso dai LDMOS convenzionali per il fatto che sono formate la regione 6 di tipo n e la regione di contatto 9 di tipo p<+>. Queste regioni possono venire formate mediante impianto ionico del'impurezza nella superficie del substrato 1 di tipo n oppure mediante diffusione in fase solida. Anche se la regione 6 di tipo n e la regione di contatto 9 di tipo p<+ >possono venire formate con qualsiasi programma temporale, è preferibile formare la regione 6 di tipo n prima della regione di pozzo 5 di tipo n<+>, della regione di sorgente 8 di tipo n<+ >e della regione di contatto 9 di tipo p<+ >per il fatto che essa prende un lungo tempo necessario per la diffusione termica.
Le figure da 5 a 8 mostrano stadi di una produzione esemplificativa dell'LDMOS illustrato nella presente forma di realizzazione, e verrà spiegato il metodo per la fabbricazione del LDMOS. Si fa notare che verranno illustrate qui trincee ed altro collegato con le trincee che isolano il LDMOS dalle altre regioni dell'elemento.
[Stadio presentato in FIG. 5a]
Il substrato SOI che ha il film isolante 3, come un film di ossido, ed un epistrato di tipo n<' >(o il substrato di tipo n) 1 sul substrato 2 di tipo p viene preparato per primo. Lo epistrato 1 di tipo n<' >ha una concentrazione di impurezze di tipo n pari a 1 x 10 cm<' >ed uno spessore di circa 10 μm. Il film di ossido 3 ha uno spessore di circa 2 μm.
[Stadio presentato in FIG. 5b]
Una trincea 20 che raggiunge il film isolante 3 viene formata per fotoincisione dello epistrato 1 di tipo n Poi la superficie del substrato 1 di tipo n inclusa la parete interna della trincea 20 viene ossidata per via termica in modo tale da coprire la parete interna con un film di ossido termico 21. Una regione di separazione degli elementi viene formata mediante la deposizione di un film di polisilicio 22 in modo tale da seppellire l interno della trincea 20.
[Stadio presentato in FIG. 5c]
L'impurezza di tipo p, per esempio il boro, viene impiantata per via ionica in modo selettivo in corrispondenza di una regione di periferia esterna del LDMOS, e poi un'impurezza di tipo n, per esempio fosforo, viene impiantata per via ionica in modo selettivo sulla parte di strato superficiale dello epistrato di tipo n 1 ad un dosaggio compreso circa tra 2 x IO<13 >e 1 x IO<14 >cm<'2>. In questo modo, vengono formati uno strato 23 impiantato con impurità di tipo p ed uno strato 24 impiantato con impurità di tipo n.
Dato che il dosaggio dell'impurità di tipo n è di 1 x IO<14 >cm<'2 >o meno, è possibile fare sì che caratteristiche di persistenza diventino positive in modo costante ed evitare che uno strato di esaurimento che si estende attraverso la regione 6 di tipo n mostrata in figura 1 raggiunga la regione di pozzo 5 di tipo n<+ >per il fatto che l'impurezza è di 2 x IO<13 >cm<'2 >o più.
Si fa notare che rimpianto ionico di impurità di tipo p nello stadio mostrato in FIG. 5c può venire applicato alla formazione di una regione di pozzo P in un CMOS di un IC complesso quando lo IC complesso viene formano nel substrato di SOI insieme con il LDMOS.
[Stadio presentato in FIG. 6a]
Viene condotto un trattamento termico per provocare la diffusione termica sia delle impurità di tipo p che delle impurità di tipo n impiantate nello stadio mostrato in FIG. 5c. In questo modo, le impurità contenute nei rispettivi strati in cui è stata impiantata impurità 23 e 24 vengono fatte diffondere, formando in questo modo una regione di pozzo p 25 e una regione di tipo n 26. A questo punto, l'interfaccia del film di ossido LOCOS diventa instabile a causa di un'aspirazione di impurità verso il film di ossido LDMOS 4 formato nello stadio successivo allo stadio di impianto ionico mostrato in figura 6a (si veda la FIG. 6b) quando la profondità di diffusione dell'impurità di tipo n è scarsa, mentre è possibile fornire un grande intervallo tra sorgente e pozzo, cosa che aumenta la resistenza di accensione, perchè si stima un'espansione della diffusione in una direzione laterale quando la profondità è notevole. Di conseguenza, è preferibile stabilire la profondità di diffusione circa tra 2 e 4 μm. Si fa notare che la larghezza della regione 6 di tipo n è controllata in modo che corrisponda alla capacità richiesta per la pressione perchè la capacità nei confronti della pressione viene controllata dalla larghezza della regione 6 di tipo n.
[Stadio presentato in FIG. 6b]
Dopo la formazione in sequenza del film di ossido e del film di nitruro, regioni predeterminate del film di nitruro tra la regione di pozzo 5 di tipo n<+ >e la regione di base 7 di tipo p e la regione di pozzo di tipo p 25 formate in stadi successivi (si vedano le FIGG. 7c e 8a) vengono rimosse. Poi si conduce un'ossidazione termica. Dopo di ciò, il film di ossido e il film di nitruro vengono rimossi. Per questo motivo, si forma il film di ossido LOCOS 4 tra la regione di pozzo 5 di tipo n<+ >e la regione di base 7 di tipo p per mezzo del noto metodo LOCOS. Il calore nella formazione del film di ossido LOCOS può venire usato in una diffusione deH'impurità di tipo n mediante la formazione del film di ossido LOCOS dopo aver formato la regione 6 di tipo n.
[Stadio presentato in FIG. 6c]
Il film di isolamento di porta 10 viene formato tra i film di ossido del LDMOS 4 mediante ossidazione termica e simili.
[Stadio presentato in FIG. 7a]
Un elettrodo di porta 1 1 viene formato mediante formazione di un disegno sul film di polisilicio dopo aver depositato il film di polisilicio sul film di isolamento di porta 10 e sul film di ossido LOCOS 4.
[Stadio presentato in FIG. 7b]
Del boro viene impiantato per via ionica come impurità di tipo p usando l'elettrodo di porta come maschera. Poi, la regione di base 7 di tipo p viene formata per diffusione termica del boro impiantato. A questo punto, è preferibile fissare la profondità di diffusione su circa 2 μm , la temperatura di diffusione su 1000°C o più e il tempo di diffusione su 2 ore o più.
[Stadio presentato in FIG. 7c]
Del boro, per esempio, viene impiantato per via ionica in una regione per la formazione della sorgente come impurità di tipo p mediante l'uso del'elettrodo di porta come maschera. Poi, la regione di contatto 9 di tipo p<+ >viene formata mediante diffusione termica del boro impiantato. Il dosaggio del boro in questa fase è maggiore di 2 x 10<15 >cm<-2 >e più basso di 5 x 10<15 >cm<-2>. La profondità di diffusione è maggiore di 0,3 pm e minore di 1 μm. La concentrazione in superficie della regione di contatto 9 di tipo p è di circa 1 x 10 cm<' >o, di preferenza, è di 1 x 10 cm<' >o più. Si fa anche in modo che l'impurità di tipo p impiantata non arrivi fino al di sotto dell'elettrodo di porta 11 dopo la diffusione termica mediante il fatto di regolare la sua temperatura di diffusione in modo che sia più bassa della temperatura di diffusione usata nella formazione della regione di base 7 di tipo p o di regolare il suo tempo di diffusione in modo che sia più breve del tempo di diffusione usato nella formazione della regione di base 7 di tipo p e mediante la scelta di una larghezza della maschera della parte impiantata per via ionica. Si fa notare che si impedisce che la regione di contatto 9 di tipo p<+ >diffonda in modo eccessivo mediante il calore nella formazione della regione di base 7 di tipo p per il fatto che questo stadio per la formazione della regione di contatto 9 di tipo p<+ >viene condotto dopo aver formato la regione di base 7 di tipo p.
[Stadio presentato in FIG. 8a]
Una regione 9a di tipo p<+ >di alta concentrazione viene formata in una parte di strato di superficie della regione di contatto 9 di tipo p<+ >mediante impianto ionico di boro come impurità di tipo p. La regione di sorgente 8 di tipo n<+ >e la regione di pozzo 5 di tipo n<+ >vengono formate mediante impianto ionico di arsenico come impurità di tipo n in una parte della regione di contatto 9 di tipo p<+ >che circonda la regione 9a di tipo p<+ >e nella regione 6 di tipo n. A questo punto, la regione di pozzo 5 di tipo n<+ >viene fatta diffondere sotto il film isolante 4 con un autoallineamento mediante uso del film isolante 4 come maschera.
[Stadio presentato in FIG. 8b]
Fori di contatto vengono collegati con la regione di pozzo 5 di tipo n<+>, con la regione di contatto 9 di tipo p<+ >e la regione di sorgente 8 di tipo n<+ >viene formata mediante la rimozione selettiva del film di isolamento interstrato 12 dopo aver formato il film di isolamento interstrato 12 composto da un film di BPSG ed altri su tutta la superficie superiore del substrato, incluso l'elettrodo di porta 11.
[Stadio presentato in FIG. 8c]
L'elettrodo sorgente 13 collegato dal punto di vista elettrico con la regione di contatto 9 di tipo p<+ >e la regione di sorgente 8 di tipo n<+ >attraverso il foro di contatto viene formato e l'elettrodo di pozzo 14 collegato dal punto di vista elettrico con la regione di pozzo 5 di tipo n<+ >viene formato mediante strutturazione di un film di Al dopo aver depositato un film di Al sul film di isolamento interstrati 12.
In questo modo viene fabbricato il LDMOS la cui capacità nei confronti di un colpo di corrente di ESD è migliorata, come è mostrato in FIG. 1. Si fa notare che anche se lo strato di base profondo mostrato in FIG. 1 è omesso nelle figure da 5 a 8, lo strato di base profondo può venire formato nello stadio mostrato in FIG.
5c mediante il fatto di dividere la larghezza e il campo di impianto ionico in due stadi.
Si fa notare che anche se il profilo di concentrazione della regione 6 di tipo n è di circa da nella forma di realizzazione descritta qui sopra, questa è solo un'illustrazione e il valore di corrente che perviene nella regione di resistenza negativa può venire innalzato nei limiti in cui la regione 6 di tipo n sia costruita in modo tale che almeno la sua concentrazione sia più alta di quella del substrato 1 di tipo n e aumenti in modo graduale dal substrato 1 di tipo n alla regione di pozzo 5 di tipo n<+>.
Per di più, anche se la regione di contatto 9 di tipo p<+ >si estende al di sotto della regione di sorgente 8 di tipo n<+ >nella forma di realizzazione descritta qui sopra, si può ottenere lo stesso effetto che si ottiene con la forma di realizzazione di cui sopra mediante la formazione di una regione di tipo p<+ >a fianco della regione di contatto 9 di tipo p<+ >e mediante il fatto di disporla in modo tale che essa sia in contatto con la parte inferiore della regione di sorgente 8 di tipo n<+>.
Anche se ad una forma di realizzazione per la presente invenzione è applicato il substrato SOI in cui il film di ossido e lo epistrato di tipo n sono formati sul substrato di tipo p, si può formare uno strato di tipo n<+ >sepolto 30 su una porzione di interfaccia del substrato 1 di tipo n con il film di ossido come è mostrato in figura 9. Uno strato di deriva di tipo n 31 la cui concentrazione è più alta di quella dello epistrato 1 di tipo n può pure venire formato su una parte superiore dello epistrato di tipo n 1 come è mostrato in FIG. 10.
E' anche possibile eseguire un impianto ionico ad alta accelerazione quando la regione di contatto 9 di tipo p<+ >viene formata come è mostrato in FIG. 7c e portare una gamma centrale in una parte a circa 1 μm dalla superficie dello strato epitassiale di tipo n 1 come è mostrato in FIG. 11. In questo modo, la concentrazione della parte di canale può venire abbassata anche se la concentrazione della regione di contatto 9 di tipo p<+ >viene aumentata. Si fa notare che è preferibile eseguire rimpianto ionico da una direzione verticale nella formazione della regione di contatto 9 di tipo p<+>.
Per di più, il LDMOS illustrato nelle forme di realizzazione descritte qui sopra può venire formato insieme con un transistor MOS a canale P come è mostrato in FIG. 12, in cui una regione di sorgente 41 di tipo p<+ >e una regione di pozzo 42 di tipo p<+ >sono formate su una parte di strato di superficie di uno strato 31 di tipo n che è formato in una porzione superiore dello strato epitassiale 1 di tipo n, un elettrodo di porta 44 viene formato su una regione di canale tra la regione di sorgente 41 di tipo p<+ >e la regione di pozzo 42 di tipo p<+ >attraverso un film di ossido di porta 43 e un elettrodo sorgente 46 e un elettrodo di pozzo 47 vengono formati attraverso un film isolante interstrati 45. In questo caso, è possibile condividere lo stadio per la formazione della regione 6 di tipo n disposta nel LDMOS e lo stadio per la formazione della regione 48 di tipo n disposto tra celle adiacenti, cioè tra una sorgente di un transistor MOS a canale P ed un pozzo dell'altro transistor MOS a canale P adiacente al primo transistor MOS a canale P, in concreto. Questo consente di semplificare gli stadi di produzione.
Si fa notare che anche se è stato spiegato qui sopra il LDMOS di tipo a canale n, la presente invenzione può venire applicata mediante un LDMOS di tipo a canale p in cui il tipo di conduzione è invertito.

Claims (22)

  1. RIVENDICAZIONI 1. Un dispositivo semiconduttore comprendente: un substrato avente uno strato di semiconduttore di un primo tipo conduttivo (1); una regione di base di un secondo tipo conduttivo (7) formata sul detto strato semiconduttore; una regione di sorgente (8) di primo tipo conduttivo formata sulla detta regione di base; una regione di pozzo (5) di primo tipo conduttivo disposta in modo tale da essere separata dalla detta regione di base sul detto strato semiconduttore; un film di isolamento di porta (10) formato su una regione di canale della detta regione di base posizionato tra la detta regione di sorgente e la detta regione di pozzo; un elettrodo di porta (11) formato sul detto film di isolamento di porta; un elettrodo sorgente (13) collegato con la detta regione di sorgente; un elettrodo di pozzo (14) collegato con la detta regione di pozzo; una regione di un primo tipo conduttivo (6) disposta sul detto strato semiconduttore in modo tale da essere disposta tra la detta regione di pozzo e la detta regione di base; e in cui la detta regione di primo tipo conduttivo ha una concentrazione di impurità più alta rispetto a quella del detto strato semiconduttore, in cui la concentrazione di impurità aumenta in modo graduale dallo strato semiconduttore alla detta regione di pozzo.
  2. 2. Un dispositivo semiconduttore comprendente: un substrato avente uno strato di semiconduttore di un primo tipo conduttivo (1); una regione di base di un secondo tipo conduttivo (7) formata sul detto strato semiconduttore; una regione di sorgente (8) di primo tipo conduttivo formata sulla detta regione di base; una regione di pozzo (5) di primo tipo conduttivo disposta in modo tale da essere separata dalla detta regione di base sul detto strato semiconduttore; un film di isolamento di porta (10) formato su una regione di canale della detta regione di base posizionato tra la detta regione di sorgente e la detta regione di pozzo; un elettrodo di porta (11) formato sul detto film di isolamento di porta; un elettrodo sorgente (13) collegato con la detta regione di sorgente; un elettrodo di pozzo (14) collegato con la detta regione di pozzo; e una regione di un primo tipo conduttivo (6) disposta sul detto strato semiconduttore in modo da circondare la detta regione di pozzo; in cui la detta regione di primo tipo conduttivo ha una concentrazione di impurità rispetto a quella del detto strato semiconduttore, in cui la concentrazione di impurità aumenta in modo graduale dallo strato semiconduttore alla detta regione di pozzo.
  3. 3. Il dispositivo semiconduttore secondo la rivendicazione 1 o 2 nel quale una concentrazione predeterminata di una parte della detta regione di primo tipo conduttivo in prossimità della detta regione di pozzo è compresa circa tra e .
  4. 4. Il dispositivo semiconduttore secondo una qualunque delle rivendicazioni da 1 a 3 nel quale una regione la cui concentrazione è più bassa di quella della detta regione di primo tipo conduttivo è disposta tra la detta regione di primo tipo conduttivo e la detta regione di base.
  5. 5. Il dispositivo semiconduttore secondo la rivendicazione 4 nel quale la concentrazione di impurezze nella regione la cui concentrazione è più bassa di quella della detta regione di primo tipo conduttivo è compresa circa tra e
  6. 6. Il dispositivo semiconduttore secondo una qualunque delle rivendicazioni da 1 a 5 nel quale è per di più compresa: una regione di secondo tipo conduttivo (9) in contatto con la parte inferiore della detta regione di sorgente ed avente una concentrazione più alta di quella della detta regione di base.
  7. 7. Il dispositivo semiconduttore secondo la rivendicazione 6 nel quale la detta regione di secondo tipo conduttivo è disposta lontana dalla detta regione di canale.
  8. 8. Il dispositivo semiconduttore secondo una qualunque delle rivendicazioni da 1 a 5 nel quale è inoltre compresa: una regione di contatto (9) di secondo tipo conduttivo disposta in posizione adiacente alla detta regione di sorgente, la detta regione di contatto di secondo tipo conduttivo disposta su uno strato di superficie della detta regione di base; in cui la detta regione di contatto di secondo tipo conduttivo e la detta regione di sorgente sono collegate con il detto elettrodo sorgente; in cui la detta regione di contatto di secondo tipo conduttivo ha una concentrazione più alta di quella della detta regione di base e si estende al di sotto della detta regione di sorgente.
  9. 9. Il dispositivo semiconduttore secondo la rivendicazione 8 nel quale la detta regione di contatto è collegata con il detto elettrodo sorgente su un lato opposto dello strato semiconduttore rispetto alla detta regione di pozzo, in cui la detta regione di sorgente è posizionata tra la regione di contatto e la regione di pozzo.
  10. 10. Un dispositivo semiconduttore comprendente: un substrato avente uno strato di semiconduttore di un primo tipo conduttivo (1); una regione di base di un secondo tipo conduttivo (7) formata sul detto strato semiconduttore; una regione di sorgente (8) di primo tipo conduttivo formata sulla detta regione di base; una regione di pozzo (5) di primo tipo conduttivo disposta in modo tale da essere separata dalla detta regione di base sul detto strato semiconduttore; un film di isolamento di porta (10) formato su una regione di canale della detta regione di base posizionato tra la detta regione di sorgente e la detta regione di pozzo; un elettrodo di porta (11) formato sul detto film di isolamento di porta; un elettrodo sorgente (13) collegato con la detta regione di sorgente; un elettrodo di pozzo (14) collegato con la detta regione di pozzo; e una regione di secondo tipo conduttivo (9) avente una concentrazione più alta di quella della detta regione di base e in contatto con una parte inferiore della regione di sorgente.
  11. 11. Un dispositivo semiconduttore comprendente: un substrato avente uno strato di semiconduttore di un primo tipo conduttivo (1) una regione di base di un secondo tipo conduttivo (7) formata sul detto strato semiconduttore; una regione di sorgente (8) di primo tipo conduttivo formata sulla detta regione di base; una regione di pozzo (5) di primo tipo conduttivo disposta in modo tale da essere separata dalla detta regione di base sul detto strato semiconduttore; un film di isolamento di porta (10) formato su una regione di canale della detta regione di base posizionato tra la detta regione di sorgente e la detta regione di pozzo; un elettrodo di porta (11) formato sul detto film di isolamento di porta; un elettrodo sorgente (13) collegato con la detta regione di sorgente; e un elettrodo di pozzo (14) collegato con la detta regione di pozzo; una regione di contatto (9) di secondo tipo conduttivo che ha una concentrazione più alta di quella della detta regione di base e disposta in posizione adiacente alla detta regione di sorgente, la detta regione di contatto di secondo tipo conduttivo collegata con il detto elettrodo sorgente insieme con la detta regione di sorgente; in cui la detta regione di secondo tipo conduttivo è in contatto con una parte inferiore della regione di sorgente.
  12. 12. Un metodo per la fabbricazione di un dispositivo semiconduttore comprendente le operazioni di: formare una regione di un primo tipo conduttivo (6) su una parte di strato di superficie di uno strato semiconduttore (1); formare un film di ossido (4) su una parte della detta regione di primo tipo conduttivo e su una parte del detto strato semiconduttore che contiene la detta regione di primo tipo conduttivo; formare un film di isolamento di porta (10) sul detto strato semiconduttore; formare un elettrodo di porta (11) sul detto film di isolamento di porta; formare una regione di base (7) di un secondo tipo conduttivo su una parte di strato di superficie del detto strato semiconduttore mediante l'uso del detto elettrodo di porta come maschera; formare una regione di contatto di secondo tipo conduttivo (9) la cui concentrazione è più alta di quella della detta regione di base aH'intemo della detta regione di base; formare una regione di sorgente (8) di primo tipo conduttivo aH'intemo della detta regione di base e formare una regione di pozzo (5) di primo tipo conduttivo la cui concentrazione è più alta di quella della detta regione di primo tipo conduttivo aH'intemo della detta regione di primo tipo conduttivo; formare un film di isolamento interstrato (12) sul detto substrato che copre l'elettrodo di porta; formare un elettrodo sorgente (13) collegato dal punto di vista elettrico con la detta regione di sorgente e con la detta regione di contatto; e formare un elettrodo di pozzo (14) collegato dal punto di vista elettrico con la detta regione di pozzo.
  13. 13. Il metodo per la fabbricazione del dispositivo semiconduttore secondo la rivendicazione 12 nel quale lo stadio per la formazione della detta regione di primo tipo conduttivo viene condotto mediante impianto ionico fino ad un livello di impurità di primo tipo conduttivo in cui il dosaggio del detto livello di impurità di primo tipo conduttivo viene regolato su 1 x IO<14 >cm<'2 >o meno.
  14. 14. Il metodo per la fabbricazione del dispositivo semiconduttore secondo la rivendicazione 13 nel quale il dosaggio della detta impurità di primo tipo conduttivo viene impostato su o più.
  15. 15. Il metodo per la fabbricazione del dispositivo semiconduttore secondo una qualunque delle rivendicazioni da 12 a 14 nel quale la profondità della detta regione di primo tipo conduttivo viene impostata su un valore da 2 a 4 μm .
  16. 16. Il metodo per la fabbricazione del dispositivo semiconduttore secondo una qualunque delle rivendicazioni da 12 a 15 nel quale lo stadio per la formazione della detta regione di primo tipo conduttivo viene condotto prima dello stadio per la formazione del detto film di ossido.
  17. 17. Il metodo per la fabbricazione del dispositivo semiconduttore secondo una qualunque delle rivendicazioni da 12 a 16 nel quale lo stadio per la formazione della detta regione di contatto viene condotto dopo lo stadio per la formazione della detta regione di base.
  18. 18. Il metodo per la fabbricazione del dispositivo semiconduttore secondo una qualunque delle rivendicazioni da 12 a 17 nel quale lo stadio per la formazione della detta regione di contatto viene condotto mediante impianto ionico fino ad un livello di impurità di secondo tipo conduttivo in cui il dosaggio del detto livello di impurità di secondo tipo conduttivo viene regolato su cm<' >o più.
  19. 19. Il metodo per la fabbricazione del dispositivo semiconduttore secondo la rivendicazione 18 nel quale lo stadio per la formazione della detta regione di contatto viene condotto mediante impianto ionico ad alta accelerazione.
  20. 20. Il metodo per la fabbricazione del dispositivo semiconduttore secondo una qualunque delle rivendicazioni da 12 a 18 nel quale la profondità della detta regione di contatto è di 1 μm o meno.
  21. 21. Il metodo per la fabbricazione del dispositivo semiconduttore secondo una qualunque delle rivendicazioni da 12 a 20 nel quale è inoltre compresa l'operazione di: formare un dispositivo CMOS mediante la formazione di una regione di pozzo di primo tipo conduttivo disposta tra celle adiacenti; in cui lo stadio per la formazione della regione di pozzo di primo tipo conduttivo viene eseguito mediante lo stadio per la formazione della detta regione di primo tipo conduttivo.
  22. 22. Il metodo per la fabbricazione del dispositivo semiconduttore secondo una qualunque delle rivendicazioni da 12 a 21 nel quale il detto strato semiconduttore viene formato su un substrato semiconduttore (2) e su un film isolante (3), in cui il detto film isolante è posizionato tra il detto strato semiconduttore e il detto substrato semiconduttore.
IT2001MI000731A 2000-04-07 2001-04-05 Dispositivo semiconduttore e metodo per la produzione dello stesso ITMI20010731A1 (it)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000106991 2000-04-07
JP2000398749A JP2001352070A (ja) 2000-04-07 2000-12-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
ITMI20010731A0 ITMI20010731A0 (it) 2001-04-05
ITMI20010731A1 true ITMI20010731A1 (it) 2002-10-05

Family

ID=26589709

Family Applications (1)

Application Number Title Priority Date Filing Date
IT2001MI000731A ITMI20010731A1 (it) 2000-04-07 2001-04-05 Dispositivo semiconduttore e metodo per la produzione dello stesso

Country Status (4)

Country Link
US (2) US6465839B2 (it)
JP (1) JP2001352070A (it)
DE (1) DE10117350B4 (it)
IT (1) ITMI20010731A1 (it)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794719B2 (en) * 2001-06-28 2004-09-21 Koninklijke Philips Electronics N.V. HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
JP3783156B2 (ja) * 2001-10-17 2006-06-07 株式会社日立製作所 半導体装置
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
JP4290378B2 (ja) * 2002-03-28 2009-07-01 Ｎｅｃエレクトロニクス株式会社 横型パワーｍｏｓトランジスタおよびその製造方法
JP2005175417A (ja) * 2003-07-28 2005-06-30 Ricoh Co Ltd 発光素子アレイ、光書込ユニットおよび画像形成装置
JP4645069B2 (ja) * 2003-08-06 2011-03-09 株式会社デンソー 半導体装置
KR101078757B1 (ko) 2004-04-27 2011-11-02 페어차일드코리아반도체 주식회사 고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로
JP4682533B2 (ja) * 2004-05-18 2011-05-11 株式会社デンソー 半導体装置
US6879003B1 (en) * 2004-06-18 2005-04-12 United Microelectronics Corp. Electrostatic discharge (ESD) protection MOS device and ESD circuitry thereof
JP4972855B2 (ja) 2004-08-04 2012-07-11 富士電機株式会社 半導体装置およびその製造方法
DE102004047956A1 (de) * 2004-10-01 2006-04-13 Austriamicrosystems Ag NMOS-Transistor
US7151296B2 (en) * 2004-11-03 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage lateral diffused MOSFET device
JP5002899B2 (ja) * 2005-03-14 2012-08-15 富士電機株式会社 サージ電圧保護ダイオード
US20060223073A1 (en) * 2005-03-31 2006-10-05 Boyes Barry E Methods of using a DNase I-like enzyme
US7489018B2 (en) * 2005-04-19 2009-02-10 Kabushiki Kaisha Toshiba Transistor
US8129782B2 (en) * 2005-09-20 2012-03-06 Austriamicrosystems Ag High-voltage transistor and method for its manufacture
US7868422B2 (en) * 2005-11-16 2011-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. MOS device with a high voltage isolation structure
JP5186729B2 (ja) * 2006-05-11 2013-04-24 株式会社デンソー 半導体装置
JP5061538B2 (ja) * 2006-09-01 2012-10-31 株式会社デンソー 半導体装置
JP5168914B2 (ja) * 2007-01-23 2013-03-27 株式会社デンソー 半導体装置の製造方法
US20080185629A1 (en) * 2007-02-01 2008-08-07 Denso Corporation Semiconductor device having variable operating information
JP5040387B2 (ja) * 2007-03-20 2012-10-03 株式会社デンソー 半導体装置
JP4458112B2 (ja) * 2007-04-18 2010-04-28 株式会社日立製作所 半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ
JP5164136B2 (ja) * 2007-05-18 2013-03-13 三菱電機株式会社 パワー半導体モジュールの設計方法
JP5479671B2 (ja) 2007-09-10 2014-04-23 ローム株式会社 半導体装置
CN100592533C (zh) * 2007-10-15 2010-02-24 天钰科技股份有限公司 横向扩散金属氧化物晶体管
JP2010118622A (ja) * 2008-11-14 2010-05-27 Panasonic Corp 半導体装置及びその製造方法
JP2010245369A (ja) * 2009-04-08 2010-10-28 Toyota Motor Corp Ｌｄｍｏｓトランジスタ及びその製造方法
US8525257B2 (en) * 2009-11-18 2013-09-03 Micrel, Inc. LDMOS transistor with asymmetric spacer as gate
US9178054B2 (en) 2013-12-09 2015-11-03 Micrel, Inc. Planar vertical DMOS transistor with reduced gate charge
US9184278B2 (en) 2013-12-09 2015-11-10 Micrel, Inc. Planar vertical DMOS transistor with a conductive spacer structure as gate
JP5735668B2 (ja) * 2014-01-14 2015-06-17 ローム株式会社 半導体装置
KR20160008366A (ko) * 2014-07-14 2016-01-22 삼성전자주식회사 정전기 방전 보호 소자 및 이를 포함하는 반도체 장치
JP6455023B2 (ja) 2014-08-27 2019-01-23 セイコーエプソン株式会社 半導体装置及びその製造方法
US9761668B2 (en) 2015-05-08 2017-09-12 Rohm Co., Ltd. Semiconductor device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132671A (ja) 1983-01-19 1984-07-30 Nissan Motor Co Ltd 縦型ｍｏｓトランジスタ
EP0308612B1 (en) 1987-09-24 1994-10-12 Mitsubishi Denki Kabushiki Kaisha Field effect transistor and manufacturing method thereof
JPS6482563A (en) 1987-09-24 1989-03-28 Mitsubishi Electric Corp Semiconductor device
US4922327A (en) * 1987-12-24 1990-05-01 University Of Toronto Innovations Foundation Semiconductor LDMOS device with upper and lower passages
JPH04151875A (ja) * 1990-10-15 1992-05-25 Sharp Corp 二重拡散型ｍｏｓトランジスタ
JPH04273165A (ja) * 1991-02-27 1992-09-29 Nissan Motor Co Ltd 横形二重拡散ｍｏｓｆｅｔの製造方法
JPH05283703A (ja) 1992-01-16 1993-10-29 Natl Semiconductor Corp <Ns> Ｄｍｏｓｔ接合絶縁破壊の向上
US5242841A (en) * 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
JP2918399B2 (ja) 1992-08-05 1999-07-12 三菱電機株式会社 半導体装置およびその製造方法
US5548150A (en) * 1993-03-10 1996-08-20 Kabushiki Kaisha Toshiba Field effect transistor
JP2656740B2 (ja) 1994-10-28 1997-09-24 山形日本電気株式会社 縦型電界効果トランジスタの製造方法
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
JPH09205201A (ja) 1996-01-26 1997-08-05 Fuji Electric Co Ltd 横型ｍｏｓｆｅｔ
JP3505039B2 (ja) 1996-07-12 2004-03-08 株式会社ルネサステクノロジ 半導体装置及びその製造方法
SE513284C2 (sv) * 1996-07-26 2000-08-14 Ericsson Telefon Ab L M Halvledarkomponent med linjär ström-till-spänningskarasterik
US5780905A (en) 1996-12-17 1998-07-14 Texas Instruments Incorporated Asymmetrical, bidirectional triggering ESD structure
JP3489362B2 (ja) * 1996-12-25 2004-01-19 松下電工株式会社 半導体装置及びその製造方法
JPH10189956A (ja) 1996-12-25 1998-07-21 Hitachi Ltd 半導体装置
KR100225411B1 (ko) * 1997-03-24 1999-10-15 김덕중 LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법
JP3298455B2 (ja) 1997-05-13 2002-07-02 株式会社デンソー 半導体装置
JPH1140808A (ja) 1997-05-21 1999-02-12 Toyota Motor Corp 半導体装置およびその製造方法
EP0880183A3 (en) 1997-05-23 1999-07-28 Texas Instruments Incorporated LDMOS power device
JP3315356B2 (ja) 1997-10-15 2002-08-19 株式会社東芝 高耐圧半導体装置
JPH11330383A (ja) * 1998-05-20 1999-11-30 Denso Corp 半導体装置

Also Published As

Publication number Publication date
ITMI20010731A0 (it) 2001-04-05
DE10117350A1 (de) 2001-10-11
US20020005550A1 (en) 2002-01-17
US6465839B2 (en) 2002-10-15
US20020190309A1 (en) 2002-12-19
DE10117350B4 (de) 2015-04-02
US6573144B2 (en) 2003-06-03
JP2001352070A (ja) 2001-12-21

Similar Documents

Publication Publication Date Title
ITMI20010731A1 (it) Dispositivo semiconduttore e metodo per la produzione dello stesso
KR100692877B1 (ko) 교호 도전영역을 갖는 ｍｏｓ 게이트 장치
KR0178824B1 (ko) 반도체장치 및 그 제조방법
US6174773B1 (en) Method of manufacturing vertical trench misfet
KR100732051B1 (ko) 고전압 ｍｏｓｆｅｔ 및 고전압 ｍｏｓｆｅｔ 형성 방법
US20080079081A1 (en) Semiconductor apparatus and manufacturing method
US7242059B2 (en) Semiconductor device having DMOS and CMOS on single substrate
JP2005508083A (ja) ドレインコンタクトが改善されたトレンチ二重拡散金属酸化膜半導体デバイス
CN104377216B (zh) 影像感测器与影像感测器的制造方法
CN1937251A (zh) 半导体器件
US20160247847A1 (en) Semiconductor device, imaging apparatus, and method of manufacturing semiconductor device
US6608336B2 (en) Lateral double diffused MOS transistor
US7008865B2 (en) Method of manufacturing a semiconductor device having a high breakdown voltage and low on-resistance
JP3036175B2 (ja) 電荷転送装置
KR20050009211A (ko) 이미지 센서의 제조 방법 및 이미지 센서
CN112018187B (zh) Ldmos器件及其制造方法
CN103050494B (zh) 具有dmos集成的半导体器件
US6472710B2 (en) Field MOS transistor and semiconductor integrated circuit including the same
KR100918182B1 (ko) 원하는 도펀트 농도를 얻기 위한 이온 주입 방법
JP2002043562A (ja) 半導体装置及びその製造方法
JPWO2003075353A1 (ja) 半導体素子
KR101737601B1 (ko) 센스 레이트 제어 가능한 센스mosfet 제조방법
WO2005064685A1 (ja) 半導体装置およびその製造方法
JP4851117B2 (ja) 半導体装置及びその駆動方法
US8853026B2 (en) Semiconductor device having deep wells and fabrication method thereof