JP4290378B2 - 横型パワーｍｏｓトランジスタおよびその製造方法 - Google Patents
横型パワーｍｏｓトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP4290378B2 JP4290378B2 JP2002091374A JP2002091374A JP4290378B2 JP 4290378 B2 JP4290378 B2 JP 4290378B2 JP 2002091374 A JP2002091374 A JP 2002091374A JP 2002091374 A JP2002091374 A JP 2002091374A JP 4290378 B2 JP4290378 B2 JP 4290378B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- region
- semiconductor layer
- conductivity type
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000002344 surface layer Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 238000005468 ion implantation Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、横型パワーＭＯＳトランジスタおよびその製造方法に関し、特にＳＯＩ（Silicon On Insulator）基板を用いた横型パワーＭＯＳトランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
ＳＯＩ基板を用いた従来の横型パワーＭＯＳトランジスタ１００について、図４を参照して説明する。ＳＯＩ基板２０は、半導体支持基板１の上に埋込絶縁膜である埋込シリコン酸化膜２を介してＮ−型半導体層３が形成されて構成されている。半導体層３には、表面層に埋込シリコン酸化膜２まで到達していない浅いＮ型ウェル領域４と埋込シリコン酸化膜２まで到達した深いＰ型ベース領域５とが離間して形成されている。そして、Ｎ型ウェル領域４の表面層に半導体層３から離間してＮ＋型ドレイン領域６が形成され、ベース領域５の表面層に半導体層３とベース領域５とのＰＮ接合からチャネル長として所定距離離間してＮ＋型ソース領域７が形成されている。半導体層３とソース領域７との間のベース領域５上に薄いシリコン酸化膜からなるゲート絶縁膜８を介してポリシリコンからなるゲート電極９が形成されている。半導体層３とドレイン領域６との間のＮ型ウェル領域４上に厚いシリコン酸化膜からなるフィールド酸化膜１０が形成されている。ゲート電極９から層間絶縁膜１１により絶縁されて、ドレイン領域６に電気的接触するドレイン電極１２が形成され、ベース領域５とソース領域７とに電気的接触するソース電極１３が形成されている。
【０００３】
上記構成のＭＯＳトランジスタ１００の製造方法について、図５（ａ）〜（ｃ）および図４を参照して説明する。
先ず、第１工程は、この工程の完了後を図５（ａ）に示すように、半導体支持基板１の上に埋込シリコン酸化膜２を介してＮ−型半導体層３が形成されたＳＯＩ基板２０を準備する。そして、ＬＯＣＯＳ酸化法によりフィールド酸化膜１０を形成して後、熱酸化法によりイオン注入のための薄いシリコン酸化膜２１を形成し、フォトリソグラフィ法でのレジストパターン２２をマスクにして、イオン注入法により半導体層３の表面層内に選択的に燐（Ｐ）を注入する。そして、レジストパターン２２を除去して後、熱拡散してＮ型ウェル領域４を形成する。
【０００４】
次に、第２工程は、この工程の完了後を図５（ｂ）に示すように、第１工程完了後、ウェットエッチ法によりシリコン酸化膜２１を除去して後、熱酸化法によりゲート絶縁膜８を形成する。そして、その上からＣＶＤ法によりポリシリコン膜を成長させ、レジストパターンをマスクに不要部分をドライエッチングにより除去して、ゲート電極９を形成する。そして、ゲート電極９とフォトリソグラフィ法でのレジストパターン２３とをマスクにして、イオン注入法により半導体層３の表面層内に選択的にホウ素（Ｂ）を注入する。そして、レジストパターン２３を除去して後、熱拡散して埋込シリコン酸化膜２まで到達した深いＰ型ベース領域５を形成する。
【０００５】
次に、第３工程は、この工程の完了後を図５（ｃ）に示すように、第２工程完了後、ゲート電極９とフォトリソグラフィ法でのレジストパターン２４とをマスクにして、イオン注入法によりＮ型ウェル領域４およびベース領域５の表面層内に選択的にヒ素（Ａｓ）を注入する。そして、レジストパターン２４を除去して後、熱拡散してＮ型ウェル領域４の表面層にドレイン領域６およびベース領域５の表面層にソース領域７を形成する。
【０００６】
次に、第４工程は、この工程の完了後を図４に示すように、第３工程完了後、ＳＯＩ基板２０の表面からＣＶＤ法により層間絶縁膜１１で被覆する。ベース領域５、ドレイン領域６およびソース領域７の表面が露出するように層間絶縁膜１１およびゲート絶縁膜８にコンタクト窓を形成して後、その上からスパッタ法によりアルミニウム膜で被覆し、このアルミニウム膜をフォトリソグラフィ法およびドライエッチ法により選択的に除去して、ドレイン領域６と電気的接触するドレイン電極１２と、ベース領域５およびソース領域７と電気的接触するソース電極１３とを形成する。
【０００７】
【発明が解決しようとする課題】
ところで、上述した従来の横型パワーＭＯＳトランジスタ１００は、ベース領域５およびソース領域７をゲート電極９をマスクにイオン注入および熱拡散し、ベース領域５を埋込シリコン酸化膜２まで到達する深さに形成するため、ベース領域５の横方向の広がりも大きくなり、ソース領域７と半導体層３間のベース領域５に形成されるチャネル層におけるチャネル長が長くなるため、オン抵抗が大きくなるという問題がある。また、さらに高周波信号制御のためには出力容量の低減が望まれている。
本発明は上記のような問題点を解決するためになされたもので、オン抵抗を低減するとともに、さらに出力容量を低減した横型パワーＭＯＳトランジスタおよびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の横型パワーＭＯＳトランジスタは、導電性支持基板上に埋込絶縁膜を介して形成した一導電型半導体層にＵ字型断面形状の溝が形成され、溝を挟んで一方側の半導体層の表面層に溝の側壁に隣接して溝と略同一深さの他導電型ベース領域とそのベース領域の表面層に溝の側壁に隣接して高濃度一導電型ソース領域が形成され、前記ベース領域と前記埋込絶縁膜間にベース領域より低濃度の他導電型低濃度領域が形成され、溝を挟んで他方側の半導体層の表面層に高濃度一導電型ドレイン領域が形成され、溝内部にゲート絶縁膜を介してゲート電極が形成された横型パワーＭＯＳトランジスタであって、前記他導電型低濃度領域と前記半導体層とからなるＰＮ接合面を、前記ベース領域側の溝の側壁に略面一に形成したことを特徴とする。
本発明の横型パワーＭＯＳトランジスタの製造方法は、導電性支持基板上に埋込絶縁膜を介して一導電型半導体層が形成されたＳＯＩ基板を準備する工程と、半導体層に埋込絶縁膜まで到達した低濃度他導電型ウェル領域を形成する工程と、 半導体層に前記他導電型ウェル領域の側壁に隣接して埋込絶縁膜までの深さより浅いＵ字型断面形状の溝を形成し、溝内部にゲート絶縁膜を介してゲート電極を形成する工程と、前記他導電型ウェル領域の表面層に前記溝の側壁に隣接して溝と略同一深さの他導電型ベース領域を形成する工程と、ベース領域の表面層に溝の側壁に隣接して高濃度一導電型ソース領域を形成するとともに、溝を挟んでソース領域と反対側の半導体層の表面層に高濃度一導電型ドレイン領域を形成する工程とを具備する。
【０００９】
【発明の実施の形態】
以下に、本発明の一実施例のＳＯＩ基板を用いた横型パワーＭＯＳトランジスタ２００について、図１を参照して説明する。ＳＯＩ基板３０は、半導体支持基板３１の上に埋込絶縁膜である埋込シリコン酸化膜３２を介して低濃度一導電型であるＮ−型半導体層３３が形成されて構成されている。半導体層３３には、例えば、平面パターンがストライプ状（図示せず）で、その長手方向に垂直の断面形状がＵ字型の溝３４が形成されており、溝３４を挟む一方側の表面層に埋込シリコン酸化膜３２まで到達した低濃度他導電型であるＰ−型ウェル領域３６が形成されているとともに、溝３４を挟む他方側の表面層に溝３４の側壁に隣接して溝３４と略同一深さのＮ型ウェル領域３５が形成されている。Ｐ−型ウェル領域３６と半導体層３３とで構成するＰＮ接合面は、Ｐ−型ウェル領域３６側の溝３４の側壁に略面一に形成されている。そして、Ｐ−型ウェル領域３６の表面層に溝３４の側壁に隣接して溝３４と略同一深さのＰ型ベース領域３７が形成されている。そして、Ｎ型ウェル領域３５の表面層にＮ＋型ドレイン領域３８が形成され、Ｐ型ベース領域３７の表面層に溝３４の側壁に隣接するＮ＋型ソース領域３９が形成されている。溝３４の内部に薄いシリコン酸化膜からなるゲート絶縁膜４０を介してポリシリコンからなるゲート電極４１が形成されている。ゲート電極４１から絶縁膜４２により絶縁されて、ドレイン領域３８に電気的接触するドレイン電極４３が形成され、ベース領域３７とソース領域３９とに電気的接触するソース電極４４が形成されている。
【００１０】
以上の構成によれば、溝３４の深さ方向にチャネル層を形成するベース領域３７を溝３４と略同一深さに浅く形成できるためチャネル長を短くでき、横型パワーＭＯＳトランジスタ２００のオン抵抗を低減することができる。また、ドレイン・ソース間耐圧を決定するＰＮ接合面をベース領域３７と埋込絶縁膜４２間に形成したベース領域３７より低濃度の他導電型低濃度領域であるＰ−型ウェル領域３６と半導体層３３とで、ベース領域側３７側の溝３４の側壁に略面一に構成しているので、ＰＮ接合面積を縮小できるとともに空乏層が拡大してＰＮ接合容量を低減でき、横型パワーＭＯＳトランジスタ２００の出力容量を低減できる。
【００１１】
上記構成のＭＯＳトランジスタの製造方法について、図２（ａ）〜（ｃ）、図３（ｄ）〜（ｅ）および図１を参照して説明する。
先ず、第１工程は、この工程の完了後を図２（ａ）に示すように、半導体支持基板３１の上に埋込シリコン酸化膜３２を介してＮ−型半導体層３３が形成されたＳＯＩ基板３０を準備する。そして、熱酸化法によりイオン注入のための薄いシリコン酸化膜５１を形成し、フォトリソグラフィ法でのレジストパターン５２をマスクにして、イオン注入法により半導体層３３の表面層内に選択的にホウ素（Ｂ）を注入する。そして、レジストパターン５２を除去して後、熱拡散して埋込シリコン酸化膜３２まで到達したＰ−型ウェル領域３６を形成する。
【００１２】
次に、第２工程は、この工程の完了後を図２（ｂ）に示すように、第１工程完了後、フォトリソグラフィ法でのレジストパターン５３をマスクにして、イオン注入法により半導体層３３の表面層内に選択的に燐（Ｐ）を注入する。そして、レジストパターン５３を除去して後、熱拡散して埋込シリコン酸化膜３２までの深さより浅いＮ型ウェル領域３５を形成する。
【００１３】
次に、第３工程は、この工程の完了後を図２（ｃ）に示すように、第２工程完了後、Ｎ型ウェル領域３５にＵ字型断面形状の溝３４を、Ｐ−型ウェル領域３６の側壁に隣接してＮ型ウェル領域３５の深さと略同一深さに形成する。そして、溝３４の内部に熱酸化法によりゲート絶縁膜４０を形成して後、ＣＶＤ法により溝３４の内部にポリシリコン膜を埋め込み、不要部分をドライエッチングによりエッチバック除去して、ゲート電極４１を形成する。
【００１４】
次に、第４工程は、この工程の完了後を図３（ｄ）に示すように、第３工程完了後、フォトリソグラフィ法でのレジストパターン５４をマスクにして、イオン注入法によりＰ−型ウェル領域３６の表面層内に選択的にホウ素（Ｂ）を注入する。そして、レジストパターン５４を除去して後、熱拡散して、溝３４と略同一深さで溝３４の一方側の側壁に隣接するＰ型ベース領域３７を形成する。
【００１５】
次に、第５工程は、この工程の完了後を図３（ｅ）に示すように、第４工程完了後、フォトリソグラフィ法でのレジストパターン５５をマスクにして、イオン注入法によりＮ型ウェル領域３５およびＰ型ベース領域３７の表面層内に選択的にヒ素（Ａｓ）を注入する。そして、レジストパターン５５を除去して後、熱拡散してＮ型ウェル領域３５の表面層にドレイン領域３８およびＰ型ベース領域３７の表面層に溝３４の側壁に隣接するソース領域３９を形成する。
【００１６】
次に、第６工程は、この工程の完了後を図１に示すように、第５工程完了後、ＳＯＩ基板３０の表面からＣＶＤ法により層間絶縁膜４２で被覆する。Ｐベース領域３７、ドレイン領域３８およびソース領域３９の表面が露出するように層間絶縁膜４２およびゲート絶縁膜４０にコンタクト窓を形成して後、その上からスパッタ法によりアルミニウム膜で被覆し、このアルミニウム膜をフォトリソグラフィ法およびドライエッチ法により選択的に除去して、ドレイン領域３８と電気的接触するドレイン電極４３と、Ｐベース領域３７およびソース領域３９と電気的接触するソース電極４４とを形成する。
【００１７】
以上の製造方法によれば、半導体層３３にＰ−型ウェル領域３６の側壁に隣接して埋込シリコン酸化膜３２までの深さより浅いＵ字型断面形状の溝３４を形成し、Ｐ−型ウェル領域３６の表面層に溝３４の側壁に隣接して溝と略同一深さのベース領域３７を形成できるためチャネル長を短くでき、オン抵抗を低減した横型パワーＭＯＳトランジスタ２００を製造することができる。また、Ｐ−型ウェル領域３６と半導体層３３とでドレイン・ソース間耐圧を決定するＰＮ接合面をベース領域３７と埋込絶縁膜３２間に、ベース領域３７側の溝３４の側壁に略面一に形成しているので、ＰＮ接合面積を縮小できるとともに空乏層が拡大してＰＮ接合容量を低減でき、出力容量を低減した横型パワーＭＯＳトランジスタ２００を製造することができる。
【００１８】
尚、上記実施例では、一導電型としてＮ型、他導電型としてＰ型で説明したが、一導電型としてＰ型、他導電型としてＮ型で実施することもできる。
【００１９】
【発明の効果】
本発明の横型パワーＭＯＳトランジスタによれば、チャネル層が溝の深さ方向に形成されるベース領域を溝と略同一深さに浅く形成してチャネル長を短くしてチャネル抵抗を低減しているため、横型パワーＭＯＳトランジスタのオン抵抗を従来構造より低減できる。また、低濃度一導電型半導体層とで構成されるＰＮ接合を他導電型ベース領域の下層に形成したベース領域より低濃度の他導電型低濃度領域により、ベース領域側の溝の側壁に略面一に形成しているので、従来より空乏層が広がるとともに、ＰＮ接合面積が縮小し、ＰＮ接合容量を低減できるため、横型パワーＭＯＳトランジスタの出力容量を従来構造より低減できる。
【図面の簡単な説明】
【図１】 本発明の一実施例の横型パワーＭＯＳトランジスタの主要部断面図。
【図２】 図１の横型パワーＭＯＳトランジスタの製造工程を示す主要部断面図。
【図３】 図２に続く工程を示す主要部断面図。
【図４】 従来の横型パワーＭＯＳトランジスタの主要部断面図。
【図５】 図４の横型パワーＭＯＳトランジスタの製造工程を示す主要部断面図。
【符号の説明】
３０ ＳＯＩ基板
３１ 半導体支持基板
３２ 埋込シリコン酸化膜
３３ Ｎ−型半導体層
３４ 溝
３５ Ｎ−型ウェル領域
３６ Ｐ−型ウェル領域
３７ Ｐ型ベース領域
３８ Ｎ＋型ドレイン領域
３９ Ｎ＋型ソース領域
４０ ゲート絶縁膜
４１ ゲート電極
【発明の属する技術分野】
本発明は、横型パワーＭＯＳトランジスタおよびその製造方法に関し、特にＳＯＩ（Silicon On Insulator）基板を用いた横型パワーＭＯＳトランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
ＳＯＩ基板を用いた従来の横型パワーＭＯＳトランジスタ１００について、図４を参照して説明する。ＳＯＩ基板２０は、半導体支持基板１の上に埋込絶縁膜である埋込シリコン酸化膜２を介してＮ−型半導体層３が形成されて構成されている。半導体層３には、表面層に埋込シリコン酸化膜２まで到達していない浅いＮ型ウェル領域４と埋込シリコン酸化膜２まで到達した深いＰ型ベース領域５とが離間して形成されている。そして、Ｎ型ウェル領域４の表面層に半導体層３から離間してＮ＋型ドレイン領域６が形成され、ベース領域５の表面層に半導体層３とベース領域５とのＰＮ接合からチャネル長として所定距離離間してＮ＋型ソース領域７が形成されている。半導体層３とソース領域７との間のベース領域５上に薄いシリコン酸化膜からなるゲート絶縁膜８を介してポリシリコンからなるゲート電極９が形成されている。半導体層３とドレイン領域６との間のＮ型ウェル領域４上に厚いシリコン酸化膜からなるフィールド酸化膜１０が形成されている。ゲート電極９から層間絶縁膜１１により絶縁されて、ドレイン領域６に電気的接触するドレイン電極１２が形成され、ベース領域５とソース領域７とに電気的接触するソース電極１３が形成されている。
【０００３】
上記構成のＭＯＳトランジスタ１００の製造方法について、図５（ａ）〜（ｃ）および図４を参照して説明する。
先ず、第１工程は、この工程の完了後を図５（ａ）に示すように、半導体支持基板１の上に埋込シリコン酸化膜２を介してＮ−型半導体層３が形成されたＳＯＩ基板２０を準備する。そして、ＬＯＣＯＳ酸化法によりフィールド酸化膜１０を形成して後、熱酸化法によりイオン注入のための薄いシリコン酸化膜２１を形成し、フォトリソグラフィ法でのレジストパターン２２をマスクにして、イオン注入法により半導体層３の表面層内に選択的に燐（Ｐ）を注入する。そして、レジストパターン２２を除去して後、熱拡散してＮ型ウェル領域４を形成する。
【０００４】
次に、第２工程は、この工程の完了後を図５（ｂ）に示すように、第１工程完了後、ウェットエッチ法によりシリコン酸化膜２１を除去して後、熱酸化法によりゲート絶縁膜８を形成する。そして、その上からＣＶＤ法によりポリシリコン膜を成長させ、レジストパターンをマスクに不要部分をドライエッチングにより除去して、ゲート電極９を形成する。そして、ゲート電極９とフォトリソグラフィ法でのレジストパターン２３とをマスクにして、イオン注入法により半導体層３の表面層内に選択的にホウ素（Ｂ）を注入する。そして、レジストパターン２３を除去して後、熱拡散して埋込シリコン酸化膜２まで到達した深いＰ型ベース領域５を形成する。
【０００５】
次に、第３工程は、この工程の完了後を図５（ｃ）に示すように、第２工程完了後、ゲート電極９とフォトリソグラフィ法でのレジストパターン２４とをマスクにして、イオン注入法によりＮ型ウェル領域４およびベース領域５の表面層内に選択的にヒ素（Ａｓ）を注入する。そして、レジストパターン２４を除去して後、熱拡散してＮ型ウェル領域４の表面層にドレイン領域６およびベース領域５の表面層にソース領域７を形成する。
【０００６】
次に、第４工程は、この工程の完了後を図４に示すように、第３工程完了後、ＳＯＩ基板２０の表面からＣＶＤ法により層間絶縁膜１１で被覆する。ベース領域５、ドレイン領域６およびソース領域７の表面が露出するように層間絶縁膜１１およびゲート絶縁膜８にコンタクト窓を形成して後、その上からスパッタ法によりアルミニウム膜で被覆し、このアルミニウム膜をフォトリソグラフィ法およびドライエッチ法により選択的に除去して、ドレイン領域６と電気的接触するドレイン電極１２と、ベース領域５およびソース領域７と電気的接触するソース電極１３とを形成する。
【０００７】
【発明が解決しようとする課題】
ところで、上述した従来の横型パワーＭＯＳトランジスタ１００は、ベース領域５およびソース領域７をゲート電極９をマスクにイオン注入および熱拡散し、ベース領域５を埋込シリコン酸化膜２まで到達する深さに形成するため、ベース領域５の横方向の広がりも大きくなり、ソース領域７と半導体層３間のベース領域５に形成されるチャネル層におけるチャネル長が長くなるため、オン抵抗が大きくなるという問題がある。また、さらに高周波信号制御のためには出力容量の低減が望まれている。
本発明は上記のような問題点を解決するためになされたもので、オン抵抗を低減するとともに、さらに出力容量を低減した横型パワーＭＯＳトランジスタおよびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の横型パワーＭＯＳトランジスタは、導電性支持基板上に埋込絶縁膜を介して形成した一導電型半導体層にＵ字型断面形状の溝が形成され、溝を挟んで一方側の半導体層の表面層に溝の側壁に隣接して溝と略同一深さの他導電型ベース領域とそのベース領域の表面層に溝の側壁に隣接して高濃度一導電型ソース領域が形成され、前記ベース領域と前記埋込絶縁膜間にベース領域より低濃度の他導電型低濃度領域が形成され、溝を挟んで他方側の半導体層の表面層に高濃度一導電型ドレイン領域が形成され、溝内部にゲート絶縁膜を介してゲート電極が形成された横型パワーＭＯＳトランジスタであって、前記他導電型低濃度領域と前記半導体層とからなるＰＮ接合面を、前記ベース領域側の溝の側壁に略面一に形成したことを特徴とする。
本発明の横型パワーＭＯＳトランジスタの製造方法は、導電性支持基板上に埋込絶縁膜を介して一導電型半導体層が形成されたＳＯＩ基板を準備する工程と、半導体層に埋込絶縁膜まで到達した低濃度他導電型ウェル領域を形成する工程と、 半導体層に前記他導電型ウェル領域の側壁に隣接して埋込絶縁膜までの深さより浅いＵ字型断面形状の溝を形成し、溝内部にゲート絶縁膜を介してゲート電極を形成する工程と、前記他導電型ウェル領域の表面層に前記溝の側壁に隣接して溝と略同一深さの他導電型ベース領域を形成する工程と、ベース領域の表面層に溝の側壁に隣接して高濃度一導電型ソース領域を形成するとともに、溝を挟んでソース領域と反対側の半導体層の表面層に高濃度一導電型ドレイン領域を形成する工程とを具備する。
【０００９】
【発明の実施の形態】
以下に、本発明の一実施例のＳＯＩ基板を用いた横型パワーＭＯＳトランジスタ２００について、図１を参照して説明する。ＳＯＩ基板３０は、半導体支持基板３１の上に埋込絶縁膜である埋込シリコン酸化膜３２を介して低濃度一導電型であるＮ−型半導体層３３が形成されて構成されている。半導体層３３には、例えば、平面パターンがストライプ状（図示せず）で、その長手方向に垂直の断面形状がＵ字型の溝３４が形成されており、溝３４を挟む一方側の表面層に埋込シリコン酸化膜３２まで到達した低濃度他導電型であるＰ−型ウェル領域３６が形成されているとともに、溝３４を挟む他方側の表面層に溝３４の側壁に隣接して溝３４と略同一深さのＮ型ウェル領域３５が形成されている。Ｐ−型ウェル領域３６と半導体層３３とで構成するＰＮ接合面は、Ｐ−型ウェル領域３６側の溝３４の側壁に略面一に形成されている。そして、Ｐ−型ウェル領域３６の表面層に溝３４の側壁に隣接して溝３４と略同一深さのＰ型ベース領域３７が形成されている。そして、Ｎ型ウェル領域３５の表面層にＮ＋型ドレイン領域３８が形成され、Ｐ型ベース領域３７の表面層に溝３４の側壁に隣接するＮ＋型ソース領域３９が形成されている。溝３４の内部に薄いシリコン酸化膜からなるゲート絶縁膜４０を介してポリシリコンからなるゲート電極４１が形成されている。ゲート電極４１から絶縁膜４２により絶縁されて、ドレイン領域３８に電気的接触するドレイン電極４３が形成され、ベース領域３７とソース領域３９とに電気的接触するソース電極４４が形成されている。
【００１０】
以上の構成によれば、溝３４の深さ方向にチャネル層を形成するベース領域３７を溝３４と略同一深さに浅く形成できるためチャネル長を短くでき、横型パワーＭＯＳトランジスタ２００のオン抵抗を低減することができる。また、ドレイン・ソース間耐圧を決定するＰＮ接合面をベース領域３７と埋込絶縁膜４２間に形成したベース領域３７より低濃度の他導電型低濃度領域であるＰ−型ウェル領域３６と半導体層３３とで、ベース領域側３７側の溝３４の側壁に略面一に構成しているので、ＰＮ接合面積を縮小できるとともに空乏層が拡大してＰＮ接合容量を低減でき、横型パワーＭＯＳトランジスタ２００の出力容量を低減できる。
【００１１】
上記構成のＭＯＳトランジスタの製造方法について、図２（ａ）〜（ｃ）、図３（ｄ）〜（ｅ）および図１を参照して説明する。
先ず、第１工程は、この工程の完了後を図２（ａ）に示すように、半導体支持基板３１の上に埋込シリコン酸化膜３２を介してＮ−型半導体層３３が形成されたＳＯＩ基板３０を準備する。そして、熱酸化法によりイオン注入のための薄いシリコン酸化膜５１を形成し、フォトリソグラフィ法でのレジストパターン５２をマスクにして、イオン注入法により半導体層３３の表面層内に選択的にホウ素（Ｂ）を注入する。そして、レジストパターン５２を除去して後、熱拡散して埋込シリコン酸化膜３２まで到達したＰ−型ウェル領域３６を形成する。
【００１２】
次に、第２工程は、この工程の完了後を図２（ｂ）に示すように、第１工程完了後、フォトリソグラフィ法でのレジストパターン５３をマスクにして、イオン注入法により半導体層３３の表面層内に選択的に燐（Ｐ）を注入する。そして、レジストパターン５３を除去して後、熱拡散して埋込シリコン酸化膜３２までの深さより浅いＮ型ウェル領域３５を形成する。
【００１３】
次に、第３工程は、この工程の完了後を図２（ｃ）に示すように、第２工程完了後、Ｎ型ウェル領域３５にＵ字型断面形状の溝３４を、Ｐ−型ウェル領域３６の側壁に隣接してＮ型ウェル領域３５の深さと略同一深さに形成する。そして、溝３４の内部に熱酸化法によりゲート絶縁膜４０を形成して後、ＣＶＤ法により溝３４の内部にポリシリコン膜を埋め込み、不要部分をドライエッチングによりエッチバック除去して、ゲート電極４１を形成する。
【００１４】
次に、第４工程は、この工程の完了後を図３（ｄ）に示すように、第３工程完了後、フォトリソグラフィ法でのレジストパターン５４をマスクにして、イオン注入法によりＰ−型ウェル領域３６の表面層内に選択的にホウ素（Ｂ）を注入する。そして、レジストパターン５４を除去して後、熱拡散して、溝３４と略同一深さで溝３４の一方側の側壁に隣接するＰ型ベース領域３７を形成する。
【００１５】
次に、第５工程は、この工程の完了後を図３（ｅ）に示すように、第４工程完了後、フォトリソグラフィ法でのレジストパターン５５をマスクにして、イオン注入法によりＮ型ウェル領域３５およびＰ型ベース領域３７の表面層内に選択的にヒ素（Ａｓ）を注入する。そして、レジストパターン５５を除去して後、熱拡散してＮ型ウェル領域３５の表面層にドレイン領域３８およびＰ型ベース領域３７の表面層に溝３４の側壁に隣接するソース領域３９を形成する。
【００１６】
次に、第６工程は、この工程の完了後を図１に示すように、第５工程完了後、ＳＯＩ基板３０の表面からＣＶＤ法により層間絶縁膜４２で被覆する。Ｐベース領域３７、ドレイン領域３８およびソース領域３９の表面が露出するように層間絶縁膜４２およびゲート絶縁膜４０にコンタクト窓を形成して後、その上からスパッタ法によりアルミニウム膜で被覆し、このアルミニウム膜をフォトリソグラフィ法およびドライエッチ法により選択的に除去して、ドレイン領域３８と電気的接触するドレイン電極４３と、Ｐベース領域３７およびソース領域３９と電気的接触するソース電極４４とを形成する。
【００１７】
以上の製造方法によれば、半導体層３３にＰ−型ウェル領域３６の側壁に隣接して埋込シリコン酸化膜３２までの深さより浅いＵ字型断面形状の溝３４を形成し、Ｐ−型ウェル領域３６の表面層に溝３４の側壁に隣接して溝と略同一深さのベース領域３７を形成できるためチャネル長を短くでき、オン抵抗を低減した横型パワーＭＯＳトランジスタ２００を製造することができる。また、Ｐ−型ウェル領域３６と半導体層３３とでドレイン・ソース間耐圧を決定するＰＮ接合面をベース領域３７と埋込絶縁膜３２間に、ベース領域３７側の溝３４の側壁に略面一に形成しているので、ＰＮ接合面積を縮小できるとともに空乏層が拡大してＰＮ接合容量を低減でき、出力容量を低減した横型パワーＭＯＳトランジスタ２００を製造することができる。
【００１８】
尚、上記実施例では、一導電型としてＮ型、他導電型としてＰ型で説明したが、一導電型としてＰ型、他導電型としてＮ型で実施することもできる。
【００１９】
【発明の効果】
本発明の横型パワーＭＯＳトランジスタによれば、チャネル層が溝の深さ方向に形成されるベース領域を溝と略同一深さに浅く形成してチャネル長を短くしてチャネル抵抗を低減しているため、横型パワーＭＯＳトランジスタのオン抵抗を従来構造より低減できる。また、低濃度一導電型半導体層とで構成されるＰＮ接合を他導電型ベース領域の下層に形成したベース領域より低濃度の他導電型低濃度領域により、ベース領域側の溝の側壁に略面一に形成しているので、従来より空乏層が広がるとともに、ＰＮ接合面積が縮小し、ＰＮ接合容量を低減できるため、横型パワーＭＯＳトランジスタの出力容量を従来構造より低減できる。
【図面の簡単な説明】
【図１】 本発明の一実施例の横型パワーＭＯＳトランジスタの主要部断面図。
【図２】 図１の横型パワーＭＯＳトランジスタの製造工程を示す主要部断面図。
【図３】 図２に続く工程を示す主要部断面図。
【図４】 従来の横型パワーＭＯＳトランジスタの主要部断面図。
【図５】 図４の横型パワーＭＯＳトランジスタの製造工程を示す主要部断面図。
【符号の説明】
３０ ＳＯＩ基板
３１ 半導体支持基板
３２ 埋込シリコン酸化膜
３３ Ｎ−型半導体層
３４ 溝
３５ Ｎ−型ウェル領域
３６ Ｐ−型ウェル領域
３７ Ｐ型ベース領域
３８ Ｎ＋型ドレイン領域
３９ Ｎ＋型ソース領域
４０ ゲート絶縁膜
４１ ゲート電極
Claims (2)
- 導電性支持基板上に埋込絶縁膜を介して形成した一導電型半導体層にＵ字型断面形状の溝が形成され、前記溝を挟んで一方側の前記半導体層の表面層に前記溝の側壁に隣接して溝と略同一深さの他導電型ベース領域とそのベース領域の表面層に前記溝の側壁に隣接して高濃度一導電型ソース領域が形成され、前記ベース領域と前記埋込絶縁膜間に前記ベース領域より低濃度の他導電型ウェル領域が形成され、前記溝を挟んで他方側の前記半導体層の表面層に高濃度一導電型ドレイン領域が形成され、前記溝内部にゲート絶縁膜を介してゲート電極が形成された横型パワーＭＯＳトランジスタであって、
前記他導電型ウェル領域と前記半導体層とからなるＰＮ接合面を、前記ベース領域側の前記溝の側壁に略面一に形成したことを特徴とする横型パワーＭＯＳトランジスタ。 - 導電性支持基板上に埋込絶縁膜を介して一導電型半導体層が形成されたＳＯＩ基板を準備する工程と、
前記半導体層に前記埋込絶縁膜まで到達した低濃度他導電型ウェル領域を形成する工程と、
前記半導体層に前記他導電型ウェル領域の側壁に隣接して前記埋込絶縁膜までの深さより浅いＵ字型断面形状の溝を形成し、前記溝内部にゲート絶縁膜を介してゲート電極を形成する工程と、
前記他導電型ウェル領域の表面層に前記溝の側壁に隣接して溝と略同一深さの他導電型ベース領域を形成する工程と、
前記ベース領域の表面層に前記溝の側壁に隣接して高濃度一導電型ソース領域を形成するとともに、前記溝を挟んで前記ソース領域と反対側の前記半導体層の表面層に高濃度一導電型ドレイン領域を形成する工程とを具備した横型パワーＭＯＳトランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002091374A JP4290378B2 (ja) | 2002-03-28 | 2002-03-28 | 横型パワーｍｏｓトランジスタおよびその製造方法 |
| US10/393,288 US6812522B2 (en) | 2002-03-28 | 2003-03-21 | Lateral type power MOS transistor having trench gate formed on silicon-on-insulator (SOI) substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002091374A JP4290378B2 (ja) | 2002-03-28 | 2002-03-28 | 横型パワーｍｏｓトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003289145A JP2003289145A (ja) | 2003-10-10 |
| JP4290378B2 true JP4290378B2 (ja) | 2009-07-01 |
Family
ID=29207524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002091374A Expired - Fee Related JP4290378B2 (ja) | 2002-03-28 | 2002-03-28 | 横型パワーｍｏｓトランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6812522B2 (ja) |
| JP (1) | JP4290378B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4225177B2 (ja) * | 2002-12-18 | 2009-02-18 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US6879003B1 (en) * | 2004-06-18 | 2005-04-12 | United Microelectronics Corp. | Electrostatic discharge (ESD) protection MOS device and ESD circuitry thereof |
| US8598659B2 (en) * | 2005-10-26 | 2013-12-03 | Hewlett-Packard Development Company, L.P. | Single finger gate transistor |
| US10347656B2 (en) | 2016-07-18 | 2019-07-09 | Semiconductor Components Industries, Llc | Semiconductor device and monolithic semiconductor device including a power semiconductor device and a control circuit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5227653A (en) * | 1991-08-07 | 1993-07-13 | North American Philips Corp. | Lateral trench-gate bipolar transistors |
| US5640034A (en) * | 1992-05-18 | 1997-06-17 | Texas Instruments Incorporated | Top-drain trench based resurf DMOS transistor structure |
| JP3141769B2 (ja) * | 1996-02-13 | 2001-03-05 | 富士電機株式会社 | 絶縁ゲート型サイリスタ及びその製造方法 |
| JP3641547B2 (ja) * | 1998-03-25 | 2005-04-20 | 株式会社豊田中央研究所 | 横型ｍｏｓ素子を含む半導体装置 |
| US6285059B1 (en) * | 1999-03-18 | 2001-09-04 | United Microelectronics Corp. | Structure for laterally diffused metal-oxide semiconductor |
| JP2001352070A (ja) * | 2000-04-07 | 2001-12-21 | Denso Corp | 半導体装置およびその製造方法 |
| US6710403B2 (en) * | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| JP2003318404A (ja) * | 2002-04-25 | 2003-11-07 | Nec Kansai Ltd | 横型パワーｍｏｓトランジスタおよびその製造方法 |
| JP4684523B2 (ja) * | 2002-09-09 | 2011-05-18 | 株式会社デンソー | 半導体装置の製造方法 |
-
2002
- 2002-03-28 JP JP2002091374A patent/JP4290378B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-21 US US10/393,288 patent/US6812522B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003289145A (ja) | 2003-10-10 |
| US6812522B2 (en) | 2004-11-02 |
| US20030197240A1 (en) | 2003-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100363353B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2751612B2 (ja) | 縦型パワートランジスタ及びその製造方法 | |
| US7154154B2 (en) | MOS transistors having inverted T-shaped gate electrodes | |
| US20060102908A1 (en) | Semiconductor device | |
| KR100790257B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH09270466A (ja) | 半導体装置及びその製造方法 | |
| JP2014038965A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6541825B2 (en) | Semiconductor device including impurity layer having continuous portions formed at different depths and method of manufacturing the same | |
| JP2005520319A (ja) | 対称的トレンチ金属酸化膜半導体電界効果トランジスタ素子及びその製造方法 | |
| JP5558243B2 (ja) | 半導体装置 | |
| JPH1079507A (ja) | トレンチゲート型ｍｏｓ電界効果トランジスタ及びその製造方法 | |
| JP2002158355A (ja) | 半導体装置およびその製造方法 | |
| KR100743339B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20100096694A1 (en) | Planar extended drain transistor and method of producing the same | |
| JP2009272453A (ja) | トランジスタ、半導体装置及びその製造方法 | |
| KR101530579B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| JP3642768B2 (ja) | 横型高耐圧半導体装置 | |
| JP4290378B2 (ja) | 横型パワーｍｏｓトランジスタおよびその製造方法 | |
| JP5378925B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004063918A (ja) | 横型ｍｏｓトランジスタ | |
| JP2006332232A (ja) | 半導体装置およびその製造方法 | |
| JP3602242B2 (ja) | 半導体装置 | |
| KR100234692B1 (ko) | 트랜지스터 및 그 제조방법 | |
| JP2007059722A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050324 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050728 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070122 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |