EP2406944A1 - Capteur matriciel a faible consommation - Google Patents

Capteur matriciel a faible consommation

Info

Publication number
EP2406944A1
EP2406944A1 EP10710668A EP10710668A EP2406944A1 EP 2406944 A1 EP2406944 A1 EP 2406944A1 EP 10710668 A EP10710668 A EP 10710668A EP 10710668 A EP10710668 A EP 10710668A EP 2406944 A1 EP2406944 A1 EP 2406944A1
Authority
EP
European Patent Office
Prior art keywords
amplifier stage
photodiode
individual detection
output
detection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP10710668A
Other languages
German (de)
English (en)
Inventor
Yang Ni
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Imaging Technologies SAS
Original Assignee
New Imaging Technologies SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Imaging Technologies SAS filed Critical New Imaging Technologies SAS
Publication of EP2406944A1 publication Critical patent/EP2406944A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response

Definitions

  • the present invention relates to an image matrix sensor having a plurality of individual detection structures associated with respective pixels.
  • the dynamics of such a sensor is crucial to keep all the information of a scene to be observed.
  • the spatiotemporal distribution of the luminance may be greater than 12OdB, which greatly exceeds the dynamic available on a conventional image sensor.
  • the latter use a linear photoelectric conversion law whose operating dynamics is limited both by the maximum amplitude of the video signal and the noise level at the output of the sensor.
  • EP 1 271 930 discloses a sensor whose resolution can be varied. There is no operation in solar cell mode of the photodiodes.
  • Patent EP 1 354 360 discloses, for example, a CMOS individual detection structure associated with a pixel having a logarithmic response and a good image quality. This individual detection structure nonetheless has two structural defects: a high electrical consumption when a large number of these structures are assembled within a matrix to produce a sensor and the appearance of black columns on the image formed on the sensor. case of a strong point and local illumination of the scene to be observed.
  • FIG. 1 shows an individual detection structure 1 y according to patent EP 1 354 360.
  • This structure 1 includes therein a photodiode 3 y in photovoltaic mode (that is to say corresponding to a solar cell mode where the photodiode generates a voltage under illumination) read by an amplifier stage 4 are continuous impedance infinite comprising two MOS transistors 41 y, and 42 are the output of this amplifier 4 stage there being connected to a read bus 7 via a MOS transistor selection
  • This structure also includes a switch 8 allowing it, when closed, to bypass the photodiode 3 are as described in EP 1 354 360.
  • amplifier stage 4 In order to ensure stable operation of the photodiode in photovoltaic mode, amplifier stage 4 there must be maintained and running a dynamic supply of this amplifier stage creating unacceptable switching noises on the photodiode 3 y which is in a state of high impedance.
  • detection structures 1 y according to FIG. 1 are assembled according to a matrix whose size is for example greater than 768 ⁇ 576 pixels, which is the standard TV resolution in Europe, the electrical consumption required to polarize the amplifier stage 4 permanently.
  • y of each individual detection structure l y of the matrix can reach a value having detrimental consequences for the operation of the image sensor produced using such a matrix.
  • a matrix comprising a large number of detection structures 1 y may have a parasitic capacitance 71 on the read bus 7, of significant value, which may require a higher bias current in the stage amplifier 4 y of each individual detection structure l y .
  • This bias current is for example of the order of 1 ⁇ A, which for a matrix of 1000x1000 pixels corresponds to a global current is IA.
  • IA global current
  • Another disadvantage of an image sensor made with structures according to FIG. 1 is the risk of appearance of black columns in the image formed on this sensor when the latter acquires an image of a scene in which very intense point light sources are present, these black columns corresponding to pixels whose signal can not be read.
  • the individual detection structure disclosed by the patent EP 1 354 360 may also not be optimal in terms of compactness since it requires that the transistors 41 y and 42 y of the amplifier stage 4 y on the one hand, and the selection transistor 6 will be of different type, the transistors 41 and 42 there are of the amplifier stage 4 y being for example P-channel MOS transistors and the selection transistor 6 y is an N-channel MOS transistor with a structure according to Figure 1, the output signal of the amplifier stage 4 therein indeed has a voltage too low for a P-channel MOS transistor, which would be used as selection transistor, can be unlocked.
  • the individual detection structure disclosed by the patent EP 1 354 360 does not have means for storing an image.
  • the progressive reading on a matrix comprising such individual detection structures creates a time shift between the beginning of reading and the end of reading, which can cause deformations of moving objects when they are observed by a sensor comprising such a matrix.
  • the object of the present invention is to remedy all or part of these disadvantages and to achieve this through an image matrix sensor comprising a plurality of detection structures associated with respective pixels, each individual detection structure comprising:
  • a photodiode having at least one operating range in solar cell mode
  • a first amplifier stage fed continuously and receiving at input a voltage depending on the voltage of the photodiode, including in said range and, a second amplifier stage, connected to the output of the first amplifier stage, and fed differently according to that the output of the first amplifier stage is read or not.
  • the first amplifier stage is continuously supplied so as to be kept in continuous operation, while the second amplifier stage is in dynamic polarization.
  • the second amplifier stage can receive information from the first amplifier stage only during a given period.
  • the first amplifier stage which must be permanently powered, is charged only the second amplifier stage, which allows to deliver a relatively low bias current to the first amplifier stage.
  • the invention may allow the second amplifier stage to be powered only when the output of the first amplifier stage is read or when it is powered substantially only when such a reading is made.
  • Each individual detection structure comprises for example a controlled switch for selectively creating a short circuit of the photodiode and simulating a dark condition of the photodiode or for maintaining the photodiode at a constant or variable preset voltage, when closed.
  • the supply of the first and second amplifier stages also called “buffer amplifiers" corresponds for example to the sending of bias currents to these first and second amplifier stages.
  • the value of the bias current of the first amplifier stage may be less than 100 nA, being for example between 10 and 50 nA.
  • this polarization level only generates an overall consumption of 10-5OmA, against a consumption of the order of
  • the second amplifier stage is dynamically biased, even a bias current of this second stage of relatively high value does not generate overall consumption for the excessive sensor, since only one line of matrix detection structures is selected during playback.
  • each second amplifier stage can be biased by a bias current of the order of l ⁇ A, which corresponds to an overall consumption by the sensor of 1 mA during the reading period of a line.
  • This level of polarization can make it possible to significantly increase the tolerance threshold to overexposure caused by point sources.
  • Each individual detection structure may comprise a signal storage system, in particular the voltage, at the output of the first amplifier stage, the storage system possibly comprising a sampling switch between the first and second amplifier stages, for example a transistor, and means for storing the signal at the output of the first amplifier stage, for example a capacitance.
  • the sampling switch may be a P-channel or N-channel MOS field effect transistor.
  • the sampling switch can be used to sample the output signal of the first amplifier stage in the capacitance.
  • the sampling switch of each individual detection structure can be controlled simultaneously so that sampling takes place at the same time for all the individual detection structures.
  • the capacity is, for example, the input capacitance of the second amplifier stage.
  • the fact of storing in the capacity of the storage system the voltage supplied by the photodiode at the output of the first amplifier stage can make it possible to reduce the time shift induced by the progressive reading and to avoid or at least attenuate the deformation of a moving object observed using the sensor.
  • Such a storage system may furthermore make it possible to observe, with the aid of the sensor, short-duration illuminations, for example from a flashlamp.
  • the detection structure may alternatively be devoid of a storage system as described above, for example when the application assigned to the sensor tolerates the deformations of moving objects.
  • the output of the first amplifier stage is for example then directly connected to the input of the second amplifier stage, which can make it possible to obtain a more compact individual detection structure.
  • the second amplifier stage is powered only when the output of the first amplifier stage, and therefore the signal acquired by the photodiode, is read.
  • the second amplifier stage is fed in a first bias current in the absence of reading of the output of the first amplifier and in a second polarization current during the reading of the output of the first amplifier.
  • first amplifier the first bias current being lower than the second.
  • the ratio between these first and second bias currents is for example between 10 and 10,000.
  • the sensor may comprise at least one transistor common to several detection structures, in particular to detection structures associated with pixels of the same column of the matrix, this transistor being arranged to bias the second amplifier stage of each of said detection structures.
  • the first amplifier stage may comprise at least two field effect transistors and the second amplifier stage may comprise a field effect selection transistor and the field effect transistors of the first amplifier stage may be of the same type as the selection transistor. field effect of the second amplifier stage, which can make it possible to benefit from an individual detection structure that is simpler to manufacture.
  • the invention makes it possible, for example, to use transistors of the same type to produce the first and second amplifier stages.
  • the presence in the individual detection structure of two amplifying stages may make it possible to obtain a voltage sufficient to release, by a selection signal at zero volts, a selection transistor of the same type as the other transistors of the amplifier stages.
  • the two field-effect transistors of the first amplifier stage and the selection transistor of the second amplifier stage are for example P-channel MOS transistors and the photodiode is for example made using a junction comprising a semiconductor substrate of type P on which is carried out an N-type diffusion.
  • the structure for example comprises MOS transistors N-channel and MOS P-channel, which allows a saving of space within the individual detection structure, making it possible not to reduce the photodiode and consequently to gain in photoelectric performance.
  • this transistor sampling can then be placed in the same box as the latter and be protected against light signal leakage.
  • the use to realize the selection transistor of the second amplifier stage of a P-channel MOS transistor may allow the photoelectric current I pp induced in the drain and the source of the selection transistor by parasitic photodiodes to be directed in the same direction. meaning that the bias current, to further increase the bias current and reduce the risk of appearance of black pixel columns in the image formed on the sensor, especially in case of overexposure to an intense point source of light .
  • the first amplifier stage may be arranged to have an input impedance equivalent to that of a gate of a MOS transistor when it is continuously supplied.
  • the sensor may further comprise means for performing a reading of the photodiode when the switch controlled to selectively create a short circuit of the photodiode or to maintain it at a predetermined voltage is open and a reading of the photodiode when said switch is closed , which can compensate for the fixed spatial noise induced by the first and second amplifier stages.
  • the sensor may for example comprise memory means for storing at least one of the two readings above.
  • a method for reading the signal acquired by an individual detection structure associated with a pixel of an image matrix sensor, the individual detection structure comprising:
  • a photodiode having at least one operating range in solar cell mode
  • a first amplifier stage receiving as input a voltage dependent on the voltage of the photodiode, including in said range
  • a second amplifier stage connected to the output of the first amplifier stage, in which the first amplifier stage is continuously supplied and the supply of the second amplifier stage is modified according to whether the output of the first amplifier stage is read or not.
  • the power supply of the first and second amplifier stages corresponds, for example, to the sending of a bias current to these stages.
  • the second amplifier stage receives for example a bias current only when the output of the first amplifier stage, and therefore the signal acquired by the photodiode, is read.
  • the second amplifier stage receives a first bias current in the absence of a reading of the output of the first amplifier stage and a second bias current during the reading of the output of the first amplifier stage, the first bias current being less than the second, the ratio between these first and second polarization currents being for example between 10 and 10,000.
  • Each individual detection structure may include a controlled switch for selectively creating a short circuit of the photodiode and simulating a dark condition of the photodiode or for maintaining the photodiode at a constant or variable preset voltage when closed, and a reading the signal acquired by the individual detection structure when said switch is open and a reading of the signal acquired by the individual detection structure when said switch is closed can be performed.
  • Each individual detection structure may comprise a signal storage system at the output of the first amplifier stage, comprising a sampling switch and storage means, and the method may include the step of sampling the output signal of the first amplifier stage.
  • amplifier stage in the storage medium for each individual detection structure, for example. This sampling can take place at the same time for all the individual detection structures.
  • FIGS. 1 to 3 show examples of individual detection structures according to the teaching of patent EP 1 354 360
  • FIG. 4 represents an individual detection structure according to an exemplary implementation of the invention
  • FIG. 5 represents a sensor comprising a matrix of individual detection structures according to the example of FIG. 4;
  • FIG. 6 is a timing diagram showing steps when reading a line of an image acquired by a sensor according to FIG. 5;
  • FIG. 7 represents an individual detection structure according to another example of implementation of FIG. the invention,
  • FIG. 8 represents a sensor comprising a matrix of individual detection structures according to the example of FIG. 7,
  • FIG. 9 is a timing diagram representing steps during the reading of an image acquired by a sensor according to FIG. 8;
  • FIG. 10 represents another exemplary embodiment of a photodiode and a switch in an individual detection structure and,
  • FIG. 11 represents an exemplary control circuit of a sampling switch.
  • FIG. 4 shows an individual detection structure 1 y according to a first embodiment of the invention.
  • This structure of individual detection l y comprises a photodiode 3 and having at least one operating range in solar cell mode, a first and a second 4 y 5 y amplifier stage, also called “buffer amplifier” and a switch 8 y.
  • the first amplifier stage 4 receives at input y the voltage induced in the photodiode 3 and when the latter is subjected to illumination 2, including solar cell guide operating range of the photodiode.
  • the output of the first amplifier 4 is directly received at the input of the second amplifier stage 5 y and the output of the second amplifier stage 5 is read from a read bus 7, common to several detection structures l y associated with pixels the same column of a matrix comprising a plurality of detection structures.
  • the photodiode 3 is formed there by means of a junction having a type semiconductor substrate P on which is formed a diffusion type N.
  • the junction between these two types of semiconductor material forms a PN junction for photoelectric conversion.
  • the switch 8 y which is in the example illustrated a N-channel MOS field effect transistor makes it possible, as described in patent EP 1 354 360, to short-circuit or not the photodiode 3 y in order to simulate an absolute darkness. .
  • the gate of the transistor 8 is connected to a reset bus reset 1O 1, which allows to monitor the status of this switch 8 y.
  • the first amplifier stage 4 there comprises in the example described two channel MOS field effect transistors in series it 4I and 42 are fed by a voltage V cc.
  • a bias current Ibiasi is sent into the first amplifier stage 4 y .
  • the transistor 42 is connected to a Vbiasi voltage which adjusts the bias current of the first amplifier stage 4 y.
  • This first stage amplifier 4 presents e.g. input impedance equivalent DC to that of a MOS transistor gate.
  • the second stage amplifier 5 there comprises in the example shown a first and a second field-effect transistor 51 and y 52 y that are P-channel MOS transistors
  • the output of the first amplifier 4 is directly connected to the gate of the first transistor 51 is, without coupling capacitor.
  • the transistor 52 plays the role of a selection transistor whose gate is connected to a control bus SEL 11 January.
  • Individual sensing structure l y shown in Figure 4 further comprises a load transistor 9, the second amplifier stage 5 is located outside the individual detection of the structure and are connected to a voltage source V cc ' .
  • the gate of this load transistor 9, is connected to a voltage Vbias 2 , for adjusting the additional voltage gain that is to be brought to the output voltage of the first amplifier stage 4 y .
  • bias current Ibias 2 of the second stage amplifier 5 is sent to the second amplifier stage.
  • the output voltage of the first amplifier stage 4 is then received at the input of the second stage amplifier 5 there at the gate of transistor 5 l y.
  • the pixel associated with the individual detection structure l is read there through the second amplifier stage 5 y .
  • the second stage amplifier 5 there is polarized when the pixel of the individual detection of the structure associated therewith is selected for playback. In the absence of such selection, the bias current Ibias 2 is virtually zero and the selection transistor 52 is not conducting.
  • the selection transistor 52 When the pixel is selected, the selection transistor 52 is activated by means of sending an activation signal via the bus SEL H 1 and a bias current Ibias 2 for turning on this transistor 52 are in order to read the pixel is sent to the second amplifier stage 5 y .
  • the second amplifier stage 5 is fed therein by a first bias current Ibias 2 'when the pixel to which the individual detection structure is associated is not selected, this bias current being insufficient to turn on the transistor 52 y .
  • the selection transistor 52 is biased by a second bias current Ibias 2 ", allowing the pixel reading and as - is between 10 and 10,000.
  • the selection transistor 52 and the transistors are identical to the selection transistor 52 and the transistors.
  • Y 41, y 42 and y 51 are P-channel MOS transistors P.
  • Ip P photocurrent induced in the photodiodes 55 are parasitic at the drain and source of the selection transistor 52 is oriented in the same meaning that the bias current Ibias 2 , which allows to slightly increase this polarization current.
  • the invention is not limited to an individual detection structure as described above.
  • the transistors of the first amplifier stage and the selection transistor of the second amplifier stage can be of different type, the selection transistor 52 are being for example an N-channel MOS transistor and the transistors 41 y and 42 y being P-channel MOS transistors.
  • the diffusion N of the source of the transistor 8 y may be fused with the diffusion N of the photodiode 3 , as shown in FIG. 10.
  • the polarity of the photodiode 3 y can also be reversed, the latter then being performed using an N type semiconductor substrate on which a P type diffusion is performed.
  • the individual detection structure l y according to the invention can also comprise means making it possible to read a voltage of any polarity in the phase of evolution of the photodiode during an exposure, as according to the teaching of the application FR 2 920 590.
  • Switch 8 there can be connected to a predefined potential, thereby making it possible, when the switch 8 is passing, to impose a predetermined voltage to the photodiode 3 and before a shooting.
  • the switch 8 is open there, so that the photoelectric current then induced in the photodiode 3 are illuminated will discharge this voltage, in accordance with what is described with reference to Figures 3a and 3b of the application FR 2 920 590.
  • the individual detection structure l y may for example comprise a capacitive coupling capacitor connecting the cathode of the photodiode 3 y and the first amplifier stage 4 y , as in the embodiment described in FIG.
  • an adequate voltage is generated at the terminals of the coupling capacitor, as mentioned in FIGS. 6a to 6e of the application FR 2 920 590, by connecting the gate of transistor 41 y to a positive voltage of greater value than the threshold voltage of this transistor through a resistance of determined value so that the time constant R * C meets predefined criteria.
  • this adequate voltage can be generated across the capacitance by using a point conductivity within an electrical insulator emanating for example from ionizing radiation, a tunneling effect of cold electrons or the effect of hot electrons, as described with reference to FIGS. 7a and 7b of application FR 2 920 590.
  • the cathode of the photodiode 3 there may also be one of the plates of the coupling capacitor.
  • An example of an image sensor 100 comprising a matrix 101 of M + 1 lines and N + 1 columns of detection structures I y according to the example of FIG. 4 and the reading will now be described with reference to FIGS. a line i of an image acquired by such a sensor, the complete reading of the image may consist of a successive reading of each line.
  • the sensor 100 also comprises:
  • circuit 103 enabling the reading of the photodiode 3 y of each individual detection structure l y , when the switch 8 is open therein , and when the switch 8 is closed thereto and the storage of the information read and a differentiation circuit 104 whose output corresponds to an image output of the sensor.
  • the line selection circuit 102 comprises, as can be seen, a shift register 106 and is arranged to control the activation of the RAZ buses 1O 1 and SEL 11 1 specific to each line i of the matrix 101.
  • Each individual detection structure l u of the matrix is connected to the buses 1O 1 and H 1 .
  • the detection structures I 1 of the same column j of the matrix share a same read bus 7, as well as the same load transistor 52, second stages 5 U amplifiers, the load transistors 52, not being not shown in FIG. 5.
  • each read bus 7 is connected to two switches connected in parallel 107, and 108, of the circuit 103, these switches being respectively controlled by buses 109 and 110. other end of these switches 107 ,, respectively 108 j , is connected to a first analog memory IH j , respectively to a second analog memory 112 ,.
  • the set of switches 107 is controlled in closing, so that an image of the voltage at the terminals of the photodiode 3 y of a detection structure individual l y when the switch 8 is open is recorded in each memory lll j, the stored value corresponding to the signal acquired by the photodiode 3 and the fixed pattern noise and outputting, as described in EP 1,354,360.
  • the circuit 103 further includes a shift register 113 and switches 114, and 115 d, respectively connected to the analog memories 11 I j and 112, and which, when passers-by are used to read in step 200, on two bus 116 and 117 the contents of the memories 11 and I j 112, associated with the same pixel column j.
  • the two buses 116 and 117 are received at the input of the differentiation circuit 104 which is in this example a differential amplifier.
  • the difference made by the circuit 104 makes it possible to obtain an output signal that is free of fixed spatial noise.
  • FIGS 7-9 relate to an implementation variant of the invention differing from that described with reference to Figures 4 to 6 in that each structure of the individual detection system 20 therein comprises a signal storage are output of the first stage amplifier 4 y .
  • Storing 2Oy system allows, in the example described, to store the output voltage of the first amplifier stage 4 and there comprises a sampling switch 21 are disposed between the output of the first amplifier stage 4 y and the input of second stage amplifier 5 y , and a capacitance 22 y .
  • the sampling switch 21 is an MOS field effect transistor N-channel being different type from the MOS transistors of the first and second amplifier stages.
  • the gate of this transistor 21 is connected to a bus 12 SAMP! controlling the sampling in the capacitor 22 is the output voltage value of the first amplifier stage 4 and there the drain and the source of this transistor 21 are connected to the output of the first amplifier 4 and y at the input of second stage amplifier 5 y .
  • the capacitor 22 is for example constituted by the second stage input capacitor amplifier 5 therein.
  • the sensor 100 shown in FIG. 8 differs from that represented in FIG. 5 by the use of components X arranged to achieve a logical combination between an output of the shift register 106 and the signals SAMP and SAMP G in order to activate via one more SAMP 12 bus! sampling: one of a line of pixels selected by the shift register 106 or on all the pixels in the matrix, that is to say according to the logic equation:
  • SAMPz SAMP * SEL / + SAMP G where * and + designate logical operations "and” and "or".
  • first and second memories 11 and I j 112 may be replaced by analog / digital converters at the output which are connected digital memories.
  • the sampling transistor 21 y of each individual detection structure l y may be a P-channel MOS transistor. In this case and when the transistors
  • 41 y , 42 y , 51 y and 52 y are also P-channel MOS transistors, the sampling transistor
  • the sampling transistor 21 y is not controlled by a SAMP signal activated at zero volts but through a drive circuit 25 is capable of outputting a negative voltage, which shows an exemplary embodiment Figure 11. That transistor 21 there is a P-channel MOS transistor or N, it may be protected by a metal layer against the light.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

La présente invention concerne un capteur matriciel d'images comportant une pluralité de structures de détection individuelles (1ij) associées à des pixels respectifs, chaque structure de détection individuelle (1ij) comportant : - une photodiode (3ij) ayant au moins une plage de fonctionnement en mode cellule solaire, - un premier étage amplificateur (4ij) alimenté en permanence et recevant en entrée une tension dépendant de la tension de la photodiode (3ij), y compris dans ladite plage, et, - un deuxième étage amplificateur (5ij), relié à la sortie du premier étage amplificateur (4ij), et alimenté de façon différente selon que la sortie du premier étage amplificateur est lue ou non.

Description

Capteur matriciel à faible consommation
La présente invention a pour objet un capteur matriciel d'image comportant une pluralité de structures de détection individuelles associées à des pixels respectifs.
La dynamique d'un tel capteur est déterminante pour conserver toutes les informations d'une scène à observer. Dans le spectre visible, la distribution spatiotemporelle de la luminance peut être supérieure à 12OdB, ce qui dépasse largement la dynamique disponible sur un capteur d'image classique.
Ces derniers utilisent une loi de conversion photoélectrique linéaire dont la dynamique de fonctionnement est limitée à la fois par l'amplitude maximale du signal vidéo et le niveau des bruits à la sortie du capteur.
EP 1 271 930 divulgue un capteur dont la résolution peut être modifiée. Il n'y a pas de fonctionnement en mode cellule solaire des photodiodes.
De nombreuses solutions sont connues pour augmenter la dynamique de fonctionnement d'un capteur d'image. Le brevet EP 1 354 360 divulgue par exemple une structure de détection individuelle CMOS associée à un pixel ayant une réponse logarithmique et une bonne qualité d'image. Cette structure de détection individuelle présente néanmoins deux défauts structurels : une forte consommation électrique lorsqu'un grand nombre de ces structures sont assemblées au sein d'une matrice pour réaliser un capteur et une apparition de colonnes noires sur l'image formée sur le capteur en cas d'une forte illumination ponctuelle et locale de la scène à observer.
On a représenté à la figure 1 une structure de détection individuelle ly selon le brevet EP 1 354 360. Cette structure ly comporte une photodiode 3y en mode photovoltaïque (c'est-à-dire correspondant à un mode cellule solaire où la photodiode génère une tension sous éclairement) lue par un étage amplificateur 4y à impédance continue infinie comportant deux transistors MOS 41y et 42y, la sortie de cet étage amplificateur 4y étant connectée sur un bus de lecture 7, via un transistor MOS de sélection
6y. Cette structure comporte également un interrupteur 8y permettant, lorsqu'il est fermé, de court-circuiter la photodiode 3y, comme décrit dans le brevet EP 1 354 360. Afin de garantir la stabilité de fonctionnement de la photodiode en mode photovoltaïque, l'étage amplificateur 4y doit être maintenu opérationnel en permanence, une alimentation dynamique de cet étage amplificateur créant des bruits de commutation non acceptables sur la photodiode 3y qui est dans un état de forte impédance.
Lorsque des structures de détection ly selon la figure 1 sont assemblées selon une matrice dont la taille est par exemple supérieure à 768x576 pixels, ce qui est la résolution standard TV en Europe, la consommation électrique nécessitée pour polariser en permanence l'étage amplificateur 4y de chaque structure de détection individuelle ly de la matrice peut atteindre une valeur ayant des conséquences préjudiciables pour le fonctionnement du capteur d'image réalisé à l'aide d'une telle matrice.
Comme représenté à la figure 2, une matrice comportant un grand nombre de structures de détection ly peut présenter une capacité parasite 71 sur le bus de lecture 7, de valeur importante, ce qui peut nécessiter un plus fort courant de polarisation dans l'étage amplificateur 4y de chaque structure de détection individuelle ly. Ce courant de polarisation est par exemple de l'ordre de lμA, ce qui pour une matrice de 1000x1000 pixels correspond à un courant global est de IA. Une telle consommation électrique peut poser des difficultés de conception du capteur et occasionner une surchauffe de la puce à laquelle est intégré le capteur, augmentant alors le courant d'obscurité dans les photodiodes et dégradant la performance photoélectrique du capteur.
Un autre inconvénient d'un capteur d'image réalisé avec des structures selon la figure 1 se traduit par le risque d'apparition de colonnes noires dans l'image formée sur ce capteur lorsque ce dernier acquiert une image d'une scène dans laquelle des sources de lumières ponctuelles très intenses sont présentes, ces colonnes noires correspondant à des pixels dont le signal ne peut être lu.
Comme représenté à la figure 3, lorsqu'une source de lumière ponctuelle est projetée sur un sous-ensemble de structures de détection ly selon la figure 1, la source de lumière provoque l'apparition d'un courant photoélectrique Ipp important dans le drain et la source du transistor de sélection 6y entre la sortie de l'étage amplificateur 4y et le bus de lecture, ce courant Ipp correspondant à l'apparition de photodiodes parasites 61 entre le drain du transistor 6y et la masse et entre la source du transistor 6y et la masse. Lorsque ce courant photoélectrique Ipp est suffisamment grand par rapport au courant de polarisation de l'étage amplificateur 4y, aucune lecture de signal relatif à la structure de détection individuelle ly ne peut être effectuée sur le bus de lecture 7,, ce qui provoque l'apparition d'une case noire sur l'image formée. Sachant qu'un bus de lecture 7, est partagé par l'ensemble des structures de détection associées aux pixels d'une même colonne, ceci crée une colonne noire dans l'image formée sur le capteur.
En outre, la structure de détection individuelle divulguée par le brevet EP 1 354 360 peut également ne pas être optimale en terme de compacité puisqu'elle nécessite que les transistors 41y et 42y de l'étage amplificateur 4y d'une part, et le transistor de sélection 6y soient de type différent, les transistors 41y et 42y de l'étage amplificateur 4y étant par exemple des transistors MOS canal P et le transistor de sélection 6y étant un transistor MOS canal N. Avec une structure selon la figure 1, le signal de sortie de l'étage amplificateur 4y présente en effet une tension trop faible pour qu'un transistor MOS canal P, qui serait utilisé comme transistor de sélection, puisse être débloqué.
Par ailleurs, la structure de détection individuelle divulguée par le brevet EP 1 354 360 ne possède pas de moyens pour mémoriser une image. Or, la lecture progressive sur une matrice comportant de telles structures de détection individuelles crée un décalage temporel entre le début de lecture et la fin de lecture, ce qui peut causer des déformations d'objets en mouvement lorsque ces derniers sont observés par un capteur comportant une telle matrice.
La présente invention a pour objet de remédier à tout ou partie de ces inconvénients et y parvient grâce a un capteur matriciel d'image comportant une pluralité de structures de détection associées à des pixels respectifs, chaque structure de détection individuelle comportant :
- une photodiode ayant au moins une plage de fonctionnement en mode cellule solaire,
- un premier étage amplificateur alimenté en permanence et recevant en entrée une tension dépendant de la tension de la photodiode, y compris dans ladite plage et, - un deuxième étage amplificateur, relié à la sortie du premier étage amplificateur, et alimenté de façon différente selon que la sortie du premier étage amplificateur est lue ou non.
Les termes « alimenté en permanence » et « alimenté en continu » doivent être compris comme étant synonymes. Par « relié » ci-dessus, il faut comprendre un raccordement direct, sans condensateur de couplage ou sans interrupteur, ou indirect, par l'intermédiaire d'un interrupteur par exemple. La photodiode fonctionne au sein du capteur en mode photovoltaïque, et la dynamique du capteur est supérieure à celle des capteurs conventionnels qui n'exploitent pas le mode photovoltaïque.
Grâce à l'invention, le premier étage amplificateur est alimenté en permanence, de manière à être maintenu en fonctionnement permanent, tandis que le deuxième étage amplificateur est en polarisation dynamique.
Ainsi, le deuxième étage amplificateur peut ne recevoir une information du premier étage amplificateur que pendant une période donnée.
Grâce à l'invention, le premier étage amplificateur, qui doit être alimenté en permanence, n'a pour charge que le deuxième étage amplificateur, ce qui permet de ne délivrer qu'un courant de polarisation relativement faible à ce premier étage amplificateur. En outre, l'invention peut permettre que le deuxième étage amplificateur ne soit alimenté que lorsque l'on effectue une lecture de la sortie du premier étage amplificateur ou n'être alimenté de façon importante que lorsque l'on effectue une telle lecture. Chaque structure individuelle de détection comporte par exemple un interrupteur commandé pour sélectivement créer un court-circuit de la photodiode et simuler une condition d'obscurité de la photodiode ou pour maintenir la photodiode à une tension prédéfinie constante ou variable, lorsqu'il est fermé. L'alimentation des premier et deuxième étages amplificateurs, encore appelés « amplificateurs tampons », correspond par exemple à l'envoi de courants de polarisation à ces premier et deuxième étages amplificateurs.
La valeur du courant de polarisation du premier étage amplificateur peut être inférieure à 100 nA, étant par exemple comprise entre 10 et 50 nA. Pour un capteur comportant une matrice de 1000x1000 structures de détection, ce niveau de polarisation ne génère qu'une consommation globale de 10-5OmA, contre une consommation de l'ordre de
IA pour le capteur selon le brevet EP 1 354 360.
En outre, le deuxième étage amplificateur étant polarisé de façon dynamique, même un courant de polarisation de ce deuxième étage de valeur relativement élevée, n'engendre pas une consommation globale pour le capteur excessive, une seule ligne de structures de détection de la matrice étant sélectionnée lors de la lecture.
Par exemple pour une matrice de 1000x1000 structures de détection, chaque deuxième étage amplificateur peut être polarisé par un courant de polarisation de l'ordre de lμA, ce qui correspond à une consommation globale par le capteur de 1 mA pendant la période de lecture d'une ligne. Ce niveau de polarisation peut permettre d'augmenter signifîcativement le seuil de tolérance à une surexposition causée par des sources ponctuelles. Chaque structure de détection individuelle peut comporter un système de stockage du signal, notamment la tension, en sortie du premier étage amplificateur, le système de stockage pouvant comporter un interrupteur d'échantillonnage entre les premier et deuxième étages amplificateurs, par exemple un transistor, et un moyen de stockage du signal en sortie du premier étage amplificateur, par exemple une capacité. L'interrupteur d'échantillonnage peut être un transistor à effet de champ MOS canal P ou canal N.
L'interrupteur d'échantillonnage peut permettre d'échantillonner le signal de sortie du premier étage amplificateur dans la capacité.
L'interrupteur d'échantillonnage de chaque structure de détection individuelle peut être commandé simultanément de façon à ce que l'échantillonnage ait lieu au même instant pour toutes les structures de détection individuelles.
La capacité est par exemple la capacité d'entrée du deuxième étage amplificateur.
Le fait de mémoriser dans la capacité du système de stockage la tension fournie par la photodiode en sortie du premier étage amplificateur peut permettre de réduire le décalage temporel induit par la lecture progressive et d'éviter ou au moins d'atténuer la déformation d'un objet en mouvement observée à l'aide du capteur.
Un tel système de stockage peut par ailleurs permettre d'observer à l'aide du capteur des illuminations de courte durée, provenant par exemple d'une lampe flash. La structure de détection peut en variante être dépourvue de système de stockage tel que décrit ci-dessus, par exemple lorsque l'application dévolue au capteur tolère les déformations d'objets en mouvement. La sortie du premier étage amplificateur est par exemple alors directement reliée à l'entrée du deuxième étage amplificateur, ce qui peut permettre d'obtenir une structure de détection individuelle plus compacte. Selon un premier mode de réalisation de l'invention, le deuxième étage amplificateur n'est alimenté que lorsque la sortie du premier étage amplificateur, et par conséquent le signal acquis par la photodiode, est lue. Selon un deuxième mode de réalisation de l'invention, le deuxième étage amplificateur est alimenté selon un premier courant de polarisation en l'absence de lecture de la sortie du premier amplificateur et selon un deuxième courant de polarisation lors de la lecture de la sortie du premier amplificateur, le premier courant de polarisation étant inférieur au deuxième. Le rapport entre ces premier et deuxième courants de polarisation est par exemple compris entre 10 et 10000.
Le capteur peut comporter au moins un transistor commun à plusieurs structures de détection, notamment à des structures de détection associées à des pixels d'une même colonne de la matrice, ce transistor étant agencé pour polariser le deuxième étage amplificateur de chacune desdites structures de détection.
Le premier étage amplificateur peut comporter au moins deux transistors à effet de champ et le deuxième étage amplificateur peut comporter un transistor de sélection à effet de champ et les transistors à effet de champ du premier étage amplificateur peuvent être de même type que le transistor de sélection à effet de champ du deuxième étage amplificateur, ce qui peut permettre de bénéficier d'une structure de détection individuelle plus simple à fabriquer.
L'invention permet par exemple d'utiliser des transistors de même type pour réaliser les premier et deuxième étages amplificateur. La présence dans la structure de détection individuelle de deux étages amplificateurs, peut permettre d'obtenir une tension suffisante pour débloquer par un signal de sélection à zéro volt un transistor de sélection de même type que les autres transistors des étages amplificateurs.
Les deux transistors à effet de champ du premier étage amplificateur et le transistor de sélection du deuxième étage amplificateur sont par exemple des transistors MOS canal P et la photodiode est par exemple réalisée à l'aide d'une jonction comportant un substrat semi-conducteur de type P sur lequel est réalisée une diffusion de type N.
Lorsqu'un seul type de transistor est utilisé, il n'est pas nécessaire d'avoir recours à un caisson d'isolation, contrairement au cas où la structure comporterait par exemple simultanément des transistors MOS canal N et MOS canal P, ce qui permet un gain de place au sein de la structure de détection individuelle, permettant de ne pas réduire la photodiode et par conséquent, de gagner en performance photoélectrique.
Lorsque l'interrupteur d'échantillonnage utilise un transistor du même type que les transistors des premier et deuxième étages amplificateurs, ce transistor d'échantillonnage peut alors être placé dans le même caisson que ces derniers et être protégé contre une fuite de signal de lumière.
L'emploi pour réaliser le transistor de sélection du deuxième étage amplificateur d'un transistor de type MOS canal P peut permettre que le courant photoélectrique Ipp induit dans le drain et la source du transistor de sélection par des photodiodes parasites soit dirigé dans le même sens que le courant de polarisation, permettant d'augmenter encore le courant de polarisation et de diminuer le risque d'apparition de colonnes de pixels noirs dans l'image formée sur le capteur, notamment en cas de surexposition à une source de lumière ponctuelle intense. Le premier étage amplificateur peut être agencé pour présenter une impédance d'entrée équivalente à celle d'une grille d'un transistor MOS lorsqu'il est alimenté en permanence.
Le capteur peut encore comporter des moyens pour effectuer une lecture de la photodiode lorsque l'interrupteur commandé pour sélectivement créer un court-circuit de la photodiode ou pour la maintenir à une tension prédéfinie est ouvert et une lecture de la photodiode lorsque ledit interrupteur est fermé, ce qui peut permettre de compenser le bruit spatial fixe induit par les premier et deuxième étages amplificateurs.
Le capteur peut par exemple comporter un moyen de mémorisation pour mémoriser l'une au moins des deux lectures ci-dessus. L'invention a encore pour objet, selon un autre de ses aspects un procédé de lecture du signal acquis par une structure de détection individuelle associée à un pixel d'un capteur matriciel d'image, la structure de détection individuelle comportant :
- une photodiode ayant au moins une plage de fonctionnement en mode cellule solaire, - un premier étage amplificateur recevant en entrée une tension dépendant de la tension de la photodiode, y compris dans ladite plage, et,
- un deuxième étage amplificateur, relié à la sortie du premier étage amplificateur, procédé dans lequel, on alimente en permanence le premier étage amplificateur et on modifie l'alimentation du deuxième étage amplificateur selon que la sortie du premier étage amplificateur est lue ou non. L'alimentation du premier et du deuxième étage amplificateur correspond par exemple à l'envoi à ces étages d'un courant de polarisation.
Le deuxième étage amplificateur ne reçoit par exemple un courant de polarisation que lorsque la sortie du premier étage amplificateur, et par conséquent le signal acquis par la photodiode, est lue.
En variante, le deuxième étage amplificateur reçoit un premier courant de polarisation en l'absence de lecture de la sortie du premier étage amplificateur et un deuxième courant de polarisation lors de la lecture de la sortie du premier étage amplificateur, le premier courant de polarisation étant inférieur au deuxième, le rapport entre ces premier et deuxième courants de polarisation étant par exemple compris entre 10 et 10000.
Chaque structure de détection individuelle peut comporter un interrupteur commandé pour sélectivement créer un court-circuit de la photodiode et simuler une condition d'obscurité de la photodiode ou pour maintenir la photodiode à une tension prédéfinie constante ou variable lorsqu'il est fermé, et une lecture du signal acquis par la structure de détection individuelle lorsque ledit interrupteur est ouvert et une lecture du signal acquis par la structure de détection individuelle lorsque ledit interrupteur est fermé peuvent être effectuées.
Chaque structure de détection individuelle peut comporter un système de stockage du signal en sortie du premier étage amplificateur, comportant un interrupteur d'échantillonnage et un moyen de stockage, et le procédé peut comporter l'étape selon laquelle on échantillonne le signal de sortie du premier étage amplificateur dans le moyen de stockage, pour chaque structure individuelle de détection, par exemple. Cet échantillonnage peut avoir lieu en même temps pour toutes les structures de détection individuelles.
L'invention pourra être mieux comprise au vu de la description qui va suivre d'exemples non limitatifs de mise en œuvre de celle-ci et à l'examen du dessin annexé sur lequel :
- les figures 1 à 3 représentent des exemples de structures de détection individuelles selon l'enseignement du brevet EP 1 354 360,
- la figure 4 représente une structure de détection individuelle selon un exemple de mise en œuvre de l'invention, - la figure 5 représente un capteur comportant une matrice de structures de détection individuelles selon l'exemple de la figure 4,
- la figure 6 est un chronogramme représentant des étapes lors de la lecture d'une ligne d'une image acquise par un capteur selon la figure 5, - la figure 7 représente une structure de détection individuelle selon un autre exemple de mise en œuvre de l'invention,
- la figure 8 représente un capteur comportant une matrice de structures de détection individuelles selon l'exemple de la figure 7,
- la figure 9 est un chronogramme représentant des étapes lors de la lecture d'une image acquise par un capteur selon la figure 8,
- la figure 10 représente un autre exemple de réalisation d'une photodiode et d'un interrupteur dans une structure de détection individuelle et,
- la figure 11 représente un exemple de circuit de pilotage d'un interrupteur d'échantillonnage. On a représenté à la figure 4, une structure de détection individuelle ly selon un premier exemple de mise en œuvre de l'invention.
Cette structure de détection individuelle ly comporte une photodiode 3y ayant au moins une plage de fonctionnement en mode cellule solaire, un premier 4y et un deuxième 5y étage amplificateur, encore appelés « amplificateurs tampons », et un interrupteur 8y.
Comme on peut le voir sur la figure 4, le premier étage amplificateur 4y reçoit en entrée la tension induite dans la photodiode 3y lorsque cette dernière est soumise à une illumination 2, y compris dans la plage de fonctionnement en mode cellule solaire de la photodiode. La sortie du premier étage amplificateur 4y est directement reçue en entrée du deuxième étage amplificateur 5y et la sortie de ce deuxième étage amplificateur 5y est lue sur un bus de lecture 7, commun à plusieurs structures de détection ly associées à des pixels d'une même colonne d'une matrice comportant une pluralité de structures de détection.
Dans l'exemple décrit, la photodiode 3y est réalisée à l'aide d'une jonction comportant un substrat semi-conducteur de type P sur lequel est réalisée une diffusion de type N. La jonction entre ces deux types de matériau semi-conducteur forme une jonction PN permettant la conversion photoélectrique. L'interrupteur 8y, qui est dans l'exemple illustré un transistor à effet de champ MOS canal N permet, comme décrit dans le brevet EP 1 354 360, de court-circuiter ou non la photodiode 3y afin de simuler une obscurité absolue.
La grille du transistor 8y est reliée à un bus de remise à zéro 1O1 RAZ, ce qui permet de contrôler l'état de cet interrupteur 8y.
Le premier étage amplificateur 4y comporte dans l'exemple décrit deux transistors à effet de champ MOS canal P en série 4Iy et 42y, alimentés par une tension Vcc. Un courant de polarisation Ibiasi est envoyé dans le premier étage amplificateur 4y.
Comme on peut le voir sur la figure 4, le transistor 42y est relié à une tension Vbiasi qui permet de régler le courant de polarisation du premier étage amplificateur 4y.
Ce premier étage amplificateur 4y présente par exemple une impédance d'entrée en courant continu équivalente à celle d'une grille de transistor MOS.
Le deuxième étage amplificateur 5y comporte dans l'exemple illustré un premier et un deuxième transistor à effet de champ 51y et 52y qui sont des transistors MOS canal P.
Dans l'exemple décrit, la sortie du premier étage amplificateur 4y est directement reliée à la grille du premier transistor 51y, sans condensateur de couplage.
Le transistor 52y joue le rôle d'un transistor de sélection dont la grille est reliée à un bus de commande SEL 111. La structure de détection individuelle ly représentée à la figure 4 comporte encore un transistor de charge 9, du deuxième étage amplificateur 5y, situé à l'extérieur de la structure de détection individuelle ly et relié à une source de tension Vcc'.
La grille de ce transistor de charge 9, est reliée à une tension Vbias2, permettant de régler le gain en tension supplémentaire que l'on veut apporter à la tension en sortie du premier étage amplificateur 4y.
Comme on peut le voir sur la figure 4 un courant de polarisation Ibias2 du deuxième étage amplificateur 5y est envoyé à ce deuxième étage amplificateur.
On va maintenant décrire un exemple de fonctionnement de la structure de détection individuelle ly représentée à la figure 4. Lorsque la photodiode 3y est soumise à une illumination 2, une tension est générée entre les bornes de la jonction PN et cette tension est lue par le premier étage amplificateur 4y qui est maintenu en fonctionnement permanent grâce au courant de polarisation Ibiasi. Le premier étage amplificateur 4y n'étant chargé que par le deuxième étage amplificateur 5y, le courant de polarisation Ibiasi a une valeur très faible, par exemple comprise entre 10 et 50 nA.
La tension en sortie de ce premier étage amplificateur 4y est alors reçue en entrée du deuxième étage amplificateur 5y au niveau de la grille du transistor 5 ly.
La lecture du pixel associée à la structure de détection individuelle ly est effectuée à travers le deuxième étage amplificateur 5y.
Selon un premier mode de réalisation, le deuxième étage amplificateur 5y n'est polarisé que lorsque le pixel auquel la structure de détection individuelle ly est associée est sélectionné en vue de sa lecture. En l'absence d'une telle sélection, le courant de polarisation Ibias2 est quasiment nul et le transistor de sélection 52y n'est pas passant.
Lorsque le pixel est sélectionné, le transistor de sélection 52y est activé par l'intermédiaire de l'envoi d'un signal d'activation via le bus SEL H1 et un courant de polarisation Ibias2 permettant de rendre passant ce transistor 52y afin de lire le pixel est envoyé au deuxième étage amplificateur 5y.
Selon un deuxième mode de réalisation, le deuxième étage amplificateur 5y est alimenté par un premier courant de polarisation Ibias2' lorsque le pixel auquel la structure de détection individuelle est associée n'est pas sélectionné, ce courant de polarisation étant insuffisant pour rendre passant le transistor 52y. Lorsque le pixel est sélectionné, le transistor de sélection 52y est polarisé par un deuxième courant de polarisation Ibias2", permettant la lecture de pixel et tel que — soit compris entre 10 et 10 000.
Ibias2 '
Dans l'exemple de la figure 4, le transistor de sélection 52y et les transistors
41y, 42y et 51y sont des transistors MOS canal P. Dans ce cas, le courant photoélectrique IpP induit dans les photodiodes parasites 55y au niveau du drain et de la source du transistor de sélection 52y est orienté dans le même sens que le courant de polarisation Ibias2, ce qui permet d'augmenter légèrement ce courant de polarisation.
L'invention n'est pas limitée à une structure de détection individuelle telle que décrite ci-dessus. Les transistors du premier étage amplificateur et le transistor de sélection du deuxième étage amplificateur peuvent être de type différent, le transistor de sélection 52y étant par exemple un transistor MOS canal N et les transistors 41y et 42y étant des transistors MOS canal P.
En variante encore, la diffusion N de la source du transistor 8y peut être fusionnée avec la diffusion N de la photodiode 3y comme le montre la Fig. 10. La polarité de la photodiode 3y peut également être inversée, cette dernière étant alors réalisée à l'aide d'un substrat semi-conducteur de type N sur lequel est réalisée une diffusion de type P.
La structure de détection individuelle ly selon l'invention peut également comporter des moyens permettant de lire une tension de polarité quelconque dans la phase d'évolution de la photodiode lors d'une exposition, comme selon l'enseignement de la demande FR 2 920 590.
L'interrupteur 8y peut être relié à un potentiel prédéfini, ce qui peut permettre, lorsque cet interrupteur 8y est passant, d'imposer à la photodiode 3y une tension prédéfinie avant une prise de vue. Lors de l'acquisition d'image, l'interrupteur 8y est ouvert, de manière à ce que le courant photoélectrique alors induit dans la photodiode 3y illuminée décharge progressivement cette tension, conformément à ce qui est décrit en référence aux figures 3a et 3b de la demande FR 2 920 590.
La structure de détection individuelle ly peut par exemple comporter un condensateur de couplage capacitif reliant la cathode de la photodiode 3y et le premier étage amplificateur 4y, comme selon le mode de réalisation décrit à la figure 5 de demande
FR 2 920 590. Une tension adéquate est par exemple générée aux bornes du condensateur de couplage, comme mentionné aux figures 6a à 6e de la demande FR 2 920 590, en reliant la grille du transistor 41y à une tension positive de valeur supérieure à la tension de seuil de ce transistor à travers une résistance de valeur déterminée pour que la constante de temps R* C réponde à des critères prédéfinis.
En variante, cette tension adéquate peut être générée aux bornes de la capacité en utilisant une conductivité ponctuelle au sein d'un isolant électrique émanant par exemple d'un rayonnement ionisant, d'un effet tunnel d'électrons froids ou encore de l'effet d'électrons chauds, comme décrit en référence aux figures 7a et 7b de la demande FR 2 920 590.
La cathode de la photodiode 3y peut par ailleurs constituer l'une des armatures du condensateur de couplage. On va maintenant décrire en référence aux figures 5 et 6 un exemple de capteur d'image 100 comportant une matrice 101 de M+l lignes et N+l colonnes de structures de détection ly selon l'exemple de la figure 4 et la lecture d'une ligne i d'une image acquise par un tel capteur, la lecture complète de l'image pouvant consister en une lecture successive de chaque ligne.
Selon l'exemple décrit, le capteur 100 comporte encore également:
- un circuit de sélection de ligne 102,
- un circuit 103 permettant la lecture de la photodiode 3y de chaque structure de détection individuelle ly, lorsque l'interrupteur 8y est ouvert, et lorsque l'interrupteur 8y fermé et la mémorisation des informations lues et, un circuit de différenciation 104 dont la sortie correspond à une sortie d'image du capteur.
Le circuit de sélection de ligne 102 comprend, comme on peut le voir, un registre à décalage 106 et il est agencé pour contrôler l'activation des bus RAZ 1O1 et SEL 111 propres à chaque ligne i de la matrice 101.
Chaque structure de détection individuelle lu de la matrice est reliée aux bus 1O1 et H1. Les structures de détection I1, d'une même colonne j de la matrice partagent un même bus de lecture 7, ainsi qu'un même transistor de charge 52, des deuxièmes étages amplificateurs 5U, les transistors de charge 52, n'étant pas représentés sur la figure 5. Comme on peut le voir, chaque bus de lecture 7, est relié à deux interrupteurs montés en parallèle 107, et 108, du circuit 103, ces interrupteurs étant respectivement commandés par des bus 109 et 110. L'autre extrémité de ces interrupteurs 107,, respectivement 108j, est reliée à une première mémoire analogique I Hj, respectivement à une deuxième mémoire analogique 112,. Lorsque le signal « Ll » représenté à la figure 6 est activé, l'ensemble des interrupteurs 107, est commandé en fermeture, de façon à ce qu'une image de la tension aux bornes de la photodiode 3y d'une structure de détection individuelle ly lorsque l'interrupteur 8y est ouvert soit enregistrée dans chaque mémoire l l lj, cette valeur enregistrée correspondant au signal acquis par la photodiode 3y et au bruit spatial fixe en sortie, comme décrit dans le brevet EP 1 354 360.
Lorsque le signal « L2 » représenté à la figure 6 est activé, l'ensemble des interrupteurs 108j est commandé en fermeture, de façon à ce qu'une image de la tension aux bornes de la photodiode 3y d'une structure de détection individuelle ly lorsque l'interrupteur 8y est fermé soit enregistrée dans chaque mémoire 112,, cette dernière valeur enregistrée correspondant au bruit spatial fixe seul.
Le circuit 103 comporte encore un registre à décalage 113 et des interrupteurs 114, et 115j, respectivement reliés aux mémoires analogiques 11 Ij et 112, et qui, lorsqu'ils sont passants, permettent de lire selon l'étape 200, sur deux bus 116 et 117 le contenu des mémoires 11 Ij et 112, associées à une même colonne j de pixels. Les interrupteurs 114, et
115j sont commandés par le registre de décalage 113.
Les deux bus 116 et 117 sont reçus en entrée du circuit de différenciation 104 qui est dans cet exemple un amplificateur différentiel.
La différence effectuée par le circuit 104 permet d'obtenir un signal de sortie exempt de bruit spatial fixe.
Les figures 7 à 9 se rapportent à une variante de mise en œuvre de l'invention différant de celle décrite en référence aux figures 4 à 6 par le fait que chaque structure de détection individuelle ly comporte un système 20y de stockage du signal en sortie du premier étage amplificateur 4y.
Le système 2Oy de stockage permet, dans l'exemple décrit, de stocker la tension en sortie du premier étage amplificateur 4y et comporte un interrupteur d'échantillonnage 21y, disposé entre la sortie du premier étage amplificateur 4y et l'entrée du deuxième étage amplificateur 5y, et une capacité 22y.
Dans l'exemple décrit, l'interrupteur d'échantillonnage 21y est un transistor à effet de champ MOS canal N, étant de type différent des transistors MOS des premier et deuxième étages amplificateurs. La grille de ce transistor 21y est reliée à un bus SAMP 12! commandant l'échantillonnage dans la capacité 22y de la valeur de tension en sortie du premier étage amplificateur 4y et le drain et la source de ce transistor 21y sont reliés à la sortie du premier étage amplificateur 4y et à l'entrée du deuxième étage amplificateur 5y.
La capacité 22y est par exemple constituée par la capacité d'entrée du deuxième étage amplificateur 5y.
Le capteur 100 représenté à la figure 8 diffère de celui représenté à la figure 5 par l'emploi de composants 15X agencés pour réaliser une combinaison logique entre une sortie du registre à décalage 106 et les signaux SAMP et SAMP G afin d'activer via un plusieurs bus SAMP 12! l'échantillonnage : soit parmi une ligne de pixels sélectionnés par le registre à décalage 106 soit sur l'ensemble des pixels dans la matrice, c'est-à-dire selon l'équation logique :
SAMPz = SAMP* SEL/ + SAMP G où * et + désignent les opérations logiques « et » et « ou ».
Comme on peut le voir sur la figure 9, lors de la lecture d'une image acquise par un capteur comportant des structures de détection individuelles selon la figure 7, on procède, préalablement à la lecture des images en sortie des structures individuelles de détection ly, à l'échantillonnage dans les capacités 22y du système de stockage 20y de chaque structure ly du signal en sortie du premier étage amplificateur 4y de ladite structure ly, ce qui correspond à l'activation du signal SAMP.
L'invention n'est pas limitée aux exemples qui viennent d'être décrits. Dans une variante, les premières et deuxièmes mémoires 11 Ij et 112, peuvent être remplacées par des convertisseurs analogiques/numériques à la sortie desquels sont connectées des mémoires numériques.
Le transistor d'échantillonnage 21y de chaque structure de détection individuelle ly peut être un transistor MOS canal P. Dans ce cas et lorsque les transistors
41y, 42y, 51y et 52y sont aussi des transistors MOS canal P, le transistor d'échantillonnage
21y peut être mis dans le même caisson que ces transistors et être protégé contre une fuite de signal par la lumière.
Toujours selon cet exemple, le transistor d'échantillonnage 21y n'est pas commandé par un signal SAMP activé à zéro volt mais à travers un circuit de pilotage 25y capable de délivrer une tension négative, dont on a représenté un exemple de réalisation à la figure 11. Que le transistor 21y soit un transistor MOS canal P ou N, il peut être protégé par une couche métallique contre la lumière.
D'autres exemples de mises en œuvre de l'invention sont possibles.

Claims

REVENDICATIONS
1. Capteur matriciel d'images (100) comportant une pluralité de structures de détection individuelles (Iy) associées à des pixels respectifs, chaque structure de détection individuelle (ly) comportant :
- une photodiode (3y) ayant au moins une plage de fonctionnement en mode cellule solaire,
- un premier étage amplificateur (4y) alimenté en permanence et recevant en entrée une tension dépendant de la tension de la photodiode (3y), y compris dans ladite plage, et,
- un deuxième étage amplificateur (5y), relié à la sortie du premier étage amplificateur (4y), et alimenté de façon différente selon que la sortie du premier étage amplificateur est lue ou non.
2. Capteur selon la revendication 1, chaque structure de détection individuelle (ly) comportant un interrupteur (8y) commandé pour sélectivement créer un court-circuit de la photodiode (3y)et simuler une condition d'obscurité de la photodiode (3y) ou pour maintenir la photodiode (3y) à une tension prédéfinie constante ou variable lorsqu'il est fermé.
3. Capteur selon la revendication 1 ou 2, le deuxième étage amplificateur (5y) n'étant alimenté que lorsque la sortie du premier étage amplificateur (4y) est lue.
4. Capteur selon l'une quelconque des revendications 1 à 3, le premier étage amplificateur (4y) étant alimenté en permanence par un courant de polarisation inférieur à 100 nA, notamment compris entre 10 et 50 nA.
5. Capteur selon l'une quelconque des revendications précédentes, le premier étage amplificateur (4y) comportant au moins deux transistors à effet de champ (41y, 42y) et le deuxième étage amplificateur comportant un transistor de sélection (52y), les transistors du premier étage amplificateur et le transistor de sélection étant de même type.
6. Capteur selon la revendication précédente, les deux transistors à effet de champ (41y, 42y) du premier étage amplificateur (4y) et le transistor de sélection (52y) du deuxième étage amplificateur (5y) étant des transistors MOS canal P et la photodiode (3y) étant réalisée à l'aide d'une jonction comportant un substrat semi-conducteur de type P sur lequel est réalisée une diffusion de type N.
7. Capteur selon l'une quelconque des revendications précédentes, le premier étage amplificateur (4y) étant agencé pour présente une impédance d'entrée équivalente à celle d'une grille d'un transistor MOS lorsqu'il est alimenté en permanence.
8. Capteur selon l'une quelconque des revendications précédentes, chaque structure de détection individuelle (ly) comportant un système (20y) de stockage du signal, notamment la tension, en sortie du premier étage amplificateur (4y), le système de stockage (20y) comportant un interrupteur d'échantillonnage (21y) disposé entre les premier et deuxième étages amplificateurs et un moyen (22y) de stockage du signal en sortie du premier étage amplificateur (4y).
9. Capteur selon la revendication précédente, l'interrupteur d'échantillonnage
(21y) étant un transistor à effet de champ MOS et le moyen de stockage (22y) étant une capacité.
10. Capteur selon l'une quelconque des revendications précédentes, comportant des moyens pour effectuer une lecture de la photodiode (3y), interrupteur ouvert, et une lecture de la photodiode (3y), interrupteur fermé.
11. Capteur selon la revendication précédente, comportant un moyen de mémorisation pour mémoriser au moins l'une des deux lectures.
12. Procédé de lecture du signal acquis par une structure de détection individuelle (ly) associée à un pixel d'un capteur matriciel d'image, la structure de détection individuelle comportant :
- une photodiode (3y) ayant au moins une plage de fonctionnement en mode cellule solaire,
- un premier étage amplificateur (4y) recevant en entrée une tension dépendant de la tension de la photodiode, y compris dans ladite plage, et, - un deuxième étage amplificateur (5y), relié à la sortie du premier étage amplificateur (4y), procédé dans lequel, on alimente en permanence le premier étage amplificateur (4y) et on modifie l'alimentation du deuxième étage amplificateur (5y) selon que la sortie du premier étage amplificateur est lue ou non.
13. Procédé selon la revendication précédente, dans lequel la structure de détection individuelle (ly) comporte un interrupteur (8y) commandé pour sélectivement créer un court-circuit de la photodiode (3y),et simuler une condition d'obscurité de la photodiode ou pour maintenir la photodiode à une tension prédéfinie constante ou variable lorsqu'il est fermé et dans lequel on effectue une lecture du signal acquis par la structure de détection individuelle (lu) lorsque ledit interrupteur (8U) est ouvert et une lecture du signal acquis par la structure de détection individuelle (Iy) lorsque ledit interrupteur (8y) est fermé.
EP10710668A 2009-03-13 2010-03-10 Capteur matriciel a faible consommation Withdrawn EP2406944A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0951596A FR2943178B1 (fr) 2009-03-13 2009-03-13 Capteur matriciel a faible consommation
PCT/IB2010/051025 WO2010103464A1 (fr) 2009-03-13 2010-03-10 Capteur matriciel a faible consommation

Publications (1)

Publication Number Publication Date
EP2406944A1 true EP2406944A1 (fr) 2012-01-18

Family

ID=41131221

Family Applications (1)

Application Number Title Priority Date Filing Date
EP10710668A Withdrawn EP2406944A1 (fr) 2009-03-13 2010-03-10 Capteur matriciel a faible consommation

Country Status (7)

Country Link
US (1) US8884205B2 (fr)
EP (1) EP2406944A1 (fr)
JP (1) JP5791523B2 (fr)
KR (1) KR101361743B1 (fr)
CN (1) CN102379120B (fr)
FR (1) FR2943178B1 (fr)
WO (1) WO2010103464A1 (fr)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2943178B1 (fr) * 2009-03-13 2011-08-26 New Imaging Technologies Sas Capteur matriciel a faible consommation
FR2997596B1 (fr) 2012-10-26 2015-12-04 New Imaging Technologies Sas Structure d'un pixel actif de type cmos
US9373655B2 (en) 2014-01-21 2016-06-21 Sony Corporation Imaging device and electronic apparatus
JP6171997B2 (ja) 2014-03-14 2017-08-02 ソニー株式会社 固体撮像素子およびその駆動方法、並びに電子機器
EP2924979B1 (fr) * 2014-03-25 2023-01-18 IMEC vzw Améliorations de ou associées aux capteurs d'image
FR3022397B1 (fr) 2014-06-13 2018-03-23 New Imaging Technologies Cellule photoelectrique de type c-mos a transfert de charge, et capteur matriciel comprenant un ensemble de telles cellules
FR3027730B1 (fr) 2014-10-22 2017-12-22 New Imaging Tech Dispositif d'acquisition d'empreintes digitales
WO2016090144A1 (fr) * 2014-12-03 2016-06-09 Robert Bosch Gmbh Système d'imagerie pour l'imagerie et la récupération d'énergie simultanées
WO2016112204A1 (fr) 2015-01-07 2016-07-14 Nayar Shree K Circuits destinés à des capteurs d'images auto-alimentés
FR3031623B1 (fr) * 2015-01-09 2018-02-16 New Imaging Technologies Capteur matriciel a reponse logarithmique et plage de fonctionnement etendue en temperature
CN104796634B (zh) * 2015-04-20 2018-02-16 中国航天科技集团公司第九研究院第七七一研究所 一种用于超大面阵cmos图像传感器的像元偏置电路及控制方法
CN107615487B (zh) 2015-06-05 2022-04-15 索尼公司 成像元件、电子器件、制造设备以及制造方法
WO2017187474A1 (fr) * 2016-04-25 2017-11-02 三菱電機株式会社 Circuit intégré semi-conducteur, dispositif de lecture de capteur, et procédé de lecture de capteur
US10687003B2 (en) 2016-08-04 2020-06-16 Omnivision Technologies, Inc. Linear-logarithmic image sensor
US9960844B1 (en) * 2017-03-30 2018-05-01 Xilinx, Inc. Electrically testing an optical receiver
FR3084553B1 (fr) 2018-07-30 2020-09-04 New Imaging Tech Capteur optique
US11196947B2 (en) 2019-09-17 2021-12-07 New Imaging Technologies Optical sensor
CN111142571B (zh) * 2019-12-19 2023-05-05 杭州友邦演艺设备有限公司 一种舞台灯朝向识别方法
KR102301243B1 (ko) * 2020-06-15 2021-09-13 주식회사 스틸리언 화이트박스 암호를 이용한 데이터 암호화/복호화 방법 및 장치
CN114323270B (zh) * 2021-12-23 2023-12-05 武汉华星光电半导体显示技术有限公司 主动像素传感器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2819941A1 (fr) * 2001-01-25 2002-07-26 Get Int Element photoelectrique a tres grande dynamique de fonctionnement

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05300432A (ja) 1992-04-24 1993-11-12 Matsushita Electric Ind Co Ltd イメージセンサ
JP4174106B2 (ja) 1998-08-31 2008-10-29 キヤノン株式会社 光電変換装置及びそれを用いた撮像装置
US6542190B1 (en) * 1999-01-12 2003-04-01 Silicon Tough Technology Inc. Image sensor with function of electronic shutter
KR100429571B1 (ko) * 1999-12-28 2004-05-03 주식회사 하이닉스반도체 저전력화 및 화질 개선을 위한 단위 화소 회로 및 판독 회로를 갖는 이미지센서
US6914227B2 (en) * 2001-06-25 2005-07-05 Canon Kabushiki Kaisha Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
JP4551588B2 (ja) * 2001-07-03 2010-09-29 キヤノン株式会社 撮像装置および撮像システム
JP3890207B2 (ja) * 2001-06-25 2007-03-07 キヤノン株式会社 撮像装置および撮像システム
JP4187502B2 (ja) * 2002-07-25 2008-11-26 富士通マイクロエレクトロニクス株式会社 画質を向上させたイメージセンサ
JP4071157B2 (ja) * 2003-05-27 2008-04-02 セイコーインスツル株式会社 イメージセンサー
US7023369B2 (en) * 2003-07-14 2006-04-04 University Of Rochester Multiplexed-input-separated sigma-delta analog-to-digital converter design for pixel-level analog-to-digital conversion
TWI264086B (en) * 2004-06-04 2006-10-11 Via Tech Inc Method and apparatus for image sensor
JP2006014316A (ja) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd サブサンプリングされたアナログ信号を平均化する改善された固体撮像素子及びその駆動方法
US7616231B2 (en) * 2005-01-06 2009-11-10 Goodrich Corporation CMOS active pixel sensor with improved dynamic range and method of operation for object motion detection
US7220953B2 (en) * 2005-03-18 2007-05-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photodiode circuit with improved response time
KR100718786B1 (ko) * 2005-12-29 2007-05-16 매그나칩 반도체 유한회사 시모스 이미지 센서
JP2008017288A (ja) * 2006-07-07 2008-01-24 Rohm Co Ltd 光電変換回路及びこれを用いた固体撮像装置
FR2920590B1 (fr) * 2007-08-28 2009-11-20 New Imaging Technologies Sas Pixel actif cmos a tres grande dynamique de fonctionnement
US7876249B2 (en) * 2009-02-17 2011-01-25 Advis, Inc. Image sensing system
FR2943178B1 (fr) * 2009-03-13 2011-08-26 New Imaging Technologies Sas Capteur matriciel a faible consommation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2819941A1 (fr) * 2001-01-25 2002-07-26 Get Int Element photoelectrique a tres grande dynamique de fonctionnement

Also Published As

Publication number Publication date
WO2010103464A1 (fr) 2010-09-16
US8884205B2 (en) 2014-11-11
CN102379120A (zh) 2012-03-14
CN102379120B (zh) 2014-07-23
KR101361743B1 (ko) 2014-02-21
JP2012520599A (ja) 2012-09-06
US20120074299A1 (en) 2012-03-29
KR20110125272A (ko) 2011-11-18
FR2943178B1 (fr) 2011-08-26
FR2943178A1 (fr) 2010-09-17
JP5791523B2 (ja) 2015-10-07

Similar Documents

Publication Publication Date Title
EP2406944A1 (fr) Capteur matriciel a faible consommation
EP2186318B1 (fr) Pixel actif cmos a tres grande dynamique de fonctionnement
BE1021861B1 (fr) Pixel a injection directe mis en memoire tampon pour matrices de detecteurs infrarouges
TWI499295B (zh) 用於多轉換增益影像感測器之多位準重設電壓
EP1265291A1 (fr) Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue
WO2014064274A1 (fr) Structure d'un pixel actif de type cmos
EP2622845B1 (fr) Dispositif d'imagerie à chute ohmique nulle dans un conducteur de donnée
EP2966687A1 (fr) Capteur d'images cmos
CA2153645C (fr) Circuit de suppression de courant d'obscurite de photodetecteur
FR2819941A1 (fr) Element photoelectrique a tres grande dynamique de fonctionnement
FR2962851A1 (fr) Capteur d'image
WO2010130950A1 (fr) Capteur d'image integre a tres grande sensibilite
FR2529388A1 (fr) Dispositif photosensible assurant un effet anti-eblouissement
EP2936800A1 (fr) Procédé de lecture d'un dispositif d'imagerie
EP2178288B1 (fr) Dispositif et procédé pour réaliser la lecture de courants électriques résultant d'un détecteur de signaux électromagnétiques
US11212467B2 (en) Sample and hold switch driver circuitry with slope control
EP4178218B1 (fr) Pixel pour imageur infrarouge intégrant une polarisation bdi et une reinitialisation active
US11750950B1 (en) Voltage domain global shutter readout circuit timing
FR3111014A1 (fr) Capteur d’image matriciel à sensibilité élevée
TW202412506A (zh) 電壓域全域快門讀出電路
FR3084553A1 (fr) Capteur optique
EP2430660A1 (fr) Capteur d'image pour imagerie a tres bas niveau de lumiere
FR2946743A1 (fr) Dispositif de detection de rayonnements electromagnetiques a detecteur bolometrique polarise, application a une detection infrarouge
FR2878373A1 (fr) Cellule photosensible de type cmos et matrice de telles cellules photosensibles pour capteur d'images cmos
WO2006056086A1 (fr) Capteur optoelectronique a haute dynamique et faible bruit d’offset

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20110909

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20150819

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20190604