FR3084553A1 - Capteur optique - Google Patents

Abstract

La présente invention concerne un capteur optique matriciel comportant des cellules de détection individuelles comportant chacune au moins une photodiode (3ij) opérant en mode photovoltaïque, un premier étage amplificateur (4ij) relié directement ou indirectement à la photodiode et une capacité (20ij) reliée directement ou indirectement à la sortie du premier étage amplificateur et dont la tension (Vc) varie avec l'éclairement de la photodiode, le capteur étant agencé pour assurer une circulation unidirectionnelle de courant vers ou depuis ladite capacité (20ij) afin d'amener cette dernière à une tension correspondant à un extremum de l'éclairement pendant un cycle de fonctionnement de la photodiode.

Description

CAPTEUR OPTIQUE

La présente invention concerne les capteurs optiques utilisés dans la fabrication de caméras, et plus particulièrement mais non exclusivement celles destinées au milieu automobile.

Des efforts considérables ont été consentis ces dernières années pour mettre au point des véhicules à conduite autonome.

Ces véhicules comportent de multiples capteurs qui visent à reconnaître Γ environnement du véhicule, et en particulier la signalisation routière, dont des caméras vidéo.

Par ailleurs, des éclairages et afficheurs à diodes électroluminescentes ont été déployés de façon massive ces dernières années, notamment pour l’équipement des voies de circulation. Généralement, les diodes sont alimentées par un courant pulsé, ce qui crée sur l’image de la plupart des caméras vidéo à capteurs CMOS une fluctuation indésirable, pouvant nuire au traitement de l’image et à la fiabilité de l’analyse de l’environnement du véhicule par le système de conduite embarqué.

Des capteurs matriciels CMOS à réponse logarithmique, comportant une pluralité de cellules individuelles de détection actives, encore appelées pixels actifs, comportant chacune une photodiode opérant en mode cellule solaire, sont déjà proposés par la société déposante et décrits notamment dans la publication FR 2 943 178.

La réponse logarithmique de chaque cellule individuelle de détection est fondée sur le fait qu’en fonctionnement photovoltaïque, la photodiode génère une tension négative en circuit ouvert dont la valeur absolue est sensiblement proportionnelle au logarithme du niveau d’éclairage de la photodiode.

Dans ces capteurs connus, un transistor de réinitialisation permet de créer un court-circuit dans la photodiode afin de simuler une condition d’obscurité au début du cycle d’acquisition. Une lecture différentielle entre la tension générée par la photodiode en circuit ouvert et celle générée en court-circuit permet de supprimer les bruits de décalage additifs et d’obtenir ainsi une image propre.

Dans le capteur objet de la publication FR 2 943 178, chaque cellule individuelle de détection comporte deux étages d’amplification, un transistor d’échantillonnage entre les premier et deuxième étages amplificateurs et une capacité en sortie du premier étage amplificateur pour stocker la valeur de la tension. La présence du transistor d’échantillonnage et le fait de mémoriser dans cette capacité la tension fournie par la photodiode en sortie du premier étage amplificateur peut permettre de réduire le décalage temporel induit par une lecture progressive des lignes du capteur, et d’éviter ou au moins d’atténuer la déformation sur l’image d’un objet en mouvement observé à l’aide du capteur.

Cette réalisation donne de bonnes performances en matière de dynamique de capture d’image mais ne permet pas de résoudre le problème de fluctuation observé dans l’image en présence d’une source de lumière impulsionnelle.

L’invention vise ainsi à proposer une solution au problème de la fluctuation sur l’image des éclairages ou afficheurs à diodes électroluminescentes alimentés par un courant impulsionnel, et concerne un capteur optique matriciel comportant des cellules de détection individuelles comportant chacune au moins une photodiode opérant en mode photovoltaïque, un premier étage amplificateur relié directement ou indirectement à la photodiode et une capacité reliée directement ou indirectement à la sortie du premier étage amplificateur et dont la tension varie avec l’éclairement de la photodiode, le capteur étant agencé pour assurer une circulation unidirectionnelle de courant vers ou depuis ladite capacité afin d’amener cette dernière à une tension correspondant à un extremum de l’éclairement pendant un cycle de fonctionnement de la photodiode.

Par « A relié directement à B » il faut comprendre qu’une borne de A est reliée à une borne de B par un conducteur électrique. Par « A relié indirectement à B », il faut comprendre que A est relié à B par l’intermédiaire d’un composant ou d’un circuit électronique. En l’absence de précision sur le caractère direct ou indirect de la liaison, il faut considérer que celle-ci peut être directe ou indirecte.

La circulation unidirectionnelle de courant peut se faire entre ladite capacité et le premier étage.

Le capteur matriciel selon l’invention est à réponse logarithmique au moins pour les intensités lumineuses élevées, c’est-à-dire que dans au moins une plage de fonctionnement du capteur, notamment pour les intensités lumineuses élevées, la réponse électrique du capteur en fonction de l’intensité lumineuse est logarithmique. Cette réponse logarithmique découle du mode de fonctionnement en cellule photovoltaïque de la photodiode, qui est différent du mode de fonctionnement des capteurs CMOS conventionnels, lesquels n’ont pas cette réponse logarithmique.

De par le stockage, dans la capacité, d’une tension qui correspond à un extremum de l’éclairement, chaque pixel peut mémoriser le pic d’éclairement lié à l’allumage de l’éclairage à diodes électroluminescentes alimenté en courant impulsionnel ; ainsi, on obtient une image qui ne fluctue plus, contrairement à l’art antérieur.

H y a au moins deux manières selon l’invention de mémoriser le pic d’éclairement.

La première solution est préférée, car elle peut permettre de conserver la structure des cellules de détection individuelles des capteurs existants, seuls les circuits électroniques générant les signaux de commande des divers transistors des cellules de détection individuelles devant être modifiés, cette modification pouvant dans certains cas s’effectuer par voie logicielle.

Ainsi, selon un premier exemple de mise en œuvre de l’invention, le capteur est agencé pour amener la capacité à une tension prédéfinie au début du cycle de fonctionnement, de façon permettre à cette tension d’évoluer ensuite tant que la différence entre la tension de la capacité et celle de la photodiode est supérieure à un seuil donné.

Cette tension prédéfinie peut être une tension haute ou une tension basse selon la manière dont la photodiode est reliée au reste du circuit.

Le premier étage amplificateur peut comporter un premier transistor dont la grille est reliée à la photodiode et un deuxième transistor de polarisation, et le capteur peut être agencé pour commander ce dernier au début du cycle de fonctionnement de façon à amener la capacité à un potentiel prédéfini. La polarisation apportée par le deuxième transistor est ainsi transitoire.

Le premier étage peut être un étage tampon.

Le deuxième transistor peut être commandé par un signal (Bias) dont la valeur pour rendre le deuxième transistor passant est choisie à une valeur intermédiaire entre le potentiel de la masse et l’alimentation Vdd.

Dans des exemples où le transistor de la cellule de détection individuelle dont la grille est reliée à la photodiode est de type PMOS, la capacité va se décharger au travers du transistor; dans des exemples où ce transistor est de type NMOS, la capacité va se charger au travers du transistor.

Dans un deuxième exemple de mise en œuvre de l’invention, qui nécessite des modifications de la structure des cellules de détection individuelles des capteurs existants, le capteur est agencé pour amener la capacité à un potentiel prédéfini au début du cycle de fonctionnement, et chaque cellule de détection individuelle comporte une diode reliant le premier étage amplificateur à la capacité de façon à amener la capacité à se charger, respectivement se décharger, au travers de la diode au cours du cycle de fonctionnement.

Chaque cellule de détection individuelle peut également comporter un transistor de réinitialisation de la charge de la capacité en aval de la diode, le capteur étant agencé pour commander ce transistor au début du cycle de fonctionnement pour amener la capacité audit potentiel prédéfini.

Dans un tel exemple avec présence d’une diode reliant le premier transistor du premier étage à la capacité, la polarisation apportée par le deuxième transistor du premier étage est de préférence permanente.

Que ce soit dans le premier ou deuxième exemple de mise en œuvre, ladite capacité peut être constituée par la capacité parasite d’un transistor d’un deuxième étage d’amplification recevant en entrée la sortie du premier étage. H est néanmoins préféré que la capacité soit définie au moins partiellement par un condensateur spécifique, ce qui permet d’avoir une capacité plus grande, et de pouvoir effectuer une lecture plus tardive malgré la décharge naturelle de la capacité en raison des courants de fuite.

Le capteur peut comporter un transistor d’échantillonnage entre les premier et deuxième étages amplificateurs, permettant lorsqu’ouvert d’isoler le deuxième étage amplificateur du premier. Cela peut permettre de mémoriser l’éclairement au même moment pour tous les pixels de la matrice, ce qui est avantageux en cas d’acquisition de l’image d’une scène en mouvement.

La photodiode peut être réalisée soit par un dopage du type N dans un substrat du type P soit par un dopage du type P dans un substrat du type N. La tension photovoltaïque générée par la photodiode est toujours positive de l’anode vers la cathode. En fonction de l’agencement de la photodiode dans le circuit de lecture, on peut obtenir une tension qui évolue positivement ou négativement avec l’intensité lumineuse. Selon les cas, c’est l’anode ou la cathode de la photodiode qui est reliée à une tension fixe.

Le capteur peut être « hybride », c’est-à-dire comporter un circuit de lecture des tensions des photodiodes se trouvant sur un substrat disposé sous celui comportant les photodiodes, vis-à-vis de la lumière incidente, et connecté à celui-ci par des connexions électriques.

L’invention a encore pour objet un procédé d’acquisition d’une image au moyen d’un capteur optique matriciel, notamment tel que défini ci-dessus, ce capteur comportant des cellules de détection individuelles comportant chacune au moins une photodiode, un premier étage amplificateur relié directement ou indirectement à la photodiode et une capacité reliée directement ou indirectement à la sortie du premier étage amplificateur, procédé dans lequel au cours d’un cycle de fonctionnement la photodiode opère en mode photovoltaïque et la tension aux bornes de la capacité varie avec l’éclairement de la photodiode, et dans lequel le capteur est agencé pour assurer une circulation unidirectionnelle de courant entre le premier étage et ladite capacité afin d’amener cette dernière à une tension correspondant à un extremum de l’éclairement pendant un cycle de fonctionnement de la photodiode.

Les caractéristiques énoncées précédemment pour le capteur s’appliquent à ce procédé.

En particulier, dans un exemple de mise en œuvre préféré de l’invention, on applique sur la grille d’un transistor de polarisation du premier étage un signal pour rendre celui-ci passant et amener le potentiel de ladite capacité à une valeur prédéfinie, avant l’exposition, ce signal étant ensuite désactivé pendant l’exposition, le transistor de polarisation étant bloqué.

La capacité peut se décharger, respectivement se charger, dans un transistor du premier étage, dont la grille est connectée à la cathode, respectivement l’anode, de la photodiode.

Dans un exemple de mise en œuvre, les deux transistors du premier étage sont reliés en série, le drain du transistor de polarisation étant relié à la source du transistor dont la grille est reliée à la cathode de la photodiode. La source du transistor de polarisation est reliée à la borne haute de l’alimentation, le drain de l’autre transistor à la masse, de même que l’anode de la photodiode. Les transistors sont de type PMOS dans cet exemple.

L’invention pourra être mieux comprise à la lecture de la description détaillée qui va suivre, d’exemples de mise en œuvre non limitatifs de celle-ci, et à l’examen du dessin annexé,sur lequel :

- la figure 1 est un schéma électronique d’une cellule de détection individuelle d’un capteur connu,

- la figure 2 est un chronogramme des signaux de commande des différents transistors de la cellule de la figure 1,

- la figure 3 est une vue analogue à la figure 1 d’une cellule de détection selon un premier exemple de mise en œuvre de l’invention,

- la figure 4 illustre l’évolution des tensions aux bornes de la photodiode et de la capacité de mémorisation de l’illumination au cours du temps, pendant un cycle de fonctionnement du capteur,

- la figure 5 est un chronogramme des signaux de réinitialisation,

- la figure 6 est un schéma électronique d’une cellule de détection individuelle d’un capteur selon un deuxième exemple de mise en œuvre de l’invention,

- la figure 7 est un chronogramme des signaux de commande des transistors de la cellule de détection individuelle de la figure 6,

- la figure 8 est un exemple de chronogramme de signaux pour la lecture des pixels du capteur comportant des cellules de détection individuelles telles que celle de la figure 6,

- la figure 9 est un schéma analogue à la figure 6 d’une variante de cellule de détection individuelle,

- la figure 10 est un exemple de chronogramme de signaux pour la lecture de pixels d’un capteur comportant des cellules de détection individuelles telles que celle de la figure 9,

- la figure 11 est une vue analogue à la figure 6 d’une variante de réalisation de la cellule de détection individuelle et

- la figure 12 représente un pixel dit « hybride », selon une variante de mise en œuvre de l’invention.

On a représenté à la figure 1 une cellule de détection individuelle lÿ connue, formant un pixel du capteur. De préférence, le capteur est matriciel, et cette cellule fait ainsi partie d’une matrice de pixels à n lignes et p colonnes, les indices i et j correspondant respectivement au numéro de ligne et au numéro de colonne. On a par exemple n supérieur ou égal à 240 et p supérieur ou égal à 320.

Chaque cellule de détection individuelle lÿ comporte une photodiode 3ÿ ayant au moins une plage de fonctionnement en mode cellule solaire, et des premier 4ÿ et deuxième 5ÿ étages amplificateur. La photodiode 3ÿ a son anode reliée à la masse, comme illustré.

La photodiode 3ÿ est par exemple réalisée à l'aide d'une jonction PN entre deux types de matériau semi-conducteur permettant la conversion photoélectrique.

Un transistor 8ÿ permet, comme décrit dans le brevet EP 1 354 360, de courtcircuiter la photodiode 3ÿ afin de simuler une condition d’obscurité absolue. Ce transistor 8ÿ a par exemple sa source reliée à une source de potentiel prédéfini, qui peut être la masse, et son drain à la cathode de la photodiode 3ÿ.

La grille du transistor 8ÿ est reliée à un bus de remise à zéro 10i qui applique un signal RST au début de chaque cycle de fonctionnement.

On peut initialiser la photodiode à une tension nulle ou à une tension de polarisation inverse, afin de disposer d’une plage de fonctionnement linéaire pour les faibles éclairements.

Le premier étage amplificateur 4ÿ reçoit en entrée la tension induite dans la photodiode 3ÿ lorsque cette dernière est soumise à une illumination, au moins dans la plage de fonctionnement en mode cellule solaire de la photodiode.

La sortie du premier étage amplificateur 4ÿ est reçue en entrée du deuxième étage amplificateur 5ÿ et la sortie de ce deuxième étage amplificateur 5ÿ est lue sur un bus de lecture colonne 7j commun à plusieurs cellules de détection lÿ associées à des pixels d’une même colonne j du capteur.

Le premier étage amplificateur 4ÿ comporte dans l'exemple décrit deux transistors à effet de champ MOS canal P en série 41ÿ et 42ÿ, le transistor 42ij étant alimenté par une tension haute Vdd.

La grille du transistor 42ÿ est reliée à un bus de tension Bias qui permet de régler le courant de polarisation du premier étage amplificateur 4ÿ. Ce signal Bias reste constant, dans l’art antérieur, durant le cycle de fonctionnement de la cellule de détection lij. La tension de cathode de la photodiode 3ÿ est appliquée sur la grille du transistor 4 lij.

Le deuxième étage amplificateur 5ÿ comporte, dans l’exemple illustré, un premier et un deuxième transistor à effet de champ 5 lij et 52ÿ qui sont des transistors MOS canal P.

Le transistor 52ÿ joue le rôle d'un transistor de sélection de ligne i, dont la grille est reliée à un bus de commande SEL 1 li.

Lorsque la photodiode 3ÿ est soumise à une illumination 2, une tension négative V_Pd est générée entre les bornes de la jonction PN et cette tension est lue par le premier étage amplificateur 4ÿ qui est maintenu en fonctionnement permanent grâce au courant de polarisation.

La tension Vs en sortie de ce premier étage amplificateur 4ÿ est reçue en entrée du deuxième étage amplificateur 5ÿ au niveau de la grille du transistor 5 lij.

La lecture du pixel associé à la structure de détection individuelle lÿ est effectuée à travers le deuxième étage amplificateur 5ÿ.

Le deuxième étage amplificateur 5ÿ n’est polarisé que lorsque le pixel lÿ est sélectionné en vue de sa lecture. En l’absence d’une telle sélection, le transistor de sélection 52ÿ n’est pas passant.

Lorsque le pixel lÿ est sélectionné, le transistor de sélection 52ÿ est activé par l’intermédiaire de l’envoi d’un signal d’activation via le bus SEL IL et un courant de polarisation permettant de rendre passant ce transistor 52ÿ afin de lire le pixel est envoyé au deuxième étage amplificateur 5ÿ.

Les circuits de lecture des pixels et de sélection ligne et colonne, sont connus en eux-mêmes, et décrits par exemple dans la publication FR 2 943 178.

Sur la figure 2, on a représenté les différents signaux de commande RST et Bias ainsi que la tension de la photodiode Vpd et la tension Vs de sortie du premier étage.

Un tel capteur de l’état de l’art présente l’inconvénient de produire une image fluctuante en présence d’un éclairage à diodes électroluminescentes alimentées par un courant impulsionnel, car la tension de la photodiode 3ÿ varie pendant le temps de pose du fait de la nature impulsionnelle du courant, et en cas de pic de tension P aux bornes de la photodiode lié à l’allumage de l’éclairage au début du temps de pose par exemple, cette tension varie ensuite après l’extinction de l’éclairage, et peut retrouver un niveau d’avant allumage de l’éclairage, comme illustré sur la figure 2, selon le laps de temps qui sépare l’extinction de l’éclairage et la fin du temps de pose.

On voit également sur la figure 2 que la tension de commande VBias est constante et égale à une valeur intermédiaire Vpol entre le zéro volt (la masse) et le +Vdd (l’alimentation).

L’invention permet de mémoriser l’amplitude de crête liée à l’allumage de l’éclairage jusqu’à la fin du temps de pose, même si la tension aux bornes de la photodiode diminue, en valeur absolue, après l’extinction de l’éclairage.

L’invention propose deux manières d’y parvenir.

Dans le premier exemple de mise en œuvre de l’invention, illustré aux figures 3 à 5, chaque pixel lÿ du capteur matriciel reprend une partie de la structure de la cellule de détection individuelle décrite en référence à la figure 1. Les éléments repris portent les mêmes références numériques et ne seront pas décrits à nouveau de façon détaillée.

A la différence du schéma de la figure 1, le deuxième étage 5ÿ est relié au premier étage 4ÿ par l’intermédiaire d’une diode 21ÿ dont la cathode est connectée à la sortie du premier étage 4ÿ, et une capacité 20ÿ est placée entre l’anode de la diode 21ÿ et la masse.

Un transistor de charge 22ÿ relie la borne positive Vdd de l’alimentation et la capacité 20q pour charger celle-ci à un potentiel haut lorsqu’un signal de remise à zéro RESET_PK est envoyé sur la grille du transistor 22ÿ pour le rendre passant. La capacité 21ÿ a sa borne opposée à celle reliée à l’anode de la diode 21ÿ qui est reliée à une tension fixe, par exemple la masse. On peut en effet, comme mentionné plus haut, initialiser la photodiode à une tension nulle ou à une tension de polarisation inverse, afin de disposer d’une plage de fonctionnement linéaire pour les faibles éclairements.

La tension de sortie Vs du premier étage 4ÿ suit l’évolution de la tension V_Pd de la photodiode, négative, comme illustré à la figure 4.

La tension Vc aux bornes de la capacité 20ÿ, représentée par des pointillés sur cette figure, suit l’évolution de la tension de sortie Vs tant que celle-ci est plus basse que la tension aux bornes de la capacité. Ainsi, la tension aux bornes de la capacité 20q décroît jusqu’à une valeur de crête Vs_Pk de la tension de sortie, qui correspond à une valeur de crête VpdPK de la tension aux bornes de la photodiode 3ÿ.

Par contre, la tension Vc est empêchée de remonter par la présence de la diode 21ÿ passé le pic d’illumination responsable de la valeur de crête VpdPK.

Ainsi, une tension de crête Vcpk peut être stockée dans la capacité 20ÿ, qui est représentative de la tension de crête VpdPK de la photodiode 3ÿ.

Cette tension de crête Vcpk correspond à un maximum de l’intensité de la lumière reçue, au moment où la ou les sources lumineuses présentes dans le champ de vision du capteur ont été illuminées.

Le capteur optique selon ce premier exemple de mise en œuvre de l’invention peut mémoriser ainsi l’intensité lumineuse maximale reçue par chaque pixel pendant le temps de pose.

Le cas échéant, la capacité 20ÿ peut être constituée par la capacité parasite entre la grille et la source du transistor 51ÿ. Il est toutefois préférable de prévoir un condensateur spécifique, pour disposer d’une plus grande capacité et pouvoir retarder le moment de la lecture compte-tenu des courants de fuite inévitables.

A chaque cycle de lecture, on peut comme illustré à la figure 5, à l’aide d’une impulsion 100 du signal RESET_PK envoyée à la grille du transistor 22ÿ réinitialiser la charge de la capacité 20ÿ à une valeur suffisamment haute pour conduire ensuite à une décharge durant le temps de pose, et lire à l’issue de celui-ci au temps t_read la valeur de la tension aux bornes de cette capacité, représentative du maximum d’éclairement reçu par la photodiode 3ij. Sur la figure 5, on voit également le signal RST 101 appliqué au transistor 8ÿ pour réinitialiser la photodiode au début d’un cycle de fonctionnement du pixel.

L’exemple de réalisation de la figure 3 présente l’inconvénient de nécessiter la présence de composants additionnels par rapport au capteur connu illustré à la figure 1, à savoir pour chaque cellule de détection, la diode 21ÿ et le transistor de réinitialisation 22ÿ (à supposer que la capacité 20ÿ soit constituée par la capacité parasite du transistor 5 lÿ).

On va maintenant décrire, en référence aux figures 6 à 8, un deuxième exemple de réalisation du capteur selon l’invention, qui présente l’avantage de ne pas nécessiter l’ajout de composants supplémentaires au niveau de la cellule de détection lÿ (à supposer que la capacité 20ÿ soit constituée par la capacité parasite du transistor 5 lÿ).

Sur la figure 6, on a toutefois prévu un condensateur spécifique pour définir au moins partiellement la capacité 20ij qui mémorise la valeur à lire.

La logique de commande de la tension de polarisation Bias du premier étage est modifiée, comme illustré à la figure 7, pour rendre passant le transistor 42ÿ (impulsion 102 sur la figure 7) et amener la sortie Vs à une tension haute, au début d’un cycle de fonctionnement. L’activation du transistor 42ÿ peut se faire simultanément à celle du transistor 8ij.

L’impulsion 102 du signal Bias a de préférence lieu pendant la période de réinitialisation de la photodiode (impulsion 104), comme illustré, et permet de remettre la tension Vs à son niveau haut. Cette impulsion 102 peut aussi avoir lieu avant l’impulsion 104 du signal RST.

On voit en comparant les figures 2 et 7, que dans l’état de la technique la tension du signal Bias reste constante à une valeur Vpol de polarisation, alors que dans l’invention la tension du signal Bias varie durant un cycle de fonctionnement, prenant la valeur Vpol seulement lors de l’impulsion 102, et prenant une valeur fixe qui rend le transistor 42ij inactif hors de l’impulsion 102, à savoir une tension haute égale à Vdd dans l’exemple considéré.

Pendant la durée d’exposition, le signal Bias est désactivé (c’est-à-dire mis à un niveau qui désactive le transistor 42ij). La tension de sortie Vs se stabilise à une valeur qui dépend de l’éclairement reçu par la photodiode, comme illustré à la figure 7. Le courant dans le transistor 41ÿ entre le drain et la source ne peut circuler que dans le sens qui décharge la capacité 20ÿ, et cette circulation unidirectionnelle s’arrête quand la tension V_gs grille source de ce transistor atteint la tension de seuil de ce transistor.

La tension de grille du transistor étant V_Pd, on voit que lorsque V_Pd présente un pic 105, lié au fait que la lumière incidente est impulsionnelle, la tension Vs peut diminuer davantage et atteindre un nouveau minimum 106. On a représenté en pointillés sur la figure 7 l’allure qu’aurait eue la tension Vs dans l’art antérieur après le pic 105.

Dans l’invention, lorsque V_Pd remonte, après la fin de l’impulsion lumineuse, Vs ne peut remonter du fait que la tension aux bornes de la capacité 20ÿ est devenue inférieure. On parvient de cette façon à mémoriser dans la capacité 20ÿ une tension de crête qui suit l’évolution à la baisse de la tension aux bornes de la photodiode 3ÿ. Cette tension peut être lue à la fin du temps d’exposition, en 107, puis le cycle de fonctionnement peut recommencer.

Sur la figure 8, on a illustré un fonctionnement où l’on effectue une lecture séquentielle ligne par ligne des niveaux de signal utile Nsig et de noir Nrst des pixels de la matrice. Dans cet exemple, on procède à la lecture en 108, en activant en 113 le signal SEL1, juste après la réinitialisation du pixel de la ligne 1 avec le signal RST1. On lit la valeur du niveau de noir Nrst en 109. On peut alors faire la différence des valeurs lues Nrst et Nsig. On voit sur la figure 8 que le signal Biasl pour la ligne 1 peut être activé pendant la lecture du niveau de noir Nrst, alors qu’il n’est pas activé pendant la lecture du niveau de signal utile Nsig.

Cette opération permet de lire le niveau noir Nrst du pixel mais aussi de remettre Vs à son niveau haut, armé pour la détection de crête de l’image suivante.

On procède ensuite de même pour les lignes suivantes, de façon séquentielle. Sur la figure 8, on a représenté les signaux RST2, Bias2 et SEL2.

Le capteur peut comporter un transistor d’échantillonnage 6ÿ entre les premier et deuxième étages, comme illustré à la figure 9, commandé par un signal Sample.

On a représenté à la figure 10 les différents signaux de commande d’un tel capteur.

On commence par effectuer une réinitialisation des pixels en 200. Le signal RST est activé, de même que le signal Bias. Le transistor 6ÿ est rendu passant par l’activation du signal Sample en 201, pendant une durée prédéfinie, l’intervalle de temps entre le front descendant de l’impulsion RST et celle de l’impulsion Sample correspondant au temps d’exposition.

Le signal Sample est désactivé simultanément, en 204, pour tous les pixels des différentes lignes, puis on procède à la lecture ligne par ligne grâce à l’activation successive des signaux SEL1, SEL2, SEL3, ... aux étapes 205, 206, 207, ..., respectivement.

Bien entendu, l’invention n’est pas limitée aux exemples qui viennent d’être décrits. On peut par exemple utiliser des transistors NMOS pour réaliser les premier et deuxième étages amplificateurs, et inverser le montage de la photodiode 3ij.

A titre d’exemple on a illustré à la figure 11 une telle cellule de détection individuelle.

Dans ce cas, le signal Bias reste à 0 en dehors de l’impulsion 102. La tension Vs croît avec l’éclairement de la photodiode, et la capacité 20ij se charge (Vs augmente depuis une valeur initiale négative) à travers le transistor 41ij tant que la différence de tension entre la tension de la photodiode et celle de la capacité reste supérieure à un seuil donné.

On a illustré à la figure 12 la possibilité de réaliser le pixel sous une forme hybride, avec un circuit de lecture CMOS 200 surmonté d’un substrat 210 au sein duquel sont réalisées les photodiodes 3ij de chaque pixel. Le substrat du circuit de lecture 200 est commun à plusieurs pixels.

L’anode de chaque photodiode 3ij est par exemple mise à un potentiel fixe (durant le fonctionnement de la photodiode) Vdet.

Une telle disposition offre davantage de place dans le circuit de lecture 200 pour des composants additionnels, et en particulier pour interposer entre la photodiode et la grille du transistor 4lij un circuit de traitement 7ij, qui peut servir à l’amplification par exemple.

De même, on peut insérer entre la sortie de l’étage 4ij et l’étage de sélection 5ij un circuit électronique 9ij, qui peut être varié.

Dans l’exemple de la figure 12, la photodiode est ainsi reliée indirectement à la grille du transistor 41ij et la sortie du premier étage 4ij est reliée indirectement à l’entrée de l’étage 5ij.

La capacité 20ij est branchée sur la sortie du premier étage, en amont du circuit 9ijOn peut encore utiliser des transistors CMOS dits à appauvrissement.

L’expression « comportant un » doit être comprise comme étant synonyme de « comprenant au moins un », sauf si le contraire est spécifié.

Claims (13)

1. REVENDICATIONS

   1. Capteur optique matriciel comportant des cellules de détection individuelles (lÿ) comportant chacune au moins une photodiode (3ÿ) opérant en mode photo voltaïque, un premier étage amplificateur (4ÿ) relié directement ou indirectement à la photodiode et une capacité (20ÿ) reliée directement ou indirectement à la sortie du premier étage amplificateur et dont la tension (Vc) varie avec l’éclairement de la photodiode, le capteur étant agencé pour assurer une circulation unidirectionnelle de courant vers ou depuis ladite capacité (20ÿ) afin d’amener cette dernière à une tension correspondant à un extremum de l’éclairement pendant un cycle de fonctionnement de la photodiode.
2. 2. Capteur selon la revendication 1, étant agencé pour amener la capacité (20ÿ) à une tension prédéfinie au début du cycle de fonctionnement, de façon à permettre à cette tension d’évoluer ensuite tant que la différence entre la tension de la capacité et celle de la photodiode est supérieure à un seuil donné.
3. 3. Capteur selon la revendication 2, étant agencé pour amener la capacité (20ÿ) à une tension haute, respectivement basse, au début du cycle de fonctionnement, de façon à lui permettre de se décharger, respectivement se charger, ensuite vers le premier étage amplificateur tant que la différence entre la tension de la capacité et celle de la photodiode est supérieure à un seuil donné.
4. 4. Capteur selon l’une des revendications 2 et 3, le premier étage amplificateur comportant un premier transistor (41ÿ) dont la grille est reliée à la photodiode (3ÿ) et un deuxième transistor de polarisation (42ÿ), le capteur étant agencé pour commander ce dernier au début du cycle de fonctionnement de façon à amener la capacité (20ÿ) à la tension prédéfinie.
5. 5. Capteur selon la revendication 4, le deuxième transistor étant commandé par un signal (Bias) dont la valeur pour rendre le deuxième transistor passant est choisie à une valeur intermédiaire (Vpol) entre la masse et l’alimentation Vdd.
6. 6. Capteur selon la revendication 1, étant agencé pour amener la capacité à un potentiel prédéfini au début du cycle de fonctionnement, et comportant une diode (21ÿ) reliant le premier étage amplificateur (4ÿ) à la capacité (20ÿ) de façon à amener la capacité à se charger, respectivement se décharger, au travers de la diode au cours du cycle de fonctionnement.
7. 7. Capteur selon la revendication 6, comportant un transistor (22ÿ) de réinitialisation de la charge de la capacité en aval de ladite diode, le capteur étant agencé pour commander ce transistor au début du cycle de fonctionnement pour amener la capacité audit potentiel prédéfini.
8. 8. Capteur selon Tune quelconque des revendications précédentes, ladite capacité (20ÿ) étant définie au moins en partie par un condensateur spécifique.
9. 9. Capteur selon l’une quelconque des revendications précédentes, comportant un transistor d’échantillonnage (6ÿ) entre les premier et deuxième étages amplificateur, permettant lorsqu’ouvert d’isoler le deuxième étage amplificateur du premier.
10. 10. Capteur selon l’une quelconque des revendications précédentes, comportant un circuit de lecture (200) des tensions des photodiodes se trouvant sur un substrat disposé sous celui comportant les photodiodes, vis-à-vis de la lumière incidente, et connecté à celui-ci par des connexions électriques.
11. 11. Procédé d’acquisition d’une image au moyen d’un capteur optique matriciel, notamment un capteur selon l’une quelconque des revendications précédentes, ce capteur comportant des cellules de détection individuelles (lÿ) comportant chacune au moins une photodiode (3ÿ), un premier étage amplificateur (4ÿ) relié directement ou indirectement à la photodiode et une capacité (20ij) reliée directement ou indirectement à la sortie du premier étage amplificateur, procédé dans lequel au cours d’un cycle de fonctionnement la photodiode opère en mode photovoltaïque et la tension aux bornes de la capacité varie avec l’éclairement de la photodiode, et dans lequel le capteur est agencé pour assurer une circulation unidirectionnelle de courant entre le premier étage (4ÿ) et ladite capacité (20ij) afin d’amener cette dernière à une tension correspondant à un extremum de l’éclairement pendant un cycle de fonctionnement de la photodiode.
12. 12. Procédé selon la revendication 11, dans lequel on applique sur la grille d’un transistor de polarisation (42ÿ) du premier étage (4ÿ) un signal (Bias) pour rendre celui-ci passant et amener le potentiel de ladite capacité (20ij) à une valeur prédéfinie avant l’exposition, ce signal (Bias) étant ensuite désactivé pendant l’exposition, le transistor de polarisation (42ÿ) étant bloqué
13. 13. Procédé selon la revendication 12, la capacité se déchargeant, respectivement se chargeant, dans un transistor (41ÿ) du premier étage, dont la grille est connectée à la cathode, respectivement l’anode, de la photodiode (3ÿ).