CN107615487B - 成像元件、电子器件、制造设备以及制造方法 - Google Patents

成像元件、电子器件、制造设备以及制造方法 Download PDF

Info

Publication number
CN107615487B
CN107615487B CN201680028501.8A CN201680028501A CN107615487B CN 107615487 B CN107615487 B CN 107615487B CN 201680028501 A CN201680028501 A CN 201680028501A CN 107615487 B CN107615487 B CN 107615487B
Authority
CN
China
Prior art keywords
photoelectric conversion
substrate
pixel
element isolation
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201680028501.8A
Other languages
English (en)
Other versions
CN107615487A (zh
Inventor
高桥裕嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN107615487A publication Critical patent/CN107615487A/zh
Application granted granted Critical
Publication of CN107615487B publication Critical patent/CN107615487B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明涉及能够在抑制图像质量的任何下降的同时抑制像素尺寸的任何增加的成像元件和电子器件、制造设备以及制造方法。例如，成像元件包括元件隔离区域，元件隔离区域由绝缘体构成并且贯穿半导体层，半导体层具有形成在像素中的晶体管，像素包括用于光电转换入射光的光电转换部。另外，例如，电子器件包括成像部，成像部具有元件分离区域，元件隔离区域由绝缘体形成并且贯穿半导体层，半导体层具有形成在像素中的晶体管，像素包括用于光电转换入射光的光电转换部。本发明不仅可适用于成像元件和电子器件，例如，还可适用于用于制造根据本发明的成像元件和电子器件的制造设备和制造方法。

Description

成像元件、电子器件、制造设备以及制造方法
技术领域
本发明涉及成像元件、电子器件、制造设备以及制造方法。更具体地，本发明涉及可以在抑制图像质量的任何下降的同时抑制像素尺寸的任何增加的成像元件和电子器件以及用于制造该成像元件和电子器件的制造设备和制造方法。
背景技术
过去，作为一种用于缩小像素尺寸而不减小光电二极管的开口面积的技术，提出了在半导体基板上设置有机或无机的光电转换部的图像传感器(例如，参见专利文献1)。另外，为了扩大图像传感器的动态范围，提出了使用光电二极管的光伏发电的图像传感器(例如，参见专利文献2)。
引用列表
专利文献
专利文献1：JP 2013-85164A
专利文献2：JP 2012-520599T
发明内容
技术问题
已经提出的图像传感器对每个像素进行模数转换(A/D转换)，以实现高速驱动、区域控制和全像素同时快门控制。针对这种图像传感器已经提出的技术将多个半导体基板互相上下堆叠，并在开口侧基板上安装A/D转换电路的晶体管中的一部分，以便在抑制像素尺寸的同时抑制基板面积的任何增加。然而，增加的晶体管往往会减小光电二极管的开口面积，由此降低灵敏度并降低拍摄图像的质量。在将A/D转换电路的晶体管的一部分安装在开口侧基板上的情况下，需要在开口侧基板的像素中形成P型阱和N型阱。这需要用于分离这些阱的大量阱边界区域。于是，可使像素尺寸增加。
根据专利文献1中所述的构造，在浮动扩散层周围形成耗尽层。当这样形成时，耗尽层与绝缘膜接触以由此产生暗电流，由此降低拍摄图像的质量。
根据专利文献2中所述的方法，N型晶体管和P型晶体管共存于同一像素中。这需要占用大量的阱边界区域，由此增加像素尺寸。
本发明是鉴于上述情况而提出的。因此，本发明的目的在于在抑制图像质量的任何下降的同时抑制像素尺寸的任何增加。
技术方案
根据本发明的一个方面提供的一种成像元件包括元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部。
所述元件隔离区域可被构造成将形成在所述半导体层中的所述晶体管、扩散层和阱中的至少一者与其他者隔离。
所述元件隔离区域可被构造成与浮动扩散层的侧壁接触，所述浮动扩散层累积由所述光电转换部光电转换的电荷。
所述元件隔离区域可被构造成与所述浮动扩散层的多个侧壁接触。
所述元件隔离区域可被构造成将形成在所述像素中的多个所述浮动扩散层彼此隔离。
所述元件隔离区域可被构造成将P阱和N阱隔离。
所述元件隔离区域可被构造成将P型晶体管和N型晶体管隔离。
所述成像元件还可包括具有二维地排列的多个所述像素的像素阵列。
所述元件隔离区域可被构造成隔离所述像素外部的用于所述光电转换部的上电极的所述扩散层。
所述元件隔离区域可被构造成与用于所述上电极的所述扩散层的侧壁接触。
第一基板和不同于所述第一基板的第二基板可以相互堆叠，在所述第一基板上形成有所述光电转换部和所述半导体层。形成在所述第一基板上的晶体管和形成在所述第二基板上的晶体管可以构成用于读取和放大由所述光电转换部获得的电荷的电路，该电路进一步对放大后的所述电荷进行模数转换。
所述光电转换部可被构造成如下的结构，在该结构中，对不同波长带的光进行光电转换的多个光电转换部彼此堆叠。
第一基板和不同于所述第一基板的第二基板可以相互堆叠，在所述第一基板上形成有所述光电转换部和所述半导体层。形成在所述第一基板上的晶体管可以构成用于读取和放大由所述光电转换部获得的电荷的电路。形成在所述第二基板上的晶体管可以构成用于对被所述电路放大的信号进行模数转换的电路。
第一基板和不同于所述第一基板的第二基板可以相互堆叠，在所述第一基板上形成有所述光电转换部和所述半导体层。形成在所述第一基板上的晶体管和形成在所述第二基板上的晶体管可以构成用于读取和放大由所述光电转换部获得的电荷的电路。形成在所述第二基板上的晶体管可以构成用于对被所述电路放大的信号进行模数转换的电路。
所述像素中的所述晶体管可以构成用于读取和放大由所述光电转换部获得的电荷的电路。
所述像素中的所述晶体管可以均为N型晶体管。
第一基板和不同于所述第一基板的第二基板可以相互堆叠，在所述第一基板上形成有所述光电转换部和所述半导体层。形成在所述第二基板上的晶体管可以构成用于对被所述电路放大的信号进行模数转换的电路，该电路针对布置成阵列图案的所述像素的每一列布置。
根据本发明的另一方面提供的一种电子器件包括：成像部，所述成像部被构造成拍摄目标对象的图像；以及图像处理部，所述图像处理部被构造成对所述成像部通过拍摄所述目标对象的图像而获得的图像数据进行图像处理，其中，所述成像部包括元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部。
根据本发明的另一方面提供的一种用于制造成像元件的制造设备包括元件隔离区域形成部，所述元件隔离区域形成部被构造成形成元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部。
根据本发明的另一方面提供了一种制造方法，在所述制造方法中，用于制造成像元件的制造设备形成元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部。
根据以上概述的本发明的一个方面，成像元件包括元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部。
根据以上概述的本发明的另一个方面，电子器件包括：成像部，所述成像部被构造成拍摄目标对象的图像；以及图像处理部，所述图像处理部被构造成对所述成像部通过拍摄所述目标对象的图像而获得的图像数据进行图像处理。所述成像部包括元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部。
根据以上概述的本发明的另一方面，用于制造成像元件的制造设备包括元件隔离区域形成部，所述元件隔离区域形成部被构造成形成元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部。
有益效果
根据本发明，可以获得拍摄图像。而且，根据本发明，像素尺寸的任何增加和图像质量的任何下降均被抑制。
附图说明
图1是示出图像传感器的典型构造的立体图。
图2是示出安装在图像传感器上的电路的典型构造的示意图。
图3是示出图像传感器的典型构造的截面图。
图4是示出像素基板的典型构造的截面图。
图5是示出构成像素基板的层中的一部分的典型构造的截面图。
图6是示出元件隔离层的典型构造的平面图。
图7是示出单位像素中的元件隔离层的典型构造的平面图。
图8是示出元件隔离层的一部分的典型构造的截面图。
图9是示出单位像素的元件隔离层的其他典型构造的一组平面图。
图10是示出单位像素的单元隔离层的其他典型构造的一组平面图。
图11是示出像素边缘的典型构造的截面图。
图12是示出像素边缘的典型构造的一组平面图。
图13是示出前侧照射型图像传感器的典型构造的截面图。
图14是示出制造设备的典型构造的框图。
图15是说明制造过程的典型流程的流程图。
图16是说明典型制造过程的一组截面图。
图17是说明典型制造过程的一组截面图。
图18是说明典型制造过程的一组截面图。
图19是说明典型制造过程的一组截面图。
图20是说明典型制造过程的截面图。
图21是说明典型制造过程的一组截面图。
图22是说明典型制造过程的一组截面图。
图23是说明典型制造过程的一组截面图。
图24是说明典型制造过程的截面图。
图25是示出像素基板的典型构造的截面图。
图26是示出像素边缘的典型构造的截面图。
图27是示出像素边缘的另一典型构造的截面图。
图28是示出前侧照射型图像传感器的典型构造的截面图。
图29是说明典型制造过程的一组截面图。
图30是说明典型制造过程的一组截面图。
图31是说明典型制造过程的一组截面图。
图32是说明典型制造过程的一组截面图。
图33是说明典型制造过程的一组截面图。
图34是说明典型制造过程的截面图。
图35是示出安装在像素基板上的电路的典型构造示意图。
图36是示出单位像素的元件隔离层的其他典型构造的一组平面图。
图37是示出安装在图像传感器上的电路的典型构造示意图。
图38是示出单位像素的元件隔离层的典型构造的一组平面图。
图39是示出安装在像素基板上的电路的典型构造的一组示意图。
图40是示出图像传感器的典型构造的截面图。
图41是示出前侧照射型图像传感器的典型构造的截面图。
图42是示出安装在像素基板上的电路的典型构造的一组示意图。
图43是示出图像传感器的典型构造的立体图。
图44是示出成像设备的典型构造的框图。
图45是说明成像元件的使用例的示意图。
具体实施方式
下面说明用于实施本发明的优选方式(以下称之为实施例)。将根据以下标题给出说明：
1.第一实施例(图像传感器)
2.第二实施例(图像传感器)
3.第三实施例(图像传感器)
4.第四实施例(图像传感器)
5.第五实施例(图像传感器)
6.第六实施例(图像传感器)
7.第七实施例(图像传感器)
8.第八实施例(成像器件)
9.其他
<1.第一实施例>
<图像传感器>
图1是说明作为根据本发明的成像元件的一个实施例的图像传感器的典型构造的立体图。
图1所示的图像传感器100是将来自目标对象的光光电转换成用于输出的图像数据的器件。例如，图像传感器100被构造成使用互补金属氧化物半导体(CMOS)的CMOS图像传感器或者使用电荷耦合器件(CCD)的CCD图像传感器。
如图1所示，图像传感器100由像素基板101和电路基板102这两个互相堆叠的半导体基板构成。
在像素基板101上形成有像素阵列110。在像素阵列110中二维地(如，以阵列模式)布置有诸如单位像素111-1或111-2等用于将入射光转换为电信号的单位像素111。在以下说明中，如果不需要单独说明这些单位像素，则将单位像素(例如，单位像素111-1和111-2)统称为单位像素111。虽然图1只说明了像素阵列110中的单位像素111-1和111-2，但可以在像素阵列110中设置期望数量的单位像素111。
在电路基板102上形成模数转换器(ADC)阵列120。在ADC阵列120中二维地(例如，以阵列模式)布置与各个单位像素对应的诸如A/D转换部121-1或121-2等A/D转换部121。在以下说明中，如果不需要单独地说明A/D转换部，则将A/D转换部(例如，A/D转换部121-1和121-2)统称为A/D转换部121。
A/D转换部121包括单位像素A/D转换电路的一部分，该单位像素A/D转换电路被构造成用于将从与该转换部121对应的单位像素111中读取的模拟信号(即，通过光电转换入射光而获得的电信号)转换为数字信号。在ADC阵列120中，A/D转换部121设置在与对应于该转换部121的单位像素111重叠的区域中。即，A/D转换部121以与像素阵列110中的单位像素111相同的方式布置。
因此，虽然图1示出仅包括A/D转换部121-1和121-2的ADC阵列120，但在ADC阵列120中实际上布置有与所构造的单位像素111数量相同的A/D转换部121。
顺便提及地，像素阵列110中的单位像素111可以以期望图案(如同ADC阵列120中的A/D转换部121的排列图案)排列。例如，排列图案可以是除了阵列图案以外的蜂窝图案或其他图案。另外，像素基板101的形成有像素阵列110的表面和电路基板102的形成有ADC阵列120的表面可以为期望的形状。这些表面可以是平坦的或弯曲的。像素阵列110的外部(以及ADC阵列120的外部)也可以是期望的形状。阵列可以是如图1所示的矩形，且也可以是其他形状。此外，各个单位像素111(和各个A/D转换部121)可以具有或不具有相同尺寸。
像素基板101和电路基板102基本上以彼此绝缘的方式彼此堆叠。然而，必要时，可使用例如铜(Cu)电极将在像素基板101上形成的电路和在电路基板102上形成的电路相互连接。
单位像素111包括对入射光进行光电转换的光电转换部、对在光电转换部中获得的电荷作为电信号进行放大和读取的读取电路以及被构造成用于将模拟电信号转换为数字信号的A/D转换电路的一部分。即，用于将由单位像素111获得的电信号转换为数字信号的单位像素A/D转换电路由形成在单位像素111中的一些晶体管等以及对应于该单位像素111的A/D转换部121构成。
单位像素A/D转换电路被构造成用于将作为从单位像素111读取的电信号的像素信号与预定参考信号进行比较，并将用于表示直到比较结果发生变化时的时间的时钟信号计数值作为像素信号的数字值输出。
<单位像素A/D转换电路>
图2是说明安装在图像传感器上的单位像素A/D转换电路的典型构造的示意图。如图2所示，在像素基板101上形成有高电压晶体管，这些高电压晶体管是用于构成单位像素A/D转换电路的部件的一部分。
更具体地，单位像素111包括光电转换部131、第一复位晶体管132、传输晶体管133、放大晶体管134、第二复位晶体管135、包括放大晶体管134的比较部136、晶体管137和晶体管138。
光电转换部131将入射到单位像素111上的光转换为电荷。第一复位晶体管132控制从第一浮动扩散层151溢出的电荷的排出。传输晶体管133控制从第一浮动扩散层151到第二浮动扩散层152的电荷传输。放大晶体管134放大第二浮动扩散层152的电位变化，以进行至电信号的转换。第二复位晶体管135控制累积在第二浮动扩散层152中的电荷的排出。
比较部136将反映从光电转换部131读取的电荷的电信号(像素信号)与预定的参考信号进行比较，并输出用于表示比较结果的输出信号。当像素信号变得与参考信号相同(即，二者具有相同电压)时，比较部136使输出信号反转。
比较部136由构成差分对的晶体管142和放大晶体管134、构成电流镜电路的晶体管143和144以及作为恒流源的晶体管141形成，该恒流源用于提供反映输入偏置电流的电流。
在构成差分对的晶体管142和放大晶体管134中，晶体管142的栅极接收从未示出的数模(D/A)转换部输出的参考信号。放大晶体管134的栅极接收从第二浮动扩散层152传输的像素信号。晶体管142和放大晶体管134的源极与晶体管141的漏极连接。晶体管141的源极接地(GND)。
晶体管142的漏极连接到构成电流镜电路的晶体管143和144的栅极，并还连接到晶体管143的漏极。放大晶体管134的漏极连接到晶体管144的漏极。晶体管143和144的源极连接到电源电压。
在单位像素111中还形成有第一浮动扩散层151和第二浮动扩散层152。第一浮动扩散层151累积从光电转换部131传输的电荷。第二浮动扩散层152积累从第一浮动扩散层151传输的电荷。
在第一浮动扩散层151中形成有阱接触部161。在第二浮动扩散层152中形成有阱接触部162。
如图2所示，在电路基板102上形成有低电压晶体管和其他部分。
在与单位像素111对应的A/D转换部121中形成有晶体管171、172、173、181和182。
晶体管171、172和181与单位像素111中的晶体管137和138一起构成正反馈(PFB：positive feedback)电路。该正反馈电路提高了来自比较部136的输出信号的迁移速率，从而提高了比较部136的判定速度。
晶体管173和182构成反相器(非门)，该反相器使来自比较部136的输出信号的值反转。该反转与输出信号基于由上述比较部136进行的比较的结果而进行的反转不同。对输出信号持续地进行这种反转。
A/D转换部121还包括锁存器191。锁存器191接收用于指示当前时间的代码值，以作为其输入信号。锁存器191保存在基于比较结果使来自比较部136的输出信号反转时的代码值。以适当定时的方式将输出信号读取为代码值。代码值是模拟像素信号的N位数字化值。
在如上所述地将所构造的晶体管之中的高电压晶体管布置在像素基板101上并且将低电压晶体管布置在电路基板102上的情况下，针对每个基板来优化有关栅电极、扩散层和布线的处理条件。例如，容易地实施控制，使得针对像素基板101可以采用最大程度地降低噪声的处理条件，并且针对电路基板102可以采用最大程度地提高精细化的处理条件。
如图2所示，在形成像素基板101上的晶体管之中，第一复位晶体管132、传输晶体管133、放大晶体管134、第二复位晶体管135、晶体管138、晶体管141和晶体管142是N型晶体管。晶体管137、晶体管143和晶体管144是P型晶体管。即，N型晶体管和P型晶体管均布置在像素基板101上。
<图像传感器的截面构造>
图3是说明图像传感器100的典型构造的截面图。图3示出图像传感器100的部分截面的典型构造。如图3所示，像素基板101和电路基板102在图像传感器100中互相堆叠。
像素基板101具有焊盘(也称为电极)201，焊盘201在像素基板101上形成为在与电路基板102接触的表面上露出。电路基板102也具有焊盘(也称为电极)202，焊盘202在电路基板102上形成为在与像素基板101接触的表面上露出。焊盘201和202由诸如铜(Cu)等导电材料形成。
焊盘201与形成在像素基板101上的电路中的预定部分电连接。焊盘202与电路基板102上的电路中的如下部分电连接，这些部分对应于像素基板101上的电路中的与对应于焊盘202的焊盘201连接的部分。
如图3所示，当像素基板101和电路基板102互相堆叠时，彼此对应的焊盘201和202形成在彼此接触的位置处。即，形成在像素基板101上的电路和形成在电路基板102上的电路通过焊盘201和202互相电连接。
顺便提及地，在图像传感器100中可以设置所需数量的焊盘201和202。
如图3所示，在像素基板101中形成有光电转换层211、元件隔离层212和晶体管布线层213。例如，光电转换层211被构造成允许光电转换部的光电转换。例如，元件隔离层212被构造成包括用于隔离元件的元件隔离区域。例如，晶体管布线层213被构造成包括用于晶体管的栅极和布线。焊盘201与形成在晶体管布线层213中的布线连接。
同样如图3所示，在电路基板102中形成有布线和晶体管。焊盘202与布线连接。
<像素基板的构造>
图4是说明像素基板101上的光电转换层211的典型构造的截面图。如图4所示，光电转换层211包括微透镜221、滤色片222、像素间遮光层223、上电极224、光电转换部225和下电极226。
针对每个单位像素111形成的微透镜221将入射到成像平面上的光聚集(聚焦)到单位像素111上。这提高了每个单位像素111的入射光的聚焦效率，从而提高了单位像素111的光电转换部的量子效率。
针对每个单位像素111形成的滤色片222透射经由相应的微透镜221入射在单位像素111上的光。滤色片222允许入射光中的预定波长带(色带)分量进入单位像素111的光电转换部。每个滤色片222可以透射期望的波长带(色带)，例如可见光、红外光或紫外光。滤色片222可以由透射单个波长带(色带)的滤色片构成或由透射相互不同的波长带(色带)的多个滤色片构成。如果由多个滤色片组成每个滤色片222，那么针对每个单位像素111来设定滤色片的类型。
例如，滤色片222可以由透射红色波长带中的可见光的红色滤色片、透射蓝色波长带中的可见光的蓝色滤色片以及透射绿色波长带中的可见光的绿色滤色片形成。在这种情况下，每个单位像素111设置有用作红色滤色片、蓝色滤色片或绿色滤色片的滤色片222。
像素间遮光层223由透射光的透明膜和形成在单位像素111之间的遮光壁形成。例如，透明膜由绝缘材料形成，且遮光壁由金属形成。像素间遮光层223阻止穿过滤色片222的光进入相邻像素。
由图可见，上电极224以与光电转换部225的上表面接触的方式形成。如图所示，下电极226针对每个单位像素111形成，且与光电转换部225的下表面接触。即，上电极224和下电极226被构造成夹持光电转换部225。
上电极224由透明电极形成。例如，光电转换部225将经由滤色片222入射的光转换为电荷。光电转换部225由有机光电转换膜、化合物半导体或量子点形成。下电极226用于传输被相应单位像素111的光电转换部225光电转换的电荷。
对于每个单位像素，下电极226经由电极插头(electrode plug)与元件隔离层212电连接。以独立于下电极226的方式，上电极224经由电极插头与元件隔离层212电连接。例如，上电极224与单位像素111外部的元件隔离层212电连接。当然，上电极224也可以与单位像素111内部的元件隔离层212电连接。然而，上电极224与单位像素111外部的元件隔离层212的电连接抑制了单位像素111尺寸的任何增加。
<元件隔离层和其他层的典型构造>
图5是说明构成像素基板101的元件隔离层212和其他层的典型构造的截面图。如图5所示，在下电极226和元件隔离层212之间形成绝缘层231。绝缘层231由诸如二氧化硅(SiO2)等绝缘材料形成。如图所示，埋入式氧化物膜层232和233以上下夹持元件隔离层212的方式形成。
例如，元件隔离层212由大约200nm～2000nm厚的硅基板形成。在像素基板101上形成N型晶体管235和P型晶体管236。这使得在元件隔离层212中形成P阱241和N阱242。N型晶体管235形成在P阱241中，且P型晶体管236形成在N阱242中。在元件隔离层212中形成第一浮动扩散层151(N+扩散层)。对于每个单位像素111，电极插头234将下电极226与第一浮动扩散层151电连接。
在元件隔离层212中还形成元件隔离区域251。如图5所示，元件隔离区域251以贯穿元件隔离层212的方式形成，该元件隔离层构成形成有晶体管(例如，N型晶体管235和P型晶体管236)的半导体层，元件隔离区域251从埋入式氧化物膜层233延伸到埋入式氧化物膜层232。元件隔离区域251各者可具有期望的宽度，但是通常可具有大约200nm的宽度。元件隔离区域251可以由合适的绝缘材料构成。
元件隔离区域251可以以将元件隔离层212中的晶体管、扩散层和阱中的至少一者与其他部分隔离的方式形成。
例如，在单位像素111中，元件隔离区域251可以布置在P阱241和N阱242之间(阱边界上)。这样不需要大量阱边界区域就可以将P阱241和N阱242隔离。即，被电隔离的N型晶体管235和P型晶体管236可以布置在单位像素111中，并同时抑制像素尺寸的任何增加。
换句话说，如图2所示，单位像素A/D转换电路可以部分地构造在像素基板101上(在单位像素111中)。这可以抑制电路基板102上的与单位像素111对应的A/D转换部121的尺寸的任何增加，进一步抑制了单位像素111的尺寸的增加。
即，本实施例的图像传感器100设置有像素基板101，在像素基板101上形成有光电转换部225和元件隔离层212，像素基板101是布置有光电转换部和半导体层的第一基板。图像传感器100还设置有作为与像素基板101不同的第二基板的电路基板102。在图像传感器100中，像素基板101和电路基板102互相堆叠。同样，在图像传感器100中，形成在像素基板101上的晶体管和形成在电路基板102上的晶体管构成单位像素A/D转换电路，该单位像素A/D转换电路从光电转换部225中读取电荷并放大这些电荷以用于A/D转换。
因此，图像传感器100对每个像素进行模数转换，并同时抑制像素尺寸的任何增加。因此，图像传感器100提供诸如高速驱动、区域控制和全像素同时快门控制等功能。
换句话说，布置在N型晶体管235和P型晶体管236之间的元件隔离区域251被构造成将N型晶体管235和P型晶体管236彼此隔离。
<元件隔离层的构造>
图6是说明元件隔离层的典型构造的平面图。图6中的矩形271表示一个单位像素的构造。如图6所示，元件隔离区域251-1形成在P阱241-1和N阱242之间。元件隔离区域251-2形成在N阱242和P阱241-2之间。
形成在P阱241-1和241-2中的N+扩散层261构成N型晶体管的源极和漏极。形成在N阱242中的P+扩散层262构成P型晶体管的源极和漏极。图中的空心矩形表示晶体管的栅极绝缘膜。形成在P阱241-1和241-2中的P+扩散层262和形成在N阱242中的N+扩散层261构成阱接触部。
如图6所示，每个元件隔离区域251可布置在单位像素111中的P阱241和N阱242之间在阱边界上。在这种情况下，元件隔离区域251将P阱241和N阱242彼此隔离并将N型晶体管和P型晶体管彼此隔离。
<单位像素中的元件隔离层的构造>
图7是说明单位像素111中的元件隔离层212的典型构造的平面图。在图7的示例中，单位像素111中的元件隔离区域251(在矩形271内部)布置成与第一浮动扩散层151和第二浮动扩散层152接触。
图8是说明元件隔离层的一部分的典型构造的截面图。每个晶体管由阱、栅极绝缘膜、多晶硅栅极及包括高浓度扩散层的源极和漏极形成。
第一浮动扩散层151通过如下方式形成：通过注入杂质并进行退火，使得该层具有高浓度并直到埋入式氧化(BOX(buried oxide))膜层232。未示出的第二浮动扩散层152以与第一浮动扩散层151相同的方式形成。
例如，通常用作源极和漏极的其他高浓度扩散层可以与第一浮动扩散层151一样深。然而，使其他高浓度扩散层略浅(使得这些高浓度层不会到达埋入式氧化物膜层232)可稳定晶体管性能。
通过在与晶体管相同的阱内部布置与该阱具有相同的极性的高浓度杂质层(阱接触部281)实现对基板偏置的控制。该阱接触部可以具有与晶体管的源极和漏极相同的杂质分布。如果晶体管用作完全耗尽晶体管，则不需要设置阱接触部281。
在诸如第一浮动扩散层151、第二浮动扩散层152以及源极和漏极等高浓度扩散层的周围形成耗尽层282。如果耗尽层282与埋入式氧化物膜层232接触，则可产生暗电流。
为了避免这种情况，如上所述，元件隔离区域251可以形成为与第一浮动扩散层151和/或第二浮动扩散层152的侧壁接触。如图8所示，这种形成结构一方面减少了与形成在浮动扩散层周围的耗尽层282之间的接触面积，另一方面减少了埋入式氧化物膜层232的边界表面。这抑制了暗电流的产生。这进而抑制了由图像传感器100拍摄的图像的质量的任何下降。
在以如图7的示例所示的方式来构造单位像素111的元件隔离层212的情况下，在浮动扩散层(即第一浮动扩散层151和/或第二浮动扩散层152)上在两个方向上(图中的上侧和下侧)形成侧壁。可选地，如在图9中的子图A的示例中，元件隔离区域251可以形成为与侧壁中的一者接触。作为另一个可选方案，如在图9中的子图B的示例中，元件隔离区域251可以形成为与两个侧壁接触。
即，元件隔离区域251可以形成为与用于累积由光电转换产生的电荷的浮动扩散层的侧壁接触，或者形成为与浮动扩散层的多个侧壁接触。在以如图9的子图B的示例说明的方式形成元件隔离区域251的情况下，浮动扩散层和元件隔离区域251之间的接触面积增加。因此，在浮动扩散层周围产生耗尽层的范围被大大缩小。即，图像传感器100抑制暗电流的产生而不增加像素尺寸，由此抑制了由图像传感器100拍摄的图像的质量的任何下降。
在单位像素111中，如图10的子图A中的圆圈291所示，可使用一个P+扩散层262来形成适用于整个P阱的阱接触部，从而将公共基板偏置施加到整个P阱。
同样在单位像素111中，如图10的子图B中的圆圈292～294所示，针对被元件隔离区域251隔离的每个区域，可以使用P+扩散层262形成阱接触部，使得这些阱接触部彼此独立地被施加有基板偏置。在图10的子图B的示例中，第二浮动扩散层152的P阱通过元件隔离区域251与其他阱隔离。形成在P阱中的P+扩散层262用于形成专用于第二浮动扩散层152的阱接触部。这可以以独立于其他阱接触部的方式将基板偏置施加到专用于第二浮动扩散层152的阱接触部。即，专用于第二浮动扩散层152的阱接触部可以被施加有不同于其他阱接触部的基板偏置。这使得转换效率变化，并且有助于扩大图像传感器100的动态范围。
即，元件隔离区域251可形成为用于隔离在单位像素中形成的多个浮动扩散层。这使得图像传感器100在不增加像素尺寸的情况下就可扩大其动态范围，并抑制由图像传感器100拍摄的图像的质量的任何下降。
<单位像素外部的构造>
图11是说明像素阵列边缘的典型构造的截面图。如图11的示例所示，作为在像素阵列110的边缘之外形成的单位像素，普通像素301的光入射面是开口的。在像素阵列110的边缘处形成有遮光部302，该遮光部的光入射面被遮光膜311遮光。
遮光膜311由诸如不透光的金属等导电材料形成。在单位像素111的外部，上电极224经由遮光膜311与元件隔离层212电连接。更具体地，在单位像素111的外部，遮光膜311将上电极224与下电极226电连接。下电极226经由电极插头与N+扩散层312电连接，该N+扩散层是在元件隔离层212中形成的高浓度扩散层。
如图11所示，如同第一浮动扩散层151，N+扩散层312形成为具有高浓度，并直到埋入式氧化物(BOX(buried oxide))膜层232。这意味着，N+扩散层312具有与第一浮动扩散层151相同的杂质分布。这简化了制造过程，并且消除了对阱的需求。
如图12的子图A所示，上电极224经由遮光膜311和下电极226连接到N+扩散层312，该下电极布置在与每个单位像素111的下电极226不同的位置处(即，在单位像素111的外部)。
此外，如图12的子图B的示例所示，元件隔离区域251以围绕N+扩散层312的方式形成。即，构成用于上电极224的扩散层的N+扩散层312通过元件隔离区域251与其他部件隔离。
上述的构造实现了N+扩散层312的形成，而不需要大量阱边界区域。这进而抑制基板尺寸的任何增加。
同样，如12的子图B的示例所示，元件隔离区域251以接触N+扩散层312的侧壁的方式形成。这抑制了在N+扩散层312周围形成耗尽层，并且防止产生暗电流。结果，抑制了由图像传感器100拍摄的图像的质量的任何下降，且同时基板尺寸没有任何增加。
上面解释了像素阵列110和ADC阵列120在内部是如何构造的。在像素基板101上的像素阵列110外部和电路基板102上的ADC阵列120的外部，可以根据需要布置逻辑电路、输入/输出(IO)电路和其他部件。
在前面段落中，以背侧照射型图像传感器为例进行了说明。可选地，本发明可应用于如图13所示的前侧照射型图像传感器，在该前侧照射型图像传感器中，晶体管布线层213位于元件隔离层212的光入射侧上。
<制造设备>
图14是示出制造作为根据本发明的成像元件的图像传感器100的制造设备的典型构造的框图。图14所示的制造设备400包括控制部401和制造部402。
例如，控制部401包括中央处理单元(CPU)、只读存储器(ROM)和随机存取存储器(RAM)。控制部401控制制造部402的各个部分，并进行与制造图像传感器100相关的控制处理。例如，控制部401的CPU根据存储在ROM中的程序来执行各种处理。CPU还根据从存储部413加载到RAM的程序来进行不同处理。RAM可以根据需要存储CPU执行不同处理时所用的数据和其他资源。
在控制部401的控制下，制造部402进行与制造图像传感器100相关的处理。制造部402包括绝缘体上硅(SOI：silicon-on-insulator)基板形成部431、元件隔离层形成部432、晶体管布线层形成部433、焊盘形成部434、第二半导体层形成部435、堆叠部436和光电转换层形成部437。
SOI基板形成部431进行与形成SOI基板相关的处理，该SOI基板被构造成在硅(Si)基板和表面Si层之间***有SiO2。元件隔离层形成部432进行与形成元件隔离层212相关的处理。晶体管布线层形成部433进行与形成晶体管布线层213相关的处理。焊盘形成部434进行与形成焊盘相关的处理，其中，焊盘用于电连接基板之间的电路。第二半导体层形成部435进行与形成电路基板102相关的处理。堆叠部436进行与堆叠像素基板101和电路基板102相关的处理。光电转换层形成部437进行与形成像素基板101上的光电转换层211相关的处理。
如稍后将进行说明，在控制部401的控制下，以上处理部进行用于制造图像传感器100的各种处理。
制造设备400还包括输入部411、输出部412、存储部413、通信部414和驱动器415。
例如，输入部411由键盘、鼠标、触摸面板和外部输入端子组成。输入部411接收来自用户的指令输入或接收来自外部的信息输入，并将接收的输入馈送到控制部401。例如，输出部412由诸如阴极射线管(CRT：cathode-ray tube)显示器或液晶显示器(LCD：liquidcrystal display)等显示器、扬声器和外部输出端子组成。当被提供来自控制部401不同信息时，输出部412以图像和声音的形式或作为模拟信号和数字数据输出信息。
存储部413包括合适的存储介质，例如闪存、固态驱动器(SSD：solid-statedrive)或硬盘等。存储部413存储从控制部401接收的信息，并且根据控制部401的请求检索所存储的信息，并将检索到的信息馈送到控制部401。
例如，通信部414由适于有线或无线局域网(LAN：local area network)的接口或调制解调器构成。通信部414经由包括因特网在内的网络与外部设备进行通信处理。例如，通信部414接收来自控制部401的信息，将所接收的信息发送给通信方，并向控制部401提供从通信方接收到的信息。
根据需要，驱动器415与控制部401连接。根据需要，驱动器415装载有诸如磁盘、光盘、磁光盘或半导体存储器等可移除介质421。根据需要，经由驱动器415从可移除介质421中读取的计算机程序安装到存储部413中。
<制造处理的流程>
以下参照图15的流程图是说明由制造图像传感器100的制造设备400进行的处理的典型流程。将根据需要参照图16～24来解释说明。
当开始制造过程时，进入步骤S101。在步骤S101中，在控制部401的控制下，例如，SOI基板形成部431形成具有如图16的子图A所示的构造的SOI基板。在图16中的子图A的示例中，SOI基板500具有由硅(Si)基板501、SiO2层502和构成硅表面层的SOI层503构成的三层结构。例如，SOI基板形成部431形成大约200～2000nm厚的SOI基板。使用这种SOI基板，元件隔离层形成部432可以利用类似于普通浅沟槽隔离(STI：shallow trench isolation)的技术形成元件隔离层212。
在步骤S102中，在控制部401的控制下，元件隔离层形成部432形成元件隔离层212。
如图16的子图B所示，例如，元件隔离层形成部432将SOI基板500的表面氧化至约10nm的深度。然后，元件隔离层形成部432通过化学气相沉积(CVD：chemical vapordeposition)形成氮化硅(SiN)膜504。此后，元件隔离层形成部432将抗蚀剂505涂布到膜上，并使其曝光以形成元件隔离图案。
然后，例如，如图16的子图C所示，元件隔离层形成部432进行干法刻蚀以形成贯穿SiN膜504和SOI层503的图案。
然后，例如，如图17的子图A所示，元件隔离层形成部432进行CVD处理以沉积SiO2薄膜506，从而用SiO2填充贯穿部分。
然后，如图17的子图B所示，元件隔离层形成部432进行化学机械研磨(CMP：chemical mechanical polishing)和湿法刻蚀以使表面SiO2薄膜506平坦化。此后，如图17的子图C所示，该元件隔离层形成部432去除SiN膜504。
回到图15，在步骤S103中，在控制部401的控制下，晶体管布线层形成部433形成晶体管布线层213。
例如，如图18的子图A所示，晶体管布线层形成部433进行普通CMOS处理，以形成晶体管布线层213。
回到图15，在步骤S104中，焊盘形成部434使用类似于普通Cu布线形成的技术来形成与电路基板102的电路连接的焊盘。
例如，如图18的子图B所示，焊盘形成部434进行CVD处理，以在最顶层布线511(图18的子图A)上形成碳化硅(SiC)膜512和SiO2膜513。
然后，如图18中的C子图所示，焊盘形成部434将抗蚀剂涂布到SiO2膜513上，使其曝光，并对SiO2膜513进行干法刻蚀，以形成构成焊盘的凹槽图案514。
例如，如图19的子图A所示，焊盘形成部434再次将抗蚀剂涂布到SiO2膜513上，使其曝光，并对SiO2膜513和SiC膜512进行干法蚀刻，以形成孔515，这些孔用作连接焊盘与最顶层布线511的连接过孔。
然后，如图19的子图B所示，焊盘形成部434进行物理气相沉积(PVD：physicalvapor deposition)处理以沉积约10nm厚的势垒金属膜516，通过镀覆形成铜膜，并通过CMP对Cu膜进行研磨以使SiO2膜513露出，从而形成焊盘201。
回到图15，在步骤S105中，第二半导体层形成部435形成构成第二半导体层的电路基板102。第二半导体层形成部435进行普通CMOS处理，以在电路基板102上形成诸如元件隔离层、晶体管层和布线层等层。
在电路基板102的最顶层也形成焊盘，以用于与像素基板101连接。也可以采用与像素基板101上的上述焊盘相同的技术形成这些焊盘。电路基板102上的焊盘布置成使得当基板被翻转时，这些焊盘与像素基板101上的焊盘在位置上是重合的。
在步骤S106中，堆叠部436将像素基板101和电路基板102互相上下堆叠。更具体地，堆叠部436将像素基板101翻转，将像素基板101和电路基板102粘合在一起，并然后在约350摄氏度下对二者进行加热处理。
图20是示出如何使像素基板101和电路基板102彼此堆叠的截面图。如图20所示，作为SOI基板的硅(Si)基板522和作为BOX层的SiO2层521堆叠在像素基板101的元件隔离层212上。
在步骤S107中，光电转换层形成部437对SOI基板进行处理，以形成光电转换层211。
例如，如图21的子图A所示，光电转换层形成部437进行CMP和湿法刻蚀以去除硅(Si)基板522，从而露出SiO2层521。
然后，例如，如图21的子图B所示，光电转换层形成部437进行湿法刻蚀以去除SiO2层521，从而露出SOI层(元件隔离层212)。
接着，例如，如图21的子图C所示，光电转换层形成部437进行CVD和PVD处理以在元件隔离层212上形成埋入式氧化物膜层232，并然后在埋入式氧化物膜层232上沉积诸如约100nm厚的SiO2层等绝缘层231。
然后，如图22的子图A所示，光电转换层形成部437涂布抗蚀剂，使其曝光，并对绝缘层231进行干法刻蚀，以形成将光电转换部225的电极与元件隔离层212连接的连接孔523(即，将下电极226与元件隔离层中的第一浮动扩散层151连接的连接孔，以及将上电极224与作为用于上电极224的高浓度扩散层的N+扩散层312连接的连接孔)。
然后，例如，光电转换层形成部437使用CVD或PVD处理来沉积氮化钽(TaN)的下电极226。形成下电极226之前，光电转换层形成部437可形成钨(W)插头。
然后，例如，如图22的子图B所示，光电转换层形成部437涂布抗蚀剂，使其曝光，并对TaN膜进行干法刻蚀，以形成下电极图案。此时，从平面角度来看，下电极226被划分成与各个单位像素111对应的部分。在单位像素111的外部，形成用于上电极224的下电极226。
然后，光电转换层形成部437进行PVD处理，例如，以沉积诸如有机光电转换膜等光电转换部225和作为通常由铟锡氧化物(ITO)形成的透明电极膜的上电极224。
然后，例如，如图22的子图C所示，光电转换层形成部437涂布抗蚀剂，使其曝光，并进行干法刻蚀，以去除像素区域外部的光电转换部225和上电极224。此时，上电极224和光电转换部225可以被划分成与各个像素对应的部分，或可以不被划分而覆盖整个像素区域。如果上电极224和光电转换部225被构造成覆盖整个像素区域，则会降低相关的处理成本。
在涂布抗蚀剂并使其曝光之前，光电转换层形成部437进行CVD处理，以在上电极224上沉积SiO2膜，该SiO2膜构成用于像素间遮光层223的绝缘膜。因此，例如，如图23的子图A所示，在像素阵列110的边缘处的上电极224上形成连接孔524。进一步在下电极226上形成连接孔525，以将上电极224与元件隔离层212连接。
接着，在涂布抗蚀剂并使其曝光之前，光电转换层形成部437进行PVD或CVD处理，以沉积钨(W)膜。因此，如图23的子图B所示，形成遮光图案以及用于将上电极224与元件隔离层212连接的布线图案。遮光图案可以形成为与像素阵列110的内部边缘处的大约几个像素一样宽。也可以形成像素间遮光壁，以防止单位像素之间的混色。
然后，例如，如图23的子图C所示，光电转换层形成部437利用诸如有机膜等绝缘膜将像素间遮光层223的像素间遮光壁、图23的子图B中的遮光图案和布线图案埋入。
然后，例如，如图24所示，光电转换层形成部437在像素间遮光层223上形成滤色片222，并接着在滤色片222上形成微透镜221。
在如上所述制作图像传感器100之后，制造部402将图像传感器100输出到外部。由此结束制造过程。
通过进行如上所述的制造过程，制造设备400制造根据本发明的图像传感器100(图1)。即，以上述方式制造的图像传感器100抑制像素尺寸的任何增加并抑制图像质量的任何下降。
<2.第二实施例>
<图像传感器>
在如上所述的图像传感器100中，光电转换部可以根据需要进行构造，并不限于上述示例。例如，多光电转换部可以彼此上下堆叠，以吸收不同波长带中的光。
图25是示出构成用于实施本发明的成像元件的图像传感器100的像素基板101的另一典型构造的截面图。图25对应于用于说明第一实施例的图4。第二实施例的图像传感器100也被构造成大体上与上述参照图1～3说明的第一实施例基本相同。即，在这种情况下，图像传感器100也由像素基板101和电路基板102构成。像素阵列110和其他部分形成在像素基板101上，且ADC阵列120和其他部分形成在电路基板102上。
在第二实施例(图25中的示例)中，不同于第一实施例(图4)，在像素基板101上的光电转换层211中形成并彼此上下堆叠三个光电转换部，以吸收不同波长带中的入射光分量。
即，第二实施例的图像传感器100具有被构造成彼此上下堆叠以光电转换不同波长带中的光的多个光电转换部。
可以根据需要来确定由堆叠的光电转换部吸收的光的波长带。可以设置任意所需数量的堆叠的光电转换部。在以下段落，假定如图中从上到下所示地设置吸收蓝光波长带的蓝光光电转换部532、吸收绿光波长带的绿光光电转换部542以及吸收红光波长带的红光光电转换部552。
蓝光光电转换部532被构造成夹持在蓝光光电转换部532的上电极531和下电极533之间。绿光光电转换部542被构造成夹持在绿光光电转换部542的上电极541和下电极543之间。红光光电转换部552被构造成夹持在红光光电转换部552的上电极551和下电极553之间。
蓝光光电转换部532、绿光光电转换部542和红光光电转换部552均由有机光电转换膜、化合物半导体或量子点构成。至少上电极531、下电极533、上电极541、下电极543和上电极551由透射光的透明电极构成。
在下电极533和上电极541之间以及在下电极543和上电极551之间形成作为绝缘膜的SiO2膜561。因此，上电极和下电极彼此电绝缘。彼此堆叠的蓝光光电转换部532、绿光光电转换部542和红光光电转换部552使用电极插头通过各自的下电极与不同单位像素111的元件隔离层212连接。即，由蓝光光电转换部532、绿光光电转换部542和红光光电转换部552获得的电荷是去往不同单位像素111的电荷。
换句话说，每个光电转换部可以利用三个像素的面积来接收光。在这种情况下，图像传感器100可以扩大其动态范围，而不增加像素尺寸，并同时抑制由图像传感器100拍摄的图像的质量的任何下降。
第二实施例的其它层的构造基本上与第一实施例相同。即，第二实施例的图像传感器100在具有用于光电转换入射光的光电转换部的单位像素111中包括元件隔离区域251，元件隔离区域由绝缘材料制成并贯穿构成形成有晶体管的半导体层的元件隔离层212。这种构造可提供与第一实施例相同的效果。即，第二实施例的图像传感器100也抑制像素尺寸的任何增加并抑制图像质量的任何下降。
<单位像素外部的构造>
例如，像素阵列110的边缘处的单位像素111的外部构造可以是如图26所示的构造。
在图26的示例中，蓝光光电转换部532经由上电极531、遮光膜571、下电极533、下电极543、下电极553和电极插头与形成在元件隔离层512上的N+扩散层572连接，其中，该遮光膜用于对像素阵列110的边缘遮光，下电极533用于将蓝光光电转换部532与元件隔离层512电连接，电极插头用于将这些部件互相电连接。
绿光光电转换部542经由上电极541、下电极533、下电极543、下电极553和电极插头与形成在元件隔离层512上的N+扩散层573连接，其中，下电极533用于将绿光光电转换部542与元件隔离层512电连接，电极插头用于将这些部件互相电连接。
红光光电转换部552经由上电极551、下电极543、下电极553和电极插头与形成在元件隔离层512上的N+扩散层574连接，其中，下电极543用于将红光光电转换部552与元件隔离层512电连接，电极插头用于将这些部件互相电连接。
元件隔离区域251将N+扩散层572、573和574彼此隔离。
上述构造允许在不需要大量阱边界区域的情况下形成N+扩散层572、573和574。即，可以抑制基板尺寸的任何增加。
像素阵列110的边缘处的单位像素111的外部的构造不限于图26中的示例。可选地，该构造可以为如图27所示的构造。
在图27的示例中，蓝光光电转换部532、绿光光电转换部542和红光光电转换部552均经由遮光膜571与元件隔离层212电连接。与图26的示例相同，蓝光光电转换部532与N+扩散层572连接，绿光光电转换部542与N+扩散层573连接，且红光光电转换部552与N+扩散层574连接。元件隔离区域251将N+扩散层572、573和574彼此隔离。
与图26的情况相同，以上构造允许在不需要大量阱边界区域的情况下形成N+扩散层572、573和574。即，可以抑制基板尺寸的任何增加。
如同第一实施例的情况，在第二实施例中，在像素基板101上的像素阵列110的外部以及在电路基板102上的ADC阵列120的外部，可以根据需要布置逻辑电路、IO电路和其他部件。
同样在第二实施例中，如同第一实施例的情况，本发明可应用于如图28所示的前侧照射型图像传感器，在该图像传感器中，晶体管布线层213位于元件隔离层212的光入射侧。
<制造设备>
第二实施例的图像传感器100可以由与第一实施例相同的制造设备400制造。
<制造过程的流程>
第二实施例的制造过程可以以与制造图像传感器100的第一实施例相同的方式进行。
如上所述，第二实施例的图像传感器100与第一实施例的图像传感器的不同之处在于如何构造光电转换层211。为了详细阐述这一点，下面将详细说明在步骤S107(图15)中进行的处理。
例如，如图29的子图A所示，光电转换层形成部437进行CMP和湿法刻蚀以去除硅(Si)基板522，从而使SiO2层521露出。
然后，例如，如图29的子图B所示，光电转换层形成部437进行湿法刻蚀以去除SiO2层521，从而使SOI层(元件隔离层212)露出。
然后，如图29的子图C所示，光电转换层形成部437进行CVD处理和PVD处理，以在元件隔离层212上形成埋入式氧化物膜层232，并然后在埋入式氧化物膜层232上沉积诸如大约100nm厚的SiO2层等绝缘层231。
然后，例如，如图30的子图A所示，光电转换层形成部437涂布抗蚀剂，使其曝光，并对绝缘层231进行干法刻蚀，以形成将下电极553与元件隔离层212连接的连接孔581。
然后，光电转换层形成部437进行CVD处理和PVD处理，以沉积氮化钽(TaN)的下电极553。在沉积下电极553的膜之前，光电转换层形成部437可形成钨(W)插头。
然后，例如，如图30的子图B所示，光电转换层形成部437涂布抗蚀剂，使其曝光，并对TaN膜进行干法刻蚀以形成下电极553的图案。此时，从平面角度来看，下电极553被划分成与单个单位像素111对应的部分。在单位像素111的外部形成与上电极531连接的下电极553、与上电极541连接的下电极553和与上电极551连接的下电极553。
然后，光电转换层形成部437进行PVD处理，例如，以将红光光电转换部552和上电极551沉积在下电极553上。
然后，例如，如图30的子图C所示，光电转换层形成部437涂布抗蚀剂，使其曝光，并进行干法刻蚀以去除像素阵列110外部的红光光电转换部552和上电极551。此时，上电极551和红光光电转换部552可被划分成与各个单位像素111对应的部分，或者可以被构造成覆盖整个像素阵列110。如果上电极551和红光光电转换部552构造成覆盖整个像素阵列110，那么会降低相关的处理成本。然而，这需要制作孔，这些孔用作从上方将第一下电极和第二下电极与第一半导体层连接的连接部。
例如，如图30的子图D所示，在通过CVD处理形成SiO2膜561之后，光电转换层形成部437涂布抗蚀剂，使其曝光，并进行干法刻蚀，以形成将下电极543连接到上电极551或下电极553的连接孔582。
然后，光电转换层形成部437进行CVD处理和PVD处理，以沉积由透明ITO膜构成的下电极543。在沉积下电极543之前，光电转换层形成部437可以形成钨(W)插头。
然后，例如，如图31的子图A所示，光电转换层形成部437涂布抗蚀剂，使其曝光，并对下电极543进行干法刻蚀以形成下电极543的图案。
然后，光电转换层形成部437进行PVD处理，例如，以沉积绿光光电转换部542及其上电极541。
然后，例如，如图31的子图B所示，光电转换层形成部437涂布抗蚀剂，使其曝光，并进行干法刻蚀以去除像素阵列110外部的上电极541和绿光光电转换部542。此时，上电极541和绿光光电转换部542可被划分成与单个单位像素111对应的部分，或者可以被构造成覆盖整个像素阵列110。如果上电极541和绿光光电转换部542被构造成覆盖整个像素阵列110，那么会降低相关的处理成本。然而，这需要制作孔，这些孔用作从上方将第一下电极与第一半导体层连接的连接部。
在通过CVD处理沉积SiO2薄膜561之后，例如，如图31的子图C所示，光电转换层形成部437涂布抗蚀剂，使其曝光，并进行干法刻蚀，以形成将下电极533连接至上电极541或下电极543的连接孔583。
然后，光电转换层形成部437进行CVD处理和PVD处理，以沉积由透明ITO膜构成的下电极533。在沉积下电极533之前，光电转换层形成部437可以形成钨(W)极插头。
然后，例如，如图32的子图A所示，光电转换层形成部437涂布抗蚀剂，并使其曝光，以形成下电极533的图案。
然后，光电转换层形成部437进行PVD处理，例如，以沉积蓝光光电转换部532及其上电极531。
然后，例如，如图32的子图B所示，光电转换层形成部437涂布抗蚀剂，使其曝光，并进行干法刻蚀以去除像素阵列110外部的上电极531和蓝光光电转换部532。此时，上电极531和蓝光光电转换部532可被划分成与单个单位像素111对应的部分，或者可以被构造成覆盖整个像素阵列110。如果上电极531和蓝光光电转换部532被构造为覆盖整个像素阵列110，那么相关的处理成本将会降低。
例如，如图33的子图A所示，在通过CVD处理沉积SiO2薄膜561之后，光电转换层形成部437涂布抗蚀剂，使其曝光，并进行干法刻蚀，以形成将遮光膜571连接至上电极531或下电极533的连接孔584。
然后，光电转换层形成部437进行PVD处理或CVD处理以沉积钨(W)膜，在钨膜上涂布抗蚀剂，并使其曝光。例如，如图33的子图B所示，形成了同时用作遮光图案和用作将不同层中的上电极和元件隔离层212连接的布线图案的遮光膜571。优选地，遮光图案可以形成为与像素阵列110的内部边缘处的大约几个像素一样宽。也可以形成像素间遮光壁，以防止单位像素之间的混色。
然后，例如，如图33的子图C所示，光电转换层形成部437使用SiO2膜561来填充像素间遮光层223的像素间遮光膜之间的空隙。
然后，例如，如图34所示，光电转换层形成部437在像素间遮光层561上形成微透镜221。
在如上所述地制作图像传感器100之后，制造部402将图像传感器100输出到外部。由此结束制造过程。
通过进行如上所述的制造过程，制造设备400制造根据本发明的图像传感器100(图1)。即，以上述方式制造的图像传感器100抑制像素尺寸的任何增加并抑制图像质量的任何下降。
<3.第三实施例>
<图像传感器>
在上述图像传感器100中，形成在单位像素111和A/D转换部121中的电路可以根据需要进行构造，并不限于上述示例。例如，在像素基板101上的每个单位像素111中，读取电路可以被构造成从单位像素读取像素信号。构成单位像素A/D转换电路的晶体管可以全部形成在电路基板102上的A/D转换部121中。
图35示出上述情况下的安装在像素基板101上的电路的典型构造。如图35所示，在像素基板101上的单位像素111中形成光电转换部601、第一复位晶体管602、传输晶体管603、第二复位晶体管604、放大晶体管605和选择晶体管606。
如同第一实施例的光电转换部131，光电转换部601将单位像素111上的入射光转换为电荷。光电转换部601可以根据需要进行构造。例如，可以使用如第一实施例中的单层的光电转换部225来构造光电转换部601。可选地，如同第二实施例，可以使用互相堆叠以吸收不同波长带中的光的多个光电转换部来构造光电转换部601。
包括第一复位晶体管602至选择晶体管606在内的晶体管均为高电压晶体管。这意味着，可以以与用于电路基板102的设置无关的方式针对像素基板101优化用于栅电极、扩散层和布线的处理条件。这些晶体管均为N型晶体管。即，在单位像素111中仅形成N型晶体管(非P型晶体管)。
在单位像素111中还形成有第一浮动扩散层611和第二浮动扩散层612。第一浮动扩散层611累积从光电转换部601传输的电荷。第二浮动扩散层612累积从第一浮动扩散层611传输的电荷。在第一浮动扩散层611中形成阱接触部621。在第二浮动扩散层612中形成阱接触部622。
在第三实施例的图像传感器100中，上面参照图2说明的单位像素A/D转换电路的部分(即，诸如比较部、正反馈电路和反相器等电路)形成在电路基板102上的ADC阵列120的A/D转换部121中，其中，A/D转换部121对应于单位像素111。
即，第三实施例的图像传感器100包括作为在其上形成有光电转换部和半导体层的第一基板的像素基板101，在该像素基板处构造有光电转换部601和元件隔离层212。图像传感器100还包括电路基板102，该电路基板为与像素基板101不同的第二基板。在图像传感器100中，像素基板101和电路基板102互相堆叠。另外，在第三实施例的图像传感器100中，形成在像素基板101上的晶体管构成读取电路，该读取电路读取并放大由光电转换部601获得的电荷，以生成像素信号；并且形成在电路基板102上的晶体管构成单位像素A/D转换电路，该单位像素A/D转换电路将经由读取电路读取的模拟像素信号转换为数字信号。
除形成在像素基板101和电路基板102上的电路之外，图像传感器100的其他部分基本上与第一或第二实施例中的部分相同。例如，像素基板101上的由光电转换层211、元件隔离层212和晶体管布线层213构成的层与第一或第二实施例中的层相同。
因此，如同上述实施例，第三实施例的图像传感器100抑制像素尺寸的任何增加并抑制图像质量的任何下降。
在第三实施例中，如同第一实施例，例如，如图36的子图A所示，单个P+扩散层262可以用于形成适用于单位像素111中的整个P阱241的阱接触部，由此将公共基底偏置施加到整个P阱。
在单位像素111中，如图36的子图B所示，针对被元件隔离区域251隔离的每个区域，可以在每个P阱241中使用P+扩散层262形成阱接触部，使得基板偏置可以独立地施加到每个阱接触部。在图36的子图B的情况下，例如，元件隔离区域251将与传输晶体管603配对的第一复位晶体管602、第二复位晶体管604和与选择晶体管606配对的放大晶体管605互相电隔离。每个被电隔离的部分配备有P阱241和P+扩散层262。基板偏置可以独立地施加到这些阱接触部中的每一个。这样可以改变转换效率，并使图像传感器100能够扩大其动态范围。
<制造设备>
第三实施例的图像传感器100可以由与第一实施例相同的制造设备400制造。
<制造过程的流程>
第三实施例的制造过程可以以与制造图像传感器100的第一实施例相同的方式进行。
因此，第三实施例的制造设备400也可以制作根据本发明的图像传感器100。因此，当这样制造时，图像传感器100抑制像素尺寸的任何增加并抑制图像质量的任何下降。
<4.第四实施例>
<图像传感器>
在像素基板101上的单位像素111中且在电路基板102上的A/D转换部121中可以形成构成用于从单位像素111读取像素信号的读取电路的部分。在这种情况下，构成单位像素A/D转换电路的晶体管可以全部形成在其A/D转换部121中。
图37是示出用于从单位像素111读取像素信号的读取电路的典型构造的电路图。在第四实施例中，如图37所示，在像素基板101上的单位像素111中形成光电转换部701、复位晶体管702、第一放大晶体管703和负载MOS晶体管704。在电路基板102上的A/D转换部121中形成第二放大晶体管705和选择晶体管706。
如同第一实施例的光电转换部131，光电转换部701将单位像素111上的入射光转换为电荷。光电转换部701可以根据需要进行构造。例如，可以使用如第一实施例中的单层的光电转换部225来构造光电转换部701。可选地，如同第二实施例，可以使用互相堆叠以吸收不同波长带中的光的多个光电转换部来构造光电转换部701。
在图37的示例中，复位晶体管702是N型晶体管。包括第一放大晶体管703至选择晶体管706在内的晶体管均为P型晶体管。即，P型和N型晶体管均形成在单位像素111中。
在单位像素111中还形成有浮动扩散层711。浮动扩散层711累积从光电转换部701传输的电荷。在浮动扩散层711中形成阱接触部721。
在第四实施例的图像传感器100中，上面参照图2说明的单位像素A/D转换电路的部分(即，诸如比较部、正反馈电路和反相器等电路)形成在电路基板102上的ADC阵列120的A/D转换部121中，其中，A/D转换部121对应于单位像素111。
即，第四实施例的图像传感器100包括作为在其上形成有光电转换部和半导体层的第一基板的像素基板101，在该像素基板处构造有光电转换部601和元件隔离层212。图像传感器100还包括电路基板102，该电路基板为与像素基板101不同的第二基板。在图像传感器100中，像素基板101和电路基板102互相堆叠。
同样，在第四实施例的图像传感器100中，形成在像素基板101上的晶体管和形成在电路基板102上的晶体管构成如下的电路，该电路读取并放大由光电转换部701获得的电荷。
除形成在像素基板101和电路基板102上的电路之外，图像传感器100的其他部分基本上与上述实施例中的部分相同。例如，像素基板101上的由光电转换层211、元件隔离层212和晶体管布线层213构成的层与第一、第二或第三实施例中的层相同。
因此，如同上述实施例中，第四实施例的图像传感器100抑制像素尺寸的任何增加并抑制图像质量的任何下降。
如同在第一实施例，在第四实施例中，如图38的子图A所示，可以在单位像素111中形成适用于整个P阱的阱接触部，从而将公共基底偏置施加到整个P阱。
如同第一实施例中，如图38的子图B所示，在单位像素111中，针对被元件隔离区域251隔离的每个区域，可以在每个P阱中形成阱接触部，使得基板偏置可以独立地施加到每个阱接触部。这样可以改变转换效率，并使图像传感器100能够扩大其动态范围。
<制造设备>
第四实施例的图像传感器100可以由与第一实施例相同的制造设备400制造。
<制造过程的流程>
第四实施例的制造过程可以以与制造图像传感器100的第一实施例相同的方式进行。
因此，第四实施例的制造设备400也可以制作根据本发明的图像传感器100。当这样制造时，图像传感器100抑制像素尺寸的任何增加并抑制图像质量的任何下降。
<5.第五实施例>
<图像传感器>
图像传感器100可使用单层的半导体基板进行构造。在第五实施例中，图像传感器100例如可由如图39的子图A所示的像素基板101构成。
例如，如图39的子图B所示，在像素基板101上的单位像素111中，形成与第四实施例相同的读取电路。应当注意，构成读取电路的所有部分都设置在第五实施例的单位像素111中。例如，光电转换部701和包括复位晶体管702至选择晶体管706在内的晶体管均形成在第五实施例的单位像素111中。
即，在单位像素111中，晶体管可以布置成用于构成如下的电路，该电路读取和放大由光电转换部获得的电荷。
可以通过在像素基板101上的像素阵列110外部形成的电路对从单位像素111读取的像素信号进行A/D转换。可选地，A/D转换可以通过像素基板101外部的装置执行。
图40是示出上述情况下的图像传感器100的典型构造的截面图。如图40所示，本实施例的图像传感器100由单层的像素基板101构成，使得在晶体管布线层213下方形成硅基板731。
当如上所述地进行构造时，第五实施例的图像传感器100以与上述实施例相同的方式抑制像素尺寸的任何增加并抑制图像质量的任何下降。
如同上述实施例，如图41所示，第五实施例的图像传感器100不仅可以被构造为背侧照射型图像传感器，还可以被构造为前侧照射型图像传感器，在前侧照射型图像传感器中，晶体管布线层213位于元件隔离层212的光入射侧。
<制造设备>
第五实施例的图像传感器100可以由与第一实施例相同的制造设备400制造。
<制造过程的流程>
第五实施例的制造过程可以以与制造图像传感器100的第一实施例相同的方式进行。
因此，第五实施例的制造设备400也可以制作根据本发明的图像传感器100。当这样制造时，图像传感器100抑制像素尺寸的任何增加并抑制图像质量的任何下降。
<6.第六实施例>
<图像传感器>
在第五实施例中，在图像传感器100的像素基板101上的单位像素111中形成的晶体管可以全部为N型晶体管。即，如图42的子图A所示，可以在单层的像素基板101上的单位像素111中形成通过结合第三实施例说明的读取电路(图35)的部分。
如图42的子图B示出读取电路的典型构造。如图42的子图B所示，在单位像素111中形成光电转换部801、第一复位晶体管802、传输晶体管803、第二复位晶体管804、放大晶体管805和选择晶体管806。在单位像素111中还形成第一浮动扩散层811和第二浮动扩散层812。在第一浮动扩散层811中形成阱接触部821。在第二浮动扩散层812中形成阱接触部822。
光电转换部801对应于光电转换部601。包括第一复位晶体管802至选择晶体管806在内的晶体管分别对应于包括第一复位晶体管602至选择晶体管606在内的晶体管。
因此，与上述实施例相同，第六实施例的图像传感器100抑制像素尺寸的任何增加并抑制图像质量的任何下降。
第六实施例的图像传感器100由如图42的子图A所示的单层像素基板101构造。因此，在第六实施例的图像传感器100中，可以在像素基板101上的像素阵列110外部或图像传感器100外部形成用于将从单位像素111读取的模拟像素信号转换为数字信号的A/D转换电路。
可选地，可以针对每个单位像素、像素阵列110中的每一列、像素阵列110上的每个区域或者整个像素阵列110形成用于将从单位像素111读取的模拟像素信号转换为数字信号的A/D转换电路。
<制造设备>
第六实施例的图像传感器100可以由与第一实施例相同的制造设备400制造。
<制造过程的流程>
第六实施例的制造过程可以以与制造图像传感器100的第一实施例相同的方式进行。
因此，第六实施例的制造设备400也可以制作根据本发明的图像传感器100。当这样制造时，图像传感器100抑制像素尺寸的任何增加并抑制图像质量的任何下降。
<7.第七实施例>
<图像传感器>
此外，如图43所示，例如，图像传感器100可以形成为由像素基板101和电路基板102构成的多层结构。像素基板上的每个单位像素111可以包括读取电路，该读取电路从单位像素111的光电转换部读取像素信号。电路基板102可以包括针对像素阵列110的每列形成的列A/D转换电路，该列A/D转换电路将从单位像素111读取的模拟像素信号转换为数字信号。
如图43所示，像素基板101包括像素阵列110。叠加在像素基板101上的电路基板102包括列ADC 831，该列ADC 831是针对像素阵列110的每列布置有列A/D转换电路的区域。即，列ADC 831包括多个列A/D转换电路(例如，与像素阵列110的列数量相同)。
除了在电路基板102上构造的A/D转换部之外，第七实施例的图像传感器100被构造成基本上与第三实施例的图像传感器100相同。
因此，如同第三实施例，第七实施例的图像传感器100抑制像素尺寸的任何增加并抑制图像质量的任何下降。
<制造设备>
第七实施例的图像传感器100可以由与第一实施例相同的制造设备400制造。
<制造过程的流程>
第七实施例的制造过程可以以与制造图像传感器100的第一实施例相同的方式进行。
因此，第七实施例的制造设备400也可以制作根据本发明的图像传感器100。当这样制造时，图像传感器100抑制像素尺寸的任何增加并抑制图像质量的任何下降。
<8.第八实施例>
<成像设备>
本发明也可以应用于除成像元件以外的设备。例如，本发明可以应用于诸如成像设备等包括成像元件的设备(例如，电子器件)。图44是示出作为根据本发明的典型电子器件的成像设备的典型构造的框图。图44所示的成像设备900拍摄目标对象的图像，并将对象的拍摄图像作为电信号输出。
如图44所示，成像设备900包括光学部911、CMOS图像传感器912、图像处理部913、显示部914、编解码处理部915、存储部916、输出部917、通信部918、控制部921、操作部922和驱动器923。
光学部911例如由透镜、光阑和快门构成，其中，透镜通过调节对目标对象的聚焦从聚焦位置收集光，光阑用于调节曝光，且快门控制成像时序。光学部911透射来自目标对象的光(例如，入射光)，并将透射的光传输到CMOS图像传感器912。
CMOS图像传感器912将入射光光电转换成每个像素的模拟信号(像素信号)，将模拟信号转换成数字信号，对数字信号进行诸如CDS等信号处理，并将所得到的拍摄图像数据馈送到图像处理部913。
图像处理部913处理由CMOS图像传感器912获得的拍摄图像数据。更具体地，图像处理部913对从CMOS图像传感器912馈送的拍摄图像数据进行多种图像处理，例如混色校正、黑电平校正、白平衡调节、去马赛克、矩阵处理、伽玛校正和YC转换等。图像处理部913将已经经过图像处理的拍摄图像数据馈送到显示部914。
例如，显示部914被构造成液晶显示器。显示部914显示从图像处理部913馈送的拍摄图像数据的图像(例如，目标对象的图像)。
图像处理部913根据需要将经过图像处理的拍摄图像数据进一步馈送到编解码处理部915。
编解码处理部915对来自图像处理部913的拍摄图像数据进行预定方法的编码处理，并将得到的编码数据馈送到存储部916。此外，编解码处理部915读取存储部916中存储的编码数据，对检索到的数据进行解码以生成解码图像数据，并将得到的解码图像数据馈送到图像处理部913。
图像处理部913对从编解码处理部915馈送的解码图像数据进行预定的图像处理。图像处理部913将已经经过图像处理的解码图像数据馈送到显示部914。例如被构造为液晶显示器的显示部914显示来自图像处理部913的解码图像数据的图像。
可选地，编解码处理部915可以向输出部917提供通过编码从图像处理部913馈送的拍摄图像数据而获得的编码数据，或者可以向输出部提供从存储部916读取的编码数据，并且使输出部917将接收到的编码数据输出到成像设备900的外部。另外可选地，编解码处理部915可以向输出部917提供待编码的拍摄图像数据，或者向输出部提供通过解码从存储部916读取的编码数据而获得的解码图像数据，并且使输出部917将接收到的图像数据或解码数据输出到成像设备900的外部。
此外，编解码处理部915可以经由通信部918将拍摄图像数据、编码的拍摄图像数据或解码图像数据发送到另一设备。编解码处理部915可以经由通信部918获得拍摄图像数据或编码图像数据。根据需要，编解码处理部915可以编码或解码经由通信部918获得的拍摄图像数据或编码图像数据。如上所述，编解码处理部915可以将这样获得的图像数据或编码数据馈送到图像处理部913，或者可以将获得的数据输出到存储部916、输出部917和通信部918。
例如，存储部916存储从编解码处理部915馈送的编码数据。在存储部916中存储的编码数据根据需要被读取到编解码处理部915，以进行解码。通过解码处理而获得的拍摄图像数据被馈送到显示部914。显示部914显示反映接收到的拍摄图像数据的拍摄图像。
输出部917包括诸如外部输出端子等外部输出接口。输出部917将经由编解码处理部915接收的各种数据通过外部输出接口输出到成像设备900的外部。
通信部918将来自编解码处理部915的诸如图像数据或编码数据等各种信息以预定的通信模式(有线或无线通信)提供给作为通信方的另一设备。另外，通信部918以预定的通信模式(有线或无线通信)从作为通信方的另一设备获取诸如图像数据或编码数据等各种信息，并将获得的信息馈送给编解码处理部915。
控制部921控制成像设备900的各个处理部(即，由图中虚线920包围的处理部、操作部922和驱动器923)的操作。
操作部922由合适的输入设备组成，输入设备诸如为Jog Dial(注册商标)、按键、按钮或触摸面板等。操作部922例如接收来自用户的操作输入，并向控制部921提供与操作输入对应的信号。
驱动器923从装载在其中的可移除介质924读取信息，可移除介质例如为磁盘、光盘、磁光盘或半导体存储器等。驱动器923从可移除介质924中检索诸如程序和数据各种信息，并将检索到的信息馈送给控制部921。当驱动器923装载有可写的可移除介质924时，该驱动器向可移除介质924写入经由控制部921接收的诸如图像数据或编码数据等各种信息。
以上结合各种实施例说明的本发明适用于上述成像设备900的CMOS图像传感器912。即，上述图像传感器100用作CMOS图像传感器912。当这样构成时，CMOS图像传感器912抑制像素尺寸的任何增加并抑制图像质量的任何下降。因此，当成像设备900对目标对象进行成像时，该成像设备提供了比以前分辨率更高且质量更高的拍摄图像。
<9.其他>
上述一系列处理可以通过硬件或软件执行。在要执行基于软件的一系列处理的情况下，可以从网络或合适的记录介质安装构成软件的程序。
如图14所示，例如记录介质可以由可移除介质421构成，在可移除介质上记录有程序，且可移除介质分布在设备之外，以将程序提供给用户。可移除介质421包括磁盘(包括软盘)和光盘(包括CD-ROM和DVD)。可移除介质421还包括磁光盘(包括Mini Disc(MD))和半导体存储器。
在上述情况下，在从装载在驱动器415中的可移除介质421获取程序后，该程序可以被安装到存储部413。
可选地，在提供程序时，可以通过诸如局域网、因特网或数字卫星服务等有线或无线传输介质来传输程序。在这种情况下，程序可以由通信部414接收，并然后安装到存储部413中。
另外可选地，程序可以预先安装在只读存储器(ROM)中，例如，安装在存储部413或控制部401中。
待由计算机执行的程序可按时间顺序进行处理，即，按照本说明书中说明的顺序进行处理；与其他程序并行处理，或者以其他适当的定时方式处理，例如，在根据需要被调用时。
在本说明书中，用于说明记录在记录介质上的程序的步骤不仅表示以所示顺序按时间顺序进行的处理，而且还表示可以并行或单独进行的处理，并且这种处理不必基于时间序列。
上述步骤的处理可以由上述装置或由除上述装置以外的适当装置进行。在这种情况下，用于执行处理的设备只需要包括执行处理所必需的功能(例如，以功能块的形式)。可根据需要将处理所需的信息发送给执行装置。
在本说明书中，术语“***”是指多个组件(设备或模块(部件))的集合。所有组件是否都被容纳在同一壳体中并不重要。因此，***可以被容纳在单独壳体中并经由网络互相连接的多个装置以及在单个壳体中容纳有多个模块的单个装置构成。
在前述段落中说明的作为一个装置(或处理部)的任何构造可以被划分为多个装置(或处理部)。相反地，以上说明的作为多个装置(或处理部)的构造可以一体化为一个装置(或一个处理部)。此外，每个装置(或处理部)显然可以补充有除以上讨论的构造外的其他构造。另外，只要整个***的构造和操作基本上保持相同，给定装置(或处理部)的构造的一部分就可以包括在另一装置(或处理部)的构造中。
尽管上面已经参照附图详细说明了本发明的一些优选实施例，但是这些实施例并不限制本发明的技术范围。显然，本领域技术人员将在所附权利要求书所述的技术思想的范围内容易地想到本发明的变形例或替代例。可以理解的是，这些变形例、替代例和其他衍生例也落入本发明的技术范围内。
例如，本发明可以被构造为云计算机构，在该机构中，单个功能由多个联网装置以共享的方式协作处理。
另外，参照上述流程图讨论的每个步骤可以由单个装置执行，或由多个装置以共享的方式执行。
此外，如果单个步骤包括多个处理，则包括在单个步骤中的这些处理可以由单个装置执行，或由多个装置以共享的方式执行。
<图像传感器的使用示例>
图45是示出上述图像传感器的使用示例的示意图。
上述图像传感器可以用于以下概述的各种电子器件中，这些电子器件例如为使用图像传感器来感测包括可见光、红外光、紫外线辐射或X射线在内的各种类型光的电子器件。
-拍摄鉴赏用图像的电子器件，例如，数码相机和装配有相机功能的移动装置。
-交通用电子器件，包括：车载传感器，其用于拍摄车辆的正面、背面、周围和内部的图像，以确保诸如自动停车等安全操作并识别驾驶员的状态；监视摄像机，其用于监控过往车辆和车辆行驶的道路；以及测距传感器，其用于测量车辆间的距离。
-拍摄用户手势并以反映这些手势的方式操作诸如电视机、冰箱和空调等家用电器的电子器件。
-医疗和保健用电子器件，例如利用接收到的红外线拍摄血管图像的内窥镜和仪器。
-安全用电子器件，例如预防犯罪的监视摄像机和个人身份验证的摄像机等。
-美容用电子器件，例如皮肤测量仪器和拍摄头皮图像的显微镜等。
-运动用电子器件，例如动作摄像机和可穿戴式摄像机等。
-农业用电子器件，例如监测农田和作物的监视摄像机等。
本发明的实施例不仅限于以上讨论的实施例，并且可以在不脱离本发明的主旨和范围的情况下进行各种变化、修改或改变。例如，本发明不仅可以实施为装载有上述图像传感器的装置或***以及以及用于制造该装置或***的制造设备和制造方法，而且还可以实施为包括以上图像传感器的任何构造以及用于制造这些构造的制造设备和制造方法，这些构造包括***大规模集成电路(LSI：large scale integration)形式的处理器、使用多个这种处理器的模块、使用多个这种模块的单元或者向该单元添加其他功能的装备。
本发明可优选地构造如下：
(1)一种成像元件，其包括：
元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部。
(2)如以上(1)所述的成像元件，其中，所述元件隔离区域被构造成将形成在所述半导体层中的所述晶体管、扩散层和阱中的至少一者与其他者隔离。
(3)如以上(2)所述的成像元件，其中，所述元件隔离区域被构造成与浮动扩散层的侧壁接触，所述浮动扩散层累积由所述光电转换部光电转换的电荷。
(4)如以上(3)所述的成像元件，其中，所述元件隔离区域被构造成与所述浮动扩散层的多个侧壁接触。
(5)如以上(2)至(4)中任一项所述的成像元件，其中，所述元件隔离区域被构造成将形成在所述像素中的多个所述浮动扩散层彼此隔离。
(6)如以上(2)至(5)中任一项所述的成像元件，其中，所述元件隔离区域被构造成将P阱和N阱隔离。
(7)如以上(2)至(6)中任一项所述的成像元件，其中，所述元件隔离区域被构造成将P型晶体管和N型晶体管隔离。
(8)如以上(2)至(7)中任一项所述的成像元件，还包括：
像素阵列，所述像素阵列具有二维地排列的多个所述像素。
(9)如以上(2)至(8)中任一项所述的成像元件，其中，所述元件隔离区域被构造成隔离所述像素外部的用于所述光电转换部的上电极的所述扩散层。
(10)如以上(9)所述的成像元件，其中，所述元件隔离区域被构造成与用于所述上电极的所述扩散层的侧壁接触。
(11)如以上(1)至(10)中任一项所述的成像元件，其中，第一基板和不同于所述第一基板的第二基板相互堆叠，在所述第一基板上形成有所述光电转换部和所述半导体层；并且形成在所述第一基板上的晶体管和形成在所述第二基板上的晶体管构成用于读取和放大由所述光电转换部获得的电荷的电路，该电路进一步对放大后的所述电荷进行模数转换。
(12)如以上(1)至(11)中任一项所述的成像元件，其中，所述光电转换部被构造成由对不同波长带的光进行光电转换的多个光电转换部彼此堆叠成的结构。
(13)如以上(1)至(12)中任一项所述的成像元件，其中，第一基板和不同于所述第一基板的第二基板相互堆叠，在所述第一基板上形成有所述光电转换部和所述半导体层；形成在所述第一基板上的晶体管构成用于读取和放大由所述光电转换部获得的电荷的电路；并且形成在所述第二基板上的晶体管构成用于对被所述电路放大的信号进行模数转换的电路。
(14)如以上(1)至(13)中任一项所述的成像元件，其中，第一基板和不同于所述第一基板的第二基板相互堆叠，在所述第一基板上形成有所述光电转换部和所述半导体层；形成在所述第一基板上的晶体管和形成在所述第二基板上的晶体管构成用于读取和放大由所述光电转换部获得的电荷的电路；并且形成在所述第二基板上的晶体管构成用于对被所述电路放大的信号进行模数转换的电路。
(15)如以上(1)至(14)中任一项所述的成像元件，其中，所述像素中的所述晶体管构成用于读取和放大由所述光电转换部获得的电荷的电路。
(16)如以上(15)所述的成像元件，其中，所述像素中的所述晶体管均为N型晶体管。
(17)如以上(16)所述的成像元件，其中，第一基板和不同于所述第一基板的第二基板相互堆叠，在所述第一基板上形成有所述光电转换部和所述半导体层；并且形成在所述第二基板上的晶体管构成用于对被所述电路放大的信号进行模数转换的电路，该电路针对布置成阵列图案的所述像素的每一列布置。
(18)一种电子器件，包括：
成像部，所述成像部被构造成拍摄目标对象的图像；以及
图像处理部，所述图像处理部被构造成对所述成像部通过拍摄所述目标对象的图像而获得的图像数据进行图像处理，其中，所述成像部包括元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部。
(19)一种用于制造成像元件的制造设备，所述制造设备包括：
元件隔离区域形成部，所述元件隔离区域形成部被构造成形成元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部。
(20)一种制造方法，在所述制造方法中，用于制造成像元件的制造设备形成元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部。
[附图标记列表]
100图像传感器 101像素基板 102电路基板
110像素阵列 111单位像素 120ADC阵列
121A/D转换部 131光电转换部 132第一复位晶体管
133传输晶体管 134放大晶体管 135第二复位晶体管
136比较部 137、138晶体管 141～144晶体管
151第一浮动扩散层 152第二浮动扩散层
161、162阱接触部 211光电转换层 212元件隔离层
213晶体管布线层 224上电极 225光电转换部
226下电极 241P阱 242N阱
251元件隔离区域 261N+扩散层 262P+扩散层
282耗尽层 312N+扩散层 400制造设备
402制造部 432元件隔离层形成部
900成像设备 912CMOS图像传感器

Claims (17)

1.一种成像元件，包括：
元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部，
其中，所述元件隔离区域被构造成将P阱和N阱隔离，
所述元件隔离区域被构造成与浮动扩散层的侧壁接触，所述浮动扩散层累积由所述光电转换部光电转换的电荷，且
其中，所述元件隔离区域被构造成与所述浮动扩散层的多个侧壁接触。
2.如权利要求1所述的成像元件，其中，所述元件隔离区域被构造成将形成在所述半导体层中的所述晶体管、扩散层和阱中的至少一者与其他者隔离。
3.如权利要求2所述的成像元件，其中，所述元件隔离区域被构造成将形成在所述像素中的多个所述浮动扩散层彼此隔离。
4.如权利要求2所述的成像元件，其中，所述元件隔离区域被构造成将P型晶体管和N型晶体管隔离。
5.如权利要求2所述的成像元件，还包括：
像素阵列，所述像素阵列具有二维地排列的多个所述像素。
6.如权利要求2所述的成像元件，其中，所述元件隔离区域被构造成隔离所述像素外部的用于所述光电转换部的上电极的所述扩散层。
7.如权利要求6所述的成像元件，其中，所述元件隔离区域被构造成与用于所述上电极的所述扩散层的侧壁接触。
8.如权利要求1-7中任一项所述的成像元件，其中，
第一基板和不同于所述第一基板的第二基板相互堆叠，在所述第一基板上形成有所述光电转换部和所述半导体层；并且
形成在所述第一基板上的晶体管和形成在所述第二基板上的晶体管构成用于读取和放大由所述光电转换部获得的电荷的电路，该电路进一步对放大后的所述电荷进行模数转换。
9.如权利要求1-7中任一项所述的成像元件，其中，所述光电转换部被构造成由对不同波长带的光进行光电转换的多个光电转换部彼此堆叠成的结构。
10.如权利要求1-7中任一项所述的成像元件，其中，
第一基板和不同于所述第一基板的第二基板相互堆叠，在所述第一基板上形成有所述光电转换部和所述半导体层；
形成在所述第一基板上的晶体管构成用于读取和放大由所述光电转换部获得的电荷的第一电路；并且
形成在所述第二基板上的晶体管构成用于对由被所述第一电路放大的所述电荷形成的信号进行模数转换的第二电路。
11.如权利要求1-7中任一项所述的成像元件，其中，
第一基板和不同于所述第一基板的第二基板相互堆叠，在所述第一基板上形成有所述光电转换部和所述半导体层；
形成在所述第一基板上的晶体管和形成在所述第二基板上的晶体管构成用于读取和放大由所述光电转换部获得的电荷的第一电路；并且
形成在所述第二基板上的晶体管构成用于对由被所述第一电路放大的所述电荷形成的信号进行模数转换的第二电路。
12.如权利要求1-7中任一项所述的成像元件，其中，所述像素中的所述晶体管构成用于读取和放大由所述光电转换部获得的电荷的第一电路。
13.如权利要求12所述的成像元件，其中，所述像素中的所述晶体管均为N型晶体管。
14.如权利要求13所述的成像元件，其中，
第一基板和不同于所述第一基板的第二基板相互堆叠，在所述第一基板上形成有所述光电转换部和所述半导体层；并且
形成在所述第二基板上的晶体管构成用于对由被所述第一电路放大的所述电荷形成的信号进行模数转换的第二电路，所述第二电路针对布置成阵列图案的所述像素的每一列布置。
15.一种电子器件，包括：
成像部，所述成像部被构造成拍摄目标对象的图像；以及
图像处理部，所述图像处理部被构造成对所述成像部通过拍摄所述目标对象的图像而获得的图像数据进行图像处理，
其中，所述成像部包括如权利要求1-14中任一项所述的成像元件。
16.一种用于制造成像元件的制造设备，所述制造设备包括：
元件隔离区域形成部，所述元件隔离区域形成部被构造成形成元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部，
其中，所述元件隔离区域被构造成将P阱和N阱隔离，
所述元件隔离区域被构造成与浮动扩散层的侧壁接触，所述浮动扩散层累积由所述光电转换部光电转换的电荷，且
其中，所述元件隔离区域被构造成与所述浮动扩散层的多个侧壁接触。
17.一种制造方法，在所述制造方法中，用于制造成像元件的制造设备形成元件隔离区域，所述元件隔离区域由绝缘体构成并贯穿半导体层，所述半导体层具有形成在像素中的晶体管，所述像素包括对入射光进行光电转换的光电转换部，
其中，所述元件隔离区域被构造成将P阱和N阱隔离，
所述元件隔离区域被构造成与浮动扩散层的侧壁接触，所述浮动扩散层累积由所述光电转换部光电转换的电荷，且
其中，所述元件隔离区域被构造成与所述浮动扩散层的多个侧壁接触。
CN201680028501.8A 2015-06-05 2016-05-20 成像元件、电子器件、制造设备以及制造方法 Expired - Fee Related CN107615487B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015114524 2015-06-05
JP2015-114524 2015-06-05
PCT/JP2016/065023 WO2016194653A1 (ja) 2015-06-05 2016-05-20 撮像素子、電子機器、並びに、製造装置および方法

Publications (2)

Publication Number Publication Date
CN107615487A CN107615487A (zh) 2018-01-19
CN107615487B true CN107615487B (zh) 2022-04-15

Family

ID=57440964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680028501.8A Expired - Fee Related CN107615487B (zh) 2015-06-05 2016-05-20 成像元件、电子器件、制造设备以及制造方法

Country Status (4)

Country Link
US (1) US10727264B2 (zh)
JP (1) JP7006268B2 (zh)
CN (1) CN107615487B (zh)
WO (1) WO2016194653A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108781264B (zh) * 2016-03-30 2022-04-12 株式会社尼康 拍摄元件、拍摄装置以及半导体存储器
JP2018037479A (ja) * 2016-08-30 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP7193907B2 (ja) * 2017-01-23 2022-12-21 キヤノン株式会社 固体撮像装置
US11411037B2 (en) 2017-04-04 2022-08-09 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus including coupling structures for electrically interconnecting stacked semiconductor substrates
WO2018186195A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
US10917589B2 (en) * 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
JP7080660B2 (ja) * 2018-02-09 2022-06-06 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
JP2020014152A (ja) * 2018-07-19 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
JP2020028098A (ja) 2018-08-17 2020-02-20 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器
TWI728504B (zh) * 2018-11-13 2021-05-21 日商索尼半導體解決方案公司 固體攝像元件、固體攝像裝置及電子機器
WO2020170658A1 (ja) * 2019-02-22 2020-08-27 パナソニックＩｐマネジメント株式会社 撮像装置
JPWO2020202935A1 (zh) * 2019-04-05 2020-10-08
JP7358079B2 (ja) * 2019-06-10 2023-10-10 キヤノン株式会社 撮像装置、撮像システムおよび半導体チップ
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11990497B2 (en) * 2020-01-29 2024-05-21 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
JP2022108497A (ja) * 2021-01-13 2022-07-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054495A (ja) * 2010-09-03 2012-03-15 Sony Corp 半導体集積回路、電子機器、固体撮像装置、撮像装置
JP2013012556A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像装置とその製造方法、および電子機器
CN102917184A (zh) * 2011-08-02 2013-02-06 佳能株式会社 摄像装置和摄像设备
CN103456752A (zh) * 2012-05-31 2013-12-18 台湾积体电路制造股份有限公司 Cmos图像传感器及其形成方法
CN103545325A (zh) * 2012-07-13 2014-01-29 株式会社东芝 固体拍摄装置
CN103579377A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 具有堆叠配置的抬升式光电二极管
CN103855177A (zh) * 2014-03-11 2014-06-11 格科微电子（上海）有限公司 图像传感器
JP2015065407A (ja) * 2013-09-02 2015-04-09 ソニー株式会社 半導体装置およびその製造方法、半導体ユニット

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030220708A1 (en) 2001-11-28 2003-11-27 Applied Materials, Inc. Integrated equipment set for forming shallow trench isolation regions
US6888214B2 (en) * 2002-11-12 2005-05-03 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
JP2005217302A (ja) * 2004-01-30 2005-08-11 Sony Corp 固体撮像装置
JP4855704B2 (ja) * 2005-03-31 2012-01-18 株式会社東芝 固体撮像装置
KR100698100B1 (ko) * 2005-09-21 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100752185B1 (ko) * 2005-10-13 2007-08-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP4420039B2 (ja) * 2007-02-16 2010-02-24 ソニー株式会社 固体撮像装置
JP4759590B2 (ja) 2008-05-09 2011-08-31 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP5444694B2 (ja) * 2008-11-12 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
FR2943178B1 (fr) 2009-03-13 2011-08-26 New Imaging Technologies Sas Capteur matriciel a faible consommation
US8247262B2 (en) * 2009-05-04 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing contact resistance of CMOS image sensor
JP5522980B2 (ja) * 2009-06-18 2014-06-18 キヤノン株式会社 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法
JP5558916B2 (ja) 2009-06-26 2014-07-23 キヤノン株式会社 光電変換装置の製造方法
JP5533046B2 (ja) 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5538976B2 (ja) * 2010-03-29 2014-07-02 ソニー株式会社 固体撮像素子、撮像装置
JP5651982B2 (ja) * 2010-03-31 2015-01-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
KR101845257B1 (ko) * 2011-02-07 2018-04-04 삼성전자주식회사 이미지 센서
JP2012182377A (ja) * 2011-03-02 2012-09-20 Sony Corp 固体撮像装置
CN103022062B (zh) * 2011-07-19 2016-12-21 索尼公司 固体摄像器件及其制造方法和电子设备
JP5772329B2 (ja) 2011-07-19 2015-09-02 ソニー株式会社 半導体装置の製造方法、半導体装置、電子機器
JP2013058661A (ja) 2011-09-09 2013-03-28 Sony Corp 固体撮像素子および電子機器
JP5987275B2 (ja) 2011-07-25 2016-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP5927483B2 (ja) 2011-10-12 2016-06-01 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP5696081B2 (ja) * 2012-03-23 2015-04-08 株式会社東芝 固体撮像装置
KR20140130969A (ko) 2013-05-02 2014-11-12 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
JP6119432B2 (ja) * 2013-05-31 2017-04-26 ソニー株式会社 固体撮像素子、電子機器、および製造方法
JP6121837B2 (ja) * 2013-08-02 2017-04-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054495A (ja) * 2010-09-03 2012-03-15 Sony Corp 半導体集積回路、電子機器、固体撮像装置、撮像装置
JP2013012556A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像装置とその製造方法、および電子機器
CN102917184A (zh) * 2011-08-02 2013-02-06 佳能株式会社 摄像装置和摄像设备
CN103456752A (zh) * 2012-05-31 2013-12-18 台湾积体电路制造股份有限公司 Cmos图像传感器及其形成方法
CN103545325A (zh) * 2012-07-13 2014-01-29 株式会社东芝 固体拍摄装置
CN103579377A (zh) * 2012-07-31 2014-02-12 台湾积体电路制造股份有限公司 具有堆叠配置的抬升式光电二极管
JP2015065407A (ja) * 2013-09-02 2015-04-09 ソニー株式会社 半導体装置およびその製造方法、半導体ユニット
CN103855177A (zh) * 2014-03-11 2014-06-11 格科微电子（上海）有限公司 图像传感器

Also Published As

Publication number Publication date
US10727264B2 (en) 2020-07-28
JPWO2016194653A1 (ja) 2018-03-29
CN107615487A (zh) 2018-01-19
US20180175083A1 (en) 2018-06-21
JP7006268B2 (ja) 2022-01-24
WO2016194653A1 (ja) 2016-12-08

Similar Documents

Publication Publication Date Title
CN107615487B (zh) 成像元件、电子器件、制造设备以及制造方法
KR101861964B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법, 및, 전자 기기
KR102471159B1 (ko) 이미지 센서 및 그 제조 방법
TWI497702B (zh) Solid state camera device
US7683451B2 (en) CMOS image sensors with light shielding patterns
US9105543B2 (en) Solid-state image pickup device, method for manufacturing the same, and electronic apparatus
JP4585964B2 (ja) 固体撮像装置
JP2012169530A (ja) 固体撮像装置、および、その製造方法、電子機器
KR20140112277A (ko) 이미지 센서
JP4972924B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ
US20160035769A1 (en) Imaging apparatus and imaging system
US10854660B2 (en) Solid-state image capturing element to suppress dark current, manufacturing method thereof, and electronic device
JP2019165212A (ja) 撮像装置
US8421178B2 (en) Solid-state imaging device, electronic module and electronic apparatus
CN111656511A (zh) 电子设备
EP3982411A1 (en) Imaging element and imaging device
US7972890B2 (en) Methods of manufacturing image sensors
WO2020189472A1 (ja) 半導体装置および半導体装置の製造方法
JP2013016702A (ja) 固体撮像装置及びカメラモジュール
TWI806991B (zh) 攝像元件及攝像元件之製造方法
US20240222401A1 (en) Semiconductor device, image sensor
JP2010056245A (ja) 半導体撮像素子及びその製造方法、電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220415