JPH05300432A - イメージセンサ - Google Patents

イメージセンサ

Info

Publication number
JPH05300432A
JPH05300432A JP4106323A JP10632392A JPH05300432A JP H05300432 A JPH05300432 A JP H05300432A JP 4106323 A JP4106323 A JP 4106323A JP 10632392 A JP10632392 A JP 10632392A JP H05300432 A JPH05300432 A JP H05300432A
Authority
JP
Japan
Prior art keywords
output
reset
follower
transistor
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4106323A
Other languages
English (en)
Inventor
Yasunaga Yamamoto
泰永 山本
Kazufumi Yamaguchi
和文 山口
Riyuuchin Okamoto
龍鎮 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4106323A priority Critical patent/JPH05300432A/ja
Publication of JPH05300432A publication Critical patent/JPH05300432A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 高感度、高S/Nに加えて広いダイナミック
レンジ、高速読み出し可能なイメージセンサを実現す
る。 【構成】 フォロワ段を流れる電流値を抑えると共に、
フォロワ段入力端がリセット電位にある場合に予想され
るフォロワ段出力の近似値を有する電圧源11を設け、
前記フォロワ段出力端をリセットするためのフォロワリ
セットトランジスタ7をフォロワ段出力端と前記電圧源
との間に設けた画素構成とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は原稿情報を高感度、高S
/Nで、そして広ダイナミックレンジ、高速に読み取る
ことのできる増幅型MOSのイメージセンサに関するも
のである。
【0002】
【従来の技術】高速読み取りのできるイメージセンサと
してはCCD型とMOS型とがあるが、MOS型はCC
D型に比べてコスト的に有利である一方で感度及びS/
Nの点で不利であった。そこで近年、内部に増幅機能を
付加することで感度向上を図った増幅型MOSのイメー
ジセンサに関する報告がなされている(特開平3−11
0962号公報)。上記従来例の構成について、その1
画素分の回路構成を図5(a)に示しながら説明する。
フォトダイオード1は第1増幅トランジスタ2のゲート
電極に接続されると共にフォトダイオードリセットトラ
ンジスタ6を介してリセット電源に接続されており、上
記第1増幅トランジスタ2のドレイン電極は電源に接続
されると共にソース電極は第2増幅トランジスタ4のゲ
ート電極及び負荷トランジスタ3のドレイン電極に接続
されている。容量20はフォトダイオード1のカソード
端子に付随する容量であり、前記フォトダイオードのカ
ソード拡散接合容量や第1増幅トランジスタ2のゲート
酸化膜容量やフォトダイオードリセットトランジスタ6
のソースまたはドレイン拡散容量等を含む。第2増幅ト
ランジスタ4のドレイン電極は電源に、ソース電極は読
み出しスイッチトランジスタ5のドレイン電極に接続さ
れる。読み出しスイッチトランジスタ5のソース電極は
信号出力線12に接続されている。負荷トランジスタ3
の電流値はトランジスタ21とトランジスタ22で決ま
る電流値のミラーになっている。
【0003】次に図5(a)及びタイミング図である図
5(b)を用いて上記従来例の動作説明をする。図5
(b)において、CK1、CK2は各々図示しないシフ
トレジスタ駆動用クロックパルス対を、APは図5
(a)中の読み出しゲート端子23に印加されるパルス
を、RPは図5(a)中のリセットゲート端子24に印
加されるパルスを、V(12)は図5(a)の信号出力
線12の出力電圧変動の様子を示す。フォトダイオード
リセットトランジスタ6がオンした直後から、入射光量
に応じてフォトダイオード1のカソード電位は低下して
いく。光情報蓄積期間経過後、図示しないシフトレジス
タによりゲート端子23に読み出しパルスAPが印加さ
れて、読み出しスイッチトランジスタ5及びトランジス
タ21の共通の読み出しゲート端子24が”H”レベル
になり、光量に応じて電位低下したフォトダイオード1
のカソード電位即ち明時出力が第1増幅トランジスタ2
のソース電極にフォロワ出力され、更にこのフォロワ出
力電圧が第2増幅トランジスタ4及び読み出しスイッチ
トランジスタ5を介して信号出力線12に増幅出力され
る。次に上記の明時出力の読み出しに関して必要とされ
る出力期間経過後、上記の読み出しスイッチトランジス
タ5がオンになったままの状態でリセットパルスRPが
リセットゲート端子24に印加されることにより、フォ
トダイオードリセットトランジスタ6がオンしてフォト
ダイオード1のカソード電位は、電源電位にリセットさ
れる。続いて上記のフォトダイオードリセットトランジ
スタ6が開放状態になり、この瞬間から再び光情報蓄積
期間が開始されるのであるが、リセット直後では実質的
にフォトダイオードに光情報蓄積が殆どないことは自明
なので暗時状態と見なすことができる。従ってこのとき
フォトダイオード1のカソード電位が第1増幅トランジ
スタ2、第2増幅トランジスタ4及び読み出しスイッチ
トランジスタ5を介して、フォロワ増幅されて信号線1
2に現われる出力を暗時出力として取り扱うことができ
る。次に上記の暗時出力の読み出しに関して必要とされ
る出力期間経過後、上記選択画素の読み出しスイッチト
ランジスタ5はオフ状態に戻る。以下、引き続いて次段
の画素の明時出力の読み出し、リセット及び暗時出力の
読み出しが順次行われる。以上の如く1つの画素につい
ての暗時出力と明時出力とを時系列的に続けて読み出す
ことはCCD型センサを相関2重サンプリング法で読み
出す場合も同様であるといえ、図5(b)中のV(1
2)におけるV(明)とV(暗)の電圧差を後段におい
て検出すれば、第1増幅トランジスタ2及び第2増幅ト
ランジスタ4の素子パラメータのばらつきに伴う固定パ
ターンノイズを除去して高S/Nの出力信号を得る。
【0004】後の議論のために図5(b)のタイミング
図を用いて出力信号の時間応答について説明する。タイ
ミング図から明かなように、明時出力読み出し期間と暗
時出力読み出し期間とで1クロック周期を100%利用
できない。つまりクロックパルスCK1及びCK2の立
ち上がり及び立ち下がりに起因する出力信号へのノイズ
を避けるためにCK2が”H”レベルに安定している期
間を選ばねばならない上に、リセットパルスRPの印加
期間を考慮している。出力信号値のサンプリングを精度
よく行う目的で明時出力読み出し期間と暗時出力読み出
し期間を十分確保するためにリセットパルスRPの”
H”レベル期間を極力短くしている。
【0005】
【発明が解決しようとする課題】上記従来技術では高速
な出力信号読み出しが、特に5V程度の低電圧電源駆動
の場合に、以下の理由により困難になってくる。出力信
号読み出しを高速に行う際、つまり1クロック期間が短
くなる程、明時出力及び暗時出力読み出し期間を確保す
るためにリセットパルス印加期間を短くしたい。図5に
おいてフォトダイオード1のリセットに対する応答出力
が第1増幅トランジスタ2のソース端子及び信号出力線
12に迅速に現われるためにはフォロワ回路を流れる電
流値が大きくしなければならない。フォトダイオード1
のカソード端子に付随する容量値20はその電圧応答感
度を向上するために極力小さい必要があるから第1の増
幅トランジスタ2の相互コンダクタンスは小さい。図6
に標準的なMOSプロセスによる第1増幅トランジスタ
2(ゲート幅7μm、ゲート長3μm)及び負荷トラン
ジスタ3(ゲート幅70μm、ゲート長3μm)の場合
における、負荷トランジスタ3を流れる電流値が0.1
μA、1μA、10μA、100μA及び1mAになる
ようにトランジスタ22とトランジスタ21とを設定し
たときの第1増幅トランジスタ2のゲート端子電位(V
in)とソース端子電位(Vo)との関係をそれぞれ、
図6中A、B,C,D及びEとして示す。電流値が10
0μAの場合にはVoはVinよりも2.4Vも電位降
下しており低電圧電源駆動になるほどダイナミックレン
ジが狭くなる。非線形応答領域も増大している。さらに
第2増幅トランジスタ4の出力を考えればダイナミック
レンジの更なる狭小化は言うまでもない。負荷トランジ
スタ3の電流値が10μA程度ならばダイナミックレン
ジは比較的に確保できる。しかしフォトダイオード1の
カソード電位の光応答電圧振幅が2Vであれば、電流駆
動能力の大きい第2増幅トランジスタ4のゲート端子に
付随する容量値を200fFとすれば応答時間は40n
secとなり、5MHz読み出し時で1クロック期間が
200nsecの場合には明時出力及び暗時出力読み出
し期間を確保することが困難になる。
【0006】以上説明したように上記従来例のイメージ
センサは高速駆動が困難であり、単純な高速化はダイナ
ミックレンジの極端な狭小化を招く。また上記従来例で
は負荷トランジスタ3に電流が流れるのは読み出しゲー
ト端子23が”H”レベルのときだけなので明時出力読
み出しの応答も上記リセット時のフォロワ出力応答と同
様に遅れてしまう。
【0007】
【課題を解決するための手段】本発明は上記の課題を解
決するために、フォロワ段入力端がリセット電位にある
場合に予想されるフォロワ段出力の近似値を有する電圧
源を設けると共に、前記フォロワ段出力端をリセットす
るためのフォロワリセットトランジスタをフォロワ段出
力端と前記電圧源との間に設けるものである。またフォ
ロワ段の電流値を低く抑えることによって、5V程度の
低い駆動電圧源でも広いダイナミックレンジを確保する
ものである。
【0008】
【作用】明時出力読み出し期間終了後、リセットパルス
が印加されるときに、フォトダイオードのリセットと同
時に、第1増幅トランジスタのソース端子の電圧値がフ
ォトダイオードのリセットできまる値に近い値に粗くリ
セットされる。この粗いリセットはフォロワ段を流れる
電流とは無関係に前記フォロワリセットトランジスタを
介してきわめて迅速に行われる。続いてリセットパルス
の印加が解かれた後、暗時出力読み出し期間中の極めて
短期間の内に前記フォロワ出力端をリセットされた前記
フォロワ入力端のフォロワ値に正確に至らしめ、より高
速読み出し可能なイメージセンサを実現するものであ
る。また前記フォロワ段を流れる電流値を小さく抑えた
ことにより前記フォロワ段の入出力特性におけるダイナ
ミックレンジを広くして低電圧源駆動が可能なイメージ
センサを実現するものである。
【0009】
【実施例】以下図面を参照しながら本発明の実施例につ
いて説明する。図1は本発明の実施例1として、1画素
分の回路構成図を示したものである。図1において1、
2、3、4、5、6、12、20、21、22、23、
24は図5中における同一番号のものに等しいので説明
を省略する。図1中の7はフォロワリセットトランジス
タであり、11は第1増幅トランジスタ2のソース端電
位をフォロワリセットトランジスタ7を介してリセット
するためのフォロワリセット電位線である。フォロワリ
セット電位線11の電位の値はフォトダイオード1のカ
ソード電位すなわち第1増幅トランジスタ2のゲート入
力端子電位がリセット電位即ち電源電位であるときの第
1増幅トランジスタ2のソース端子出力電圧に近い値に
設定してある。つまり現実の第1増幅トランジスタ2の
ゲート・ソース間電圧は素子毎に0.1V程度ばらつく
ものであるから第1増幅トランジスタ2のソース端子出
力電圧値も各画素毎に同様にばらつく。従ってフォロワ
リセット電位線11の電位は、画素毎の第1増幅トラン
ジスタ2のゲート・ソース間電圧の平均的値を、第1増
幅トランジスタ2のゲート端子のリセット電位即ち電源
電位から減じた電圧値に設定すればよい。
【0010】次に図1の実施例の動作について説明す
る。フォトダイオードリセットトランジスタ6がオンし
終わった直後から、入射光量に応じてフォトダイオード
1のカソード電位は低下していく。光情報蓄積期間経過
後、図示しないシフトレジスタによりゲート端子23
が”H”レベルとなり、光量に応じて電位低下したフォ
トダイオード1のカソード電位即ち明時出力が第1増幅
トランジスタ2のソース電極にフォロワ出力され、更に
このフォロワ出力電圧が第2増幅トランジスタ4及び読
み出しスイッチトランジスタ5を介して信号出力線12
に増幅出力される。次に上記の明時出力に関して必要と
される出力期間経過後、上記の読み出しスイッチトラン
ジスタ5がオンになったままの状態でリセットパルスが
リセットゲート端子24に印加されることにより、フォ
トダイオードリセットトランジスタ6及びフォロワリセ
ットトランジスタ7がオンして、フォトダイオード1の
カソード電位は電源電位に、第1増幅トランジスタ2の
ソース端子出力はフォロワリセット電位にリセットされ
る。既に述べたように第1増幅トランジスタ2のソース
端子出力はほぼ第1増幅トランジスタ2のゲート端子入
力がリセット電位にある時のフォロワ出力値の近似値に
設定されたことになる。続いて上記のフォトダイオード
リセットトランジスタ6及びフォロワリセットトランジ
スタ7が開放状態になり、この瞬間から再び光情報蓄積
期間が開始されるのであるが、リセット直後では実質的
に光情報蓄積は殆どないことは自明なので上記のフォト
ダイオード1のカソード端子電位即ち第1増幅トランジ
スタ2のゲート端子電位には全く光情報が蓄積されなか
った状態即ち暗時状態と見なすことができる。一方前記
第1増幅トランジスタ2のソース端子出力電位は前記の
近似値から徐々にそのリセットされたゲート入力端子電
位のフォロワ電位値に落ちいていく。予めリセット電位
のフォロワ出力値の近似値(0.2V程度の精度に設定
することは容易である。)に設定するのでこの過程に要
する時間は、負荷トランジスタ3の電流値が10μA程
度で且つ第1増幅トランジスタ2のソース端子に付随す
る容量値を200fFとすれば、4nsecとなり十分
速い応答時間であるので高速データ読みだしに有効であ
る。このときフォトダイオード1のカソード電位が第1
増幅トランジスタ2、第2増幅トランジスタ4及び読み
出しスイッチトランジスタ5を介して、フォロワ増幅さ
れて信号線12に現われる出力を暗時出力として取り扱
う。次に上記の暗時出力に関して必要とされる出力期間
経過後、上記選択画素の読み出しスイッチトランジスタ
5はオフ状態に戻る。
【0011】以上説明した出力信号応答の様子を図2に
示す。図2(a)は従来例においてダイナミックレンジ
を大きくとるために定常電流値を小さくした場合の、図
2(b)は同様に定常電流値が小さく実施例1を使用し
た場合の、信号出力を示す。F,G,Hは各々明時出力
の出力期間、リセットパルス印加期間、暗時出力の読み
出し期間であり、リセットパルス印加期間を本来よりも
長めに他の出力読み出し期間と等しい期間で描いてあ
る。またI及びKは共に明時出力レベルを、J及びMは
共に暗時出力レベルを、Lは暗時出力近似レベルを示
す。図2(a)ではリセットパルス印加期間(G)にお
ける信号出力の明時出力レベル(I)から暗時出力レベ
ル(J)への遷移が遅いが、図2(b)ではリセットパ
ルス印加期間(G)において信号出力が明時出力レベル
(K)から暗時出力近似レベル(L)まで一旦素早く遷
移した後で比較的短時間で暗時出力近似レベル(L)か
ら暗時出力レベル(M)に変化していることが分かる。
即ちリセットパルス印加期間(G)と暗時出力読み出し
期間(H)とを共に時間短縮することができ、高速なデ
ータ読み出しを可能にする。
【0012】以下、引き続いて次段の画素の明時出力の
読み出し、リセット及び暗時出力の読み出しが順次行わ
れる。以上の如く1つの画素について時系列的に読みだ
した明時出力と暗時出力との電位差を後段において検出
すれば、第1増幅トランジスタ2及び第2増幅トランジ
スタ4の素子パラメータのばらつきに伴う固定パターン
ノイズを除去して高S/Nの出力信号を高速に得ること
が可能になる。
【0013】図3に本発明の実施例2として1画素分の
回路構成図を示す。図3において、1、2、4、5、
6、7、11、12、20、23、24は図1における
同一番号のものに等しいので説明を省略する。25は定
電流源である。第1増幅トランジスタ2は、図1では読
みだしゲート端子23が”H”レベルのときのみフォロ
ワ動作するのに対して、図3では定電流源25により常
にフォロワ動作をする。基本的に図1における場合と同
様なので略記すれば、図3の動作は次のようになる。フ
ォトダイオードリセットトランジスタ6がオンし終わっ
た直後から、入射光量に応じてフォトダイオード1のカ
ソード電位は低下していき、これと共にそのフォロワ出
力が第1増幅トランジスタ2のソース端子に追随しなが
ら現われる。光情報蓄積期間経過後、ゲート端子23
が”H”レベルとなると直ちに、光量に応じて電位低下
したフォトダイオード1のカソード電位即ち明時出力が
第1増幅トランジスタ2のソース電極にフォロワ出力さ
れていたフォロワ出力電圧が第2増幅トランジスタ4及
び読み出しスイッチトランジスタ5を介して信号出力線
12に増幅出力される。以下の動作は実施例1における
動作と同様であり、明時出力に関する出力期間経過後、
リセットゲート端子24が”H”レベルになり、フォト
ダイオード1のカソード電位は電源電位に、第1増幅ト
ランジスタ2のソース端子出力は近似的なフォロワリセ
ット電位に、リセットされる。リセットゲート端子24
が”L”レベルに転じると、第1増幅トランジスタ2の
ソース端子出力電位は前記の近似値から徐々にそのリセ
ットされたゲート入力端子電位のフォロワ電位値に落ち
着いていく。このときフォトダイオード1のカソード電
位が第1増幅トランジスタ2、第2増幅トランジスタ4
及び読み出しスイッチトランジスタ5を介して、フォロ
ワ増幅されて信号線12に現われる。この出力電圧を暗
時出力として取り扱う。次に上記の暗時出力に関する出
力期間経過後、上記選択画素の読み出しスイッチトラン
ジスタ5はオフ状態に戻る。以下、引き続いて次段の画
素の明時出力の読み出し、リセット及び暗時出力の読み
出しが順次行われる。各画素の時系列的に読みだされた
明時出力と暗時出力との電位差を後段において検出し
て、第1増幅トランジスタ2及び第2増幅トランジスタ
4の素子パラメータのばらつきに伴う固定パターンノイ
ズを除去して高S/N且つ高速のイメージセンサを実現
できる。
【0014】なお図3において定電流源25の電流値は
イメージセンサの全画素分を乗じても悪影響が無い程度
の小さい値が望ましいが、例えば前述の10μA程度の
電流値であれば1700画素分でも17mAとなり実用
可能な値である。またこの定電流値が小さいことは前述
のようにダイナミックレンジの点でも有利であるし、明
時出力読みだし時の応答に関しては積分時間の間に徐々
にフォロワ動作すればよいので、第1増幅トランジスタ
のソース端子がリセット近似値から真のリセット値に移
るのに要する時間が実用上問題無い程度に短ければ、そ
の低速性は問題にならない。つまり明時出力読み出し時
の応答は、読み出しパルス印加時にのみフォロワ段が動
作する従来例や実施例1よりも速くなる。また画素毎の
スイッチ付カレントミラーを形成していた素子が不要に
なるので集積性の点においても有利である。
【0015】図4に、図3で示した実施例2の画素を用
いた具体的なイメージセンサの回路構成を示す。1、
2、3、4、5、6、7、11、12は図1及び図3に
おいて同一番号のものとその機能が等しいので説明を省
略する。但し図4ではフォトダイオード1の接続に関す
る極性やリセット時に設定される電源レベル等を変更し
て描いてある。前述の実施例1は光量の増大に伴い出力
が減少するネガ型のイメージセンサであったが、この実
施例2は光量の増大に伴い出力が増大するのでポジ型の
イメージセンサといえる。8は電源電位線、10はフォ
トダイオードリセット電位線、13は共通リセットパル
ス線、16はシフトレジスタ、14及び15はシフトレ
ジスタ16を駆動するのに必要なスタートパルス入力端
子及びクロックパルス入力端子、17は読み出しパルス
線、18は画素毎のリセットパルス線、19は共通リセ
ットパルスと画素毎の読み出しパルスとの演算から画素
毎のリセットパルスをつくるものであり、フォトダイオ
ードリセットトランジスタ6としてPチャネルMOSを
使用しているために”L”アクティブのリセットパルス
が必要となるため、ここではNANDゲートを用いてい
る。
【0016】次に図4のイメージセンサの動作を略記す
る。フォトダイオード1のアノード電位はフォトダイオ
ードリセット電位線10によって与えられる設定電位か
ら光情報に応じて電位上昇する。シフトレジスタ16に
よって選択された画素の第1増幅トランジスタ2は定常
ドレイン電流を流す負荷トランジスタ3と共にフォロワ
回路を構成しており、光情報を蓄積する積分期間中に変
動するアノード電位に追随するものであり、明時出力読
み出し時には既に明時アノード電位のフォロワ出力値を
有している。読み出しスイッチトランジスタ5がオンす
ることで第2増幅トランジスタ4がそのゲート端子に受
けている前記フォロワ出力値に応じて信号出力線12に
上記選択画素の明時出力を増幅出力する。ここで信号出
力線12に出力される信号形態は電圧出力に限定される
ものではなく、電流出力も共に可能である。次に依然と
して上記画素が選択状態にある内に、共通リセットパル
ス線13が”H”レベルになることにより上記選択画素
のリセットパルス線18が”L”レベルになり、フォト
ダイオードリセットトランジスタ6及びフォロワリセッ
トトランジスタ7が共にオン状態になる。このとき速や
かに、フォトダイオード1のアノード電位はフォトダイ
オードリセット電位線10の与える設定電位に、第1増
幅トランジスタ2のソース端子電位はフォロワリセット
電位線11の与える設定電位に、リセットされる。依然
として上記画素が選択状態にあるまま上記リセットパル
ス印加期間は終了し、第1増幅トランジスタ2のソース
端子電位はフォロワリセット電位線11の与える暗時出
力近似値から本来のリセットされたフォトダイオード1
のアノード電位に基づくフォロワ出力値に落ちついてい
く。このフォロワ出力値をゲート端子に受けている第2
増幅トランジスタの出力が読み出しスイッチトランジス
タ5を介して暗時出力として信号出力線12に増幅出力
される。上記の暗時出力に関する出力期間経過後、上記
選択画素の読み出しスイッチトランジスタ5はオフ状態
に戻る。以下、引き続いて次段の画素の明時出力の読み
出し、リセット及び暗時出力の読み出しが順次行われ
る。各画素の時系列的に読みだされた明時出力と暗時出
力との電位差を後段において検出して、第1増幅トラン
ジスタ2及び第2増幅トランジスタ4の素子パラメータ
のばらつきに伴う固定パターンノイズを除去して高S/
N且つ高速のイメージセンサを実現できる。
【0017】
【発明の効果】以上述べたように本発明によれば、近似
的なフォロワ出力リセットを施すことによりフォロワ回
路を流れる電流を抑えてダイナミックレンジを広くする
と共に、高速読み出し可能な高感度、高S/Nのイメー
ジセンサを実現することができ、産業上の効果は極めて
大である。
【図面の簡単な説明】
【図1】実施例1の1画素分の回路構成図
【図2】出力信号の応答図
【図3】実施例2の1画素分の回路構成図
【図4】実施例2の1画素分の回路構成図を用いたイメ
ージセンサを示す図
【図5】従来例の1画素分の回路構成図
【図6】第1増幅トランジスタの入出力特性図
【符号の説明】
1 フォトダイオード 2 第1増幅トランジスタ 3 負荷トランジスタ 4 第2増幅トランジスタ 5 読み出しスイッチトランジスタ 6 フォトダイオードリセットトランジスタ 7 フォロワリセットトランジスタ 12 信号出力線

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】アレイ状に配列されて、入射光情報量に応
    じた信号電荷を蓄積する複数個のフォトダイオードと、
    上記の各々のフォトダイオードに蓄積された信号電荷を
    インピーダンス変換するためのフォトダイオード毎の第
    1増幅トランジスタ及びその負荷からなるフォロワ段
    と、上記のフォロワ段の出力を更に増幅するための大き
    い電流駆動能力を有する第2増幅トランジスタ及び読み
    出しスイッチトランジスタと、上記のフォトダイオード
    を露光前の状態にリセットするためのフォトダイオード
    毎のリセット手段とを具備するイメージセンサにおい
    て、 上記アレイ状のフォトダイオード毎のフォロワ段出力端
    の電位をフォロワ段入力端がリセット電位にある場合に
    期待される出力の近似値にリセットする手段を備えたこ
    とを特徴とするイメージセンサ。
  2. 【請求項2】上記第1増幅トランジスタがそのゲート容
    量が最小になるように設計されていると共に、上記第1
    増幅トランジスタが負荷となる負荷トランジスタを通し
    て微小なる電流を流していることを特徴とする、請求項
    1のイメージセンサ。
  3. 【請求項3】上記第1増幅トランジスタに定常的に微小
    電流値を流していることを特徴とする、請求項2のイメ
    ージセンサ。
  4. 【請求項4】上記第1増幅トランジスタが定常的に流し
    ている微小電流値が10μA以上であることを特徴とす
    る、請求項3のイメージセンサ。
JP4106323A 1992-04-24 1992-04-24 イメージセンサ Pending JPH05300432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4106323A JPH05300432A (ja) 1992-04-24 1992-04-24 イメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4106323A JPH05300432A (ja) 1992-04-24 1992-04-24 イメージセンサ

Publications (1)

Publication Number Publication Date
JPH05300432A true JPH05300432A (ja) 1993-11-12

Family

ID=14430720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4106323A Pending JPH05300432A (ja) 1992-04-24 1992-04-24 イメージセンサ

Country Status (1)

Country Link
JP (1) JPH05300432A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203783A (ja) * 2004-01-12 2005-07-28 Samsung Electronics Co Ltd 光センサ及びこれを利用した表示装置
JP2007184928A (ja) * 2005-12-29 2007-07-19 Magnachip Semiconductor Ltd Cmosイメージセンサ
JP2012520599A (ja) * 2009-03-13 2012-09-06 ニュー イメージング テクノロジーズ 低消費マトリックスセンサ
JP2013069201A (ja) * 2011-09-26 2013-04-18 Seiko Epson Corp 光センサーとその駆動方法、及び静脈センサー、指紋センサー
US10854306B1 (en) * 2019-09-19 2020-12-01 Analog Devices, Inc. Common-gate comparator and fuse reader

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203783A (ja) * 2004-01-12 2005-07-28 Samsung Electronics Co Ltd 光センサ及びこれを利用した表示装置
JP2007184928A (ja) * 2005-12-29 2007-07-19 Magnachip Semiconductor Ltd Cmosイメージセンサ
US8188524B2 (en) 2005-12-29 2012-05-29 Intellectual Ventures Ii Llc CMOS image sensor with wide dynamic range
US8975103B2 (en) 2005-12-29 2015-03-10 Intellectual Ventures Ii Llc CMOS image sensor with wide dynamic range
JP2012520599A (ja) * 2009-03-13 2012-09-06 ニュー イメージング テクノロジーズ 低消費マトリックスセンサ
US8884205B2 (en) 2009-03-13 2014-11-11 New Imaging Technologies Low consumption matrix sensor
JP2013069201A (ja) * 2011-09-26 2013-04-18 Seiko Epson Corp 光センサーとその駆動方法、及び静脈センサー、指紋センサー
US10854306B1 (en) * 2019-09-19 2020-12-01 Analog Devices, Inc. Common-gate comparator and fuse reader

Similar Documents

Publication Publication Date Title
JP2953297B2 (ja) 受光素子およびその駆動方法
KR100660193B1 (ko) 자기-보상 상관 이중 샘플링 회로
US6518910B2 (en) Signal processing apparatus having an analog/digital conversion function
US7297925B2 (en) Photoelectric conversion device having holding circuits for temporarily holding the readouts from amplification circuits
EP1240485B1 (en) Photodetector and method for detecting radiation
US8063963B2 (en) Imaging device having a pixel structure with high dynamic range read-out signal
CN100380933C (zh) 固态摄像装置
JP2000162041A (ja) 光検出装置
JPH05300432A (ja) イメージセンサ
JP3536896B2 (ja) 固体撮像素子
JPH01196165A (ja) 固体撮像装置
JPH06189204A (ja) 固体撮像装置
JP3069373B2 (ja) 固体撮像装置の駆動方法
US7755418B2 (en) Current source generator utilizing a portion of a targeted analog circuit
CN111478697B (zh) 一种步长可调的高精度模拟计数器电路及其测量方法
EP1349380A2 (en) Column readout circuit with increased signal range for CMOS image sensor
US6822212B2 (en) Photoelectric device having noise reduction circuitry
Jespers et al. A fast sample and hold charge-sensing circuit for photodiode arrays
JP2007096913A (ja) 撮像デバイス回路、固体撮像装置、撮像デバイス回路の感度調整方法
JP3548244B2 (ja) 光電変換装置
JPH08139851A (ja) イメージセンサ
JPH08242330A (ja) イメージセンサおよび固定パターンノイズの除去方式
JP3011207B1 (ja) イメージセンサ
JPH06105068A (ja) イメージセンサ
JP2000174247A (ja) 固体撮像素子