KR100228766B1 - 내부 전위 발생장치 - Google Patents

Abstract

본 발명에서는 반도체 메모리 장치의 내부 전위 발생장치에 관한 것으로, 특히 고전위 발생기의 동작을 전위 감지기의 피드백이 아닌 타이밍으로 제어하여 딜레이를 제거시키므로써, 딜레이에 의한 고전압단의 전위진동을 줄여 전위레벨을 안정화시킨 내부 전위 발생장치에 관한 것이다.

Description

내부 전위 발생장치

제1도는 종래에 사용된 내부 전위 발생장치의 제1구성도.

제2도는 종래에 사용된 내부 전위 발생장치의 제2구성도.

제3도는 종래에 사용된 액티브 전위 펌프의 블럭 구성도.

제4도는 제3도에 도시된 액티브 전위펌프의 동작파형도.

제5도는 본 발명의 제1실시예에 따른 내부 전위 발생장치의 블럭 구성도.

제6도는 제5도에 도시된 타이밍 발생기의 제1실시예에 따른 블럭 구성도.

제7도는 제5도에 도시된 타이밍 발생기의 제2실시예에 따른 블럭 구성도.

제8도는 제6도 및 제7도에 도시된 디코더의 디코딩 행렬의 레이-아웃도.

제9도는 제5도에 도시된 타이밍 발생기의 제3실시예에 따른 구성도 및 그 동작 타이밍도.

제10도는 제5도에 도시된 타이밍 발생기의 제4실시예에 따른 구성도 및 그 동작 타이밍도.

제11도 내지 제13도는 제5도에 도시된 타이밍 발생기의 제5 내지 제7실시예에 따른 각각의 블럭 구성도.

제14도는 본 발명의 제2실시예에 따른 내부 전위 발생장치의 블럭 구성도.

* 도면의 주요부분에 대한 부호의 설명

11,12,34,45 : 전위펌프 13,23,24 : 로드 드라이버

21,22,31,41 : 전위 발생기 32,42 : 오실레이터

33,44 : 펌프 드라이 35,95 : 전위 감지기

46 : 타이밍 발생기 51,91 : N-비트 바이너리 카운터

52,62,92 : 논리 제어회로 53,63,74,85 : 디코더

61,73,84 : 카운터 71,81,82 : 토글 레지스터

72,83 : 에지 감지기 93 : 비교기

94 : tiny ROM

본 발명은 반도체 소자의 내부 전위 발생장치에 관한 것으로, 특히 고전위(Vpp) 발생기의 동작을 전위 감지기의 피드백(feedback)이 아닌 타이밍으로 제어하여 딜레이를 제거시키므로써, 딜레이에 의한 고전압단의 전위진동을 줄여 전위레벨을 안정화시킨 내부 전위 발생장치에 관한 것이다.

제1도와 제2도는 종래에 사용된 내부 전위 발생장치의 제1 및 제2구성도를 각각 도시한 것으로, 일정 신호군(S1,S2,)에 의해 축전용량이 변화하는 경우를 나타낸다.

동 도면에서 도시된 바와 같이, 종래에 사용된 내부 전위 발생장치는 이종(異種)의 전위 펌프로 구성되는데, 그 중 하나는 작은 소모전력으로 전위 감지기에 의한 피드백 신호를 이용하여 내부 전위의 값을 일정한 오차 이내의 지정된 값으로 유지시키는 대기용 전위 펌프(11)이며, 나머지 하나는 축전용량의 변화에 의하여 상기 내부 전위에 빠른 변화가 생길 경우에 이 변화를 짧은 시간내에 역전시켜 내부 전위가 지정된 값을 크게 벗어나지 않도록 제어하는 액티브 전위 펌프(12)가 된다.

따라서, 상기 액티브 전위 펌프(12)는 상기 대기용 전위 펌프(11)와 달리 빠른 반응속도를 요구하게 된다.

제3도는 종래에 사용된 액티브 전위 펌프의 블럭 구성도를 나타낸 것이다.

종래기술에서의 액티브 전위 펌프(12)는 대기용 전위 펌프(11)와 같이 전위 감지기에 의한 피드백 신호에 의존하여 작동하기 때문에 내부 전위의 변화가 일정한 값을 넘은 때로부터 액티브 전위 펌프가 동작하기까지의 시간지연(time delay)이 있게되며, 이에 따라 내부 전위진동이 발생하는 문제점이 있다.(제4도의 동작파형도에 도시됨)

따라서, 본 발명에서는 전위 감지기의 피드백에 의존함으로써 발생되는 시간 딜레이를 방지함으로써 딜레이에 의한 고전위단의 전위 진동을 감소시켜 동작을 안정화시킨 내부 전위 발생장치를 제공하는 데에 그 목적이 있다.

상기 목적을 달성하기 위하여, 본 발명의 제1실시예에 따른 내부 전위 발생장치에서는 내부 전위를 일정 전위수준으로 유지하기 위해 소정의 시간 간격을 갖고 전위 펌핑동작을 수행하는 펌핑수단과, 일정주기를 갖는 펄스신호를 발생시켜 상기 펌핑수단의 기본 작동주기를 결정하는 발진수단과, 상기 발진수단의 출력신호 및 일정 신호군의 조합에 의해 상기 펌핑수단을 인에이블시키는 신호의 타이밍을 조절하여 발생시키는 타이밍 발생수단과, 상기 발진수단 및 상기 타이밍 발생수단의 출력신호를 입력받아 이들 신호의 조합에 의해 상기 펌핑수단이 일정한 위상을 갖고 동작하도록 제어하는 펌핑 드라이버 수단을 구비한다.

또한, 본 발명의 제2실시예에 따른 내부 전위 발생장치는 내부 전위를 일정 전위수준으로 유지하기 위해 소정의 시간 간격을 갖고 전위 펌핑동작을 수행하는 펌핑수단과, 일정주기를 갖는 펄스신호를 발생시켜 상기 펌핑수단의 기본 작동주기를 결정하는 발진수단과, 상기 발진수단의 출력신호 및 일정 신호군의 조합에 의해 상기 펌핑수단을 인에이블시키는 펄스신호의 타이밍을 조절하여 발생시키는 타이밍 발생수단과, 상기 발진수단 및 상기 타이밍 발생수단의 출력신호를 입력받아 이들 신호의 조합에 의해 상기 펌핑수단이 일정한 위상을 갖고 동작하도록 제어하는 펌핑 드라이버 수단과, 상기 펌핑수단의 출력 전위레벨을 감지하여 이에 따라 상기 타이밍 발생수단으로부터 출력되는 펄스신호의 길이를 제어하는 전위 감지수단을 구비한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.

제5도는 본 발명의 제1실시예에 의한 내부 전위 발생장치의 블럭 구성도를 도시한 것으로, 내부 전위(Vint)를 일정 전위수준으로 유지하기 위해 소정의 시간 간격을 갖고 전위펌핑을 수행하는 액티브 전위 펌프(45)와, 일정주기를 갖는 펄스신호(osc)를 발생시켜 상기 액티브 전위 펌프(45)의 기본 작동주기를 결정하는 액티브 오실레이터(42)와, 상기 액티브 오실레이터(42)의 출력신호(osc) 및 일정 신호군(S1,S2,)의 조합에 의해 상기 액티브 전위 펌프(45)를 인에이블시키는 펄스신호(E)의 타이밍을 조절하여 발생시키는 타이밍 발생기(46)와, 상기 액티브 오실레이터(42) 및 상기 타이밍 발생기(46) 각각의 출력신호(osc, E)를 입력받아 이들 신호를 조합하는 논리회로(43) 및, 상기 논리 회로(43)의 출력신호를 입력받아 상기 액티브 전위 펌프(45)가 일정한 위상을 갖고 동작하도록 제어하는 액티브 펌프 드라이버(44)를 구비하여 구성된다.

상기 구성을 갖는 내부 전위 발생장치는 상기 액티브 전위 펌프(45)가 상기 타이밍 발생기(46)에 의해 신호발생 타이밍이 조절된 펌핑 인에이블신호(E)를 인가받아 동작 제어되기 때문에, 전위진동을 야기시키는 시간 딜레이를 제거할 수 있게 되는 것이다.

이하, 본 발명의 핵심부분이 되는 타이밍 발생기(46)의 실시예에 따른 여러 구성 및 그 동작을 도면을 참조하며 자세히 살펴보기로 한다.

제6도는 제5도에 도시한 타이밍 발생기(46)의 제1실시예에 따른 블럭 구성도를 도시한 것으로, 상기 액티브 오실레이터(42)로부터 입력받은 출력 펄스신호(osc)를 카운팅하여 그 값에 따라 2진수 출력을 변화시키는 카운터(51)와; 상기 카운터(51)의 출력신호(Q[0;N-1]과 ~Q[0;N-1])를 입력받아 콘택 및 도체 배열의 연결상태에 따라 각기 다른 타이밍으로 프로그램된 신호를 발생시키는 디코더(53)와; 상기 일정 신호군(S1,S2,; 동 도면의 경우, 간단한 도시를 위해 S신호 하나로만 도시됨)의 전위레벨 변화에 따라 리세트신호를 발생시켜 상기 카운터의 동작엽를 제어하며, 상기 디코더(53)의 출력신호를 입력받아 상기 액티브 전위 펌프(45)를 인에이블시키는 신호의 활성화 타이밍을 조절하는 논리 제어회로(52)를 구비하여 구성된다.

동 도면에서는 N-비트 바이너리 카운터(51)로 입력받은 펄스신호(osc)를 계수하여 그에 따라 타이밍이 조절된 펌프 인에이블 신호(E)를 발생시키는 것을 나타내는데, 상기 카운터(51)의 출력신호 Q[0;N-1]과 ~Q[0;N-1]는 상기 논리 제어회로(52)로부터 출력되는 각 리세트(reset) 신호가 끝난 후부터 입력되는 펄스신호(osc)의 개수를 2진 부호 및 그 1의 보수부호로 출력한 것이 된다.

그래서, 상기 신호 S가 제1전위일 때 타이밍 발생기의 출력신호(E)는 제2전위에 머물러 있게 되며, 이때 카운터(51)로는 상기 논리 제어회로(52)로부터 리세트(reset) 신호가 입력되어 동작하지 않도록 제어된다. 그 후, 상기 신호 S가 제2전위로 천이되면 상기 논리 제어회로(52)로부터 발생되는 카운터의 리세트신호 발생이 종료되어 입력단으로 입력되는 펄스신호(osc)의 개수에 따라 카운터는 2진수 출력을 변화시키며, 펌프 인에이블신호(E)의 전위는 제1전위로 바뀌게 된다.

그리고, 멀티플렉스 입력 AND 게이트를 이용한 디코더(53)는 상기 카운터의 출력신호(Q[0;N-1]과 ~Q[0;N-1])를 제8도에 도시된 바와 같은 디코딩 행렬에 의하여 정해진 수의 펄스가 계수되었을 때 제1전위를 출력시킨다. 이때, 펄스의 수는 디코딩 행렬의 제2도체층을 이용하여 프로그램할 수 있다.

그래서, 상기 디코더(53)의 출력이 제1전위가 되면 카운터에 리세트(reset) 신호가 입력되고, E의 전위는 제2전위로 천이된다.

상기 동작에 의해, 펌프 인에이블 신호(E)의 타이밍을 조절하여 발생시키는 것이 가능해지게 되며, 이와 같이 타이밍이 조절된 펌프 인에이블신호(E)와 오실레이터 출력신호(osc)의 조합에 의해 정해진 수의 펄스신호를 펌프 드라이버(44)에 전달시킨다.

제7도는 다수의 디코더를 이용하여 신호군 S[1N]에 따라 다양한 타이밍을 발생시킬 수 있는 타이밍 발생기(46)의 제2실시예를 도시한 블럭 구성도이다.

동 도면에서, 논리 제어회로(62)는 디코더 배열[1M] 중 하나를 일정 신호군(S1~Sn) 및 펌프 인에이블신호(E)의 조합에 따라 선택하는 회로를 포함하여 구성되며, 기본 동작은 상기 제6도에 도시된 제1실시예의 경우와 동일하므로 자세한 설명은 생략하기로 한다.

제9도는 제5도에 도시된 타이밍 발생기의 제3실시예에 따른 구성도 및 그 동작 타이밍도를 나타낸 것으로, S1은 제3전위단의 축전용량 변화량에 따라 필요한 펄스 개수를 선택하는 신호이며, S2는 전하 펌프의 트리거(trigger) 신호가 사용된다.

동 도면은 카운터(73)를 이용하여 구현한 타이밍 발생기의 응용예가 되며, 상기 신호 S1, S2의 조합에 의해 (b)에 도시된 타이밍을 갖는 펌프 인에이블신호(E)를 발생시키게 된다.

제10도는 제5도에 도시된 타이밍 발생기의 제4실시예에 따른 구성도 및 그 동작 타이밍도를 나타낸 것으로, 펌프 인에이블신호(E)의 출력에 딜레이를 주기 위해 별도의 디코더 dec3,4 및 토글-플립플럽 회로를 제9도에 도시된 실시예에 추가하여 구성한다.

그래서, (b)의 동작 타이밍도에 도시된 바와 같이 소정의 시간 딜레이된 타이밍을 갖고 펌프 인에이블신호(E)를 발생시키게 된다.

제11도 내지 제13도는 제5도에 도시된 타이밍 발생기의 제5 내지 제7실시예를 각각 나타낸 것으로, 제11도에 도시된 타이밍 발생기는 타이밍의 선택을 위해 디코더 및 디코딩 행렬 대신 EEPROM과 비교기를 사용한 예로서 전기적인 방법으로 타이밍을 프로그래밍하게 된다.

또한, 제12도에 도시된 타이밍 발생기는 타이밍의 조절을 위해 카운터 대신 퓨즈로 딜레이값을 변화시킬 수 있는 바이너리 딜레이 체인 시리즈를 사용한 예로, 각 딜레이 체인의 by-passing fuse를 오픈(open) 또는 단락(short)시킴으로써 출력 타이밍을 조절할 수 있게 된다.

그리고, 제13도에 도시된 타이밍 발생기는 제12도에 도시된 타이밍 발생기내의 퓨즈 대신 전달 게이트(pass-gate)를 사용하여 딜레이 체인의 전체 딜레이를 조절하는 경우를 도시한 것이다.

제14도는 본 발명의 제2실시예에 따른 내부 전위 발생장치의 블럭 구성도를 도시한 것으로, 제5도에 도시된 제1실시예의 기본구성에 펌핑수단의 출력 전위레벨을 감지하여 이에 따라 타이밍 발생수단으로부터 출력되는 펄스신호의 길이를 제어하는 전위 감지수단을 추가로 구비하여 구성한다.

즉, 제5도에 도시된 본 발명의 제1실시예의 경우는 종래에 사용된 전위감지기를 제거하고 그 대신 타이밍 발생기로 대체하여 구성하는 반면, 제14도에 도시된 본 발명의 제2실시예의 경우는 전위감지기를 그대로 구비한 채 타이밍 발생기를 추가로 구비하여 구성하는 차이가 있다.

상기 구성을 갖는 내부 전위 발생장치는 타이밍 발생기(46)로부터 출력된 펌프 인에이블신호(E)가 제1전위에 있는 상태에서 상기 전위 감지기(95)로부터 내부 전위(Vint)가 너무 높은 전위수준으로 감지되면 상기 펌프 인에이블 신호(E)는 제2전위의 비활성화 상태로 전이되어진다. 그래서, 후단의 액티브 전위 펌프(45)는 더 이상의 전위 펌핑동작을 수행하지 않고 멈추게 된다.

한편, 카운팅이 완료되었음에도 상기 전위 감지기(95)에 의해 상기 내부 전위가 아직 너무 낮은 수준으로 감지되면, 상기 펌프 인에이블신호(E)는 한 펄스신호만큼 더 길게 타이밍이 조절되어 출력되어지게 된다. 그래서, 상기 증가된 펄스신호의 타이밍동안 액티브 전위 펌프(45)에서는 전위 펌핑동작을 지속적으로 수행하여 내부 전위를 더 높은 전위로 펌핑하게 된다.

상기 동작의 반복에 의해 일정 전위수준을 갖는 내부 전위를 발생시키게 되며, 빠른 반응속도 및 안정성을 얻기 위해 사용되어질 수 있겠다.

이상에서 설명한 바와 같이, 종래에는 전위 감지기에 의해서 일정한 수준의 전압을 유지하도록 피드백 신호를 주어 왔으나, 본 발명에 의한 내부 전위 발생장치에서는 타이밍 조절에 의해 주기를 조절하는 방식을 취함으로써 시간지연에 의한 발생신호의 전위변동폭을 줄여 회로동작을 안정화시킬 수 있는 매우 뛰어난 효과가 있다.

Claims (3)

1. 반도체 장치에 있어서, 내부 전위를 일정 전위수준으로 유지하기 위해 소정의 시간 간격을 갖고 전위펌핑을 수행하는 펌핑수단과, 일정주기를 갖는 펄스신호를 발생시켜 상기 펌핑수단의 기본 작동주기를 결정하는 발진수단과, 상기 발진수단의 출력신호 및 일정 신호군의 조합에 의해 상기 펌핑수단을 인에이블시키는 신호의 타이밍을 조절하여 발생시키는 타이밍 발생수단과, 상기 발진수단 및 상기 타이밍 발생수단의 출력신호를 입력받아 이들 신호의 조합에 의해 상기 펌핑수단이 일정한 위상을 갖고 동작하도록 제어하는 펌핑 드라이버 수단을 구비하는 것을 특징으로 하는 내부 전위 발생장치.
2. 제1항에 있어서, 상기 타이밍 발생수단은, 상기 발진수단으로부터 입력받은 출력 펄스신호를 카운팅하여 그 값에 따라 2진수 출력을 변화시키는 카운터와, 상기 카운터의 출력신호를 입력받아 콘택 및 도체 배열의 연결상태에 따라 각기 다른 타이밍으로 프로그램된 신호를 발생시키는 디코더와, 상기 일정 신호군의 전위레벨 변화에 따라 리세트신호를 발생시켜 상기 카운터의 동작여부를 제어하며, 상기 디코더의 출력신호를 입력받아 상기 전위 펌프를 인에이블시키는 신호의 활성화 타이밍을 조절하는 논리 제어회로를 구비하는 것을 특징으로 하는 내부 전위 발생장치.
3. 제1항에 있어서, 상기 타이밍 발생수단은, 딜레이값이 조절가능한 다단계 딜레이 체인 및, 상기 다단계 딜레이 체인의 출력신호를 입력받아 조합하는 논리 회로를 구비하는 것을 특징으로 하는 내부 전위 발생장치.