KR100691486B1 - 반도체메모리소자 - Google Patents

반도체메모리소자 Download PDF

Info

Publication number
KR100691486B1
KR100691486B1 KR1020040054293A KR20040054293A KR100691486B1 KR 100691486 B1 KR100691486 B1 KR 100691486B1 KR 1020040054293 A KR1020040054293 A KR 1020040054293A KR 20040054293 A KR20040054293 A KR 20040054293A KR 100691486 B1 KR100691486 B1 KR 100691486B1
Authority
KR
South Korea
Prior art keywords
pumping
internal power
power supply
memory device
level
Prior art date
Application number
KR1020040054293A
Other languages
English (en)
Other versions
KR20060005484A (ko
Inventor
곽승욱
김관언
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040054293A priority Critical patent/KR100691486B1/ko
Priority to TW093139818A priority patent/TWI292153B/zh
Priority to US11/020,220 priority patent/US7161852B2/en
Publication of KR20060005484A publication Critical patent/KR20060005484A/ko
Application granted granted Critical
Publication of KR100691486B1 publication Critical patent/KR100691486B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 공정 및 주변 온도에 관계없이 안정적인 레벨의 내부전원을 생성하기 위한 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 외부전원을 펌핑하여 내부전원을 공급하기 위한 복수의 내부전원 펌핑회로를 구비하는 반도체메모리소자에 있어서, 모드레지스터셋의 설정을 통하여 상기 복수의 내부전원 펌핑회로 중 일부를 선택적으로 구동하기 위한 테스트모드를 갖는 반도체메모리소자를 제공한다.
펌핑, 전압레벨, 공정, 온도, 수율

Description

반도체메모리소자{SEMICONDUCTOR MEMORY DEVICE}
도 1은 종래기술에 따른 내부전원 펌핑블록을 도시한 도면.
도 2는 본 발명의 제1 실시예에 따른 내부전원 펌핑블록을 도시한 도면.
도 3은 본 발명의 제2 실시예에 따른 내부전원 펌핑블록을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
200 : 디코딩부
300 : MRS
본 발명은 반도체 설계 기술에 관한 것으로, 특히 안정된 내부전원을 갖는 반도체메모리소자에 관한 것이다.
현재 DRAM의 고속화 및 저전력화가 진행되고 있다. 특히 저전압 공정에서 Vt(트랜지스터의 문턱전압)의 변화 및 크기는 회로의 안정화를 크게 결정하는 척도 가 된다. 따라서, 공급전압원의 안정화가 절실히 요구된다.
도 1은 종래기술에 따른 내부전원 펌핑블록을 도시한 도면이다.
도 1를 참조하면, 내부전원 펌핑블록은 펌핑구동신호(VBB_ACT_Enb)에 응답하여 외부전원을 펌핑하여 내부전원전압 VBB를 생성하기 위한 다수의 VBB펌핑부(10)를 구비한다.
참고적으로, 반도체메모리소자 내 VBB펌핑부가 배치된 위치에 따라 이를 두개의 영역 CSPERI 및 NPERI로 나눈다.
VBB 펌핑부(10)는 인가된 외부전원을 오실레이션하여 내부전원전압 VBB를 생성한다.
외부전원을 펌핑하여 생성된 내부전원전압 VBB는 반도체메모리소자 내 가장 낮은 내부전원전압으로 P형 기판(substrate)에 공급된다. 따라서, 내부전원전압 VBB의 레벨이 안정적으로 유지되어야 신뢰성 높은 반도체메모리소자의 동작을 얻을 수 있다.
한편, 전술한 내부전원 펌핑블록에 의해 생성되는 내부전원전압 VBB은 공정 및 온도변화에 따라 그 레벨이 변하여 설계 시 예상한 기준전압의 레벨보다 낮거나, 또는 높아지는 문제점이 발생된다. 또한, 이와같은 문제점은 DRAM의 동작 상태에 따라 변화하는 소모전류 및 전압레벨에 의해서도 발생된다.
따라서, 전술한 종래기술을 이용하는 경우 모든 VBB 펌핑부가 파워업신호(pwrup)에 의해 초기화되어 구동을 시작하며, 구동신호(act_pump_enb)에 응답하여 오실레이션하여 내부전원전압 VBB를 생성하므로, 생성된 내부전원전압 VBB가 기준 전압보다 낮거나, 혹 높은 상태가 되어도 이를 쉽게 조절할 수 없는 단점이 있다. 또한, 반도체소자 내 위치에 따라 내부전원전압 VBB의 레벨이 다를 수 있음에도 불구하고, 위치에 따른 내부전원전압 VBB의 레벨 조절이 어렵다.
한편, 내부전원 VBB 펌핑블록이 공급하는 전류량과 구동능력을 조절하기 위한 방법으로 오실레이션 주기를 조절하는 방법이 있는데, 이는 응답속도의 변화 및 초기 안정화 상태로 접근하는데 펌핑에 의한 상승시간이 길어져 내부전원전압 VBB의 커브에 영향을 줄 수 있는 단점을 가지고 있다.
따라서, 전술한 종래기술을 이용하는 경우 내부전원전압 VBB의 레벨이 설계 시 예상한 레벨이 되도록 회로를 수정하거나, FIB(Focused In Beam) 등을 통하여 연결을 끊어주어야 하기 때문에 테스트 시간이 길어진다.
내부전원 VPP를 생성하는 종래기술과 마찬가지 문제를 갖는다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 공정 및 주변 온도에 관계없이 안정적인 레벨의 내부전원을 생성하기 위한 반도체메모리소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른측면에 따른 반도체메모리소자는 외부전원을 펌핑하여 내부전원을 공급하기 위한 복수의 내부전원 펌핑회 로를 구비하는 반도체메모리소자에 있어서, 모드레지스터셋의 설정을 통하여 상기 복수의 내부전원 펌핑회로 중 일부를 선택적으로 구동하기 위한 테스트모드를 갖는다.
본 발명의 일측면에 따른 반도체메모리소자는 외부전원을 펌핑하여 내부전원을 공급하기 위한 복수의 내부전원펌핑회로; 및 모드레지스터셋으로 부터 복수의 어드레스신호를 입력받아 디코딩하여 상기 복수의 내부전원 펌핑회로를 선택적으로 소정 갯수 구동하는 디코딩수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 반도체메모리소자 내 내부전원 VBB 펌핑블록을 도시한 도면이다.
도 2를 참조하면, 제1 실시예에 따른 반도체메모리소자는 외부전원을 펌핑하여 내부전원전압 VBB을 공급하기 위한 복수의 VBB 펌핑부(100)와, 모드레지스터셋(300)으로 부터 복수의 어드레스신호(A<1:4>)를 입력받아 디코딩하여 복수의 VBB 펌핑부(100)를 선택적으로 소정 갯수 구동하는 디코딩부(200)를 구비한다.
또한, VBB 펌핑부는 모드레지스터셋의 어드레스신호 A<0>를 인가받아 활성화되고, 디코딩부(200)의 출력에 응답하여 구동된다.
한편, 이와같은 반도체메모리소자는 테스트모드에서 MRS의 설정을 통해 설계 시 예상했던 내부전원전압 VBB의 레벨이 안정적으로 공급되기 위해 필요한 VBB 펌 핑부의 갯수 및 위치를 알 수 있다. 즉, 공정 및 주변온도에 의해 내부전원전압 VBB의 레벨이 변하여 예상했던 레벨보다 낮아지거나 또는 높아지는 경우에, 전술한 바와 같은 테스트모드를 통해 모드레지스트셋의 어드레스신호를 통해 필요한 위치에 따라 펌핑부를 턴온 또는 턴오프시킬 수 있으므로, 내부전원전압 VBB를 안정적으로 공급한다.
또한, 본 발명은 외부전원을 펌핑하여 생성되는 내부전원전압의 레벨에 상관없이 반도체메모리소자 내 내부전원을 공급하기 위한 모든 펌핑블록에 적용 가능하며, 동일한 효과를 얻을 수 있다.
도 3은 본 발명의 제2 실시예에 따른 반도체메모리 소자 내 내부전원 VPP 펌핑블록을 도시한 도면으로, 인가된 외부전원을 펌핑하여 생성된 내부전원전압 VPP의 레벨이 내부전원전압 VBB의 레벨보다 높은 것만 다른 것을 알 수 있다.
그러므로, 전술한 본 발명은 외부전원을 펌핑하여 생성된 내부전원의 레벨이 설계 시 예상했던 레벨보다 낮거나, 혹 높은 경우, MRS를 통해 다수의 펌핑블록 중 일부만을 선택적으로 구동하여 설계 시 예상했던 레벨의 내부전원을 얻을 수 있다. 그리고 위치에 따라 전압의 레벨이 높거나 낮은 경우에도, 전술한 바와같이 MRS를 통해 내부전원의 레벨을 수정할 수 있다.
또한, MRS를 통해 펌핑부의 수를 조절하므로, 종래 오실레이션 주기를 조절하여 내부전원의 레벨을 조절하였던 것에 비해 보다 빠르게 내부전원의 레벨을 조절할 수 있다. 즉, 내부전원의 최초 응답시간 및 커브를 조절할 수 있다.
이와같이, 공정 및 온도에 상관없이 안정적인 내부전원을 공급하므로, 칩의 신뢰성을 향상시킨다.
또한, 종래 내부전원의 레벨이 기준레벨이 되지 않아 불량이였던 칩을 MRS를 통해 내부전원의 레벨을 조절할 수 있으므로, 칩의 수율을 증가시킬 수 있다.
전술한 본 발명에서는 MRS를 통해 구동되는 내부전원 펌핑부의 위치 및 수를 조절하였으나, 이는 펌핑부의 위치 및 수를 조절하기 위한 것으로 EMRS 등을 통해서도 입력 받을 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 테스트모드를 통해 내부전원 펌핑블록의 구동되는 위치 및 수를 조절할 수 있어, 공정 및 온도 등에 따라 요구되는 전원을 안정적으로 공급하여 칩의 신뢰성을 향상시키며, 칩의 수율을 증가시킨다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제어신호에 응답하여 외부전원을 펌핑하여 내부전원전압을 생성하고 상기 내부전원전압의 레벨을 조정하기 위한 다수의 펌핑회로와,
    모드레지스터셋의 다수의 어드레스신호를 디코딩하여 상기 다수의 펌핑회로를 선택적으로 구동하기 위한 제어신호를 생성하기 위한 디코딩수단
    을 구비하는 반도체메모리소자.
  6. 제5항에 있어서,
    상기 모드레지스터셋의 제1 내지 제4 어드레스신호는 구동될 펌핑회로의 수를 결정하는 것을 특징으로 하는 반도체메모리소자.
  7. 제6항에 있어서,
    상기 모드레지스터셋의 제5 어드레스신호는 상기 다수의 핌핑회로의 활성화 여부를 결정하는 것을 특징으로 하는 반도체메모리소자.
  8. 제7항에 있어서,
    상기 펌핑회로는,
    상기 외부전원을 펌핑하여 상기 외부전원의 레벨보다 낮은 내부전원전압을 생성하는 것을 특징으로 하는 반도체메모리소자.
  9. 제7항에 있어서,
    상기 펌핑회로는,
    상기 외부전원을 펌핑하여 상기 외부전원의 레벨보다 높은 내부전원전압을 생성하는 것을 특징으로 하는 반도체메모리소자.
  10. 삭제
KR1020040054293A 2004-07-13 2004-07-13 반도체메모리소자 KR100691486B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040054293A KR100691486B1 (ko) 2004-07-13 2004-07-13 반도체메모리소자
TW093139818A TWI292153B (en) 2004-07-13 2004-12-21 Semiconductor memory device with stable internal power supply voltage
US11/020,220 US7161852B2 (en) 2004-07-13 2004-12-27 Semiconductor memory device with stable internal power supply voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040054293A KR100691486B1 (ko) 2004-07-13 2004-07-13 반도체메모리소자

Publications (2)

Publication Number Publication Date
KR20060005484A KR20060005484A (ko) 2006-01-18
KR100691486B1 true KR100691486B1 (ko) 2007-03-09

Family

ID=35731984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040054293A KR100691486B1 (ko) 2004-07-13 2004-07-13 반도체메모리소자

Country Status (3)

Country Link
US (1) US7161852B2 (ko)
KR (1) KR100691486B1 (ko)
TW (1) TWI292153B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792370B1 (ko) * 2006-06-29 2008-01-09 주식회사 하이닉스반도체 내부전압 발생 장치
JP5032137B2 (ja) 2007-01-24 2012-09-26 株式会社東芝 半導体記憶装置
KR101435164B1 (ko) * 2008-05-14 2014-09-02 삼성전자주식회사 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치
AR091731A1 (es) 2012-07-19 2015-02-25 Merck Sharp & Dohme Antagonistas del receptor de mineralocorticoides
JP6482690B1 (ja) * 2018-01-11 2019-03-13 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0765576A (ja) * 1993-08-20 1995-03-10 Hitachi Ltd 半導体集積回路装置
KR20020031838A (ko) * 2000-10-24 2002-05-03 박종섭 반도체 장치의 전압 발생 조절 회로
KR20020090459A (ko) * 2001-05-25 2002-12-05 주식회사 하이닉스반도체 고전압 발생회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005387Y1 (ko) * 1992-09-24 1996-06-28 문정환 반도체 메모리의 번 인 테스트(Burn-In Test) 장치
JP2001014892A (ja) * 1999-06-25 2001-01-19 Mitsubishi Electric Corp 半導体記憶装置
JP2002269065A (ja) * 2001-03-08 2002-09-20 Mitsubishi Electric Corp プログラム可能な不揮発性メモリを内蔵したマイクロコンピュータ
JP2003242798A (ja) * 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体記憶装置
KR100415092B1 (ko) * 2002-05-13 2004-01-13 주식회사 하이닉스반도체 모드 레지스터를 갖는 반도체 메모리 장치 및 상기 반도체메모리 장치에서의 디프 파워 다운 모드의 제어 방법
KR100452322B1 (ko) * 2002-06-26 2004-10-12 삼성전자주식회사 반도체 메모리 장치의 전원전압 공급 방법 및 셀 어레이전원전압 공급회로
KR100452323B1 (ko) * 2002-07-02 2004-10-12 삼성전자주식회사 반도체 메모리 장치의 기준전압 선택회로 및 그 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0765576A (ja) * 1993-08-20 1995-03-10 Hitachi Ltd 半導体集積回路装置
KR20020031838A (ko) * 2000-10-24 2002-05-03 박종섭 반도체 장치의 전압 발생 조절 회로
KR20020090459A (ko) * 2001-05-25 2002-12-05 주식회사 하이닉스반도체 고전압 발생회로

Also Published As

Publication number Publication date
TW200603161A (en) 2006-01-16
KR20060005484A (ko) 2006-01-18
US7161852B2 (en) 2007-01-09
US20060023522A1 (en) 2006-02-02
TWI292153B (en) 2008-01-01

Similar Documents

Publication Publication Date Title
KR100631953B1 (ko) 메모리 장치
KR100812936B1 (ko) 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로
KR920017125A (ko) 기판 전위 조정 장치
KR100691486B1 (ko) 반도체메모리소자
US11449086B2 (en) Power voltage selection circuit
KR100582380B1 (ko) 동작모드에 따라 선별적으로 파워를 공급하는 파워공급장치
KR100616501B1 (ko) 리시버
US7835216B2 (en) Semiconductor memory apparatus having decreased leakage current
JPH08249882A (ja) 半導体集積回路
JP5566252B2 (ja) 半導体メモリ
KR100750590B1 (ko) 파워-업시 내부 전원 전압 제어 방법 및 장치, 이를가지는 반도체 메모리 장치
KR100941631B1 (ko) 반도체장치의 고전압제어회로
KR20060095376A (ko) 고전압 펌핑장치
JP6046197B2 (ja) 半導体装置
KR100633329B1 (ko) 반도체 소자의 승압전압 생성회로
JP5733771B2 (ja) 半導体メモリ
KR200266876Y1 (ko) 반도체 메모리 소자의 브이피피(vpp) 발생 장치
KR100871390B1 (ko) 전원 생성 장치 및 그에 적용 가능한 발진 회로
KR20060008145A (ko) 반도체메모리소자
KR100265604B1 (ko) 반도체 메모리 소자의 워드라인 구동장치
KR20060104890A (ko) 내부전원 생성장치
KR100263482B1 (ko) 동기식 디램의 고전압 펄스 발생 회로
KR100612944B1 (ko) 반도체 소자
KR100851998B1 (ko) 반도체 집적 회로의 내부 전압 발생 회로
KR19990055789A (ko) 고전압 검출 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180122

Year of fee payment: 12