KR20020069860A

KR20020069860A - 외부 전원 전압을 이용한 번인 테스트 구동 회로

Info

Publication number: KR20020069860A
Application number: KR1020010010391A
Authority: KR
Inventors: 최원재
Original assignee: (주)실리콘세븐
Priority date: 2001-02-28
Filing date: 2001-02-28
Publication date: 2002-09-05

Abstract

외부 전원 전압을 이용한 번인 테스트 구동 회로가 게시된다. 본 발명의 번인 테스트 구동 회로는 번인 모드 신호와 접지 전압 사이에 형성되는 전류 소스부; 및 번인 모드 신호와 외부 전원 전압 사이에 직렬로 형성되는 다수개의 다이오드를 포함하는 전류 공급부를 구비한다. 번인 모드 신호의 전압 레벨은 상기 외부 전원 전압의 레벨 상승에 대응하여 상승하도록 제어된다. 번인 테스트 구동 회로에 의하면, 외부 전원 전압이 일정한 전압을 넘어서면, 번인 모드 신호가 활성화된다. 그리고, 활성화된 번인 모드 신호에 의하여, 번인 테스트가 진행될 수 있다. 따라서, 번인 테스트 구동 회로에서는 여분의 입력 포트나 특정 동작 타이밍을 위한 회로가 없는 간단한 구성으로서, 번인 테스트가 구동될 수 있다.

Description

외부 전원 전압을 이용한 번인 테스트 구동 회로{Burn-In Test driving Circuit using the External Power Voltage}

본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 번인 테스트 모드를 제어하는 신호를 발생하는 번인 테스트 구동 회로에 관한 것이다.

번인 테스트(Burn-In Test)는 주로 반도체 메모리 장치에서의 불량 셀을 조기에 가려내기 위해서 이용되는 테스트 방법이다. 번인 테스트는 신뢰성을 확보하기 위해, 고온 및 고전압 등의 가혹한 조건에서 제품을 동작시켜, 단시간내에 잠재적인 결함을 노출시키도록 하는 테스트이다.

그러므로, 반도체 메모리 장치의 내부 회로는 통상적인 노말 모드에서는 과도한 스트레스를 받지 않도록 제어되어야 하며, 스크리닝(screening)을 위한 번인 테스트 모드에서는 적절한 스트레스가 인가되도록 설계된다. 일반적으로 반도체 메모리 장치는 외부에서 가해지는 외부 전원 전압보다 낮은 전압의 내부 전원 전압으로 구동된다. 이러한 반도체 메모리 장치의 내부 전원 전압(Vint)은, 노말 모드에서는 외부 전압(Vext)이 소정의 제1 전압(예를 들면, 3.3V) 이상에서 소정의 제2 전압(예를 들면, 6.0V)의 구간에서는 가능한 일정한 값을 가지지만, 번인 테스트 모드에서는 외부 전원 전압(Vext)의 증가에 따라 증가하도록 설계된다.

종래 기술에 의하면, 번인 테스트 모드는 특정 입력 포트(Port)들에 전원 전압 또는 접지 전압을 인가하거나, 특정한 동작 주기 동안에 소정의 제어 신호를 특정 입력 포트들에 신호를 입력함으로써, 설정된다.

그런데, 종래 기술에서와 같은 번인 테스트 모드의 구동을 위해서는, 반도체 메모리 장치 내부에 테스트 모드를 저장하는 레지스터와 레지스터의 적절한 구동 타이밍을 위한 회로 및 여분의 입력 포트가 내장되어야 하는 문제점이 있다.

본 발명의 목적은 전술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 여분의 입력 포트나 특정 동작 타이밍에 구속되지 않고, 반도체 메모리 장치의 번인 테스트를 구동할 수 있는 번인 테스트 구동 회로를 제공하는 것이다.

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.

도 1은 본 발명의 일실시예에 따른 번인 테스트 구동 회로를 이용한 반도체 메모리 장치에서의 번인-테스트의 구동을 개념적으로 설명하기 위한 블락도이다.

도 2는 본 발명의 일실시예에 따른 번인 테스트 회로를 개념적으로 나타내는 도면이다.

도 3은 본 발명의 일실시예에 따른 번인 테스트 회로를 구체적으로 나타내는 회로도이다.

도 4는 본 발명의 일실시예에 따른 번인 테스트 회로를 포함하는 반도체 장치에서, 외부 전원 전압(Vext)의 변화에 따른 번인 모드 신호(PBURN)와 내부 전원 전압(Vint)의 변화를 설명하기 위한 도면이다.

도 5는 본 발명의 다른 일실시예에 따른 번인 테스트 구동 회로를 나타내는 도면이다.

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 소정의 기준 전압 이상의 외부 전원 전압에 의하여, 번인 테스트를 진행시키도록 제어하는 번인 모드 신호를 발생하는 번인 테스트 구동 회로에 관한 것이다. 본 발명의 번인 테스트 구동 회로는 상기 번인 모드 신호와 접지 전압 사이에 형성되는 전류 소스부; 및 상기 번인 모드 신호와 상기 외부 전원 전압 사이에 직렬로 형성되는 다수개의 다이오드를 포함하는 전류 공급부를 구비한다. 상기 번인 모드 신호의 전압 레벨은 상기 외부 전원 전압의 레벨 상승에 대응하여 상승하도록 제어된다.

바람직하기로는 본 발명의 번인 테스트 구동 회로는 스탠바이 모드에서 소정의 제어 신호에 응답하여, 상기 전류 공급부를 상기 외부 전원 전압로부터 단절시키는 스위치를 더 구비한다.

본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.

도 1은 본 발명의 일실시예에 따른 번인 테스트 구동 회로를 이용한 반도체 메모리 장치에서의 번인-테스트의 구동을 개념적으로 설명하기 위한 블락도이다. 번인 테스트 구동 회로(100)는 외부 전원 전압(Vext)을 감지하여 번인 모드 신호(PBURN)를 발생한다. 번인 모드 신호(PBURN)가 논리적으로 "하이"로 활성화되면, 번인 테스트가 진행된다. 내부 전원 전압 발생 회로(200)는 외부에서 인가되는 외부 전원 전압(Vext)보다 낮은 전위를 가지는 내부 전원 전압(Vint)을 발생하는 회로로서, 번인 모드 신호(PBURN)에 의하여 제어된다. 내부 전원 전압(Vint)은 외부 전원 전압(Vext)이 기준 전압(예를 들면, 6V)보다 낮은 구간에서는 일정한 전위로 유지된다. 그러나, 외부 전원 전압(Vext)이 상기 기준 전압보다 높은 구간에서는, 내부 전원 전압(Vint)은 상기 외부 전원 전압(Vext)의 상승에 따라 높아진다. 반도체 내부 회로부(300)에 포함되는 일부분의 회로들은 상기 내부 전원 전압(Vint)을 이용하여 구동된다.

도 2는 본 발명의 일실시예에 따른 번인 테스트 회로를 개념적으로 나타내는 도면이다. 번인 테스트 회로(100)는 전류 소스부(101) 및 전류 공급부(103)를 구비한다. 상기 전류 소스부(101)는 번인 모드 신호(PBURN)와 접지 전압(VSS) 사이에 직렬로 형성되는 다수개의 앤모스 트랜지스터들(101a)을 포함한다. 상기 앤모스 트랜지스터들(101a)은 외부 전원 전압(Vext)에 의하여 게이팅되어, 상기 번인 모드 신호(PBURN)로부터 전류를 인출(sink)시킨다. 상기 전류 공급부(103)는 번인 모드 신호(PBURN)와 외부 전원 전압(Vext) 사이에 직렬로 형성되는 다이오드를 통하여 전류를 공급한다. 본 실시예에서는, 상기 번인 모드 신호(PBURN)의 전압 레벨은 외부 전원 전압(Vext)과 일정한 차이로 변화한다. 상기 번인 모드 신호(PBURN)와 외부 전원 전압(Vext)의 전압 레벨 차이는 전류 공급부(103)를 형성하는 다이오드의 수에 의하여 결정된다. 만약, 도 2의 실시예에서와 같이, 2개의 다이오드(103a, 103b)에 의하여 상기 전류 공급부(103)가 형성된다면, 상기 번인 모드 신호(PBURN)와 외부 전원 전압(Vext)의 전압 레벨 차이는 2 Vt(여기서, Vt는 다이오드를 형성하는 트랜지스터의 문턱 전압)가 될 것이다.

도 3은 본 발명의 일실시예에 따른 번인 테스트 회로를 구체적으로 나타내는 회로도이다. 도 3을 참조하면, 전류 공급부(103)의 다이오드들(103a, 103b)이 앤모스 트랜지스터들로 구현된다. 상기 앤모스 트랜지스터들의 드레인과 게이트는 상기 외부 전원 전압(Vext) 쪽에 공통적으로 연결되며, 소스는 상기 번인 모드 신호(PBURN) 쪽으로 연결된다.

도 4는 본 발명의 일실시예에 따른 번인 테스트 회로를 포함하는 반도체 장치에서, 외부 전원 전압(Vext)의 변화에 따른 번인 모드 신호(PBURN)와 내부 전원 전압(Vint)의 변화를 설명하기 위한 도면이다. 외부 전원 전압(Vext)이 초기 공급시 즉, 0V 부터 3.3V까지 상승하는 구간 I에서는, 상기 내부 전원 전압(Vint)은 상기 외부 전원 전압(Vext)과 거의 동일한 값으로 유지되며 변화한다. 외부 전원 전압이 3.3V부터 6V 사이의 구간 II에서는, 내부 전원 전압(Vint)은 외부 전원 전압(Vext)의 변화에 관계없이 3.3 V로 거의 동일하게 유지된다. 외부 전원 전압(Vext)이 6V를 초과하는 구간 III에서는, 내부 전원 전압(Vint)은 외부 전원 전압(Vext)과 2Vt(약, 1.7V)의 차이를 유지하면서 변화한다.

전술한 바와 같이, 상기 구간 III에서, 상기 내부 전원 전압(Vint)이 다시 상승하는 것은, 상기 번인 모드 신호(PBURN)가 6V 정도의 외부 전원 전압에서 논리적으로 "하이"가 되어 내부 전원 발생 회로(도 1의 200)를 제어하기 때문이다.

도 2내지 도 3에 도시된 본 발명의 일실시예에 따른 번인 테스트 구동 회로에 의하면, 여분의 입력 포트나 특정 동작 타이밍을 위한 회로가 필요없는 간단한 구성의 회로에 의하여, 번인 테스트가 구동될 수 있다.

도 5는 본 발명의 다른 일실시예에 따른 번인 테스트 구동 회로를 나타내는 도면이다. 도 5의 실시예에 따른 번인 테스트 구동 회로는 도 3의 실시예와 거의 동일하며, 전류 공급부(103)와 외부 전원 전압(Vext) 사이에 스위치(105)가 내장된다는 점에서 차이가 있을 뿐이다.

바람직한 실시예에 의하면, 상기 스위치(105)는 칩 선택 신호(CSB)에 의하여 게이팅되는 피모스 트랜지스터로 구현된다. 칩 선택 신호(CSB)가 "하이"로 되는 스탠바이 모드에서는, 상기 스위치(105)가 턴-오프된다. 그러므로, 상기 번인 테스트 구동 회로(100')의 스탠바이 전류의 발생이 방지된다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상기와 같은 본 발명의 번인 테스트 구동 회로에 의하면, 외부 전원 전압이 일정한 전압을 넘어서면, 번인 모드 신호가 활성화된다. 그리고, 상기 활성화된 번인 모드 신호에 의하여, 번인 테스트가 진행될 수 있다. 따라서, 본 발명의 번인 테스트 구동 회로에서는 여분의 입력 포트나 특정 동작 타이밍을 위한 회로가 없는 간단한 구성으로서, 번인 테스트가 구동될 수 있다.

Claims

소정의 기준 전압 이상의 외부 전원 전압에 의하여, 번인 테스트를 진행시키도록 제어하는 번인 모드 신호를 발생하는 번인 테스트 구동 회로에 있어서,

상기 번인 모드 신호와 접지 전압 사이에 형성되는 전류 소스부; 및

상기 번인 모드 신호와 상기 외부 전원 전압 사이에 직렬로 형성되는 다수개의 다이오드를 포함하는 전류 공급부를 구비하며,

상기 번인 모드 신호의 전압 레벨은

상기 외부 전원 전압의 레벨 상승에 대응하여 상승하도록 제어되는 것을 특징으로 하는 번인 테스트 구동 회로.
제1 항에 있어서, 상기 번인 테스트 구동 회로는

스탠바이 모드에서 소정의 제어 신호에 응답하여, 상기 전류 공급부를 상기 외부 전원 전압로부터 단절시키는 스위치를 더 구비하는 것을 특징으로 하는 번인 테스트 구동 회로.
제2 항에 있어서, 상기 제어 신호는

칩 선택 신호인 것을 특징으로 하는 번인 테스트 구동 회로.