KR0119887B1 - 반도체 메모리장치의 웨이퍼 번-인 테스트 회로 - Google Patents

반도체 메모리장치의 웨이퍼 번-인 테스트 회로

Info

Publication number
KR0119887B1
KR0119887B1 KR1019940012847A KR19940012847A KR0119887B1 KR 0119887 B1 KR0119887 B1 KR 0119887B1 KR 1019940012847 A KR1019940012847 A KR 1019940012847A KR 19940012847 A KR19940012847 A KR 19940012847A KR 0119887 B1 KR0119887 B1 KR 0119887B1
Authority
KR
South Korea
Prior art keywords
word line
burn
voltage
transistor
test circuit
Prior art date
Application number
KR1019940012847A
Other languages
English (en)
Other versions
KR960002369A (ko
Inventor
이재형
석용식
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940012847A priority Critical patent/KR0119887B1/ko
Priority to DE19520630A priority patent/DE19520630A1/de
Priority to TW084105680A priority patent/TW263562B/zh
Priority to US08/474,158 priority patent/US5590079A/en
Priority to JP7141899A priority patent/JP2738517B2/ja
Priority to CN95108573A priority patent/CN1053757C/zh
Publication of KR960002369A publication Critical patent/KR960002369A/ko
Application granted granted Critical
Publication of KR0119887B1 publication Critical patent/KR0119887B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 다수의 메모리 셀과, 상기 메모리 셀의 각각에 연결되는 워드라인과, 상기 워드라인을 선택하기 위한 로우 디코더를 가지는 반도체 메모리 장치의 결함 셀을 감지하기 위한 번-인 테스트 회로에 있어서, 상기 워드라인에 접속하고 상기 로우 디코더로부터 출력되는 로우 디코딩 신호에 제어되며 소정의 방전 경로를 통하여 승압전압을 입력하고 상기 워드라인을 구동하기 위한 워드라인 승압전압을 입력하는 워드라인드라이버와, 상기 워드라인 방전경로에 접속하며, 번-인 인에이블 신호 및 상기 승압전압을 입력하는 제어부를 구비하여, 노멀 모드시 상기 워드라인 승압전압에 의해 상기 워드라인이 인에이블되며, 번-인 모드시 상기 방전 경로를 통하여 상기 승압전압과 같거나 상기 승압전압보다 더 높은 전압 레벨의 번-인 전압을 상기 워드라인에 인가함을 특징으로 한다. 본 발명에 의하여 워드라인의 구조에 상관없이 웨이퍼 상태에서 번-인 테스트를 수행하여 결함 셀을 스크린할 수 있을 뿐만 아니라 리페어 이전에 결함 셀을 스크린하여 전체적인 비용의 절감 및 수율을 향상할 수 있고, 노멀 모드시 풀 다운 용도로 사용하는 트랜지스터를 이용하여 워드라인을 풀업하여 레이 아웃 면적을 작게 할 수 있는 효과가 있다.

Description

반도체 메모리장치의 웨이퍼 번-인 테스트 회로
제1도는 종래의 기술에 의한 웨이퍼 번-인 테스트 회로의 개략적 구성을 보이는 도면.
제2도는 메탈 스트랩을 이용한 워드라인의 구조를 보이는 도면.
제3도는 분할 워드라인 드라이버를 사용한 워드라인의 구조를 보이는 도면.
제4도는 본 발명에 의한 웨이퍼 번-인 테스트 회로를 보이는 도면.
제5도는 본 발명에 의한 웨이퍼 번-인 테스트 회로의 실시예를 보이는 도면.
제6도는 제5도에 따른 타이밍도를 보이는 도면.
본 발명은 반도체 메모리장치에 관한 것으로, 특히 반도체 메모리장치의 결함 셀을 감지하기 위한 웨이퍼 번-인 회로에 관한 것이다.
일반적으로, 웨이퍼 제조 과정이 완료된 후, 칩의 신뢰성을 보충하기 위한 번-인 테스트는 테스트 과정에서 반드시 이루어져야 한다. 일반적으로 번-인 테스트는 어셈블리후 결함부위를 스크린하기 위한 것으로 패키지 상태에서 이루어진다. 번-인 테스트 중 스크린된 결함 부위는 이미 테스트 과정과 어셈블리(assembly) 과정을 거쳤음에도 불구하고 버리게 된다. 이는 전체적으로 볼 때 비용과 시간의 소모를 유발하게 된다.
DRAM(Dynamic Random Access Memory)의 경우, 대부분의 결함은 단일 비트성 결함(single bit failure)으로서 결함을 감지하기 위해서는 장시간의 스크린을 필요로 한다. 단일 비트성 결함은 불완전한 메모리 셀의 누설 전류에 직접적으로 연관되는 것으로, 이러한 누설 전류가 발생하는 이유는 전송 게이트 산화막(transfer gate oxide)이나 캐패시터의 유전체(capacitor dielectric) 그리고 스토리지 노드 정션(storage node junction)의 불량등에 인한 것이다.
종래의 기술에 의한 패키지 단계에서의 번-인 테스트에 있어서는 메모리 셀로 인가되는 스트레스 전압의 인가 효율이 무척 낮았다. 왜냐하면, 수천 사이클(예를 들어, 64 Mega DRAM의 경우에는 4096 또는 8192사이클)당 소정의 하나의 워드라인이 선택되기 때문이며, 반도체 메모리장치의 집적도가 높아짐에 따라 이러한 스트레스 전압의 인가 효율이 더욱 낮아지게 된다. 그러므로 번-인 시간을 줄이고 스트레스 전압의 인가 효율을 향상시키기 위하여 모든 워드라인을 일시에 선택하는 방법이 요구되었으며, 이를 웨이퍼 레벨에서 수행함으로써 수율향상 및 전체적 비용절감의 효과를 얻을 수 있다.
이에 관한 사항은 1993년 IEDM 논문 페이지 639-642의 Wafer Burn-in(WBI) Technology for DRAM`s에 상세하게 개시되어 있다.
제1도는 종래의 기술에 의한 웨이퍼 번-인 테스트 회로의 개략적 구성을 보이는 도면이다. 제1도의 도면에 있어서, 워드라인 드라이버 6에 연결되며 전송 트랜지스터 2의 게이트 단자에 연결된 워드라인 WL1-WLn과, 센스 앰프 8에 연결되며 스토리지 개패시터 4에 저장된 데이타를 전송 트랜지스터 2를 통하여 전달하는 비트라인 BL,은 통상의 메모리 셀 어레이를 구성하는 기본 구조이다.
도시된 바와 같이 하나의 전송 트랜지스터 2와 하나의 스토리지 캐패시터 4는 각각 하나의 메모리 셀을 구성한다.
한편, 워드라인 WL1-WLn의 일단부에 채널의 크기가 작은 트랜지스터 10을 각각 연결하여 일시에 전 메모리 셀2에 스트레스 전압을 인가하게 된다. 전압 Vg와 Vstress는 웨이퍼 번-인 테스트시 워드라인에 고전압을 인가하기 위한 것으로, 전압 Vstress를 인가하여 트랜지스터 10의 게이트를 제어한 수 전압 Vg를 전송 트랜지스터 2의 게이트 단자에 인가하는 구성이다. 또한, 플레이트 전압 Vp와 비트라인 전압을 외부에서 제어하여 원하는 전압 레벨의 스트레스 전압이 캐패시터 4의 유전체와 스토리지 노드 정션에 인가될 수 있도록 한다.
제1도에 도시된 바와 같은 종래의 기술에 의한 웨이퍼 번-인 테스트 회로는 전송 트랜지스터 2의 게이트 단자에 고전압을 인가하여 작은 누설 전류 경로도 파괴하도록 하여 결함을 유발하므로서, 결함 셀을 감지해낼 수 있다.
제2도는 집적도가 낮은 경우에 있어서의 워드라인의 구조를 보이는 도면이다. 제1도에 도시된 바와 같은 웨이퍼 번-인 테스트 기술은 웨이퍼 상태에서 분완전한 메모리 셀을 스크린할 수 있도록 함으로써 웨이퍼 번-인의 목적을 충분히 달성할 수는 있다. 그러나, 반도체 메모리 장치의 접적도가 점점 높아짐에 따라 일정 면적내에 칩을 구성하는 것은 점점 어려워진다. 특히, DRAM의 경우 집적도가 16 Mega,64 Mega급 으로 증가함에 따라 워드라인 구조가 바뀌게 되었다. 집적도가 낮은 DRAM의 경우, 메탈 피치(metal pitch)가 충분히 여유가 있으므로 제2도의 도면과 같이 메탈과 게이트 폴리실리콘을 같이 사용하는 것이 가능하였다. 도시된 바와 같이, 저항이 작은 메탈을 저항이 큰 게이트 폴리실리콘에 스트랩(stra)하므로서 워드라인의 온-오프(on-off) 특성을 향상시킬 수 있다.
제3도는 집적도가 높은 경우에 있어서의 워드라인 구조를 보이는 도면이다. DRAM의 집적도가 증가함에 따라 메모리 셀의 크기는 점점 작아지고, 또한 모든 워드라인마다 메탈을 스트랩하는 것은 더욱 어렵게 된다. 그 대안으로, 워드라인 드라이버를 메모리 셀 어레이 내에 분할하여 위치시키는 분할 워드라인 드라이버(Splited Wordlin ne Driver, SWD) 구조가 사용된다. 분할 워드라인 구조하에서는 하나의 로우 디코더로부터 출력되는 워드라인 디코딩 신호에 분할된 워드라인 드라이버를 두어 워드라인을 제어하는 기술이다.
분할 워드라인 드라이버의 장점은 4개의 워드라인 또는 8개의 워드라인 당 하나의 메탈 라인이 필요하므로 메탈 피치의 여유를 확보하는 관점에서는 매우 우수하다. 그러나, 제3도와 같은 워드라인의 구조는 어드레스 신호를 받는 워드라인이 분할되어 있으므로 종래의 기술에 의한 웨이퍼 번-인 테스트 회로에서의 같이 채널의 크기가 작은 트랜지스터를 접속기켜 메모리 셀에 스트레스 전압을 인가하는 것이 불가능하다.
따라서, 본 발명의 목적은 워드라인의 구조에 상관없이 웨이퍼 상태에서 번-인 테스트를 수행하여 결함셀을 스크린할 수 있는 반도체 메모리 장치의 번-인 테스트 회로를 제공함에 있다.
본 발명의 또다른 목적은 리페어 이전 결함 셀을 스크린하여 전체적인 비용의 절감 및 수율을 향상할 수 있는 반도체 메모리 장치의 번-인 테스트 회로를 제공함에 있다.
본 발명의 또다른 목적은 레이 아웃 면적을 작게하여 웨이퍼 번-인 테스트를 실시할 수 있는 반도체 메모리 장치의 번-인 테스트 회로를 제공함에 있다.
이와 같은 본 발명의 목적은 다수의 메모리 셀과, 상기 메모리 셀의 각각에 연결되는 워드라인과, 상기 워드라인을 선택하기 위한 로우 디코더를 가지는 반도체 메모리장치의 결함 셀을 감지하기 위한 번-인 테스트 회로에 있어서, 상기 워드라인에 접속하고 상기 로우 디코더로부터 출력되는 로우 디코딩 신호에 제어되며 소정의 방전 경로를 통하여 승압전압을 입력하고 상기 워드라인을 구동하기 위한 워드라인 승압전압을 입력하는 워드라인 드라이버와, 상기 워드라인 방전경로에 접속하며, 번-인 인에이블 신호 및 상기 승압전압을 입력하는 제어부를 구비하여, 노멀 모드시 상기 워드라인 승압전압에 의해 상기 워드라인이 인에이블되며,번-인 모드시 상기 방전 경로를 통하여 상기 승압전압과 같거나 상기 승압전압보다 더 높은 전압 레벨의 번-인 전압을 상기 워드라인에 인가함을 특징으로 하는 번-인 테스트 회로를 구비하는 회로를 제공함으로써 달성된다.
이하 본 발명을 첨부한 도면을 참조하여 본 발명에 의한 번-인 테스트 회로를 더욱 상세하게 설명한다.
제4도는 본 발명에 의한 웨이퍼 번-인 테스트 회로를 보이는 도면이다. 본 발명에 의한 웨이퍼 번-인 테스트 회로는 소오스 단자가 워드라인 승압전압X 에 접속하며 게이트 단자가 로우 디코딩 신호 NWEB에 접속하여 드레인 단자가 워드라인과 접속하는 출력 노드 N에 접속하는 워드라인 승압전압 입력용 피모오스 트랜지스터 12와, 채널이 공통으로 형성되고 드레인 단자가 출력 노드 N에 접속하여 게이트 단자가 각각 로우 디코딩 신호 NWEB 및 워드라인 승압전압X 와 상보되는 전압 레벨을 가지는XB 에 접속하며, 소오스 단자가 워드라인 방전경로 DP에 접속하는 한쌍의 전류 패스용 앤모오스 트래지스터 14, 16으로 이루어진 워드라인 드라이버와, 채널의 일단자가 워드라인 방전경로 DP에 접속하며 채널의 타단자가 스트레스 전압 Vstress에 접속하며 게이트 단자가 웨이퍼 번-인 인에이블 신호 PWBE에 접속하는 번-인 제어용 엔모오스 트랜지스터 18과, 웨이퍼 번-인 인에이블 신호 PWBE를 반전하기 위한 인버터 22와, 채널의 일단자가 워드라인 방전경로 DP에 접속하며 채널의 타단자가 접지전압 VSS에 접속하며 게이트 단자가 인버터 22의 출력 신호에 접속하는 방전용 엔모오스 트랜지스터 20으로 이루어진 제어부로 구성된다. 전류패스용 엔모오스 트랜지스터 14, 16은 전류 패스 수단으로서, 턴온 또는 턴오프하여 출력노드 N과 방전경로 DP를 연결하거나 차단하는 역할을 한다.
전류 패스용 엔모오스 트랜지스터쌍 14, 16중의 엔모오스 트랜지스터 16은 전류 구동 능력의 향상을 위하여 구비되는 것으로, 본 발명의 목적을 달성하기 위하여 반드시 필요한 수단은 아니다. 따라서, 워드라인 승압전압 입력용 피모오스 트랜지스터 12 및 엔모오스 트랜지스터 14만으로 구성되는 인버터단으로서 본 발명의 목적을 충분히 달성할 수 있음은 당해 분야에 통상의 지시를 가진자는 용이하게 이해할 수 있을 것이다. 이렇게 되면 워드라인 디코딩 신호 NWEB에 의해서만 워드라인 드라이버가 제어되어 워드라인 승압전압 또는 승압전압을 출력할 수 있게 된다.
제4도에 도시된 워드라인 번-인 테스트 회로는 집적도에 따라 그 구성이 달라지는 워드라인 구조에 상관 없이 웨이퍼 번-인 테스트를 실시할 수 있는 회로로서 웨이퍼 상태에서 결함 셀을 스크린 할 수 있다. 대부분의 결함은 단일 비트성 결함(single bit failure)으로서 웨이퍼 상태에서 효과적으로 스트레스를 인가함으로써 결함 셀을 스크린할 수 있다.
제4도에 있어서, 워드라인 드라이버는 메모리 셀과 접속하는 워드라인을 구동하기 위한 회로로서 어드레스를 디코딩한 수 워드라인을 구동하여 원하는 메모리 셀을 선택할 수 있게 된다. 노멀 모드에서 웨이퍼 번-인 인에이블 신호 PWEB는 논리 로우 상태를 유지하며, 로우 디코딩 신호 NWEB는 논리 로우 상태를 유지하며, 워드라인 승압전압X 는 승압전압 VPP 레벨의 논리 하이 상태를 유지하게 된다. 이렇게되면, 워드라인 드라이버의 워드라인 승압전압 입력용 피모어스 트랜지스터 12는 턴온되며, 전류 패스용 엔모오스 트랜지스터쌍 14, 16은 모두 턴오프된다. 동시에 제어부의 번-인 제어용 엔모오스 트랜지스터 18은 턴오프되며, 방전용 엔모오스 트랜지스터 20은 턴온된다. 따라서, 워드라인 드라이버내의 전류 패스용 엔모오스 트랜지스터쌍 14, 16의 소오스 단자는 제어부내의 방전용 엔모오스 트랜지스터 20을 통하여 접지전압 VSS와 연결된다. 워드라인 승압전압 입력용 피모오스 트랜지스터 12가 턴온됨에 따라 워드라인 승압전압X 가 출력 노드 N을 통하여 출력되어 워드라인이 인에이블된다.
스탠바이 상태의 경우, 웨이퍼 번-인 인에이블 신호 PWBE는 논리 로우 상태를 유지하며, 로우 디코딩 신호 NWEB는 논리 하이 상태를 유지하며, 워드라인 승압전압X 는 논리 로우 상태를 유지하게된다. 따라서, 워드라인 승압전압 입력용 피모오스 트랜지스터 12는 턴오프되고, 전류 패스용 엔모오스 트랜지스터쌍 14, 16은 턴온되어, 출력 노드의 전압은 워드라인 방전경로 DP를 통하여 접지전압 VSS로 방전된다. 이로 인하여 워드라인은 디세이블 상태에 있게 된다.
스탠바이 상태에서 웨이퍼 번-인 테스트 모드로 들어가게 되면, 웨이퍼 번-인 인에이블 신호 PWEB는 논리 하이 상태가 되고, 이에 의해 방전용 엔모오스 트랜지스터 20은 턴오프되고, 번-인 제어용 엔모오스트랜지스터 18은 턴온되어, 워드라인 방전경로 DP를 통하여 스트레스 전압 Vstress가 입력된다. 스트레스전압 Vstress는 전류 패스용 트랜지스터쌍 14, 16을 통하여 워드라인에 전달된 후, 워드라인과 연결된 메모리 셀에 스트레스를 가할 수 있게 된다.
종래의 기술에 있어서는, 모든 워드라인의 일단부에 트랜지스터를 추가로 형성하여 워드라인에 스트레스를 인가하였으나, 제4도의 구성에 있어서는, 노멀 모드에 사용되는 워드라인 드라이버와 제어부의 트랜지스터를 웨이퍼 번-인 테스트에도 그대로 사용할 수 있다. 이렇게 되면, 종래의 기술과 같이 별도의 트랜지스터를 구비할 필요가 없게 되므로 레이아웃이 용이할뿐만 아니라 워드라인의 구조에 관계없이 웨이퍼 번-인 테스트를 실시할 수 있게 된다.
이때, 스트레스 전압 Vstress 및 웨이퍼 번-인 인에이블 신호 PWBE는 칩 내부에 별도로 설치되는 더미패드(dummy pad)를 통하여 용이하게 제어가능하다. 제4도에 도시된 워드라인 번-인 테스트 회로는 워드라인 방전경로 DP가 노멀 모드에서는 접지전압 VSS로 방전되나, 웨이퍼 번-인 테스트 모드에서는 스트레스 전압 Vstress를 입력하는 경로로 사용된다.
제5도는 본 발명에 의한 웨이퍼 번-인 테스트 회로의 실시예를 보이는 도면이다. 제6도는 제5도에 따른 타이밍도를 보이는 도면이다.
제5도에 도시된 실시예는, 다수의 메모리 셀에 접속되는 워드라인을 구동하기 위한 다수의 워드라인 드라이버와, 다수의 워드라인 드라이버를 제어하기 위한 제어부로 구성된다. 각 워드라인 드라이버 및 제어부는 제4도의 번-인 테스트 회로내에 구비되는 워드라인 및 제어부와 동일한 구성을 가진다. 도시된 바와 같이 분할된 워드라인의 각각에 워드라인 드라이버를 구비하여 모든 워드라인 드라이버를 하나의 제어부로 제어가능하다.본 발명에 있어서,설명의 편의를 위하여 워드라인 WL0, WL1, WL4, 및 WL5만이 도시되어 있으나, 워드라인 WL2, WL3의 구성도 용이하게 이해될 수 있다. 그러나, 이러한 경우, 각각의 워드라인에 상응하는 워드라인 승압전압X 2,X 3이 입력됨은 자명하다.
제5도 및 제6도를 참조하여 본 발명에 따른 웨이퍼 번-인 테스트 회로의 실시예를 더욱 상세하게 설명한다. 설명의 편의를 위하여 원으로 표시된 워드라인 드라이버를 설명하여, 나머지 다른 워드라인 드라이버도 동일하게 이해될 수 있다.
먼저, 노멀 모드에서 웨이퍼 번-인 인에이블 신호 PWBE는 논리 로우 상태를 유지하며, 로우 디코딩 신호 NWEB0는 논리 로우 상태를 유지하며, 워드라인 승압 전압X 0은 승압전압 VPP 레벨의 논리 하이 상태를 유지하며, 워드라인 승압전압X 1은 논리 로우 상태를 유지하게 된다. 한편, 제어부의 입력단자에는 승압전압 VPP가 입력된다. 이렇게 되면, 워드라인 드라이버의 워드라인 승압전압 입력용 피모오스 트랜지스터 12는 턴온되며, 전류 패스용 엔모오스 트랜지스터쌍 14, 16은모두 턴오프된다. 동시에 제어부의 번-인 제어용 엔모오스 트랜지스터 18은 턴오프되며, 방전용 엔모오스 트랜지스터 20은 턴온된다. 따라서, 워드라인 드라이버내의 전류 패스용 엔모오스 트랜지스터쌍 14, 16의 소오스 단자는 제어부내의 방전용 엔모오스 트랜지스터 20을 통하여 접지전압 VSS와 연결된다. 워드라인 승압전압 입력용 피모오스 트랜지스터 12가 턴온됨에 따라 워드라인을 승압전압X 1이 출력 노드 N을 통하여 출력되어, 워드라인 WL0이 인에이블된다. 승압전압 VPP의 전압레벨은 전원전압 VCC을 적어도 메모리 셀 내의 전송 트랜지스터의 드레쉬홀드 Vt1만큼 승압한 것이다. 즉 승압전압 VPP는 VCC+Vt1과 동일하다.
또한, 나머지 워드라인 인에이블 과정도 이와 같은 방법에 의해 용이하게 이해될 수 있을 것이다. 한편, 본 발명에 의한 웨이퍼 번-인 테스트 회로에 있어서는 종래의 기술과 같이, 워드라인의 일단부에 트랜지스터를 형성하지 않음으로서 노멀 모드시 풀 다운 용도로 사용하는 트랜지스터를 이용하여 워드라인을 풀업하므로서 레이 아웃 면적을 작게하여 번-인 테스트를 실시할 수 있다.
웨이퍼 번-인 테스트 모드로 들어가게 되면, 웨이퍼 번-인 인에이블 신호 PWBE는 승압전압 VPP로 설정되고, 로우 디코딩 신호 NWEBi(i=0-i)는 번-인 전압 Vbi를 전류 패스용 엔모오스 트랜지스터쌍의 14, 16의 드레쉬홀드 전압 Vt3만큼 더 승압되어 출력된다. 따라서, 로우 디코딩 신호 NWEBi의 전압은 Vbi+Vt3와 동일하다. 이에 의해 번-인 제어용 엔모오스 트랜지스터 18은 턴온되고, 방전용 엔모오스 트랜지스터 20은 턴오프된다. 또한, 워드라인 드라이버내의 워드라인 승압전압 입력용 피모오스 트랜지스터 12는 턴오프되고, 전류 패스용 엔모오스 트랜지스터쌍 14, 16은 턴온된다. 따라서, 제어부에 입력되는 승압전압 VPP는 제어부내의 번-인 제어용 엔모오스 트랜지스터 18의 드레쉬홀드 전압 Vt2만큼 강하되어 워드라인 방전경로 DP를 통하여 전류 패스용 엔모오스 트랜지스터쌍 14, 16의 소오스 단자에 인가된다. 따라서, 전류패스용 엔모오스 트랜지스터쌍 14, 16의 소오스 단자의 전압은 VPP-Vt2로 설정된다. 이에 의해 워드라인 WLi는 전압 VPP-Vt2로 풀업된다. 이 상태에서 제어부에 입력되는 승압전압 VPP의 레벨을 원하는 스트레스 전압 Vbi를 번-인 제어용 엔모오스 트랜지스터 18의 드레쉬홀드 전압 Vt3만큼 더 승압하여 인가하므로서, 모든 워드라인 WLi에 연결된 메모리 셀에 원하는 스트레스 전압 Vbi를 가할 수 있게 된다.
상술한 바와 같은 본 발명에 의한 웨이퍼 번-인 테스트 회로는 본 발명의 사상을 벗어나지 않는 범위내에서 다양하게 실시할 수 있음은 당해 분야에 통상의 지식을 가진자는 용이하게 이해할 수 있을 것이다. 예를, 각 워드라인 드라이버 및 제어부의 구성을 다르게 실시할 수 있을뿐만 아니라 여러 가지 다른 메모리 셀어레이 구조에도 용이하게 적용가능하다
본 발명에 의하여 워드라인의 구조에 상관없이 웨이퍼 상태에서 번-인 테스트를 수행하여 결함 셀을 스크린할 수 있을 뿐만 아니라 리페어 이전에 결함 셀을 스크린하여 전체적인 비용의 절감 및 수율을 향상할수 있고, 노멀 모드시 풀 다운 용도로 사용하는 트랜지스터를 이용하여 워드라인을 풀업하여 레이 아웃 면적을 작게 할 수 있는 효과가 있다.

Claims (12)

  1. 다수의 메모리 셀과, 상기 메모리 셀의 각각에 연결되는 워드라인과, 상기 워드라인을 선택하기 위한 로우 디코더를 가지는 반도체 메모리 장치의 결함 셀을 감지하기 위한 번-인 테스트 회로에 있어서, 상기 워드라인에 접속하고 상기 로우 디코더로부터 출력되는 로우 디코딩 신호에 제어되며 소정의 방전 경로를 통하여 승압전압을 입력하고 상기 워드라인을 구동하기 위한 워드라인 승압전압을 입력하는 워드라인 드라이버와, 상기 워드라인 방전경로에 접속하여, 번-인 인에이블 신호 및 상기 승압전압을 입력하는 제어부를 구비하여, 노멀 모드시 상기 워드라인 승압전압에 의해 상기 워드라인이 인에이블되며, 번-인 모드시 상기 방전 경로를 통하여 상기 승압전압과 같거나 상기 승압전압보다 더 높은 전압 레벨의 번-인 전압을 상기 워드라인에 인가함을 특징으로 하는 번-인 테스트 회로.
  2. 제1항에 있어서, 상기 워드라인 드라이버는 게이트 단자에 상기 로우 디코딩 신호와 상기 승압전압이 각각 입력되고 소오스 단자가 상기 워드라인 방전 경로에 접속하고 드레인 단자가 상기 워드라인에 접속하는 한쌍의 전류 패스용 트랜지스터와, 게이트 단자가 상기 로우 디코딩 신호에 제어되며 소오스 단자가 상기 워드라인 승압전압 접속하며 드레인 단자가 상기 워드라인에 접속하는 워드라인 승압전압용 트랜지스터로 구성됨을 특징으로 하는 번-인 테스트 회로.
  3. 제2항에 있어서, 상기 제어부는 채널의 일단자가 상기 워드라인 방전경로에 접속하며 채널의 타단자가 상기 승압전압에 접속하며 게이트 단자가 상기 번-인 인에이블 신호에 접속하는 번-인 제어용 트랜지스터와, 채널의 일단자가 상기 워드라인 방전 경로에 접속하며 채널의 타단자가 접지전압에 접속하며 게이트 단자가 상기 번-인 인에이블 신호의 반전 신호에 접속하는 방전용 트랜지스터로 구성됨을 특징으로 하는 번-인 테스트 회로.
  4. 제3항에 있어서, 상기 노멀 동작시 상기 방전용 트랜지스터와 상기 워드라인 승압전압 입력용 트랜지스터는 턴온되며, 상기 번-인용 제어 트랜지스터와 상기 전류 패스용 트랜지스터는 턴오프됨을 특징으로 하는 번-인 테스트 회로.
  5. 제4항에 있어서, 상기 번-인 테스트 모드시 상기 번-인 제어용 트랜지스터와 상기 전류 패스용 트랜지스터는 턴온되며, 상기 방전용 트랜지스터와 상기 워드라인 승압전압용 트랜지스터는 턴오프됨을 특징으로 하는 번-인 테스트회로.
  6. 제1항에 있어서, 상기 승압전압 및 상기 번-인전압은 더미 패드를 통하여 제어가능함을 특징으로 하는 번-인 테스트 회로.
  7. 제1항에 있어서, 상기 번-인 인에이블 신호는 더미 패드를 통하여 제어가능함을 특징으로 하는 번-인 테스트 회로.
  8. 다수의 메모리 셀과, 상기 메모리 셀의 각각에 연결되는 워드라인과, 상기 워드라인을 선택하기 위한 로우 디코더를 가지는 반도체 메모리 장치의 결함 셀을 감지하기 위한 번-인 테스트 회로에 있어서, 상기 워드라인에 접속하며, 상기 로우 디코더로부터 출력되는 로우 디코딩 신호와 승압전압에 제어되는 전류 패스 수단과 상기 로우 디코딩 신호에 의해 제어되며 상기 워드라인을 구동하기 위한 워드라인 승압전압 입력수단을 가지는 워드라인 드라이버와, 번-인 인에이블 신호에 제어되며 상기 전류 패스 수단과 접지전압 사이에 접속하는 방전 수단과 상기 번-인 인에이블 제어 신호에 제어되며 상기 전류 패스 수단과 상기 승압전압에 접속하는 번-인 제어 수단을 구비하는 제어부를 구비하여, 노멀 모드시 상기 번-인 제어 수단과 상기 전류 패스 수단을 차단하고 상기 방전 수단과 상기 입력 수단을 동작하여 상기 워드라인 승압전압에 상기 워드라인을 인에이블하고, 번-인 모드시 상기 워드라인 승압전압 입력 수단과 상기 방전 수단을 차단하고 상기 번-인 제어 수단과 상기 전류 패스 수단을 동작하여 상기 승압전압과 같거나 상기 승압전압보다 더 높은 전압 레벨의 번-인 전압을 상기 워드라인에 인가함을 특징으로 하는 번-인 테스트 회로.
  9. 제8항에 있어서, 상기 전류 패스 수단은 한쌍의 엔모오스 트랜지스터이며, 상기 워드라인 승압전압 입력수단은 피모오스 트랜지스터로 구성됨을 특징으로 하는 번-인 테스트 회로.
  10. 제9항에 있어서, 상기 방전 수단과 상기 제어 수단은 각각 엔모오스 트랜지스터임을 특징으로 하는 번-인 테스트 회로.
  11. 제8항에 있어서, 상기 승압전압 및 상기 번-인전압은 더미 패드를 통하여 제어가능함을 특징으로 하는 번-인 테스트 회로.
  12. 제8항에 있어서, 상기 번-인 인에이블 신호는 더미 패드를 통하여 제어가능함을 특징으로 하는 번-인 테스트 회로.
KR1019940012847A 1994-06-08 1994-06-08 반도체 메모리장치의 웨이퍼 번-인 테스트 회로 KR0119887B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019940012847A KR0119887B1 (ko) 1994-06-08 1994-06-08 반도체 메모리장치의 웨이퍼 번-인 테스트 회로
DE19520630A DE19520630A1 (de) 1994-06-08 1995-06-06 Scheibeneinbrenn-Testschaltkreis für eine Halbleiterspeichervorrichtung
TW084105680A TW263562B (en) 1994-06-08 1995-06-06 Wafer burn-in test circuit of a semiconductor memory device
US08/474,158 US5590079A (en) 1994-06-08 1995-06-07 Wafer burn-in test circuit of a semiconductor memory device
JP7141899A JP2738517B2 (ja) 1994-06-08 1995-06-08 半導体メモリ装置のバーンインテスト回路
CN95108573A CN1053757C (zh) 1994-06-08 1995-06-08 半导体存储器装置的晶片老化检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940012847A KR0119887B1 (ko) 1994-06-08 1994-06-08 반도체 메모리장치의 웨이퍼 번-인 테스트 회로

Publications (2)

Publication Number Publication Date
KR960002369A KR960002369A (ko) 1996-01-26
KR0119887B1 true KR0119887B1 (ko) 1997-10-30

Family

ID=19384873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940012847A KR0119887B1 (ko) 1994-06-08 1994-06-08 반도체 메모리장치의 웨이퍼 번-인 테스트 회로

Country Status (6)

Country Link
US (1) US5590079A (ko)
JP (1) JP2738517B2 (ko)
KR (1) KR0119887B1 (ko)
CN (1) CN1053757C (ko)
DE (1) DE19520630A1 (ko)
TW (1) TW263562B (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172344B1 (ko) * 1995-09-15 1999-03-30 김광호 웨이퍼 번인 테스트회로 및 그 방법
KR0183857B1 (ko) * 1996-05-17 1999-04-15 김광호 반도체 메모리 장치의 번인 스트레스 제어 회로
KR100455731B1 (ko) * 1996-05-22 2004-12-31 주식회사 하이닉스반도체 웨이퍼번-인테스트장치
KR100206710B1 (ko) 1996-09-23 1999-07-01 윤종용 반도체 메모리 장치의 웨이퍼 번인 테스트 회로
KR100220950B1 (ko) * 1996-11-06 1999-09-15 김영환 웨이퍼 번인회로
KR100228530B1 (ko) * 1996-12-23 1999-11-01 윤종용 반도체 메모리 장치의 웨이퍼 번인 테스트회로
US5898706A (en) * 1997-04-30 1999-04-27 International Business Machines Corporation Structure and method for reliability stressing of dielectrics
US5877993A (en) * 1997-05-13 1999-03-02 Micron Technology, Inc. Memory circuit voltage regulator
TW333741B (en) * 1997-06-21 1998-06-11 United Microelectronics Corp The pre-burn in DRAM module and module circuit board
JPH1145598A (ja) * 1997-07-25 1999-02-16 Nec Corp 半導体記憶装置
SG121684A1 (en) * 1997-09-03 2006-05-26 United Microelectronics Corp Preburn-in dynamic random access memory module andpreburn-in circuit board thereof
US6034913A (en) * 1997-09-19 2000-03-07 Siemens Microelectronics, Inc. Apparatus and method for high-speed wordline driving with low area overhead
KR100257580B1 (ko) * 1997-11-25 2000-06-01 윤종용 반도체 메모리 장치의 번-인 제어 회로
KR100498417B1 (ko) * 1997-12-22 2005-09-08 삼성전자주식회사 반도체메모리장치의로우디코더
US6285608B1 (en) * 1998-03-20 2001-09-04 Micron Technology, Inc. Method and apparatus for using supply voltage for testing in semiconductor memory devices
KR100278926B1 (ko) 1998-05-25 2001-01-15 김영환 풀리 온 칩 웨이퍼 레벨 번-인 테스트 회로 및그 방법
US6628564B1 (en) * 1998-06-29 2003-09-30 Fujitsu Limited Semiconductor memory device capable of driving non-selected word lines to first and second potentials
US6122760A (en) * 1998-08-25 2000-09-19 International Business Machines Corporation Burn in technique for chips containing different types of IC circuitry
US6055199A (en) * 1998-10-21 2000-04-25 Mitsubishi Denki Kabushiki Kaisha Test circuit for a semiconductor memory device and method for burn-in test
US6233184B1 (en) 1998-11-13 2001-05-15 International Business Machines Corporation Structures for wafer level test and burn-in
US6327682B1 (en) * 1999-03-22 2001-12-04 Taiwan Semiconductor Manufacturing Company Wafer burn-in design for DRAM and FeRAM devices
KR100334532B1 (ko) * 1999-04-03 2002-05-02 박종섭 워드라인 구동장치
KR100287191B1 (ko) * 1999-04-07 2001-04-16 윤종용 웨이퍼 번인시 워드라인들을 충분히 구동시키는 반도체 메모리장치
US6453258B1 (en) 1999-12-17 2002-09-17 International Business Machines Corporation Optimized burn-in for fixed time dynamic logic circuitry
US6414890B2 (en) * 1999-12-27 2002-07-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of reliably performing burn-in test at wafer level
JP4727785B2 (ja) * 2000-01-26 2011-07-20 富士通セミコンダクター株式会社 半導体記憶装置及び半導体記憶装置のワード線欠陥検出方法
US6275442B1 (en) 2000-05-16 2001-08-14 Hewlett-Packard Company Address decoder and method for ITS accelerated stress testing
KR100464946B1 (ko) * 2000-12-30 2005-01-05 주식회사 하이닉스반도체 번-인 테스트 방법
JP2003109398A (ja) * 2001-09-28 2003-04-11 Mitsubishi Electric Corp 半導体記憶装置
DE10245152B4 (de) * 2002-09-27 2013-10-10 Infineon Technologies Ag Integrierte Testschaltungsanordnung und Testverfahren
JP4314056B2 (ja) * 2003-04-17 2009-08-12 パナソニック株式会社 半導体記憶装置
US6910162B2 (en) * 2003-05-12 2005-06-21 Kingston Technology Corp. Memory-module burn-in system with removable pattern-generator boards separated from heat chamber by backplane
CN1330971C (zh) * 2003-06-20 2007-08-08 统宝光电股份有限公司 老化测试***
JP4516294B2 (ja) * 2003-09-30 2010-08-04 パナソニック株式会社 半導体装置及び半導体装置の製造方法
US7271245B2 (en) * 2004-02-13 2007-09-18 The Scripps Research Institute Methods and compositions for inhibition of metastasis
JP4562515B2 (ja) * 2004-12-22 2010-10-13 ルネサスエレクトロニクス株式会社 論理回路及びワードドライバ回路
KR100845774B1 (ko) * 2006-10-13 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치 및 이를 이용한 전압 제어 방법
KR100873613B1 (ko) * 2006-11-14 2008-12-12 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로 및 방법
TWI340392B (en) * 2007-06-29 2011-04-11 Nanya Technology Corp Method for testing semiconductor memory
JP6222423B2 (ja) * 2013-03-28 2017-11-01 セイコーエプソン株式会社 物理量センサー、電子機器及び移動体
CN105632383B (zh) 2016-01-11 2018-09-11 京东方科技集团股份有限公司 一种测试电路、测试方法、显示面板及显示装置
CN106569120B (zh) * 2016-10-26 2019-01-22 宁波大学 一种对温度不敏感的检测集成电路老化状态传感器
KR102471500B1 (ko) * 2018-03-12 2022-11-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 테스트 시스템
CN114487790B (zh) * 2022-04-06 2022-07-22 海光信息技术股份有限公司 老化监测电路、模组、方法及芯片

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014099B1 (ko) * 1992-06-12 1995-11-21 가부시기가이샤 도시바 반도체 기억장치
KR950003014B1 (ko) * 1992-07-31 1995-03-29 삼성전자 주식회사 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법
KR960005387Y1 (ko) * 1992-09-24 1996-06-28 문정환 반도체 메모리의 번 인 테스트(Burn-In Test) 장치
JP2768172B2 (ja) * 1992-09-30 1998-06-25 日本電気株式会社 半導体メモリ装置

Also Published As

Publication number Publication date
US5590079A (en) 1996-12-31
JPH0855497A (ja) 1996-02-27
JP2738517B2 (ja) 1998-04-08
KR960002369A (ko) 1996-01-26
CN1116710A (zh) 1996-02-14
DE19520630A1 (de) 1996-03-14
CN1053757C (zh) 2000-06-21
TW263562B (en) 1995-11-21

Similar Documents

Publication Publication Date Title
KR0119887B1 (ko) 반도체 메모리장치의 웨이퍼 번-인 테스트 회로
KR960002010B1 (ko) 반도체 기억 장치
US6307796B1 (en) Dynamic random access memory
US5638331A (en) Burn-in test circuit and method in semiconductor memory device
JPH04232693A (ja) スタティック型半導体記憶装置
KR950003014B1 (ko) 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법
US5265057A (en) Semiconductor memory
US6026038A (en) Wafer burn-in test circuit and method for testing a semiconductor memory
US5986917A (en) Wafer burn-in test circuit for a semiconductor memory device
EP0747906A2 (en) A method of testing a random access memory
JP2829135B2 (ja) 半導体記憶装置
EP0492609B1 (en) Semiconductor device with voltage stress testing pads
US5428576A (en) Semiconductor device and method of screening the same
JP3803145B2 (ja) 半導体メモリ装置のバーンインテスト回路及び方法
US6741512B2 (en) Integrated circuit memory devices having efficient multi-row address test capability and methods of operating same
US5255229A (en) Dynamic random access memory including stress test circuitry
JPH0628893A (ja) 半導体記憶装置
US5881004A (en) Burn-in stress control circuit for a semiconductor memory device
KR0124050B1 (ko) 스태틱 랜덤 액세스 메모리 장치
KR19980015271A (ko) 반도체 메모리 장치의 번인(Burn-In) 스트레스 회로 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110729

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee