KR100214466B1 - 반도체 메모리의 셀프 번인회로 - Google Patents

반도체 메모리의 셀프 번인회로 Download PDF

Info

Publication number
KR100214466B1
KR100214466B1 KR1019950056430A KR19950056430A KR100214466B1 KR 100214466 B1 KR100214466 B1 KR 100214466B1 KR 1019950056430 A KR1019950056430 A KR 1019950056430A KR 19950056430 A KR19950056430 A KR 19950056430A KR 100214466 B1 KR100214466 B1 KR 100214466B1
Authority
KR
South Korea
Prior art keywords
burn
test
signal
address
self
Prior art date
Application number
KR1019950056430A
Other languages
English (en)
Other versions
KR970051423A (ko
Inventor
김삼수
전영현
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019950056430A priority Critical patent/KR100214466B1/ko
Priority to US08/587,746 priority patent/US6473346B1/en
Priority to JP8011145A priority patent/JP2938797B2/ja
Priority to DE19603107A priority patent/DE19603107B4/de
Publication of KR970051423A publication Critical patent/KR970051423A/ko
Application granted granted Critical
Publication of KR100214466B1 publication Critical patent/KR100214466B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 번인 테스트 동작에 필요한 각종 제어 신호 및 테스트 데이타등이 칩내부에서 발생되도록 하여 인가되는 외부 전압이 소정의 레벨을 넘어서고 외부로부터 정상적인 번인 테스트를 알리는 신호가 입력되지 않으면 스스로 번인 동작이 수행되도록 한 반도체 메모리의 셀프 번인 회로에 관한 것으로, 소정의 셀프 번인 테스트 조건이 만족되면 번인 테스트를 위한 소정의 제어 신호, 어드레스 신호 및 테스트 데이타를 발생하는 번인 감지부와 상기 제어 신호의 제어에 따라 상기 어드레스 신호에 의해 선택되는 메모리 셀에 상기 테스트 데이타가 라이트/리드됨으로써 번인 테스트가 수행되는 메모리 셀 어레이를 포함하여 구성된다.

Description

반도체 메모리의 셀프 번인(Burn-in) 회로
제1도는 본 발명에 의한 반도체 메모리의 셀프 번인 회로를 도시한 블럭도.
제2도는 본 발명에 의한 반도체 메모리의 셀프 번인 회로의 동작을 설명하기 위한 동작 순서도.
제3도는 제1도에서 발생되는 어드레스 및 테스트 데이타의 구성을 나타낸 도면.
제4도는 제1도의 각 부에서 발생되는 신호를 도시한 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 메모리 셀 어레이 20 : 번인 감지부
30 : 제어 신호 버퍼 40 : 어드레스 버퍼
50 : 칼럼 디코더 60 : 로우 디코더
70 : 데이타 비교부 80 : 번인 감지기
22 : 펄스 발생기 23 : 제어 신호 발생기
24 : 어드레스 카운터 25 : 데이타 발생기
본 발명은 반도체 메모리의 셀프 번인 회로에 관한 것으로, 특히 소정의 셀프 번인 테스트 조건이 충족되면 번인 테스트를 위한 제어 신호, 어드레스, 테스트 데이타등을 칩 내부에서 발생시켜 셀프 번인 테스트 동작에 사용하도록 한 반도체 메모리의 셀프 번인 회로에 관한 것이다.
일반적으로, 번인 테스트는 반도체 칩의 초기 불량을 짧은 시간내에 걸러내기 위하여 정상 동작시보다 높은 전압과 온도를 칩에 가하여 칩의 불량 여부를 테스트하는 과정이다. 그런데, 반도체 소자의 미세화에 따른 신뢰성의 저하를 방지하고, 저소비 전력을 구현하기 위하여 반도체 칩에 내부 전원 발생기가 설치되어 정상 동작시에는 인가 되는 외부 전압보다 낮은 전압으로 칩 내부의 소자가 구동되도록 하는 것이 일반적인 경향이 되고 있다. 상기 내부 전원 발생기는 칩의 신뢰성과 동작의 안정성을 확보하기 위해 정상 동작 영역에서는 외부 전원의 변화에 상관없이 일정한 전압을 유지하는 특성을 가진다.
그러므로 번인 테스트를 가능하게 하기 위해서는 칩 내의 모든 소자에 정상 동작시보다 높은 전압이 인가되어야 한다. 따라서, 외부 전압의 레벨이 정상 동작 영역을 넘어 번인 테스트 영역으로 접어들면, 일정한 전압을 유지하는 내부 전압 발생기가 외부 전압의 변화에 비례하는 전압을 발생시켜야 한다. 이와 같이, 번인 회로는 칩에 인가되는 외부 전압의 레벨이 정상 동작 영역을 넘어서 번인 시작 전압에 이르게 되는 경우, 이를 감지하여 칩의 동작 상태를 번인 테스트 모드로 전환시키는 한편, 외부 전압이 정상 동작 영역으로 환원될 경우, 칩의 동작 상태를 정상 동작 모드로 환원시키는 역할을 하게 된다.
상기와 같은 번인 테스트를 위한 종래의 번인 회로는 인가되는 외부 전압의 레벨이 소정의 레벨 이상으로 승압되면 번인 감지 수단이 번인 동작의 시작을 감지하고, 외부로부터 제어 신호, 셀 어레이를 선택하기 위한 어드레스 그리고 셀의 동작을 테스트 하기 위한 테스트 데이타를 받아들여 셀 에이징(Cell Aging)을 위한 동작을 수행하게 된다.
그러나, 종래의 번인 테스트에서는 메모리 칩을 번인 테스트 장치에 연결한 상태에서, 상기 번인 테스트 장치로부터 칩의 내부로 제어신호, 어드레스, 데스트 데이타등이 제공된다. 그러므로 번인 테스트 장치의 번인 테스트 보드에는 상기 신호들을 공급하기 위한 라인이 구비되어 있어야 하므로 테스트 보드가 복잡해지고, 따라서 한 번에 테스트 가능한 칩의 숫자가 제한될 뿐만 아니라 테스트 프로세스가 복잡해지는 문제점이 있었다.
따라서, 본 발명의 목적은 소정의 셀프 번인 테스트 조건이 충족되면 번인 테스트에 필요한 각종 제어 신호, 어드레스 및 테스트 데이타등이 칩 내부에서 발생되도록 하여 셀프 번인 테스트 동작이 수행되도록 한 반도체 메모리의 셀프 번인 회로를 제공하는데 있다,
상기의 목적을 달성하기 위하여, 본 발명은 소정의 셀프 번인 테스트 조건이 만족되면 번인 테스트를 위한 소정의 제어신호, 어드레스 신호 및 테스트 데이타를 발생하는 번인 감지부와, 상기 제어 신호의 제어에 따라 상기 어드레스 신호에 의해 선택되는 메모리 셀에 상기 테스트 데이타가 라이트/리드됨으로써 번인 테스트가 수행되는 메모리 셀 어레이를 포함하여 구성된다.
제1도는 본 발명에 의한 반도체 메모리의 셀프 번인 회로를 나타낸 블럭도로서, 이에 도시한 바와 같이 메모리 셀 어레이(10)와, 외부의 전압이 일정 레벨 이상으로 승압된 상태에서 일반적인 번인 테스트 동작을 알리는 번인 테스트 모드 신호(TM)가 입력되지 않으면, 셀프 번인 테스트를 위한 제어 신호, 어드레스 그리고 테스트 데이타를 출력하는 번인 감지부(20)와, 상기 번인 감지부(20)에서 출력되는 제어 신호를 버퍼링하여 출력하는 제어 신호 버퍼(30)와, 상기 번인 감지부(20)에서 출력되는 어드레스를 버퍼링하여 출력하는 어드레스 버퍼(40)와, 상기 제어 신호 버퍼(30)로부터 입력되는 제어 신호에 따라. 상기 어드레스 버퍼(40)로부터 입력되는 어드레스를 디코딩하여 상기 메모리 셀 어레이(10)의 워드 라인 및 비트 라인을 각각 선택하는 칼럼(column) 디코더(50) 및 로우(row) 디코더(60)와, 상기 메모리 셀 어레이(10)에서 리드되어 출력되는 데이타와 상기 번인 감지부(20)에서 출력되는 데이타를 비교하는 데이타 비교부(70)로 구성된다.
여기서, 상기 번인 감지부(20)는 외부의 전압이 일정 레벨 이상으로 승압된 상태에서 외부로부터 번인 테스트 동작을 알리는 테스트 모드 신호(TM)가 외부에서 입력되지 않으면 번인 테스트를 위한 셀프 번인 테스트 신호(SBITM)를 출력하는 번인 감지기(21)와, 상기 번인 감지기(21)로부터 셀프 번인 테스트 신호가 입력됨에 따라 일정 주기의 클럭 펄스를 발생하는 펄스 발생기(22)와, 상기 셀프 번인 테스트 신호가 입력됨에 따라 상기 클럭 펄스를 이용하여 RAS(Row Address Strobe)와 CAS(Column Address Strobe)를 발생하고, 후술되는 어드레스 카운터(24)의 어드레스를 이용하여 라이트/리드 인에이블 신호(WE),(OE)를 발생하는 제어 신호 발생기(23)와, 상기 셀프 번인 테스트 신호가 입력됨에 따라 클럭 펄스를 이용하여 어드레스를 발생하고 그 발생된 어드레스를 상기 RAS와 CAS에 동기시켜 출력하는 어드레스 카운터(24)와, 상기 셀프 번인 테스트 신호가 입력됨에 따라 상기 어드레스로부터 테스트 데이타를 읽어 상기 데이타 비교부(70)에 출력하는 데이타 발생기(25)로 구성된다.
이와 같이 구성된 본 발명의 작용 및 효과를 첨부된 도면을 참조하여 설명하면 다음과 같다.
파워가 인가될 때 번인 감지기(21)가 외부에서 인가되는 전원 전압(Vcc)이 소정레벨 이상으로 높아졌는지를 판단한다. 번인 감지기(21)는 상기 전원 전압의 레벨이 소정의 레벨보다 높아지면 번인 테스트를 위한 번인 모드로 판단하고, 그렇지 않으면 정상 동작 모드로 판단한다. 그러므로, 상기 번인 감지기(21)가 번인 모드를 감지하면 번인 테스트와 관련된 동작이 수행되고 그렇지 못하면 정상 동작이 수행된다.
이어서, 상기번인 감지기(21)는 외부로부터 입력되는 번인 테스트 동작이 있는지를 판단한다. 만약, 일반적인 번인 테스트 동작을 알리는 테스트 모드 신호(TM)가 외부로부터 입력되면 번인 감지기(21)는 종래와 같은 방법으로 번인 테스트가 수행되도록 하고, 그렇지 않으면 셀프 번인 테스트를 위한 셀프 번인 테스트 신호(SBITM)를 발생하게 된다.
상기 번인 감지기(21)가 셀프 번인 신호(SBITM)를 출력하면, 펄스 발생기(22)가 오실레이터등을 이용하여 일정 주기의 클럭 펄스를 발생한다. 이어서, 제어 신호 발생기(23)가 상기 셀프 번인 테스트 신호(SBITM)에 의해 인에이블되어 상기 클럭 펄스를 소정의 주기로 분주하여 셀프 번인 테스트용 RAS와 CAS를 발생하여 제어 신호 버퍼(30)로 출력한다. 그리고, 어드레스 카운터(24)가 상기 셀프 번인 테스트 신호(SBITM)에 의해 인에이블되어 상기 클럭 펄스를 이용하여 M 비트의 로우 어드레스(Row Address)와 N 비트의 칼럼 어드레드(Column Address)를 발생시킨다. 이때 발생되는 로우 어드레스 및 칼럼 어드레스의 형태는 제3도에 도시된 바와 같이 각각 M, N 비트로 이루어 진다. 상기 M, N 비트의 어드레스의비트의 상위에는 라이트 동작과 리드 동작의 구분을 나타내는 라이트/리드 선택 비트(Write/Read Selection Bit)가 있고, 최 상위 비트에는 상기 M, N비트의 어드레스에 의해 선택된 셀에 라이트/리드될 테스트 데이타가 놓여지게 된다. 이와같은 형태로 된 어드레스는 상기 제어 신호 발생기(23)에서 발생된 RAS와 CAS에 동기 되어 어드레스 버퍼(40)로 출력되게 된다. 또한 상기 제어 신호 발생기(23)는 상기 어드레스의 라이트/리드 선택 비트에 따라 라이트 인에이블 신호(WE) 및 리드 인에이블 신호(OE)를 발생하여 상기 제어 신호 버퍼(30)로 출력한다.
이어서, 상기 제어 신호 버퍼(30)가 상기 제어 신호 발생기(23)에서 출력되는 RAS, CAS, 및 라이트 인에이블 신호(WE)를 칼럼 디코더(50) 및 로우 디코더(60)로 각각 출력하고, 어드레스 버퍼(40)가 상기 어드레스 카운터(24)에서 출력되는 어드레스 및 테스트 데이타를 칼럼 디코더(50) 및 로우 디코더(60)로 각각 출력한다. 따라서 칼럼 디코더(50) 및 로우 디코더(60)가 상기 제어 신호에 따라 상기 로우 어드레스 및 칼럼 어드레스를 디코딩하여 메모리 셀 어레이(10)의 해당 셀을 선택하고, 그 셀에 테스트 데이타를 기록한다. 이와 같이 모든 셀에 테스트 데이타가 기록되고 나면 그 기록된 테스트 데이타가 상기 제어 신호 발생기 (23)에서 발생 되는 리드 인에이블 신호(OE)의 제어에 따라 리드되어 데이타 비교부(70)로 출력된다. 데이타 비교부(70)는 상기 메모리 셀 어레이(10)의 셀에서 리드되어 출력되는 테스트 데이타와 데이타 발생기(25)에서 출력되는 테스트 데이타를 입력받아 두 데이타를 비교한다.
여기서, 상기 데이타 발생기(25)는 상기 어드레스 카운터(24)의 어드레스의 최 상위 비트에 실린 테스트 데이타를 읽어서 데이타 비교부(70)로 출력하게 된다. 비교결과, 상기 두 데이타가 동일하면 해당셀이 정상적인 것으로 판단하고, 동일하지 않으면 해당 셀에 에러가 발생한 것으로 판단하여 에러 플래그를 발생시킨다. 따라서, 본 발명에서는 제1도에 도시된 바와 같이 번인 테스트시 종래에는 외부의 테스트 장치로부터 인가되던 RAS, CAS, 라이트 인에이블 신(WE), 리드 인에이블 신호(OE) 및 어드레스가 번인 감지부(20)에서 발생되게 된다.
제4도는 셀프 번인 동작에 관련된 각 신호의 타이밍을 나타낸 것이다.
제4a도는 번인 감지기(21)에 인가 되는 전원 전압(Vcc)을 나타낸 것으로, 전원 전압(Vcc)이 소정의 레벨을 상회하면 번인 감지기(21)가 번인 모드임을 감지한다. 또한, 번인 감지기(21)는 외부에서 입력되는 테스트 모드 신호(TM)가 있는지 체크한다. 만약, 제4b도와 같이, 외부로 부터의 인가되는 테스트 모드 신호(TM)가 로우 상태이면, 번인 감지기(21)는 제4c도와 같은 셀프 번인 테스트 신호(SBITM)를 발생하게 된다. 따라서, 펄스 발생기(22)가 상기 셀프 번인 테스트 신호(SBITM)에 인에이블되어 제4d도와 같이 소정의 클럭 펄스를 발생한다. 또한, 제어 신호 발생기(23)가 상기 셀프 번인 테스트 신호(SBITM)에 인에이블되어 상기 클럭 펄스를 소정의 비로 분주하여 제4e, f도와 같이 셀프 번인 테스트용 RAS 신호(BIRASB)와 CAS 신호(SBICASB)를 발생한다. 어드레스 카운터(24)는 상기 셀프 번인 테스트 신호(SBITM)에 의해 인에이블되어 상기 클럭 펄스를 분주하여 제4g도와 같은 어드레스를 발생하고, 이를 상기 셀프 번인용 RAS (SBIRASB)와 CAS (SBICASB)에 동기하여 출력한다. 도시된 바와 같이, 상기 어드레스는 하나의 칼럼 어드레스에 대해 로우 어드레스를 차례로 변경함으로써, 해당 칼럼 어드레스에 대한 모든 셀을 선택한다. 하나의 칼럼 어드레스에 대한 셀의 선택이 완료되면 다음 번 칼럼 어드레스에 대하여 상기와 같은 방법으로 모든 셀을 선택한다. 이와 같이 메모리 셀 어레이(10)의 모든 셀에 테스트 데이타(SBIDin)를 라이트하고 나면, 그 라이트된 데이타(SBIDin)를 리드하는 과정이 제4i도와 같이 수행된다. 상기 테스트 데이타가 라이트/리드 되는 시점은 상기 어드레스 카운터(24)에서 출력되는 어드레스에서 제어 신호 발생기(23)가 라이트/리드 선택 비트를 읽어서 결정한다. 상기 메모리 셀 어레이의 모드 셀에 테스트 데이타를 라이트/리드하는 상기 데이타 발생기(25)에서 발생되는 상기 테스트 데이타(SBIDin)는 제4도(자)와 같이 동일한 데이타를 계속 유지하게 된다. 왜냐하면, 상기 라이트된 테스트 데이타는 리드 사이클에서 리드되어 원래의 테스트 데이타가 데이타 비교부(70)에서 비교, 확인 되는 과정이 수행되기 때문이다. 그리고, 모든 셀에 상기 테스트 데이터(SBIDin)가 라이트/리드되고 나면 상기 어드레스의 데이타 비트의 값은 0 ↔ 1로 바뀔 것이므로, 그 다음 번의 동작에서는 이전의 값과 반전된 상태의 데이타가 상기와 같은 방법으로 라이트/리드되게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 반도체 메모리의 셀프 번인회로는 외부 전압이 소정의 레벨을 상회하고 외부에서 번인 테스트 동작이 강제되지 않는 경우 스스로 셀프 번인 테스트가 수행되도록 함으로써, 특용 메모리(ASM:Application Specific Memory)의 번인 테스트에 유용하게 사용될 수 있는 효과가 있다. 또한, 일반적인 번인 테스트 과정에서 필요한 각종 제어 신호가 칩내부에서 발생되게 하여, 외부에서 강제되는 일반적인 번인 테스트 동작에 있어서도 번인 테스트 시간을 줄일 수 있을 뿐만 아니라, 한 번에 테스트되는 칩의 수를 증가시킬 수 있는 효과가 있다.

Claims (3)

  1. 셀프 번인 테스트 조건이 만족되면 번인 테스트를 위한 RAS, CAS, 라이트/리드 인에이블의 제어 신호, 어드레스 신호 및 테스트 데이타를 발생하는 번인 감지부와; 상기 제어 신호의 제어에 따라 상기 어드레스 신호에 의해 선택되는 메모리 셀에 상기 테스트 데이타가 라이트/리드되어 번인 테스트가 수행되는 메모리 셀 어레이와 상기 메모리 셀 어레이에서 리드된 테스트 데이타와 상기 번인 감지부에서 출력된 테스트 데이타를 비교하는 데이타 비교부를 포함하여 구성된 것을 특징으로 하는 반도체 메모리의 셀프 번인 회로.
  2. 제1항에 있어서, 상기 번인 감지부는 인가되는 외부전압이 일정전압 이상이고 정상적인 번인 테스트 동작을 알리는 테스트 모드 신호가 입력되지 않으면 셀프 번인 테스트 신호를 발생하는 번인 감지기와; 상기 셀프 번인 테스트 신호가 입력됨에 따라 클럭 펄스를 발생하는 펄스 발생기와; 상기 셀프 번인 테스트 신호가 입력됨에 따라 상기 클럭 펄스를 이용하여 어드레스를 발생하는 어드레스 카운터와; 상기 셀프 번인 테스트 신호가 입력됨에 따라 상기 클럭 펄스와 어드레스를 이용하여 RAS, CAS, 라이트 인에이블 신호 및 리드 인에이블 신호를 발생하는 제어 신호 발생기와; 상기 셀프 번인 테스트 신호가 입력됨에 따라 상기 어드레스로부터 테스트 데이타를 읽어 상기 데이타 비교부로 출력하는 데이타 발생기로 구성된 것을 특징으로 하는 반도체 메모리의 셀프 번인 회로.
  3. 제2항에 있어서, 상기 어드레스는 최 상위 비트와 그 다음 비트에 각각 테스트 데이타와 라이트/리드 선택 비트를 포함함을 특징으로 하는 반도체 메모리의 셀프 번인 회로.
KR1019950056430A 1995-12-26 1995-12-26 반도체 메모리의 셀프 번인회로 KR100214466B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950056430A KR100214466B1 (ko) 1995-12-26 1995-12-26 반도체 메모리의 셀프 번인회로
US08/587,746 US6473346B1 (en) 1995-12-26 1996-01-19 Self burn-in circuit for semiconductor memory
JP8011145A JP2938797B2 (ja) 1995-12-26 1996-01-25 半導体メモリのセルフバーンイン回路
DE19603107A DE19603107B4 (de) 1995-12-26 1996-01-29 Selbst-Voralterungsschaltung für Halbleiterspeicher

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950056430A KR100214466B1 (ko) 1995-12-26 1995-12-26 반도체 메모리의 셀프 번인회로

Publications (2)

Publication Number Publication Date
KR970051423A KR970051423A (ko) 1997-07-29
KR100214466B1 true KR100214466B1 (ko) 1999-08-02

Family

ID=19444345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950056430A KR100214466B1 (ko) 1995-12-26 1995-12-26 반도체 메모리의 셀프 번인회로

Country Status (4)

Country Link
US (1) US6473346B1 (ko)
JP (1) JP2938797B2 (ko)
KR (1) KR100214466B1 (ko)
DE (1) DE19603107B4 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002501654A (ja) * 1997-05-30 2002-01-15 ミクロン テクノロジー，インコーポレイテッド ２５６Ｍｅｇダイナミックランダムアクセスメモリ
KR100510480B1 (ko) * 1999-02-25 2005-08-26 삼성전자주식회사 번-인 모드 데이터 기입회로
DE10014388A1 (de) 2000-03-23 2001-10-04 Infineon Technologies Ag Verfahren zur Durchführung eines Burn-in-Prozesses eines Speichers
DE10129625A1 (de) * 2001-06-20 2003-01-02 Infineon Technologies Ag Vorrichtung und Verfahren zum Testen einer Einrichtung zum Speichern von Daten
KR100406555B1 (ko) * 2001-06-29 2003-11-20 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법
US6910162B2 (en) * 2003-05-12 2005-06-21 Kingston Technology Corp. Memory-module burn-in system with removable pattern-generator boards separated from heat chamber by backplane
KR100753050B1 (ko) 2005-09-29 2007-08-30 주식회사 하이닉스반도체 테스트장치
KR100873613B1 (ko) * 2006-11-14 2008-12-12 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로 및 방법
KR100864624B1 (ko) * 2007-03-31 2008-10-22 주식회사 하이닉스반도체 반도체 메모리 소자
CN109346119B (zh) * 2018-08-30 2021-07-23 武汉精鸿电子技术有限公司 一种半导体存储器老化测试核心板
CN117746963A (zh) * 2023-11-03 2024-03-22 深圳三地一芯电子股份有限公司 自我老化方法、装置、设备及存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63184989A (ja) * 1987-01-28 1988-07-30 Mitsubishi Electric Corp 半導体記憶装置
JPH02276090A (ja) * 1989-04-17 1990-11-09 Nec Corp 半導体メモリ集積回路
JPH033200A (ja) * 1989-05-30 1991-01-09 Nec Corp 半導体記憶装置
JP2830269B2 (ja) * 1990-01-12 1998-12-02 ソニー株式会社 ディスク装置
KR950004858B1 (ko) * 1992-03-17 1995-05-15 삼성전자 주식회사 내부전원전압 발생회로
KR950008453B1 (ko) * 1992-03-31 1995-07-31 삼성전자주식회사 내부전원전압 발생회로
JP2557594B2 (ja) * 1992-04-16 1996-11-27 株式会社東芝 半導体記憶装置
KR960005387Y1 (ko) * 1992-09-24 1996-06-28 문정환 반도체 메모리의 번 인 테스트(Burn-In Test) 장치
KR970010658B1 (ko) * 1993-11-26 1997-06-30 삼성전자 주식회사 번-인회로를 가지는 반도체메모리장치 및 그 번-인방법
US5375091A (en) * 1993-12-08 1994-12-20 International Business Machines Corporation Method and apparatus for memory dynamic burn-in and test

Also Published As

Publication number Publication date
JPH09219099A (ja) 1997-08-19
US6473346B1 (en) 2002-10-29
DE19603107B4 (de) 2013-01-31
DE19603107A1 (de) 1997-07-03
KR970051423A (ko) 1997-07-29
JP2938797B2 (ja) 1999-08-25

Similar Documents

Publication Publication Date Title
US7573778B2 (en) Semiconductor memory device
KR0152914B1 (ko) 반도체 메모리장치
US6470467B2 (en) Synchronous semiconductor memory device capable of performing operation test at high speed while reducing burden on tester
US7161866B2 (en) Memory device tester and method for testing reduced power states
US5875153A (en) Internal/external clock option for built-in self test
KR100214466B1 (ko) 반도체 메모리의 셀프 번인회로
KR19990007406A (ko) 동기식 반도체 기억장치
US5991213A (en) Short disturb test algorithm for built-in self-test
KR100936418B1 (ko) 반도체 기억 장치 및 반도체 기억 장치의 시험 방법
US4347589A (en) Refresh counter test
JPH1079200A (ja) 半導体メモリ装置のテスト方法および半導体メモリ装置
US5561639A (en) Semiconductor memory device with high speed detect function
KR100405076B1 (ko) 반도체 기억장치
CA1172316A (en) Refresh counter test
JPH0628893A (ja) 半導体記憶装置
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
KR100338817B1 (ko) 복합 반도체장치의 리프레쉬 특성 자가 테스터
KR20050118526A (ko) 짧은 주기의 셀프 리프레시 모드를 가지는 반도체 메모리장치
KR19980083772A (ko) 반도체 메모리
JPH07141861A (ja) ダイナミックメモリ
KR100244469B1 (ko) 반도체 메모리
JP2000251496A (ja) 半導体集積回路装置
KR100426445B1 (ko) 반도체 메모리 소자의 주변회로 빌트-인 테스트 방법
KR100212136B1 (ko) 동적 메모리 장치의 테스트 회로
KR940008725B1 (ko) 반도체 메모리 장치의 테스트 방법 및 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee