DE69331214T2

DE69331214T2 - Dynamische RAM-Einrichtung mit einem Stromversorgungssystem mit angepasster Vorspannung für Transistoren und Kondensatoren in einem Einbrenntestverfahren

Info

Publication number: DE69331214T2
Application number: DE69331214T
Authority: DE
Inventors: Akira Tsujimoto
Original assignee: NEC Corp
Current assignee: Micron Memory Japan Ltd
Priority date: 1992-09-30
Filing date: 1993-09-29
Publication date: 2002-07-25
Anticipated expiration: 2013-09-30
Also published as: KR940007896A; US5363333A; JPH06111599A; EP0590651A2; JP2768172B2; EP0590651A3; DE69331214D1; KR960001306B1; EP0590651B1

Description

ERFINDUNGSGEBIET

Die vorliegende Erfindung betrifft eine Halbleiterspeichervorrichtung und insbesondere eine dynamische Direktzugriffsspeichervorrichtung mit einem Stromversorgungssystem, das für das Vorspannen der Schalttransistoren und Speicherkondensatoren in einem Einbrenntestvorgang geeignet ist.

BESCHREIBUNG DES STANDES DER TECHNIK

Die JP-A-04230878 offenbart eine Spannungsumwandlungsschaltung mit einer Einrichtung zum Erzeugen einer ersten Spannung, die mit Bezug auf Massepotential stabilisiert ist, eine Einrichtung zum Erzeugen einer zweiten Spannung, die mit Bezug auf eine externe Versorgung stabilisiert ist und eine Wähleinrichtung zum Wählen entweder der ersten Spannung oder der zweiten Spannung. Die erste Spannung wird zum Zeitpunkt des Normalbetriebes verwendet und die zweite Spannung wird zum Zeitpunkt des Alterungstests gewählt und verwendet.
Bei der dynamischen Direktzugriffsspeichervorrichtung ist durch Miniaturisierung der Komponenten die Integrationsdichte erhöht worden und im Gegensatz hierzu sind die Abmessungen der Speicherzelle zusammen mit den Minimumdesignregeln vermindert worden. Die Speicherzelle ist typischerweise durch eine Reihenschaltung aus Schalttransistor und Speicherkondensator implementiert und der Speicherkondensator speichert ein Datenbit in Form von elektrischen Ladungen. Der Speicherzelle und demgemäß dem Speicherkondensator ist eine kleine nutzbare Fläche zugewiesen und der Speicherkondensator hält bei der Miniaturisierung die Kapazitanz durch Senken der Dicke seines dielektrischen Films.
Der extrem dünne dielektrische Film hat jedoch die Tendenz, dass er infolge eines starken elektrischen Feldes, das an ihn angelegt wird, zerstört wird. Dies ist für die dynamische Direktzugriffsspeichervorrichtung unerwünscht, weil das gespeicherte Datenbit als Leckagestrom verloren geht. Um den Speicherkondensator gegenüber dem starken elektrischen Feld zu schützen, wird an die Zellenplatte des Speicherkondensators eine herabgestufte Spannung, die so klein wie der halbe interne Netzversorgungsspannungspegel ist, angelegt und demgemäß wird das elektrische Feld, welches an dem extrem dünnen dielektrischen Film anliegt, gesenkt. Darüber hinaus führt die Miniaturisierung bei den Komponententransistoren zum heißen Trägerproblem und die herabgestufte Spannung ist gegen dieses Problem wirksam. Aus diesem Grund wird bei den dynamischen 16-Megabit-Direktzugriffsspeichervorrichtungen und fortschrittlichen Speichervorrichtungen in breitem Umfang eine interne herabgestufte Netzspannung verwendet und in die dynamischen Direktzugriffsspeichervorrichtungen sind verschiedene Generatoren für die herabgestufte Spannung eingebaut.
Eine herabgestufte Netzspannung ist jedoch für einen Einbrenntestvorgang unerwünscht, weil die herabgestufte Netzspannung gegenüber Potentialstörung weniger effektiv ist. Im Einzelnen wird durch den Einbrenntestvorgang die Potentialstörung in der frühen Störungsperiode ausgelöst und wird vom Hersteller vor der Lieferung ab Fabrik durchgeführt, um die Zuverlässigkeit der Produkte zu verbessern. Beim Einbrenntestvorgang wird eine übermäßige Spannung an die Schaltungskomponenten der dynamischen Direktzugriffsspeichervorrichtung in einer Umgebungsluft mit hoher Temperatur angelegt und beschleunigt die Auslösung der Potentialstörung. Der eingebaute Generator für abgestufte Spannung verhindert jedoch, dass bei dem Einbrenntestvorgang der übermäßige Spannungspegel an die Schaltungskomponenten gelangt, und es wird ein Stromversorgungssystem für eine variable interne Abstufungsnetzspannung proportional zu einer externen Netzspannung vorgeschlagen.
Fig. 1 zeigt ein typisches Beispiel der dynamischen Direktzugriffsspeichervorrichtung von der Bauart, die ein variables internes Herabstufungsnetzversorgungssystem hat. Die dynamische Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik besteht weitgehend aus einem Speicherzellenarray 1, einem Adressiersystem 2, einem Datenausbreitungssystem 3, einem Netzversorgungssystem 4 und einer Steuereinheit 5.
Das Speicherzellenarray ist durch eine Vielzahl von Speicherzellen implementiert, denen Wortleitungen WL1, WL2, ... WL1 und WLm und Bitleitungspaare BL1 bis BLn zugeordnet sind. Die Speicherzellen haben die Bauart, mit einem Transistor und einem Kondensator, und in der Fig. 1 repräsentieren kleine Kreise die Speicherzellen. Die Speicherzellen sind in Zeilen und Spalten angeordnet und die Wortleitungen WL1 bis WLm sind jeweils mit den Gateelektroden der Schalttransistoren in den zugehörigen Zeilen verbunden. Jedes der Bitleitungspaare BL1 bis BLn hat zwei Bitleitungen und die Drainknoten der Schalttransistoren in den zugehörigen Spalten sind selektiv mit den Bitleitungen der zugehörigen Bitleitungspaare BL1 bis BLn verbunden.
Das Adressiersystem 2 hat zwei Zeilenadressdekoder/Wortleitungstreiber 2a und einen Spaltenadressdekoder/Spaltenwähler 2b. Der Zeilenadressdekoder/Wortleitungstreiber 2a ist an die Wortleitungen WL1 bis WLm angeschlossen und antwortet auf die vorkodierten Zeilenadresssignale, die die Zeilenadresse anzeigen, welche einer der Wortleitungen WL1 bis WLm zugeordnet ist, um über einen internen Netzversorgungsspannungspegel Vint zu treiben. Die Schalttransistoren, die mit der gewählten Wortleitung verbunden sind, schalten ein und die Bitleitung der zugehörigen Bitleitungspaare BL1 bis BLn werden durch die Speicherkondensatoren der gewählten Zeile elektrisch geleitet. Als ein Ergebnis finden an den Bitleitungspaaren BL1 bis BLn im Lesemodus Potentialdifferenzen statt, die die gespeicherten Datenbits anzeigen, und im Einschreibmodus werden Datenbits in den Speicherkondensatoren in Form von elektrischen Ladungen gespeichert. Der vorstehend erwähnte Lesemodus und Einschreibmodus werden als "Standardmodi" bezeichnet.
Der Spaltenadressdekoder/Spaltenwähler 2b antwortet auf die vorkodierten Spaltenadresssignale zum selektiven Anschließen der Bitleitungspaare BL1 bis BLn an die Eingangs- und Ausgangsdatenpuffer.
Das Datenausbreitungssystem 3 hat Leseverstärker 3a, die jeweils mit den Bitleitungspaaren BL1 bis BLn verbunden sind, und die Leseverstärker entwickeln die Potentialdifferenzen an den Bitleitungspaaren BL1 bis BLn sowohl im Lese- als auch im Einschreibmodus.
Das Netzversorgungssystem 4 ist in drei Subsysteme unterteilt. Das erste Subsystem leitet eine herabgestufte Spannung an vorbestimmte Schaltungen als interne Netzspannung Vint und die Leseverstärker 3a bilden Teile der vorbestimmten Schaltungen. Das zweite Subsystem leitet ein erhöhtes Spannungssignal Pv an die Wortleitungstreiber 2a und das erhöhte Spannungssignal Pv ist höher als der interne Netzversorgungsspannungspegel Vint. Obwohl in der Fig. 1 nicht dargestellt, leitet das dritte Subsystem eine externe Netzversorgungsspannung Vext an vorab ausgewählte Schaltungen, wie beispielsweise die Eingangs- und Ausgangsdatenpuffer, und die externe Netzversorgungsspannung Vext ist höher als die interne Netzversorgungsspannung Vint.
Das erste Subsystem zum Erzeugen der internen Netzversorgungsspannung Vint hat erste und zweite Referenzspannungsgeneratoren 4a und 4b, die parallel zueinander angeordnet sind, einen Spannungsdetektor 4c, der mit dem ersten Referenzspannungsgenerator 4a verbunden ist, eine Schaltschaltung 4d, die zwei Eingangsknoten hat, die jeweils mit den ersten bzw. zweiten Referenzspannungsgeneratoren 4a und 4b verbunden sind, und einen Generator 4e für eine nach unten gestufte Spannung mit einem Steuerknoten, der mit dem Ausgangsknoten der Schaltschaltung 4d verbunden ist.
Wie in der Fig. 2 gezeigt, erzeugt der Referenzspannungsgenerator 4a ein erstes Primär- Referenzspannungssignal Vref1 aus der externen Netzversorgungsspannung Vext und Fig. 3 zeigt die Eingangs-/Ausgangsspannungscharakteristika des ersten Referenzspannungsgenerators 4a. Das erste Primär-Referenzspannungssignal Vref1 ist nämlich bis zu einem vorbestimmten Wendepunkt Vr1 proportional zur externen Netzversorgungsspannung Vext. Nachdem die externe Netzversorgungsspannung Vext jedoch den vorbestimmten Wendepunkt Vr1 überschreitet, ist das erste Primär-Referenzspannungssignal Vref1 ungeachtet der externen Netzversorgungsspannung Vext konstant.
Der zweite Referenzspannungsgenerator 4b erzeugt aus der externen Netzversorgungsspannung Vext ein zweites Primär-Referenzspannungssignal Vref2, wie dies in der Fig. 4 gezeigt ist. Der zweite Referenzspannungsgenerator 4b ist durch eine Reihenschaltung aus Widerständen R1 und R2 (siehe Fig. 5) implementiert und das zweite Primär-Referenzspannungssignal Vref2 wird an dem mittleren Knoten zwischen den Widerstände R1 und R2 erzeugt. Aus diesem Grund ist das zweite Primär-Referenzspannungssignal Vref2 über den gesamten Bereich proportional zur externen Netzversorgungsspannung Vext, wie dies aus der Fig. 6 zu ersehen ist. Der Koeffizient der Punkte, die das zweite Primär-Referenzspannungssignal Vref 2 anzeigen, ist durch eine proportionale Zuweisung zu den Widerstandswerten r1 und r2 der Widerstände R1 und R2 gegeben und das zweite Primär-Referenzspannungssignal Vref2 ist durch die Gleichung 1 gegeben.
Vref2 = {R2/(R1 + R2)} · Vext... Gleichung 1
Wenn der Koeffizient bestimmt wird, wird die Relation zwischen einer externen Netzversorgungsspannung Vext' bei dem Einbrenntestvorgang und der internen Netzversorgungsspannung Vint', die aus dieser erzeugt worden ist, berücksichtigt. Beim Vergleich der Fig. 3 mit der Fig. 6 ist zu ersehen, dass die zweite Primär-Referenzspannung Vref2 gegenüber dem ersten Primär-Referenzspannungssignal Vref1 in einer frühen Stufe des Übergangs zur stabilen externen Netzversorgungsspannung Vext verzögert ist.
Der Spannungsdetektor 4c überwacht die externe Netzversorgungsspannung Vext, um zu sehen, ob die externe Netzversorgungsspannung Vext hoch genug wird oder nicht, um das zweite Primär-Referenzspannungssignal Vref2 als ein zweites Referenzspannungssignal Vref zu verwenden, und erzeugt ein Steuersignal Ps, wie dies in der Fig. 7 gezeigt ist, wenn eine dritte Primär-Referenzspannung Vref3 das erste Primär-Referenzspannungssignal Vref1 übersteigt, wie dies im Folgenden beschrieben wird.
Der Spannungsdetektor 4c besteht weitgehend aus einem dritten Referenzspannungsgenerator 4f des dritten Primär. Referenzspannugssignals Vref3, einer Stromspiegelschaltung 4g zum Vergleichen der dritten Primär-Referenzspannungssignale Vref3 mit dem ersten Primär-Referenzspannungssignal Vref1, und einem Inverter 4h zum Erzeugen des Steuersignals Ps bei Übereinstimmung zwischen den ersten und dritten Referenzspannungssignalen Vref1 und Vref3, wie dies in der Fig. 8 gezeigt ist.
Der dritte Referenzspannungsgenerator 4f ist nämlich durch eine Reihenschaltung der Widerstände R3 und R4 implementiert und das dritte Referenzspannungssignal Vref3 wird an den mittleren Knoten zwischen den Widerständen R3 und R4 ähnlich wie bei dem zweiten Referenzspannungsgenerator 4b erzeugt. Das dritte Primär-Referenzspannungssignal Vref3 ist durch die Gleichung 2 gegeben und das dritte Referenzspannungssignal Vref3 ist ebenfalls zum ersten Referenzspannungssignal Vref1 verzögert.
Vref3 = {R4/(R3 + R4)} · Vext ... Gleichung 2
Die Stromspiegelschaltung 4g hat zwei komplementäre Inverter Qp1/ Qn2 und Qp3/ Qn4, die zwischen der externen Netzversorgungsspannungsleitung Vext und einem gemeinsamen Knoten N1 parallel geschaltet sind und einen n-Kanal-Feldeffekttransistor vom Anreicherungstyp Qn5, der zwischen den gemeinsamen Knoten N1 und die Massespannungsleitung geschaltet ist. Die p-Kanal-Feldeffekttransistoren Qp1 und Qp3 vom Anreicherungstyp werden durch den gemeinsamen Drainknoten N2 zwischen dem p-Kanal-Feldeffekttransistor Qp1 vom Anreicherungstyp und dem n-Kanal-Feldeffekttransistor Qn2 vom Anreicherungstyp gesteuert, und die n-Kanal-Feldeffekttransistoren Qn2 und Qn4 vom Anreicherungstyp werden jeweils durch die dritten und ersten Primär-Referenzspannungssignale Vref3 bzw. Vref1 gesteuert. Der gemeinsame Drainknoten N3 zwischen dem p- Kanal-Feldeffekttransistor Qp3 vom Anreicherungstyp und dem n-Kanal-Feldeffekttransistor Qn4 vom Anreicherungstyp ist mit dem Eingangsknoten des Inverters 4h verbunden.
Wie in der Fig. 9 gezeigt, erreicht das erste Primär-Referenzspannungssignal Vref1 schnell den Konstantspannungspegel und das dritte Primär-Referenzspannungssignal Vref3 führt das erste Primär-Referenzspannungssignal Vref1 weiter. Während das dritte Primär-Referenzspannungssignal Vref3 das erste Primär-Referenzspannungssignal Vref1 weiter führt, lässt der p-Kanal-Feldeffekttransistor vom Anreicherungstyp Qp3 eine kleine Strommenge zu und der n-Kanal-Feldeffekttransistor vom Anreicherungstyp hat einen kleinen Kanalwiderstand. Dann ist der Spannungspegel an dem gemeinsamen Drainknoten N3 niedriger als der Schwellenwertpegel des Inverters 4h. Aus diesem Grund bewirkt der Inverter 4h, dass das Steuersignal Ps hoch bleibt. Wenn jedoch das dritte Primär-Referenzspannungssignal Vref3 das erste Primär-Referenzsignal Vref1 einholt, nimmt der Spannungsdetektor 4c an, dass das zweite Primär-Referenzspannungssignal Vref2 hoch genug wird, um als des Sekundär-Referenzspannungssignals Vref zu dienen, und der Spannungspegel an dem gemeinsamen Drainknoten N3 überschreitet den Schwellenwertpegel des Inverters 4h. Als Ergebnis ändert der Inverter 4h das Steuersignal Ps auf den aktiven niedrigen Spannungspegel.
Weitergehend zu Fig. 10, hat die Schaltschaltung 4d einen Inverter 41 zum Erzeugen eines komplementären Steuersignals CPs des Steuersignals Ps und zwei Transfergates 4j und 4k, die mit den ersten und zweiten Primär-Referenzspannungssignalen Vref1 bzw. Vref2 gespeist werden, und die Transfergates 4j und 4k, die jeweils durch die Komplementärsteuersignale CPs und das Steuersignal Ps gegatet werden.
Während das Steuersignal Ps hoch bleibt, ermöglicht das komplementäre Steuersignal CPs, dass das Transfergate 4j einschaltet und das erste Primär-Referenzspannungssignal Vref1 dient als das Sekundär-Referenzspannungssignal Vref. Wenn jedoch der Spannungsdetektor das Steuersignal Ps auf den aktiven niedrigen Spannungspegel ändert, schaltet das Transfergate 4j ab und das Transfergate 4k schaltet so um, dass das zweite Primär-Referenzspannungssignal Vref2 als das Sekundär-Referenzsignal Vref anstatt dem ersten Primär-Referenzspannungssignal Vref 1 dient. Anders ausgedrückt, wenn das zweite Primär- Referenzspannungssignal Vref2 hoch genug wird, um als das Sekundär-Referenzspannungssignal Vref zu dienen, wird das erste Primär-Referenzspannungssignal Vref1 durch das zweite Primär-Referenzspannungssignal Vref2 ersetzt.
Weitergehend zu Fig. 11, hat der Generator für die herabgestufte Spannung 4e eine Steuerung 4m, die auf das Sekundär-Referenzspannungssignal Vref antwortet, einen p-Kanal- Feldeffekttransistor vom Anreicherungstyp Qp6, der zwischen die externe Netzversorgungsspannungsleitung Vext und die interne Netzversorgungsspannungsleitung geschaltet ist und einen Widerstand R5, der zwischen die interne Netzversorgungsspannungsleitung und die Massespannungsleitung geschaltet ist. Die Steuerung 4m erzeugt aus der externen Netzversorgungsspannung Vext in Antwort auf das Sekundär-Referenzspannungssignal Vref die interne Netzversorgungsspannung Vint und die externe Netzversorgungsspannung Vext ist auf die interne Netzversorgungsspannung Vint herabgestuft.
Zurück zu Fig. 1, hat das zweite Subsystem des Netzversorgungssystems 4 eine Bootstrap- Schaltung 4n und der Bootstrap-Schaltung 4n wird der interne Netzversorgungspegel Vint zugeführt, um das hochgestufte Wortleitungstreibersignal Pw zu erzeugen. Wie in der Fig. 12 gezeigt, hat die Bootstrap-Schaltung 4n einen Stromverstärker 4m, der von der Steuereinheit 5 mit einem Erhöhungssteuersignal Pin gespeist wird, ein Verzögerungselement 40 zum Erzeugen eines verzögerten Erhöhungssteuersignals DPin und einen Boostrap-Kondensator C1, der zwischen den Ausgangsknoten des Stromverstärkers 4m und den Ausgangsknoten des Verzögerungselementes 40 geschaltet ist.
Wenn nun angenommen wird, dass die Steuereinheit 5 das Erhöhungssteuersignal Pin an den Stromverstärker 4m mit einer geeigneten Zeitschaltung t1 gemäß Fig. 13 leitet, um eine Wortleitung zu treiben, hebt der Stromverstärker 4m das erhöhte Wortleitungstreibersignal Pw zum Zeitpunkt t2 auf den internen Netzversorgungsspannungspegel Vint und das Verzögerungselement 40 führt eine Zeitverzögerung T1 in das Erhöhungssteuersignal Pin ein und leitet das verzögerte Erhöhungssteuersignal DPin an den Bootstrap-Kondensator C1. Dann wird das erhöhte Wortleitungstreibersignal Pw zum Zeitpunkt t3 über die interne Netzversorgungsspannung Vint angehoben, und der angehobene Spannungspegel Vboot ist durch die Gleichung 3 gegeben.
Vboot = {1 + C1/(C1 + C1)} Vint = aVint ... Gleichung 3,
wobei C1 eine Kapazitanz des Bootstrap-Kondensators C1 ist, C1 eine Lastkapazitanz ist, die mit dem Bootstrap-Kondensator C1 gekoppelt ist, und a ein Bootstrap-Koeffizient ist.
Fig. 14 zeigt eine Speicherzelle MC, die in dem Speicherzellenarray 1 eingebaut ist, und die Speicherzelle MC ist durch eine Reihenschaltung aus einem n-Kanal-Schalttransistor vom Anreicherungstyp SW und einem Speicherkondensator SC implementiert. An die Gateelektrode des n-Kanal-Schalttransistors vom Anreicherungstyp SW ist eine Wortleitung BL angeschlossen und an den Drainknoten des n-Kanal-Schalttransistors vom Anreicherungstyp SW ist eine Bitleitung BL eines der Bitleitungspaare BL1 bis BLn angeschlossen. Die Gegenelektrode des Speicherkondensators SC ist mit einem Mittelspannungsgenerator IMV verbunden und der Mittelspannungsgenerator IMV leitet der Gegenelektrode eine mittlere Spannung Vintl2 zu, die halb so hoch wie der interne herabgestufte Netzspannungspegel Vint ist. Der Gateoxidfilm des n-Kanal-Schalttransistors vom Anreicherungstyp SW und der dielektrische Film des Speicherkondensators SC haben eine unterschiedliche Dicke und sind bei diesem 100 Angström bzw. 45 · 10&supmin;¹&sup0; m (Angström) dick.
Von dem erhöhten Wortleitungstreibsignal Pw an der Wortleitung WL wird infolge des n- Kanal-Schalttransistors SW vom Anreicherungstyp erwartet, dass der interne herabgestufte Netzspannungspegel Vint an der Bitleitung BL in dem Speicherkondensator SC ohne irgendein Herabstufen wieder hergestellt wird, und der erhöhte Spannungspegel Vboot ist auf einen Wert eingestellt, der um wenigstens den Schwellenwertpegel des n-Kanal- Schalttransistors vom Anreicherungstyp SW höher als die interne herabgestufte Netzspannung Vint ist. Wenn beispielsweise der interne herabgestufte Netzversorgungsspannungspegel Vint und der Schwellenwertpegel des n-Kanal-Schalttransistors vom Anreicherungstyp SW 2,3 Volt und 1,7 Volt sind, ist der erhöhte Spannungspegel Vboot nicht niedriger als 4,0 Volt und der Bootstrap-Koeffizient a ist durch 4,0/2, 3 = 1,74 gegeben.
Nach der Installation in einem Elektroniksystem speichert die so angeordnete dynamische Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik Datenbits in dem Speicherzellenarray 1 in einer wieder einschreibbaren Art und Weise und ermöglicht einen Zugriff auf die Datenbits durch eine externe Vorrichtung. Wenn beispielsweise die externe Vorrichtung auf das Datenbit vom Logik-"1"-Pegel, äquivalent der internen herabgestuften Netzversorgungsspannung Vint an der Bitleitung BL zugreift, steuert der Zeilenadressdekoder/Wortleitungstreiber 2a die Wortleitung WL auf den erhöhen Spannungspegel Vboot mit einer geeigneten Zeitschaltung und der n-Kanal-Schalttransistor vom Anreicherungstyp SW schaltet ein, um die Bitleitung BL und die akkumulierende Elektrode des Speicherkondensators SC zu verbinden. Die Bitleitung BL und die zugehörige Bitleitung (nicht dargestellt), die zu dieser paarweise vorgesehen ist, sind bereits einander gleich gemacht worden und die elektrischen Ladungen an der akkumulierenden Elektrode erzeugen zwischen der Bitleitung BL und der zugehörigen Bitleitung eine Potentialdifferenz. Die Potentialdifferenz wird bezüglich ihrer Größe durch den zugehörigen Leseverstärker 3a erhöht und die Bitleitung BL und die zugehörige Bitleitung erreichen den internen herabgestuften Netzspannungspegel Vint bzw. den Massespannungspegel. Das in Form einer Potentialdifferenz gespeicherte Datenbit wird zu den Eingangs-/Ausgangsdatenpuffern (nicht dargestellt) weiter geleitet und ein Ausgangsdatensignal, welches das gespeicherte Datenbit anzeigt, wird der externen Vorrichtung zugeführt.
Die interne herabgestufte Netzversorgungsspannung Vint an der Bitleitung BL geht durch den n-Kanal-Schalttransistor SW ohne irgendeine wesentliche Herabstufung und wird in dem Speicherkondensator SC wieder akkumuliert.
Das Sekundär-Referenzspannungssignal Vref folgt den grafischen Darstellungen Vref/Vref gemäß Fig. 15 und der Hersteller empfiehlt den Bereich R1 zwischen den Spannungspegeln Vy und Vx für den praktischen Gebrauch in dem Elektroniksystem.
Wie vorstehend beschrieben, wird die dynamische Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik der Inspektion durch den Einbrenntestvorgang unterzogen und die externe Netzversorgungsspannung Vext ist durch die Test-Netzversorgungsspannung Vtest ersetzt, die höher als die externe Netzversorgungsspannung Vext ist. Bei dem Einbrenntestvorgang wird die Test-Netzversorgungsspannung Vtest auf einen gewissen Wert in dem Spannungsbereich R2 geregelt und der interne Netzversorgungsspannungspegel Vint und der hochgestufte Wortleitungstreibpegel Pw werden bei der praktischen Verwendung über diese angehoben. Als ein Ergebnis werden der Gateoxidfilm des n-Kanal- Schalttransistors vom Anreicherungstyp und der dielektrische Film des Speicherkondensators SC mit Belastungen beaufschlagt.
Bei der dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik wird jedoch ein Problem hervorgerufen, dass der Einbrenntestvorgang nicht perfekt Potentialdefekte des Speicherkondensators SC aussortieren kann, und die dynamische Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik leidet an einer geringen Zuverlässigkeit der Speicherkondensatoren. Dies ist deshalb der Fall, weil das Netzversorgungssystem gemäß dem Stand der Technik den dielektrischen Film des Speicherkondensators SC nicht belasten kann. Wenn im Einzelnen der Einbrenntestvorgang unter dem maximal beschleunigenden elektrischen Feld Emax durchgeführt wird, welches größer als ein in den Standardmodi zu empfehlendes elektrisches Feld Erec von 2 MV/cm ist, werden der Gateoxidfilm des n-Kanal-Schalttransistors vom Anreicherungstyp SW und der dielektrische Film des Speicherkondensators SC unter dem internen herabgestuften Netzversorgungsspannungspegel Vint vorgespannt, wie dies in der rechten Spalte der Tabelle 1 gezeigt ist. Der zu empfehlende Bereich R1 für die praktische Verwendung führt jedoch zu der linken Spalte der Tabelle 1 und es wird davon ausgegangen, dass die interne herabgestufte Netzversorgungsspannung Vint, der hochgestufte Spannungspegel Vboot an der Wortleitung WL, der Bootstrap-Koeffizient a, die Dicke des Gateoxidfilms und die Dicke des dielektrischen Films 2,3 Volt, 4,0 Volt, 1,74, 100 Angström bzw. 45 Angström sind. Tabelle 1
Wie aus der rechten Spalte zu ersehen ist, erreicht der Gateoxidfilm des n-Kanal-Schalttransistors vom Anreicherungstyp SW das maximal beschleunigende elektrische Feld Emax, wenn die interne herabgestufte Netzversorgungsspannung Vint 3,45 Volt ist, der dielektrische Film des Speicherkondensators SC erreicht jedoch nicht die maximale Beschleunigung des elektrischen Feldes Emax unter den gleichen Bedingungen. Anders ausgedrückt, selbst wenn der Gateoxidfilm bei dem Einbrenntestvorgang ausreichend belastet wird, ist die Beschleunigung zu klein, um die Potentialdefekte des Speicherkondensators SC auszusortieren. Eine derartige ungenügende Vorspannung ist für die geringe Zuverlässigkeit der dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik verantwortlich.
Um die Zuverlässigkeit der dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik zu verbessern, wird zwischen den Mittelspannungsgenerator IMV und die Massespannungsleitung ein Schalttransistor Qn7 eingesetzt und der Schalttransistor Qn7 wird mit dem Steuersignal CLs geschaltet. Während nämlich die dynamische Direktzugriffsspeichervorrichtung der Untersuchung durch den Einbrenntestvorgang unterzogen wird, gehen die Steuersignale CLs auf den hohen Spannungspegel und ein Inverter INV1 schiebt den Schalttransistor Qn7 in den Aus-Zustand. Aus diesem Grund wird der Massespannungspegel an die Zellenplatte des Speicherkondensators SC während des Einbrenntestvorgangs angelegt und der dielektrische Film wird unter dem erhöhten elektrischen Feld vorgespannt. Wenn jedoch der interne herabgestufte Netzversorgungsspannungspegel Vint auf 3,45 Volt geregelt ist, wird der dielektrische Film des Speicherkondensators SC in dem elektrischen Feld von 3,45 [Volt]/45 10&supmin;¹&sup0; [m] [Angström] = 7,7 MV/cm vorgespannt und das elektrische Feld ist zu groß, um den dielektrischen Film geeignet zu belasten. Das übermäßige elektrische Feld zerstört den ausgezeichneten dielektrischen Film des Speicherkondensators SC und die dynamische Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik leidet an einer geringen Produktionsausbeute.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist daher eine wichtige Aufgabe der vorliegenden Erfindung, eine dynamische Direktzugriffsspeichervorrichtung zu schaffen, die einen Einbrenntestvorgang erlaubt, um Potentialdefekte auszusortieren, ohne einen exzellenten Speicherkondensator zu zerstören.
Diese Aufgabe wird durch die Merkmale des Patentanspruches 1 gelöst. Vorteilhafte Ausführungsformen sind durch die abhängigen Patentansprüche präsentiert.

KURZE BESCHREIBUNG DER FIGUREN

Die Merkmale und Vorteile der dynamischen Direktzugriffsspeichervorrichtung gemäß der vorliegenden Erfindung werden aus der folgenden Beschreibung anhand der begleitenden Figuren klarer ersichtlich, in welchen zeigt:
Fig. 1 ein Blockschaltbild der allgemeinen Anordnung der dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik;
Fig. 2 ein Blockschaltbild des ersten Referenzspannungsgenerators, der in der dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik eingebaut ist;
Fig. 3 eine grafische Darstellung der Eingangsspannungs-/Ausgangsspannungscharakteristika des ersten Referenzspannungsgenerators;
Fig. 4 ein Blockschaltbild des zweiten Referenzspannungsgenerators, der in der dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik eingebaut ist;
Fig. 5 ein Schaltbild des zweiten Referenzspannungsgenerators;
Fig. 6 eine grafische Darstellung der Eingangsspannungs-/Ausgangsspannungscharakteristika des zweiten Referenzspannungsgenerators;
Fig. 7 ein Blockschaltbild des Spannungsdetektors, der in der dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik eingebaut ist;
Fig. 8 ein Schaltbild der Anordnung des Spannungsdetektors;
Fig. 9 eine grafische Darstellung des Steuersignals, welches durch den Spannungsdetektor erzeugt wird, in Termen einer externen Netzversorgungsspannung;
Fig. 10 ein Schaltbild der Anordnung einer Schaltschaltung, die in der dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik eingebaut ist;
Fig. 11 ein Schaltbild des Generators für die herabgestufte Spannung, der in der dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik eingebaut ist;
Fig. 12 ein Schaltbild der Anordnung der Bootstrap-Schaltung, die in der dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik eingebaut ist;
Fig. 13 ist eine grafische Darstellung des Bootstrap-Phänomens;
Fig. 14 ist ein Schaltbild der Anordnung der Speicherzelle, der Wortleitung, der Bitleitung und des Zwischenspannungsgenerators, die in der dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik eingebaut sind;
Fig. 15 ist eine grafische Darstellung der Beziehung zwischen dem externen/Test-Netzversorgungsspannungspegel und dem hochgestuften Spannungspegel für die Wortleitungen;
Fig. 16 ist ein Schaltbild eines weiteren Zwischenspannungsgenerators gemäß dem Stand der Technik, der mit der Zellplatte des Speicherkondensators verbunden ist;
Fig. 17 ist ein Blockschaltbild der Anordnung einer dynamischen Direktzugriffsspeichervorrichtung gemäß der vorliegenden Erfindung;
Fig. 18 ist ein Schaltbild der Anordnung eines zweiten Spannungsdetektors, der in der dynamischen Direktzugriffsspeichervorrichtung gemäß der vorliegenden Erfindung eingebaut ist;
Fig. 19 ist ein Schaltbild der Anordnung eines Oszillators, der in der dynamischen Direktzugriffsspeichervorrichtung gemäß der vorliegenden Erfindung eingebaut ist;
Fig. 20 ist ein Schaltbild der Anordnung einer Bootstrap-Schaltung, die in der dynamischen Direktzugriffsspeichervorrichtung gemäß der vorliegenden Erfindung eingebaut ist;
Fig. 21 ist eine grafische Darstellung eines hochgestuften Wortleitungstreibsignals in Termen einer externen Netzversorgungsspannung; und
Fig. 22 ist eine Schaltbild der Anordnung einer Bootstrap-Schaltung, die in einer weiteren dynamischen Direktzugriffsspeichervorrichtung gemäß der vorliegenden Erfindung eingebaut ist.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Erste Ausführungsform

Bezugnehmend auf Fig. 17 der Zeichnungen besteht eine dynamische Direktzugriffsspeichervorrichtung, welche die vorliegende Erfindung verkörpert, weitgehend aus einem Speicherzellenarray 11, einem Adressiersystem 12, einem Datenausbreitungssystem 13, einer Steuereinheit 14 und einem Netzversorgungssystem 15.
Das Speicherzellenarray 11 ist durch eine Vielzahl von Speicherzellen implementiert, denen Wortleitungen WL1, WL2, ..., WL1 und WLm und Bitleitungspaare BL1 bis BLn zugeordnet sind, und kleine Kreise zeigen die jeweiligen Speicherzellen an. Die Speicherzellen sind in Zeilen und Spalten angeordnet, und sind von der Bauart mit einem Transistor und einem Kondensator. Jede der Speicherzellen ist nämlich durch eine Reihenschaltung aus einem n-Kanal-Schalttransistor vom Anreicherungstyp und einem Speicherkondensator implementiert, ähnlich wie bei der Speicherzelle gemäß dem Stand der Technik. Die Wortleitungen WL1 bis WLm sind jeweils den Zeilen der Speicherzellen zugeordnet und sind mit den Gateelektroden der n-Kanal-Schalttransistoren vom Anreicherungstyp in der zugehörigen Zeile verbunden. Die Bitleitungspaare BL1 bis BLn sind jeweils den Spalten der Speicherzellen zugeordnet und die Drainknoten der n-Kanal-Schalttransistoren vom Anreicherungstyp sind selektiv mit den Bitleitungen der zugehörigen Bitleitungspaare BL1 bis BLn verbunden. Die Verbindung zwischen dem n-Kanal-Schalttransistor vom Anreicherungstyp, dem Speicherkondensator, den zugehörigen Wortleitungen und den zugehörigen Bitleitungen ist ähnlich wie diejenige bei der in der Fig. 14 gezeigten dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik.
Mit den Zellplatten der Speicherkondensatoren aller Speicherzellen ist ein Zwischenspannungsgenerator INT verbunden und speist die Zellplatten der Speicherkondensatoren mit einem mittleren Spannungspegel, der auf die Hälfte einer internen herabgestuften Netzversorgungsspannung Vint geregelt ist. Die Zeilenadressen werden jeweils den Zeilen und demgemäß den Wortleitungen WL1 bis WLm zugewiesen und die Spaltenadressen sind jeweils den Spalten der Speicherzellen und den Bitleitungspaaren BL1 bis BLn zugewiesen.
Die Speicherzellen speichern jeweils Datenbits in Form von elektrischer Ladung und die Datenbits erzeugen Potentialdifferenzen an den zugehörigen Bitleitungspaaren BL1 bis BLn.
Das Adressiersystem hat eine Zeilenadressdekoder-/Wortleitungstreibereinheit 12a und eine Spaltenadressdekoder-/Spaltenwähleinheit 12b. Die Spaltenadressdekoder-/Wortleitungstreibereinheit 12a antwortet auf vorkodierte Zeilenadresssignale, die aus externen Zeilenadressbits (nicht dargestellt) erzeugt werden, welche für eine der Zeilenadressen anzeigend sind, und leitet ein hochgestuftes Wortleitungstreibsignal an die Wortleitung, welche der Zeilenadresse zugewiesen ist. Die Spaltenadressdekoder-/Spaltenwähleinheit 12b antwortet auf die vorkodierten Spaltenadresssignale, welche aus den externen Spaltenadressbits (nicht dargestellt) erzeugt worden sind, welche für eine der Spaltenadressen anzeigend sind, und wählt eines der Bitleitungspaare BL1 bis BLn für das Übertragen eines Datenbits.
Das Datenausbreitungssystem 13 hat Leseverstärker 13a, einen Datenbus 13b und eine Eingangs-/Ausgangsdatenpuffereinheit 13c. Die Leseverstärker 13a sind jeweils mit den Bitleitungspaaren BL1 bis BLn verbunden und entwickeln Potentialdifferenzen an den Bitleitungspaaren BL1 bis BLn. Bei diesem Beispiel werden die Bitleitungen jedes Bitleitungspaares jeweils auf die interne herabgestufte Netzversorgungsspannung Vint und den Massespannungspegel durch die Differenzialverstärkung hochgestuft und herabgestuft. Der Datenbus 13b ist mit dem Ausgangsport der Spaltenadressdekoder-/Spaltenwähleinheit 12b verbunden und leitet das gewählte Datenbit zu der Eingangs-/Ausgangsdatenpuffereinheit 13c. Die Eingangs-/Ausgangsdatenpuffereinheit 13c erzeugt ein Ausgangsdatensignal Dout aus der Potentialdifferenz, die in dem Lesemodus für das gewählte Datenbit anzeigend ist, und erzeugt aus einem eingegebenen Datenbit Din im Schreibmodus eine Potentialdifferenz.
Die Steuereinheit 14 antwortet auf externe Steuersignale zum sequenziellen Erzeugen, beispielsweise eine Lesesequenz im Lesemodus und eine Schreibsequenz im Schreibmodus.
Das Netzversorgungssystem 15 ist weitgehend in drei Subsysteme unterteilt. Eines der Subsysteme verteilt eine externe Netzspannung Vext an vorbestimmte Einheiten und die Eingangs-/Ansgangsdatenpuffereinheit 13c ist eine der vorbestimmten Einheiten. Bei diesem Beispiel dient der externe Netzspannungspegel Vext als ein regulärer Netzspannungspegel. Ein erster Spannungsdetektor 15a wird gemeinsam von den anderen zwei Subsystemen verwendet und bildet einen Teil des Netzversorgungssystems 15.
Das zweite Subsystem erzeugt die interne herabgestufte Netzspannung Vint aus der externen Netzspannung Vext und hat einen ersten Referenzspannungsgenerator 15b, einen zweiten Referenzspannungsgenerator 15c, eine erste Schaltschaltung 15, eine erste Schaltschaltung 15d und einen Generator für die herabgestufte Spannung 15e. Der erste Spannungsdetektor 15a, der erste Referenzspannungsgenerator 15b, der zweite Referenzspannungsgenerator 15c, die erste Schaltschaltung 15d und der Generator für die herabgestufte Spannung 15e sind ähnlich wie die bei der dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik und werden im Folgenden kurz beschrieben.
Der erste Referenzspannungsgenerator 15b erzeugt ein erstes Primär-Referenzspannungssignal Vref1 aus der externen Netzspannung Vext und das erste Primär-Referenzspannungssignal Vref1 variiert ähnlich wie bei dem Stand der Technik. Das erste Primär-Referenzsignal Vref1 steigt nämlich proportional zu der externen Netzspannung Vext bis zu einem Spannungspegel Vy und hält dann den Spannungspegel Vy, nachdem die externe Netzspannung Vext den Spannungspegel Vy überschreitet.
Der zweite Referenzspannungsgenerator 15c erzeugt ein zweites Primär-Referenzspannungssignal Vref2 aus der externen Netzspannung Vext und das zweite Primär-Referenzspannungssignal Vref2 steigt zusammen mit der externen Netzspannung Vext mit einem Potentialabstand, ähnlich wie beim Stand der Technik.
Der erste Spannungsdetektor 15a überwacht das erste Primär-Referenzspannungssignal Vref1 und erzeugt ein Steuersignal CL1, wenn die externe Netzspannung Vext einen Spannungspegel Vx überschreitet.
Die erste Schaltschaltung 15d antwortet auf das Steuersignal CL1, um selektiv die ersten und zweiten Primär-Referenzspannungssignale Vref1 und Vref2 als ein Sekundär-Referenzsignal Vref zu transferieren. Während die externe Netzspannung Vext zum Spannungspegel Vx ansteigt, überträgt nämlich die erste Schaltschaltung 15d das erste Primär- Referenzspannungssignal Vref1 zum Generator für die herabgestufte Spannung 15e und das Sekundär-Referenzsignal Vref2 hält den Spannungspegel Vy bei Abwesenheit des Steuersignals CL1. Nachdem die externe Netzspannung Vext den Spannungspegel Vx überschreitet, überträgt die erste Schaltschaltung 15d das zweite Primär-Referenzspannungssignal Vref2 zum Generator für die herabgestufte Spannung 15e in Antwort auf das Steuersignal CL1 und das Sekundär-Referenzspannungssignal Vref folgt der externen Netzspannung Vext mit dem Potentialabstand.
Der Generator für die herabgestufte Spannung 15e antwortet auf das Sekundär-Referenzspannungssignal Vref und erzeugt aus der externen Netzspannung Vext die interne herabgestufte Netzspannung Vint. Die interne herabgestufte Netzspannung Vint wird auf die vorbestimmten Schaltungen, wie beispielsweise das dritte Subsystem, die Leseverstärker 13a und einen Zwischenspannungsgenerator INT, der mit den Zellplatten der Speicherkondensatoren verbunden ist, verteilt. Der Zwischenspannungsgenerator INT leitet einen mittleren Spannungspegel, der zwischen dem herabgestuften Netzspannungspegel Vint und dem Massespannungspegel liegt, an die Zellplatten.
Somit ist das zweite Subsystem ähnlich wie das Subsystem gemäß dem Stand der Technik und die Spannungspegel Vy und Vx dienen als erste und zweite vorbestimmte Spannungspegel.
Das dritte Subsystem erzeugt eine hochgestufte Spannung Vboot aus der internen herabgestuften Netzspannung Vint und hat einen zweiten Spannungsdetektor 15f, einen dritten Spannungsdetektor 15g, eine zweite Schaltschaltung 15h, einen Oszillator 151 und eine Ladungspumpe 15j.
Der zweite Spannungsdetektor 15f ist, wie in der Fig. 18 gezeigt, angeordnet. Der zweite Spannungsdetektor 15f besteht nämlich weitgehend aus einem Referenzspannungsgenerator 15k zum Erzeugen eines Referenzsignals Vref11 aus der hochgestuften Spannung Vboot, einer Stromspiegelschaltung 15m zum Vergleichen des Referenzsignals Vref11 mit der internen herabgestuften Netzspannung Vint und einem Inverter 4h zum Erzeugen eines zweiten Steuersignals CL2.
Im Einzelnen ist der Referenzspannungsgenerator 15k durch eine Reihenschaltung aus den Widerständen R5 und R6 implementiert und das Referenzspannungssignal Vref11 wird an dem mittleren Knoten zwischen den Widerständen R5 und R6 erzeugt. Das Referenzspannungssignal Vref11 ist durch die Gleichung 4 gegeben.
Vref11 = {R6/(R5 + R6)} · Vboot ... Gleichung 4
Die Stromspiegelschaltung 15 m hat zwei komplementäre Inverter Qp11/ Qn12 und Qp13/ Qn14, die parallel zwischen der externen Netzspannungsleitung Vext und einem gemeinsamen Knoten N11 geschaltet sind, und einen n-Kanal-Feldeffekttransistor vom Anreicherungstyp Qn15, der zwischen den gemeinsamen Knoten N11 und die Massespannungsleitung geschaltet ist. Die p-Kanal-Feldeffekttransistoren vom Anreicherungstyp Qp1l und Qp13 werden durch den gemeinsamen Drainknoten N12 zwischen den p-Kanal-Feldeffekttransistor vom Anreicherungstyp Qp1 1 und den n-Kanal-Feldeffekttransistor vom Anreicherungstyp Qn12 gesteuert und die n-Kanal-Feldeffekttransistoren vom Anreicherungstyp Qn12 und Qn14 werden jeweils durch das Referenzspannungssignal Vref 11 bzw. die interne herabgestufte Netzspannung Vint gesteuert. Der gemeinsame Drainknoten N13 zwischen dem p-Kanal-Feldeffekttransistor vom Anreicherungstyp Qp13 und dem n-Kanal-Feldeffekttransistor vom Anreicherungstyp Qn14 ist mit dem Eingangsknoten des Inverters 15n verbunden.
Das Referenzspannungssignal Vref11 ist proportional zu dem hochgestuften Spannungspegel Vboot und dient demgemäß zum Repräsentieren des hochgestuften Spannungspegels Vboot. Während das Referenzspannungssignal Vref11 den internen herabgestuften Spannungspegel Vint fortführt, bildet der n-Kanal-Feldeffekttransistor vom Anreicherungstyp Qn14 einen kleinen Widerstand gegenüber dem Strom, welcher durch ihn hindurch geht, und der Spannungspegel an dem gemeinsamen Drainknoten N13 ist niedriger als der Schwellenwertpegel des Inverters 15n. Aus diesem Grund bewirkt der Inverter 4h, dass das Steuersignal CL2 hoch bleibt. Wenn jedoch das Referenzspannungssignal Vref11 die interne herabgestufte Netzspannung Vint einholt, übersteigt der Spannungspegel an dem gemeinsamen Drainknoten N13 den Schwellenwertpegel des Inverters 15n. Als ein Ergebnis schaltet der Inverter 15n das Steuersignal CL2 auf den niedrigen Spannungspegel um.
Der dritte Spannungsdetektor 15g ist ähnlich in seiner Anordnung wie der zweite Spannungsdetektor 15f, mit Ausnahme des Verhältnisses zwischen den Widerständen des Referenzspannungsgenerators, und ein Referenzspannungssignal Vref12 des dritten Spannungsdetektors 15g ist durch die Gleichung 5 gegeben.
Vref12 = {R8/(R7 + R8)} · Vboot ... Gleichung 5,
wobei R7 und R8 die Widerstandswerte der Widerstände entsprechend der Widerstände R5 und R6 sind. Das Referenzspannungssignal Vref12 ist auch repräsentativ für den hochgestuften Spannungspegel Vboot, aber das Verhältnis zwischen dem Referenzspannungssignal Vref11 und dem hochgestuften Spannungspegel Vboot unterscheidet sich von dem Verhältnis zwischen Referenzspannungssignal Vref12 und dem hochgestuften Spannungspegel Vboot. Während das Referenzspannungssignal Vref 12 niedriger als die interne herabgestufte Netzspannung Vint ist, erzeugt der dritte Spannungsdetektor 15g ein drittes Steuersignal CL3 mit hohem Spannungspegel. Nachdem das Referenzspannungssignal Vref12 aufholt und den internen herabgestuften Netzspannungspegel Vint überschreitet, schaltet der dritte Spannungsdetektor 15g das dritte Steuersignal CL3 auf den niedrigen Spannungspegel.
Die zweite Schaltschaltung 15h hat eine ähnliche Anordnung wie die erste Schaltschaltung 15d und leitet eines der zweiten oder dritten Steuersignale Vref11 oder Vref12 als ein Aktivierungssignal EN weiter. Während der externe Netzspannungspegel Vext nämlich gleich oder niedriger als der Spannungspegel Vx ist, leitet die zweite Schaltschaltung 15h das zweite Steuersignal CL2 als das Aktivierungssignal EN weiter. Nachdem jedoch der externe Netzspannungspegel Vext den Spannungspegel Vx überschreitet, leitet die zweite Schaltschaltung 151 das dritte Steuersignal CL3 als das Aktivierungssignal EN weiter.
Weitergehend zu Fig. 19 der Zeichnungen, hat der Oszillator 151 ein NAND-Gate 15o und eine Reihenschaltung aus den Invertern 15p, 15q und 15r und die Inverter 15p und 15q leiten eine Zeitverzögerung in ein Rückkopplungssignal zum NAND-Gate 150. Das Aktivierungssignal EN wird dem NAND-Gate 15o zugeführt und das NAND-Gate 150 oszilliert, während das Aktivierungssignal EN hoch bleibt. Als ein Ergebnis leitet der Inverter 15r ein Treibpulssignal DR an die Ladungspumpe 15j.
Wie in der Fig. 20 gezeigt, hat die Ladungspumpe 15j einen p-Kanal-Ladungstransistor vom Anreicherungstyp Qn16, der mit der externen Netzspannungsleitung Vext verbunden ist, einen Kondensator C11, der mit dem Drainknoten des Ladungstransistors Qn15 verbunden ist, und einen n-Kanal-Gatetransistor vom Anreicherungstyp Qn17, der mit dem Drainknoten des Ladungstransistors Qn16 verbunden ist, und das Treibpulssignal DR wird an die gegenüber liegende Elektrode des Kondensators C11 angelegt. Die so ausgebildete Ladungspumpe 15j bewirkt, dass der hochgestufte Spannungspegel Vboot ansteigt, während das Treibpulssignal DR dem Kondensator C11 zugeführt wird.
Somit bildet einer der zweiten und dritten Spannungsdetektoren 15f und 15g, die zweite Schaltschaltung 15h, der Oszillator 151 und die Ladungspumpe 15j in Kombination eine Rückkopplungsschleife, um den hochgestuften Spannungspegel Vboot konstant zu halten. Wie zuvor beschrieben, schalten die zweiten und dritten Spannungsdetektoren 15f und 15g die zweiten und dritten Steuersignale CL2 und CL3 bei einem unterschiedlich hochgestuften Spannungspegel Vboot und aus diesem Grund ist das Verhältnis des hochgestuften Spannungspegels Vboot zum internen herabgestuften Netzspannungspegel Vint in Abhängigkeit von dem externen Netzspannungspegel Vext variable. Anders ausgedrückt, während der externe Netzspannungspegel Vext gleich oder niedriger als der Spannungspegel Vx ist, wird der hochgestufte Spannungspegel Vboot zuerst um vorbestimmte Male höher als der interne herabgestufte Netzspannungspegel Vint. Nachdem der externe Netzspannungspegel Vext jedoch den Spannungspegel Vx überschreitet, ist der hochgestufte Spannungspegel Vboot zweitens um vorbestimmte Male höher als der interne herabgestufte Netzspannungspegel Vint. Das Verhältnis R zwischen den ersten vorbestimmten Malen und den zweiten vorbestimmten Malen ist durch die Gleichung 6 ausgedrückt.
R = {R5/(R5 + R6)} : {R7/(R7 + R8)} ... Gleichung 6
Somit ändert die Rückkopplungsschleife das Verhältnis zwischen dem hochgestuften (boosted) Spannungspegel Vboot und dem internen herabgestuften Netzspannungspegel Vint beim Spannungspegel Vx und das Aktivierungssignal EN ist zusammen mit dem internen Netzspannungspegel Vint variabel, wie dies in der Fig. 21 gezeigt ist. Während die dynamische Direktzugriffsspeichervorrichtung in den Standardmodi bleibt, das heißt dem Lese- und Schreibmodus, wird der externe Netzspannungspegel Vext durch einen gewissen Pegel in einem Spannungsbereich R11 geregelt. Wenn jedoch die dynamische Direktzugriffsspeichervorrichtung einer Untersuchung durch den Einbrenntestvorgang unterzogen wird, wird der externe Spannungspegel Vext auf einen gewissen Pegel in einem Spannungsbereich R12 angehoben. Der Hersteller berücksichtigt den Schwellenwertpegel der n- Kanal-Schalttransistoren vom Anreicherungstyp der Speicherzellen und bestimmt den internen herabgestuften Netzspannungspegel Vint und den hochgestuften Spannungspegel Vboot in den Standardmodi. Wenn die interne herabgestufte Netzspannung Vint und der hochgestufte Spannungspegel Vboot bestimmt sind, regelt der Hersteller die Widerstände R5 und R6, um das Verhältnis zwischen dem internen herabgestuften Netzspannung Vint und dem hochgestuften Spannungspegel Vboot zu regeln. Andererseits berücksichtigt der Hersteller das maximale beschleunigende elektrische Feld Emax am Gateisolierfilm des Schalttransistors und dielektrischen Film des Speicherkondensators und bestimmt den internen herabgestuften Netzspannungspegel Vint und den hochgestuften Netzspannungspegel Vboot im Einbrenntestvorgang. Wenn die interne herabgestufte Netzspannung Vint und der hochgestufte Netzspannungspegel Vboot für den Einbrenntestvorgang bestimmt sind, regelt der Hersteller die Widerstände R7 und R8.
Wenn beispielsweise das maximale beschleunigende elektrische Feld (Erec + 2 MV/cm) ist, sollten der interne herabgestufte Netzspannungspegel Vint und der hochgestufte Spannungspegel Vboot auf 4,14 Volt bzw. 6,0 Volt geregelt sein. Der Hersteller setzt die Widerstände R7 und R8 auf geeignete Werte und die interne herabgestufte Netzspannung Vint und der hochgestufte Spannungspegel Vboot sind durch die Gleichungen 7 und 8 ausgedrückt.
Vint = {R2/(R1 + R2)} Vext ... Gleichung 7
Vboot = {R7 + R8)/R8} Vint ... Gleichung 8
Bei diesem Beispiel ist das Verhältnis {R2/(R1 + R2)} und das Verhältnis {R7 + R8)/ R8} 0,828 bzw. 1,45.
Somit werden die interne herabgestufte Netzspannung Vint und der hochgestufte Spannungspegel Vboot zwischen dem Standardmodus und dem Einbrenntestvorgang unabhängig voneinander geregelt und Potentialdefekte werden bei dem Einbrenntestvorgang perfekt konkretisiert. Dies führt zu einer Verbesserung der Zuverlässigkeit der dynamischen Direktzugriffsspeichervorrichtung.

Zweite Ausführungsform

Bezugnehmend auf Fig. 22 der Zeichnungen ist eine Booster-Einheit 25, die in einer weiteren dynamischen Direktzugriffsspeichervorrichtung eingebaut ist, dargestellt und dient als das dritte Subsystem für die Erzeugung eines hochgestuften Spannungspegels Vboot. Die anderen Komponenten sind jedoch ähnlich wie diejenigen bei der ersten Ausführungsform.
Die Booster-Einheit 25 hat eine Bootstrap-Schaltung 25a mit einem Haupt-Bootstrap- Kondensator C21 und eine Hilfs-Booster-Schaltung 25b mit einem Hilfskondensator C22, und eine Lastkapazitanz CL, die mit dem Ausgangsknoten der Booster-Einheit 25 gekoppelt ist. Die Haupt-Bootstrap-Schaltung 25a ist ähnlich in ihrer Anordnung wie diejenige bei der dynamischen Direktzugriffsspeichervorrichtung gemäß dem Stand der Technik und es wird daher keine weitere Beschreibung der Schaltungsanordnung im Folgenden gegeben.
Die Bootstrap-Schaltung 25a wird durch das Zeitschaltsteuersignal Pin gespeist, das einen Zeitpunkt zum Treiben einer der Wortleitungen WL1 bis WLm anzeigt, und erzeugt einen hochgestuften Spannungspegel Vboot. Der hochgestufte Spannungspegel Vboot wird der Zeilenadressdekoder-/Wortleitungstreibereinheit 12a zugeführt und wird zum selektiven Speisen der Wortleitungen WL1 bis WLn verwendet.
Die Hilfs-Booster-Schaltung 25b hat einen Inverter 25c zum Erzeugen eines Komplementärsignals zum ersten Steuersignal CL1 und ein UND-Gate 25d, dessen Eingangsknoten mit dem Komplementärsignal und dem verzögerten Zeitschaltsteuersignal gespeist werden und den Hilfs-Bootstrap-Kondensator C22. Der Inverter 25c und das UND-Gate 25d ermöglichen, dass der Hilfs-Bootstrap-Kondensator C22 zusammen mit dem Haupt-Bootstrap-Kondensator C21 und der Lastkapazitanz CL an dem Bootstrap-Phänomen partizipiert, wenn der externe Netzspannungspegel Vext den Spannungspegel Vx überschreitet. Während das Steuersignal CL1 vom ersten Spannungsdetektor 15a auf dem niedrigen Spannungspegel, äquivalent dem Logik-"0"-Pegel ist, und ist der hochgestufte Spannungspegel Vboot vom UND-Gate durch die Gleichung 9 gegeben.
Vboot = {1 + (C21 + C22)/(C21 + C22 + CL)} Vint
= a1 Vint ... Gleichung 9
Während andererseits das Steuersignal CL1 auf dem hohen Spannungspegel äquivalent dem Logik-"1"-Pegel ist, ist der hochgestufte Spannungspegel Vboot durch die Gleichung 10 gegeben.
Vboot = [1 +{(C21/(C21 + C22 + CL)}] Vint
= a2 Vint ... Gleichung 10
Die Kondensatoren C21 und C22 sind so ausgewählt, dass a1 und a2 auf (5 Volt/2,3 Volt) 1,74 bzw. (6 Volt/4,14 Volt) = 1,45 eingestellt sind.
Obwohl besondere Ausführungsform der vorliegenden Erfindung gezeigt und beschrieben worden sind, ist es für den Fachmann offensichtlich, dass verschiedene Änderungen und Modifikationen durchgeführt werden können, ohne dass vom Umfang der vorliegenden Erfindung abgewichen wird. Beispielsweise sind die verschiedenen Spannungsbereiche R11 und R12 für die Standardmodi und den Einbrenntestvorgang verfügbar und das Spannungsprofil des Aktualisierungssignals EN ist nicht auf die in der Fig. 21 angegebene grafische Darstellung begrenzt.

Claims

1. Dynamische Direktzugriffsspeichervorrichtung zum selektiven Eintreten in Standardmodi zum selektiven Zugreifen auf Datenbits und einen Testmodus für einen Einbrenn-Testvorgang mit:

a) einer Vielzahl von adressierbaren Speicherzellen (11), die in Zeilen und Spalten angeordnet sind und jeweils die Datenbits speichern, wobei jede der Vielzahl von adressierbaren Speicherzellen durch einen Schalttransistor (SW) und einen Speicherkondensator (SC), die in Reihe geschaltet sind, implementiert ist;

b) einer Vielzahl von Wortleitungen (WL1 bis WLm), die jeweils den Zeilen der adressierbaren Speicherzellen zugeordnet sind, und die mit den Gate-Elektroden der Schalttransistoren in den zugehörigen Zeilen verbunden sind;

c) einer Vielzahl von Bitleitungspaaren (BL1 bis BLn), die jeweils den Spalten der adressierbaren Speicherzellen zugeordnet sind, und die Bitleitungen haben, die selektiv mit den Drain-Knoten der Schalttransistoren in den zugehörigen Spalten verbunden sind;

d) einer Zeilenadressdekoder- und Wortleitungstreibereinheit (12a), die mit der Vielzahl von Wortleitungen verbunden ist, und die eine der Vielzahl von Wortleitungen auf einen verstärkten Spannungspegel (Vboot) anheben, um eine Akkumulation von Elektroden der Speicherkondensatoren über die Schalttransistoren mit den Bitleitungen der Vielzahl von Bitleitungspaaren durchzuführen;

e) einer Vielzahl von Leseverstärkerschaltungen (13a), die jeweils mit der Vielzahl von Bitleitungspaaren verbunden sind, und die operativ die Potentialdifferenzen erhöhen, welche die Größe der Datenbits anzeigen, so dass die Bitleitungen der Vielzahl von Bitleitungspaaren selektiv auf einen nach unten gestuften Netzspannungspegel (Vint) und einen niedrigen Spannungspegel gehen;

f) einer Zwischenspannungsgeneratoreinheit (INT), die einen Zwischenspannungspegel aus der nach unten gestuften Netzspannung (Vint) erzeugt und den Gegenelektroden der Speicherkondensatoren zuführt; und

g) einem Netzversorgungssystem (15), das von außerhalb der dynamischen Direktzugriffsspeichervorrichtung mit einem regulären Netzspannungspegel (Vext) gespeist wird, und das aufweist

g-1) ein Subsystem (15b/15c/15d/15e), welches auf ein erstes Steuersignal (CL1) antwortet, um den nach unten gestuften Netzspannungspegel (Vint) aus dem regulären Netzspannungspegel (Vext) zu erzeugen und den nach unten gestuften Netzspannungspegel (Vint) auf wenigstens die Vielzahl von Leseverstärkerschaltungen und die Zwischenspannungsgeneratoreinheit (INT) zu verteilen, wobei die nach unten gestufte Netzspannung (Vint) konstant ist, während die reguläre Netzspannung (Vext) im Bereich von einem ersten vorbestimmten Spannungspegel (Vy) bis zu einem zweiten vorbestimmten Spannungspegel (Vx) liegt, wobei der nach unten gestufte Netzspannungspegel (Vint) proportional zu und niedriger als der reguläre Netzspannungspegel (Vext) ist, nachdem der reguläre Netzspannungspegel (Vext) den zweiten vorbestimmten Spannungspegel (Vx) überschreitet, und

g-2) eine erste Spannungsdetektorschaltung (15a), die den nach unten gestuften Netzspannungspegel (Vint) überwacht, um zu sehen, ob der reguläre Netzspannungspegel (Vext) den zweiten vorbestimmten Spannungspegel (Vx) überschreitet oder nicht, um das erste Steuersignal (CL1) zu erzeugen, welches anzeigt, dass der reguläre Netzspannungspegel (Vext) über dem zweiten vorbestimmten Spannungspegel (Vx) liegt,

dadurch gekennzeichnet, dass

das Netzversorgungssystem (15) weiterhin aufweist

g-3) ein weiteres Subsystem (15f/15g/15h/15i/15j), welches den verstärkten Spannungspegel (Vboot) erzeugt, um den verstärkten Spannungspegel (Vboot) auf wenigstens die Zeilenadressdekoder- und Wortleitungstreibereinheit (12a) zu verteilen, und das auf das erste Steuersignal (CL1) antwortet, um den verstärkten Spannungspegel (Vboot) zuerst so zu regulieren, dass er um ein vorbestimmtes Vielfaches größer als die nach unten gestufte Netzspannung (Vint) ist, während die reguläre Netzspannung (Vext) niedriger als der zweite vorbestimmte Spannungspegel (Vx) ist, wobei das weitere Subsystem (15f/15g/ 15h/151/15j) weiterhin so arbeitet, dass es den verstärkten Spannungspegel (Vboot) so reguliert, dass er um ein vorbestimmtes Vielfaches größer ist als der nach unten gestufte Netzspannungspegel (Vint), nachdem der reguläre Netzspannungspegel (Vext) den zweiten vorbestimmten Spannungspegel (Vx) überschreitet, wobei das erste vorbestimmte Vielfache sich von den zweiten vorbestimmten Vielfachen unterscheidet, der reguläre Netzspannungspegel (Vext) im Standardmodus niedriger als der zweite vorbestimmte Spannungspegel (Vx) ist, und im Einbrenn-Testprozess höher als der zweite, vorbestimmte Spannungspegel (Vx) ist.

2. Dynamische Direktzugriffsspeichervorrichtung nach Anspruch 1, wobei das weitere Subsystem aufweist

eine zweite Spannungsdetektorschaltung (15f), die den verstärkten Spannungspegel (Vboot) überwacht, um zu sehen, ob der verstärkte Spannungspegel (Vboot) niedriger als ein erster Zielspannungspegel wird oder nicht, und ein zweites Steuersignal (CL2) erzeugt, während der verstärkte Spannungspegel (Vboot) niedriger als der erste Zielspannungspegel ist,

eine dritte Spannungsdetektorschaltung (15g), die den verstärkten Spannungspegel (Vboot) überwacht, um zu sehen, ob der verstärkte Spannungspegel (Vboot) niedriger als ein zweiter Zielspannungspegel wird, der sich vom ersten Zielspannungspegel unterscheidet, und die ein drittes Steuersignal (CL3) erzeugt, während der verstärkte Spannungspegel (Vboot) niedriger als der zweite Zielspannungspegel ist,

eine Schaltschaltung (15h), die auf das erste Steuersignal (CL1) antwortet, um das zweite (CL2) und dritte (CL3) Steuersignal selektiv als ein Aktivierungssignal (EN) zu übertragen,

einen Oszillator (151), der auf das Aktivierungssignal (EN) antwortet, um ein Treiberpulssignal (DR) zu erzeugen, und

eine Verstärkungsschaltung (15j), die durch das Treiberpulssignal (DR) gespeist wird, um den verstärkten Spannungspegel (Vboot) in seiner Größe zu erhöhen.

3. Dynamische Direktzugriffsspeichervorrichtung nach Anspruch 1, wobei das weitere Subsystem aufweist

eine Bootstrapschaltung (25a) mit einem Hauptbootstrapkondensator (C21), der auf ein Zeitschaltsignal (Pin) antwortet, um die eine der Vielzahl von Wortleitungen (WL1 bis WLm) anzuheben, um den verstärkten Spannungspegel (Vboot) zu erzeugen, und

eine Hilfsverstärkerschaltung (C25b) mit einem Hilfsbootstrapkondensator (C22) und die auf das erste Steuersignal (CL1) antwortet, damit der Hilfsbootstrapkondensator (C22) an dem Bootstrapphänomen zusammen mit dem Hauptbootstrapkondensator (C21) partizipieren kann, und einen Lastkondensator (CL), der elektrisch an einen Ausgangsknoten der Bootstrapschaltung (25a) gekoppelt ist.