DE19654096A1 - Verfahren zur Herstellung eines Halbleiterbauelementes - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelementes

Info

Publication number
DE19654096A1
DE19654096A1 DE19654096A DE19654096A DE19654096A1 DE 19654096 A1 DE19654096 A1 DE 19654096A1 DE 19654096 A DE19654096 A DE 19654096A DE 19654096 A DE19654096 A DE 19654096A DE 19654096 A1 DE19654096 A1 DE 19654096A1
Authority
DE
Germany
Prior art keywords
layer
insulating
insulating layer
frequency energy
sog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19654096A
Other languages
English (en)
Other versions
DE19654096B4 (de
Inventor
Dong Sun Sheen
Jeong Rae Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19654096A1 publication Critical patent/DE19654096A1/de
Application granted granted Critical
Publication of DE19654096B4 publication Critical patent/DE19654096B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes, und insbesondere ein Verfahren zur Herstellung eines Halbleiterbauelementes, welches das Ab schälen oder die Rissbildung einer Spin-on-Glas bzw. SOG-Schicht verhindert, wie sie für die Einebnung einer isolierenden Zwischenschicht bei einer mehrebigen metallischen Schichtstruktur verwendet wird.
Bei einem Halbleiterelement mit einer mehrebigen metallischen Schichtstruktur wird eine isolierende Zwischenschicht vorgesehen, um die unteren Metallschicht gegenüber der oberen Metallschicht zu isolieren. Die isolierende Zwischenschicht besteht aus einer Vielzahl von Isolierlagen einschließlich einer SOG-Schicht, um die Oberflächenebenheit zu verbessern. Die SOG-Schicht hat eine gute Oberflächenebenheit, jedoch besitzt sie einen großen Feuchtigkeitsgehalt aufgrund ihrer starken hydrophilen Eigenschaft. Daher wird eine Isolierschicht vor Bildung der SOG-Schicht geschaffen, um das Eindringen der in der SOG-Schicht enthaltenen Feuchtigkeit in die untere Metallschicht zu verhindern.
Feuchtigkeit in der Atmosphäre wird jedoch von der Isolierschicht nach deren Bildung je nach dem Zustand der Isolierschicht absorbiert oder angezogen. Die in der Isolierschicht enthaltene Feuchtigkeit bewirkt ein Abschälen oder eine Rissbildung der SOG-Schicht, wenn diese ausgehärtet wird.
Fig. 1A und 1B sind geschnittene Ansichten zur Darstellung eines herkömmlichen Verfahrens zur Herstellung eines Halbleiterbauelementes.
Wie in Fig. 1A dargestellt ist, wird eine erste isolierende Zwischenschicht 2 auf einem Siliciumsubstrat 1 gebildet und anschließend eine untere metallische Schicht 3 auf der ersten isolierenden Zwischenschicht 2 nach einem Metallverdrahtungsverfahren geschaffen. Eine erste Isolierschicht 4 wird auf der ersten isolierenden Zwischenschicht 2 einschließlich der unteren Metallschicht 3 gebildet.
Im allgemeinen handelt es sich bei der ersten Isolierschicht 4 um eine TEOS-Oxidschicht, eine SiH₄-Oxidschicht oder eine Sondersilicium-Oxidschicht, die durch ein chemisches Plasmaaufdampfverfahren gebildet werden kann. Während der Wartezeit für den nächsten Schritt entstehen mikroskopisch feine Wassertröpfchen 7 auf der Oberfläche der ersten Isolierschicht 4 wegen deren Eigenschaft. D.h. die TEOS-Oxidschicht, die SiH₄-Oxidschicht und die Sondersilicium- Oxidschicht absorbieren jeweils die auf deren Oberfläche befindliche Feuchtigkeit.
Wie in Fig. 1B gezeigt ist, wird auf der ersten Isolierschicht 4 eine SOG-Schicht 5 aufgetragen, die einem anschließenden Aushärtungsprozeß unterworfen wird. Eine zweite Isolierschicht, eine obere Metallschicht und eine zweite isolierende Zwischenschicht (nicht gezeigt) werden dann auf der SOG-Schicht 5 gebildet. Bei hoher Temperatur verdampfen die auf der ersten Isolierschicht 4 befindlichen Wassertröpfchen 7 mit der Folge, daß sich ein Teil der SOG- Schicht 5 aufgrund des Dampfdruckes abschält oder in dieser Schicht Risse gebildet werden. In Fig. 1B ist ein fehlerhafter Bereich 6 der SOG-Schicht 5 gezeigt, der bei dem Härtungsprozeß entstehen kann.
Der fehlerhafter Bereich 6 ist ausgeprägter an der Grenze zwischen der SOG-Schicht 5 und der unteren Metallschicht 3. Das Abschälen und die Rissbildung der SOG-Schicht 5 stellen Erscheinungen dar, die die Wirksamkeit der nachfolgenden Behandlungsprozesse beeinträchtigen. Je größer das Zeitintervall zwischen der Beendigung der Bildung der ersten Isolierschicht 4 und dem Beginn der Bildung der SOG-Schicht 5 ist, umso größer ist die Wahrscheinlichkeit, daß derartige fehlerhafte Bereiche 6 entstehen.
Ein Ziel der vorliegenden Erfindung-ist daher die Schaffung eines Verfahrens zur Herstellung eines Halbleiterbauelementes, mit dem das Abschälen und die Rissbildung der für die Einebnung einer isolierenden Zwischenschicht verwendeten SOG-Schicht verhindert werden können.
Das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterbauelementes, mit dem das vorerwähnte Ziel erreicht werden kann, zeichnet sich durch die folgenden Schritte aus:
Eine untere metallische Schicht wird auf einem Siliciumsubstrat gebildet, und eine erste isolierende Zwischenschicht wird auf der unteren Metallschicht geschaffen. Eine erste Isolierschicht wird auf der ersten isolierenden Zwischenschicht einschließlich der unteren Metallschicht gebildet und die in der ersten Isolierschicht enthaltene Feuchtigkeit mit einem N₂ oder N₂O Plasma entfernt. Eine SOG-Schicht und eine zweite Isolierschicht werden nacheinander gebildet und eine obere Metallschicht anschließend auf der zweiten Isolierschicht aufgegeben. Im übrigen wird auf die Patentansprüche verwiesen. Gegenstand der Erfindung ist ferner ein nach dem vorbeschriebenen Verfahren hergestelltes Halbleiterbauelement.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles und der Zeichnung näher erläutert. Es zeigen:
Fig. 1A und 1B in quergeschnittenen Ansichten die Schritte bei der Bildung eines Halbleiterbauelementes nach dem herkömmlichen Verfahren, und
Fig. 2A, 2B und 2C in quergeschnittenen Ansichten die Schritte bei der Bildung eines Halbleiterbauelementes gemäß der vorliegenden Erfindung.
Zunächst wird auf Fig. 2A Bezug genommen. Eine erste isolierende Zwischenschicht 12 wird auf einem Siliciumsubstrat 11 gebildet und eine untere Metallschicht 13 auf der ersten isolierenden Zwischenschicht 12 nach einem Metallverdrahtungsverfahren vorgesehen. Eine erste Isolierschicht 14 wird auf der ersten isolierenden Zwischenschicht 12 einschließlich der unteren Metallschicht 13 gebildet.
Bei der ersten Isolierschicht 14 handelt es sich um eine TEOS-Oxidschicht, eine SiH₄-Oxidschicht oder eine Sondersilicium-Oxidschicht, die nach einem chemischen Plasmaaufdampfungsverfahren gebildet werden kann. Während der Wartezeit für den nächsten Schritt entstehen auf der Oberfläche der ersten Isolierschicht 14 mikroskopisch kleine Wassertröpfchen 17 aufgrund der hydrophilen Eigenschaft der ersten Isolierschicht 14. D.h. die TEOS-Oxidschicht, die SiH₄-Oxidschicht bzw. die Sondersilicium-Oxidschicht absorbieren jeweils die an ihrer Oberfläche befindliche Feuchtigkeit.
Nachfolgend wird auf Fig. 2B Bezug genommen. N₂- oder N₂O- Plasma wird auf der erste Isolierschicht 14 zugeführt, so daß die mikroskopisch feinen Wassertröpfchen 17 auf der ersten Isolierschicht 14 infolge des N₂- oder N₂O-Plasma verdampfen. Ferner reagiert das N₂- oder N₂O-Plasma mit H₂O, um die SiOH-Bindung in der ersten Isolierschicht 14 durch eine SiO-Bindung oder SiN-Bindung zu ersetzen, so daß das OH Radikal entfernt wird.
Die bevorzugten Bedingungen in der Behandlungskammer zur Durchführung des Verdampfungsprozesses, wie er zuvor beschrieben wurde, liegen bei einem Druck im Bereich von 1 bis 3 Torr und einer Temperatur zwischen 300 und 450°C (diese Temperatur entspricht der Abscheidungstemperatur der ersten Isolierschicht). Unter diesen Bedingungen wird N₂ oder N₂O- Gas in die Behandlungskammer mit einer zeitlichen Menge von 0,5 bis 5 Liter/min eingeführt und eine Hochfrequenzenergie angelegt. Auf diese Weise wird das N₂ oder N₂O-Plasma erzeugt und auf den Wafer einwirken gelassen. Vorzugsweise werden, um die positiven Wirkungen des N₂ oder N₂O-Plasmas zu verstärken, eine Hochfrequenzenergie mit einer hohen Frequenz von 13,56 MHz und eine andere Hochfrequenzenergie mit einer niedrigeren Frequenz von 400 bis 500 KHz gleichzeitig angelegt. Dabei beträgt das Verhältnis der Hochfrequenzenergie mit hoher Frequenz zu der Hochfrequenzenergie mit niedriger Frequenz 0,2-0,9 : 1.
Nachfolgend wird auf Fig. 2C Bezug genommen. Eine SOG-Schicht 15 wird auf der ersten Isolierschicht 14 aufgebracht, in der die Feuchtigkeit entfernt wird, um eine Einebnung der isolierenden Zwischenschicht zu erhalten. Anschließend wird ein Härtungsprozeß durchgeführt. Auf diese Weise entsteht eine stabile SOG-Schicht 15. Eine zweite Isolierschicht 16 wird auf der SOG-Schicht 15 gebildet, und damit entsteht eine zweite isolierende Zwischenschicht 20, bestehend aus der ersten Isolierschicht 14, der SOG-Schicht 15 und der zweiten Isolierschicht 16. Eine nicht gezeigte obere Metallschicht wird auf der weiten Isolierenden Zwischenschicht 20 vorgesehen.
Indem, wie vorbeschrieben, die erste Isolierschicht 14 einer N₂ oder N₂O-Plasmabehandlung unterzogen wird, bevor die SOG-Schicht 15 auf der ersten Isolierschicht 14 gebildet wird, was ein Eindringen von Feuchtigkeit, die in der SOG-Schicht 15 enthalten ist, in die untere Metallschicht 13 verhindert, um die Feuchtigkeit zu entfernen, die in oder an der ersten Isolierschicht 14 absorbiert wurde bzw. anhaftet, kann ein Abschälen oder eine Rissbildung der SOG-Schicht 15, hervorgerufen durch die in der ersten Isolierschicht 14 enthaltene Feuchtigkeit, nach dem Härtungsprozeß für die auf der ersten Isolierschicht 14 aufgegebenen SOG-Schicht 15 vermieden werden. Die Zuverlässigkeit des Halbleiterbauelementes wird dadurch heraufgesetzt und der Anteil fehlerhafter Bauelemente vermindert.
Modifikationen und Abänderungen der beschriebenen und gezeigten Vorgehensweise können ohne Abweichen vom Wesen und Schutzbereich der Erfindung vorgenommen werden. Es versteht sich daher, daß die Vorgehensweisen und Anordnungen, wie sie hier beschrieben und gezeigt sind, nicht als einschränkend anzusehen sind.

Claims (7)

1. Verfahren zur Herstellung eines Halbleiterbauelementes, gekennzeichnet durch die folgenden Schritte:
Bildung einer ersten isolierenden Zwischenschicht auf einem Siliciumsubstrat und Bildung einer unteren Metallschicht auf der ersten isolierenden Zwischenschicht;
Bildung einer ersten Isolierschicht auf der ersten isolierenden Zwischenschicht einschließlich der unteren Metallschicht;
Entfernung von Feuchtigkeit, die in der ersten Isolierschicht enthalten ist, mittels eines Plasma;
aufeinanderfolgende Bildung einer SOG-Schicht und einer zweiten Isolierschicht; und
Bildung einer oberen Metallschicht auf der zweiten Isolierschicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolierschicht eine TEOS-Oxidschicht, SiH₄- Oxidschicht oder Sondersilicium-Oxidschicht ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Plasma durch Zuführung von N₂-Gas mit einer Durchsatzmenge von 0,5 bis 5 Liter/min und Anlegen einer Hochfrequenzenergie bei einem Druck von 1 bis 3 Torr und einer Temperatur zwischen 300 und 450°C erzeugt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Plasma durch Zuführung von N₂O-Gas bei einer Durchflußmenge von 0,5 bis 5 Liter/min und Anlegen einer Hochfrequenzenergie bei einem Druck von 1 bis 3 Torr und einer Temperatur von 300 bis 450°C erzeugt wird.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß gleichzeitig eine Hochfrequenzenergie mit einer hoher Frequenz von 13,56 MHz und einer anderen Hochfrequenzenergie mit niedrigerer Frequenz von 400 bis 500 KHz angelegt werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Verhältnis der Hochfrequenzenergie mit hoher Frequenz und der Hochfrequenzenergie mit niedrigerer Frequenz 0,2 bis 0,9 : 1 beträgt.
7. Halbleiterbauelement, bestehend aus einer ersten isolierenden Zwischenschicht (12) auf einem Siliciumsubstrat (11), einer unteren Metallschicht (13) auf der ersten isolierenden Zwischenschicht, einer ersten Isolierschicht (14) auf der ersten isolierenden Zwischenschicht einschließlich der unteren Metallschicht, wobei die Feuchtigkeit in der ersten Isolierschicht durch eine Plasmabehandlung entfernt wurde, einer SOG-Schicht (15) und einer zweiten Isolierschicht (16) auf der ersten Isolierschicht (14)
DE19654096A 1995-12-23 1996-12-23 Verfahren zur Herstellung eines Halbleiterbauelementes Expired - Fee Related DE19654096B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950055134A KR970052338A (ko) 1995-12-23 1995-12-23 반도체 소자의 제조방법
KR95-55134 1995-12-23

Publications (2)

Publication Number Publication Date
DE19654096A1 true DE19654096A1 (de) 1997-06-26
DE19654096B4 DE19654096B4 (de) 2010-06-02

Family

ID=19443602

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19654096A Expired - Fee Related DE19654096B4 (de) 1995-12-23 1996-12-23 Verfahren zur Herstellung eines Halbleiterbauelementes

Country Status (6)

Country Link
US (1) US5902122A (de)
JP (1) JPH09186155A (de)
KR (1) KR970052338A (de)
CN (1) CN1097303C (de)
DE (1) DE19654096B4 (de)
GB (1) GB2308735A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10042429B4 (de) * 1999-09-01 2006-05-18 Dalsa Semiconductor Inc., Waterloo Oberflächenstabilisierung bei siliciumreichem Silicaglas unter Verwednung von verlängerter Post-Ablagerungsverzögerungszeit

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5800878A (en) * 1996-10-24 1998-09-01 Applied Materials, Inc. Reducing hydrogen concentration in pecvd amorphous silicon carbide films
KR19980055721A (ko) * 1996-12-28 1998-09-25 김영환 반도체 소자의 보호막 형성 방법
GB2322734A (en) * 1997-02-27 1998-09-02 Nec Corp Semiconductor device and a method of manufacturing the same
US6284663B1 (en) * 1998-04-15 2001-09-04 Agere Systems Guardian Corp. Method for making field effect devices and capacitors with thin film dielectrics and resulting devices
US6165897A (en) * 1998-05-29 2000-12-26 Taiwan Semiconductor Manufacturing Company Void forming method for fabricating low dielectric constant dielectric layer
US6472755B1 (en) 1999-01-05 2002-10-29 Advanced Micro Devices, Inc. Semiconductor device comprising copper interconnects with reduced in-line copper diffusion
US6153512A (en) * 1999-10-12 2000-11-28 Taiwan Semiconductor Manufacturing Company Process to improve adhesion of HSQ to underlying materials
KR100531467B1 (ko) * 1999-11-05 2005-11-28 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성 방법
US6146988A (en) * 2000-01-05 2000-11-14 Advanced Micro Devices, Inc. Method of making a semiconductor device comprising copper interconnects with reduced in-line copper diffusion
US6465365B1 (en) * 2000-04-07 2002-10-15 Koninklijke Philips Electronics N.V. Method of improving adhesion of cap oxide to nanoporous silica for integrated circuit fabrication
KR100470129B1 (ko) * 2002-01-25 2005-02-04 학교법인 포항공과대학교 계면특성이 우수한 박막 트랜지스터의 제조방법
JP2006303422A (ja) * 2005-03-22 2006-11-02 Sony Corp プラズマ処理方法および半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1339817C (en) * 1989-05-31 1998-04-14 Mitel Corporation Curing and passivation of spin-on-glasses by a plasma process, and product produced thereby
US5270267A (en) * 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
JPH0414224A (ja) * 1990-05-07 1992-01-20 Fujitsu Ltd 半導体装置の製造方法
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
EP0519079B1 (de) * 1991-01-08 1999-03-03 Fujitsu Limited Verfahren zur bildung eines siliciumoxid-filmes
US5334554A (en) * 1992-01-24 1994-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Nitrogen plasma treatment to prevent field device leakage in VLSI processing
JPH06216264A (ja) * 1993-01-18 1994-08-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5403780A (en) * 1993-06-04 1995-04-04 Jain; Vivek Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device
JPH0750295A (ja) * 1993-08-05 1995-02-21 Fujitsu Ltd 半導体装置の製造方法
JPH0851108A (ja) * 1994-05-31 1996-02-20 Kawasaki Steel Corp 半導体装置およびその製造方法
US5413963A (en) * 1994-08-12 1995-05-09 United Microelectronics Corporation Method for depositing an insulating interlayer in a semiconductor metallurgy system
US5554567A (en) * 1994-09-01 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for improving adhesion to a spin-on-glass
KR0172539B1 (ko) * 1995-05-22 1999-03-30 김주용 반도체 소자의 에스.오.지막 형성방법
US5656123A (en) * 1995-06-07 1997-08-12 Varian Associates, Inc. Dual-frequency capacitively-coupled plasma reactor for materials processing
US5556806A (en) * 1995-06-28 1996-09-17 Taiwan Semiconductor Manufacturing Company Spin-on-glass nonetchback planarization process using oxygen plasma treatment
KR0179554B1 (ko) * 1995-11-30 1999-04-15 김주용 반도체 소자의 소자분리절연막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10042429B4 (de) * 1999-09-01 2006-05-18 Dalsa Semiconductor Inc., Waterloo Oberflächenstabilisierung bei siliciumreichem Silicaglas unter Verwednung von verlängerter Post-Ablagerungsverzögerungszeit

Also Published As

Publication number Publication date
CN1160928A (zh) 1997-10-01
KR970052338A (ko) 1997-07-29
US5902122A (en) 1999-05-11
GB2308735A (en) 1997-07-02
DE19654096B4 (de) 2010-06-02
JPH09186155A (ja) 1997-07-15
GB9626363D0 (en) 1997-02-05
CN1097303C (zh) 2002-12-25

Similar Documents

Publication Publication Date Title
DE60022857T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19654096A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE102006037710B4 (de) Verfahren zur Herstellung einer Grabenisolation eines Halbleiterbauelements
DE2040180B2 (de) Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht
DE3241895A1 (de) Verfahren zur passivierung der oberflaeche eines halbleiterbauteils
DE19630342C2 (de) Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat
EP0286708A1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE2326314A1 (de) Verfahren zur herstellung einer passivierenden schicht mit wenigstens einer kontaktoeffnung
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE2227344C3 (de)
DE19806334A1 (de) Herstellungsverfahren für Halbleitervorrichtung
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE69724965T2 (de) Verfahren zur vereinfachung der herstellung eines dielektrischen zwischenschicht-stapels
DE60209835T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19723708A1 (de) Verfahren zur Herstellung einer mehrschichtigen Verdrahtung in einem Halbleiterbauelement
DE3914602A1 (de) Verfahren zum erzeugen von kontaktloechern in isolationsschichten
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE19620677B4 (de) Verfahren zur Bildung eines SOG-Films bei einem Halbleiterbauelement und Halbleiterbauelement mit einem SOG-Film
DE69933235T2 (de) Zwischenschicht zwischen titannitrid und high density plasma oxid
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE2235749C3 (de) Verfahren zum Herstellen eines Leitbahnenmusters

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110701