DE1764937C3 - Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung - Google Patents

Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung

Info

Publication number
DE1764937C3
DE1764937C3 DE1764937A DE1764937A DE1764937C3 DE 1764937 C3 DE1764937 C3 DE 1764937C3 DE 1764937 A DE1764937 A DE 1764937A DE 1764937 A DE1764937 A DE 1764937A DE 1764937 C3 DE1764937 C3 DE 1764937C3
Authority
DE
Germany
Prior art keywords
layer
glass
insulation layer
metal
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1764937A
Other languages
English (en)
Other versions
DE1764937A1 (de
DE1764937B2 (de
Inventor
Donald Leonard Phoenix Ariz. Tolliver
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE1764937A1 publication Critical patent/DE1764937A1/de
Publication of DE1764937B2 publication Critical patent/DE1764937B2/de
Application granted granted Critical
Publication of DE1764937C3 publication Critical patent/DE1764937C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/06—Glass compositions containing silica with more than 90% silica by weight, e.g. quartz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2201/00—Glass compositions
    • C03C2201/06—Doped silica-based glasses
    • C03C2201/20—Doped silica-based glasses containing non-metals other than boron or halide
    • C03C2201/28—Doped silica-based glasses containing non-metals other than boron or halide containing phosphorus
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2203/00—Production processes
    • C03C2203/40—Gas-phase processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung, insbesondere für eine integrierte Schaltung, bei dem auf einer mit öffnungen für Kontkatanschlüsse versehenen, über dem Halbleiterkörper liegenden Isolationsschicht eine Schicht aus Metall aufgebracht und durch Ätzen ein bestimmtes Leiiungsmuster gebildet wird und darüber zunächst wenigstens eine weitere mit öffnungen für Kontaktanschlüsse versehene Isolationsschicht und dann eine weitere Metallschicht, aus der bestimmte Bereiche zur Schaffung eines bestimmten Leitungsmuslers weggeätzt werden, angebracht werden.
Die Herstellung integrierter Schaltungen umfaßt in der Regel eine Reihe von Maskierungsschritten, mit denen eine die Oberfläche der Halbleiterscheibe überziehende Oxydschicht hergestellt wird. Nach Diffusionsschritten werden öffnungen in die Oxydschicht geätzt, um bestimmte Bereiche des Halbleitermaterials für Kontaktanschlüsse freizulegen. Anschließend wird die Halbleiterscheibe gereinigt und durch Aufdampfen einer dünnen Metallschicht, z. B. einer Aluminiumschicht, metallisiert. Aus dieser Metallschicht werden sodann bestimmte Bereiche herausgeätzt, wodurch ein vorgegebenens Leitungsmuster gebildet wird, das für die Verbindung von Elementen der integrierten Schaltung, wie Transistoren, Widerständen, Dioden und anderen Schaltkreiselementen dient. Zur Schaffung von Kondensatoren, die mit der darunterliegenden Trägerschicht zusammenwirken, können auch metallische Flächenbereiche mit dem Ätzverfahren gebildet werden.
Eine einzige auf dem Halbleiterkörper angebrachte Metallschicht ist ausreichend für die meisten .Schaltungsanordnungen, um das nötige Leitungsmustcr zu schaffen. Es gibt jedoch verhältnismäßig komplizierte integrierte Schaltkreise, bei denen Hundertc von 1!Icnicnten auf einem begrenzten Bereich angeordnet sind und durch das Leitungsmustcr miteinander verbunden werden müssen. Unter diesen Umständen ist es nicht zu verhindern, daß auch mehrschichtig übereinander verlaufende metallische Leitungsverbindungen benötigt werden, die an der Kreuzungsstelle gegeneinander Uo-
s liert sind. Bisher fehlt ein einfaches Herstellungsverfahren für mehrschichtig übereinander verlaufende Leitungsmuster, das insbesondere für eine Massenfabrikation von komplizierten integrierten Schaltungen vorteilhaft ist
to Für Isolationsschichten bei mehrschichtig übereinander verlaufenden Leitungsmustern findet oft eine Glasschicht Verwendung, die jedoch besonderen Anforderungen genügen muß. Eine sehr wichtige Voraussetzung ist der rasche Aufbau der Glasschicht bei niedrigen Temperaturen, wobei eine gleichförmige und feinlunkerfreie Schicht entstehen soll. Die höchste Temperatur, die ein bereits fertiggestellter Halbleiteraufbau ertragen kann, liegt ungefähr bei 500°C, so daß der Halbleiter vorzugsweise nicht über 450° C erwärmt werden soll, damit eine Verschiebung der Störstellenprofile vermieden wird. Eine derartige Verschiebung der Störstellenprofile würde die PN-Übergänge schädigen. Die Temperatur muß auch verhältnismäßig niedrig sein, um eine Legierung der Metallschicht mit der Halbleiteroberflä ehe zu vermeiden. Es ist jedoch kein Glas für diesen Zweck bekannt, das mit niedriger Temperatur rasch aufgedampft werden kann, da eine gleichförmige und feinlunkerfreU.· Schicht im allgemeinen nur bei langsamen Reaktionsgeschwindigkeiten erzielbar ist.
Das für die Isolationsschicht verwendete Glas muß ferner sowohl physikalisch als auch chemisch mit dem üblicherweise aus Aluminium bestehenden Leitermetall verträglich sein. Auch ist eine gute Haftung an der Metallschicht und der oxydierten Siliciumoberfläche nicht nur während der anfänglichen Beschichtung, sondern auch während der folgenden verschiedenen Temperaturzyklen besonders wichtig. Daher ist es wesentlich, daß das verwendete Glas einen thermischen Ausdehnungskoeffizienten besitzt, der zwischen dem entspre- chenden Wert des Siliciums und des verwendeten Metalls liegt. Ferner darf das Glas bei den normalen Betriebstemperaturen mit dem Metall weder chemisch reagieren noch in dieses eindringen. Ein weiteres Problem bei der Auswahl eines geeigne ten Glases ergibt sich aus der Forderung nach Verträg lichkeit des Glases mit dem Halbleitermaterial und dessen Einfluß auf die Stabilität der charakteristischen Eigenschaften der Halbleiteranordnung. Diese Stabilität kann z. B. durch den Aufbau einer positiven Ladung und/oder dem Oberflächenzustand an der Glas-Halbleitergrenzschicht beeinflußt werden.
Ein hierfür geeignetes Glas muß feuchtigkeitsbeständig sein und auch gegen das Eindringen von Verunreinigungen aus der Umgebung, z. B. gegen das Eindringen von Natriumionen, beständig sein. Es ist offensichtlich, daß das für die Isolationsschicht verwendete Glas einen hohen Widerstand, d. h. gute dielektrische Eigenschaften besitzen muß.
Das Glas soll ferner leicht mit einer Lösung aus Fluor-
bo wasserstoff oder einem anderen geeigneten Ätzmittel ätz.bar sein, wobei die Ätzgeschwindigkeit nicht mit der Ätzgeschwindigkeit des Metalls im selben Ätzmittel übereinstimmen darf.
Aus wirtschaftlichen Gründen ist es wünschenswert.
h', daß eine möglichst dünne Cilassehichl bei einer bestmöglichen Isolation Verwendung findet.
Aus der Veröffentlichung »IBM Technical Disclosure Bulletin«, Band 9. Nr. 7. Dezember IMbfe. S. 922/92! ist
eine Halbleiteranordnung mit mehrschichtig übereinander liegenden metallischen Leitungsverbindungen bekannt, zwischen denen jeweils Isolationsschictuen angeordnet sind. Bei dieser bekannten Anordnung ist auf einer mit öffnungen für Kontaktanschlüsse versehenen, über dem Halbleiterkörper liegenden Isolationsschicht eine Metallschicht aufgebracht Durch Ätzen is* ein bestimmtes Leitungsmuster ausgebildet, und darüber ist zunächst eine weitere, mit öffnungen für Kentaktanschlüsse versehene Isolationsschicht und danach eine weitere Metallschicht aufgebracht Aus dieser weiterhin aufgebrachten Metallschicht sind bestimmte Bereiche zur Schaffung eines bestimmten Leitungsmusters weggeätzt AJs Isolationsschicht zwischen den sich überkreuzenden metallischen Leitungsgittern dient bei dieser bekannten Anordnung eine Schicht aus Siliziumdioxyd oder aus einem anderen isolierenden Material.
Weiterhin ist es aus der Veröffentlichung »1">M Journal«, Band8. Heft 4, September 1964. S. 376-384 bekannt, bei der Herstellung eines Transistors Phosphorsilikatglas in Verbindung mit Aluminium als Leitermaterial zu verwenden.
Aus der GB-PS 1049 017 ist sowohl die Pyrolyse von Phosphorwasserstoff als auch von Siliziumwasserstoff bekannt.
Aus der Veröffentlichung »IBM Technical-Disclosure Bulletin«, Band 8, Heft 4, September 1965, S. 477/478 ist es bekannt, daß Glasschichten, die überwiegend aus Siliziumdioxyd bestehen, durch die Zugabe von Phosphorpentoxyd bei niedrigen Temperaturen gebildet werden können und daß für die Bildung von beispielsweise durch thermische Zersetzung eines Gasgemisches erzeugten Phosphorsilikatglasüberzügen eine Temperatur von weniger als 5500C ausreicht. Vorzugsweise soll die verwendete Temperatur etwa 500° C betragen.
Aus der Veröffentlichung »RCA Review«, Band 28 (März 1967), S. 153—165 ist ein Verfahren bekannt, bei welchem auf der Oberfläche von Halbleiterkörpern aus einem darüber streichenden, Siliziumwasserstoff enthaltenden Gasgemisch bei einer Temperatur von weniger als 4500C ein glasartiger Siliziumdioxydfilm niedergeschlagen wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs näher erläuterten Art zu schaffen, mit welchem solche außerordentlich dünne, höchstens etwa 1 μπι dicke und dabei zugleich zuverlässig isolierende Schichten ohne Beeinträchtigung der Halbleiteranordnung besonders rasch aufgebracht werden können, deren Wärmeausdehnungskoffizient demjenigen von Silizium angenähert ist.
Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß die weitere Isolationsschicht unter Einwirkung von Sauerstoff aus einem über das Leitungsmuster streichenden Gasgemisch aus Siliciumwasserstoff und Phosphorwasserstoff bei einer Temperatur von weniger als 45O0C derart gebildet wird, daß das entstehende Phosphorsilikatglas 1 · 1020 bis 5 · 1020 Atome Phosphor pro Kubikzentimeter Glas enthält.
Die Dicke der Schicht aus Phosphorsilikatglas soll vorzugsweise zwischen 600 nm und 750 nm ausge'ührt werden. Obwohl dickere Schichten verwendbar sind, bieten sie keine weiteren Vorteile. Auch dünnere Schichten, z. B. eine Schicht von 500 nm kann für die gewünschte Isolierschicht verwendet werden.
Bei einer gemäß der Erfindung ausgeführten integrierten Schaltung mit mehreren übereinander verlaufenden metallischen Leitungsverbindungen ist die Isolationsschicht aus Phosphorsilikatglas zumindest 500 nm dick und enthält 1 · 1020 bis 5 ■ 1020 Atome Phosphor pro Kubikzentimeter Glas.
Beim Ätzen der aus Phosphorsilikatglas bestehenden Isolationsschicht können Öffnungen für Kontaktan-Schlüsse vorgesehen werden, die entweder nur in der Isolationsschicht angebracht sind oder sowohl durch die Isolationsschicht als auch die darunterliegende Metallschicht verlaufen. Auf diese Weise können Kontaktverbindungen sowohl direkt mit dem Halbleiterkörper als
to auch mit der ersten Metallschicht hergestellt werden. Es können auch mehrere Isolationsschichten zwischen mehreren Metallschichten vorgesehen sein, wobei in verschiedenen Ätzverfahren in den einzelnen Schichten verschiedene Öffnungen angebracht werden können.
durch die die einzelnen leitenden Schichten miteinander in bestimmten vorgegebenen Bereichen elektrisch verbunden werden.
Um eine Isolationsschicht aus Phosphorsilikatglas zu schaffen, die 1 ■ 1020 bis 5 · 102" Atome Phosphor pro Kubikzentimeter Glas enthält, ist es zweckmäßig, daß das Gasgemisch aus Siliziuniwasserstoff und Phosphorwasserstoff im wesentlichen dassselbe Verhältnis von Phosphor zu Silizium aufweist. Da sowohl der Siliziumwasserstoff als auch der Phosphorwasserstoff im wesentlichen in derselben Weise reagieren, erhält man eine Oxydschicht, die dasselbe Verhältnis der Elemente wie das Gasgemisch enthält. Bei einer Temperatur von 4500C wird pro Minute etwa eine Isolationsschicht von 100 nm bis 200 nm aufgebracht Daher wird zum Aufbringen einer Isolationsschicht von etwa 600 nm nur eine Zeit von etwa 3 bis 6 Minuten benötigt.
Da die Ablagerung von Glas in einem offenen System ausgeführt werden kann, ist eine ausreichende Menge atmosphärischen Sauerstoffs vorhanden, der eine vollständige Oxydierung des Siliziumwasserstoffs und Phosphorwasserstoffs gewährleistet. Es kann jedoch auch in einem geschlossenen System gearbeitet werden, bei dem die notwendige Menge Sauerstoff getrennt zugeführt wird.
Der Siliziumwasserstoff und der Phosphorwasserstoff werden vor der Vermischung getrennt in Argon oder Stickstoff gelöst. Ein verwendbares Strömungsverhältnis von Argon oder Sauerstoff im Verhältnis zu !00% Siliziumwasserstoff liegt im Bereich von 250 bis 500 und vorzugsweise bei 425. Das Verhältnis von Argon oder Stickstoff zu 10% Phosphorwasserstoff kann zwischen 0,7 und 2,5 liegen und beträgt vorzugsweise 1,2. Die Strömungsgeschwindigkeit des den Siliziumwasserstoff enthaltenden Gases sollte zwischen 800 und 1000 Kubikzentimeter pro Minute liegen, wogegen die Strömungsgeschwindigkeit des den Phosphorwasserstoff enthaltenden Gases im allgemeinen bei ungefähr 80 bis 120 Kubikzentimeter pro Minute gehalten wird. Somit liegt das Verhältnis von Siliziumwasserstoff zu Phosphorwasserstoff etwa zwischen 100 :1 und 200 :1, wobei ungefähr 150 :1 bevorzugt wird. Bei der Verwendung von 5 Volumenprozent Siliziumwasserstoff und 0,1 Volumprozent Phosphorwasserstoff wird dieselbe Schicht bei völlig verschiedener Strömungsgeschwin-
bo digkeit erreicht.
Gemäß der Erfindung wird der wesentlicht Vorteil erreicht, daß eine Isolierschicht gebildet wird, die von Feinlunkern absolut frei ist
Weiterhin wird gemäß der Erfindung auch bei außerordentlich dünnen Isolierschichten zwischen zwei Aluminiumschichten eine besonders hohe und gute isolation erreicht.
Weiterhin läßt sich bei dem erfinduneseemäßen Ver-
fahren die Dicke der herzustellenden Schicht leicht steuern und innerhalb besonders enger Toleranzen halten.
Ein Ausführungsbeispiel des Erfindungsgegenstandes wird nachfolgend anhand der Zeichnung beschrieben; in dieser zeigt
F i g. 1 eine vergrößerte schematische Draufsicht auf einen Teil einer integrierten Schaltung, bei der dreischichtig übereinander verlaufende metallische Leitungsverbindungen Verwendung finden,
Fi g. 2 bis 7 vergrößerte Querschnitte eines Teils einer integrierten Schaltung, mit denen die verschiedenen Verfahrensschritte zur Ausführung der Erfindung dargestellt werden.
In Fig. 1 ist ein Bruchstück 11 einer integrierten Schaltung dargestellt, die einen Transistor 12 mit einem is Basisanschluß 13 und einem Emitteranschluß 14 zeigt. Es sind drei übereinander verlaufende Metallschichten dargestellt, wobei die erste Metallschicht mit dem Bezugszeichen 15, die zweite Metallschicht mit dem Bezugszeichen 16 und die dritte oberste Metallschicht mit dem Bezugszeichen 17 gekennzeichnet ist. Die durch diese Metallschichten gebildeten Leitungsverbindungen werden jeweils durch Isolationsschichten aus Phosphorsilikatglas gegeneinander isoliert. Auf dem Ausschnitt sind ferner ein Widerstandselement 18 und Kontaktflächen 19 und 20 dargestellt.
Die F i g. 2 bis 7 zeigen charakteristische Aufbauschemen nach entsprechenden Verfahrensschritten zur Ausführung der Erfindung. In Fig. 2 ist eine Halbleiterscheibe 21 dargestellt, in der ein Kollektorbereich 22, ein Basisbereich 23 und ein Emitterbereich 24 eines Transistors gezeigt ist. Die gesamte Oberfläche der Halbleiterscheibe ist mit einer Oxydschicht 25 überzogen.
Die Fig.3 zeigt den Zustand der Oxydschicht 25, nachdem diese einer Ätzung unterzogen wurde, mit welcher öffnung für die Kontaktanschlüsse für die Bereiche 22, 23 und 24 sowie eine erste Metallschicht 26 über der Oxydschicht 25 angebracht wurden. Diese Metallschicht 26 steht durch die öffnung 27 in der Oxydschicht 25 mit den entsprechenden Bereichen des Transistors in Kontaktverbindung.
In Fig.4 ist die Halbleiteranordnung nach dem Aufbringen einer ersten Schicht 28 aus Phosphorsilikatglas dargestellt. Durch diese Isolationsschicht werden durch bereichsweises Ätzeii der Glasschicht 28 öffnungen 30 vorgesehen. Nach dem Anbringen der Öffnungen wird eine zweite Metallschicht 29 aufgebracht, die über den mit dem Kollektorbereich 22 in Verbindung stehenden Bereich der ersten Metallschicht an den Kollektorbereich 22 angeschlossen ist.
In F i g. 6 ist ein Halbleiteraufbau dargestellt, bei dem eine zweite Isolationsschicht 31 aus Phosphorsilikatglas die gesamte Oberfläche des vorausgehenden Halbleiteraufbaus überzieht Diese zweite Isolationsschicht überzieht sowohl die zweite Metallschicht 29 als auch die zuvor angebrachte erste Isolationsschicht 28 aus Phosphorsilikatglas.
Gemäß Fig.7 wurde die Isolationsschicht 31 aus Phosphorsilikatglas bereichsweise einer Ätzung unter- eo zogen, wodurch öffnungen 33 und 34 angebracht wurden, durch welche eine Kontaktverbindung zu den Metallschichten 29 und 26 hergestellt wird. Diese Kontakivcrbindung erfolgt mit Hilfe einer dritten Metallschicht 32, die nach dem Ätzen der öffnungen aufgebracht wird bs und das oberste Leitungsmuster bildet, das durch die öffnungen 33 und 34 mit den darunterliegenden Metallschichten in elektrischer Verbindung steht
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Verfahren zum Herstellen von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung, insbesondere für eine integrierte Schaltung, bei dem auf einer mit öffnungen für Kontaktanschlüsse versehenen, über dem Halbleiterkörper liegenden Isolationsschicht eine Schicht aus Metall aufgebracht und durch Ätzen ein bestimmtes Leitungsmuster gebildet wird und darüber zunächst wenigstens eine weitere mit öffnungen für Kontaktanschlüsse versehene Isolationsschicht und dann eine weitere Metallschicht, aus der bestimmte Bereiche zur Schaffung eines bestimmten Leitungsmusters weggeätzt werden, angebracht werden, d a -durch gekennzeichnet, daß die weitere Isolationsschicht (28, 31) unter Einwirkung von Sauerstoff aus einem über das Leitungsmuster (26,29,32) streichenden Gasgemisch aus Siliciumwassersioff und Phosphorwasserstoff bei einer Temperatur von weniger als 450° C derart gebildet wird, daß das entstehende Phosphorsilikatglas 1 · 1020 bis 5-10» Atome Phosphor pro Kubikzentimeter Glas enthält.
DE1764937A 1967-09-08 1968-09-07 Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung Expired DE1764937C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US66642667A 1967-09-08 1967-09-08

Publications (3)

Publication Number Publication Date
DE1764937A1 DE1764937A1 (de) 1972-11-09
DE1764937B2 DE1764937B2 (de) 1977-06-08
DE1764937C3 true DE1764937C3 (de) 1984-08-30

Family

ID=24674094

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1764937A Expired DE1764937C3 (de) 1967-09-08 1968-09-07 Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung

Country Status (4)

Country Link
US (1) US3510728A (de)
DE (1) DE1764937C3 (de)
FR (1) FR1579257A (de)
NL (1) NL167549C (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE758160A (fr) * 1969-10-31 1971-04-01 Fairchild Camera Instr Co Structure metallique a couches multiples et procede de fabrication d'une telle structure
US3631304A (en) * 1970-05-26 1971-12-28 Cogar Corp Semiconductor device, electrical conductor and fabrication methods therefor
FR2134172B1 (de) * 1971-04-23 1977-03-18 Radiotechnique Compelec
DE3123348A1 (de) * 1980-06-19 1982-03-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleiterbaustein und verfahren zu dessen herstellung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1303509B (de) * 1959-09-22 1972-07-13 Carman Laboratories Inc
DE1186950C2 (de) * 1960-02-15 1975-10-02 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper
US3271634A (en) * 1961-10-20 1966-09-06 Texas Instruments Inc Glass-encased semiconductor
NL302804A (de) * 1962-08-23 1900-01-01
US3366519A (en) * 1964-01-20 1968-01-30 Texas Instruments Inc Process for manufacturing multilayer film circuits
US3266127A (en) * 1964-01-27 1966-08-16 Ibm Method of forming contacts on semiconductors
US3343049A (en) * 1964-06-18 1967-09-19 Ibm Semiconductor devices and passivation thereof
US3419765A (en) * 1965-10-01 1968-12-31 Texas Instruments Inc Ohmic contact to semiconductor devices
US3413157A (en) * 1965-10-21 1968-11-26 Ibm Solid state epitaxial growth of silicon by migration from a silicon-aluminum alloy deposit

Also Published As

Publication number Publication date
NL6812782A (de) 1969-03-11
US3510728A (en) 1970-05-05
NL167549C (nl) 1981-12-16
NL167549B (nl) 1981-07-16
FR1579257A (de) 1969-08-22
DE1764937A1 (de) 1972-11-09
DE1764937B2 (de) 1977-06-08

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE1614872C3 (de) Halbleiteranordnung
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE3106202C2 (de)
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1764951B1 (de) Mehrschichtige metallisierung fuer halbleiteranschluesse
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE1907740A1 (de) Halbleiteranordnung mit einem wenigstens zwei Halbleiterbereiche entgegengesetzten Leitungstype aufweisenden Halbleiterkoerper
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2401333A1 (de) Verfahren zur herstellung von isolierfilmen auf verbindungsschichten
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE1910736B2 (de) Verfahren zum herstellen von gegeneinander elektrisch isolierten, aus aluminium bestehenden leiterbahnen und anwendung des verfahrens
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE1589890B2 (de) Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur
DE2148431C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3218974C2 (de)
EP0079459B1 (de) Verfahren zum Herstellen einer Metallisierung auf einer Halbleitervorrichtung
DE1803025A1 (de) Elektrisches Bauelement und Verfahren zu seiner Herstellung
DE1589852B2 (de) Feldeffekttransistor
DE1950780A1 (de) Halbleitervorrichtung mit durch darauf erzeugte Passivierungsfilme gesteuerten Oberflaechenladungen und Verfahren zu ihrer Herstellung
DE2058930C3 (de) Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors mit einer Gate-Isolierschicht aus einer Oxydschicht und einer Nitridschicht

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)