DE2235749C3 - Verfahren zum Herstellen eines Leitbahnenmusters - Google Patents
Verfahren zum Herstellen eines LeitbahnenmustersInfo
- Publication number
- DE2235749C3 DE2235749C3 DE19722235749 DE2235749A DE2235749C3 DE 2235749 C3 DE2235749 C3 DE 2235749C3 DE 19722235749 DE19722235749 DE 19722235749 DE 2235749 A DE2235749 A DE 2235749A DE 2235749 C3 DE2235749 C3 DE 2235749C3
- Authority
- DE
- Germany
- Prior art keywords
- protective layer
- interconnect pattern
- openings
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
reichenden Temperatur wärmebehandelt wird,
- daß anschließend die Schutzschicht (ti) mit
einer Ätzmaskierungsschicht (7) bedeckt wird, welche Durchbrüche (8, 9. 10. II) entsprechend
der Struktur des Leitbahnenmusters (13) aufweist.
- daß danach die Schutzschicht (6) durch die Durchbrüche (8. 9, 10. 11) durch die Isolierschicht
(2i) hindurch bis auf die Halbleiteroberfläche (12) geätzt wird.
- daß anschließend clic gesamte, mil der Schutzschicht (η) bedeckte freiliegende
Oberflächenseite (5) de; Halbleiterbauelemente?,
mit dem elektrisch leitenden Material des Leitbahnenmusters (13) in einer Dicke
von weniger als die Dicke der Schutzschicht (6) bedeckt wird,
- und daß schließlieh die Reste der Atzmaskierungsschicht
(7) mit den daraufliegenden Teilen (14) des Materials des Leitbahnenmusters entfernt werden.
2. Verfahren nach Anspruch I. dadurch gekennzeichnet,
daß eine glasartige Schutzschicht (6) aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2. dadurch gekennzeichnet, daß Zonen einer monolithischen
Festkörperschaltung in einem Halbleiterkörper (22) aus Silicium mit einem Leitbahnenmuster
(13) aus Aluminium kontaktiert werden.
Die Erfindung betrifft ein Verfahren zum Herstel-,
Ich eines Leitbahnenmusters nach Patentanspruch I.
Aus der deutschen Auslegeschrift I 614374 ist ein Verfahren /um Herstellen eines I.citbahncnmiisteis
bekannt, welches Muster Zonen eines planaren HaIbleiterelements
durch Öffnungen in einer als Diffusionsmaskicrung
verwendeten Isolierschicht kontakten und miteinander verbindet Ein solches Leilbal:-
nenmustcr weist im allgemeinen auch Kontaktbacke
auf. an die I.ötkontakte. Thermokompri'ssionskoiitiikt.
usw. angebracht werden. Beim bekannten Veil'ahn.-ii
iM /ur Stabilisierung der elektrischen Fügen-
-ch itten lüiil gleichzeitig zum mechanischen Sehnt/
,.ine iwic! wünschte Verunreinigung getternde Schutzschicht aus einem Isoliermaterial auf das Halbleiterelement aufgebracht, so daß das Leitbahnenmuster
bedeckt ist. Solche Isoliermaterialien, welche getternde Eigenschaften aufweisen, sind beispielsweise
aus der Zeitschrift »IBM Journal« (September 1964), Seiten 376 bis 384 und (April 1964), Seiten 102 bis
114 allgemein bekannt.
Dieses aus der deutschen Auslegeschrift 1614374
bekannte Verfahren weist jedoch einige Nachteile auf, welche auf der Verfahrensmaßnahme beruhen, daß
das Leitbahnenmuster schon vor dem Aufbringen der Schutzschicht auf der als Diffusionsmaskierung verwendeten Isolierschicht hergestellt wird. Im Falle der
Verwendung von Aluminium als Material für das Leitbahnenmuster ist der Getterungsprozeß zunächst
einmal für Temperaturen unterhalb von etwa 500° C beschränkt. Ferner ist bei einer wirtschaftlichen Fertigung eine chemische Ätzung bei einem Ätzmaskierungsprozeß zum Herstellen des Leitbahnunmusters
aus einer einheitlichen Metallschicht erforderlich, wobei unerwünschte Metallionen auftreten, welche an
die Halbleiteroberfläche und in die als D;ff"<rO"c"">r
kierung verwendete Isolierschicht gelangen können, wodurch das Halbleiterbauelement bezüglich der
elektrischen Eigenschaften unstabil wird. Außerdem sind Fehler in der Ätzmaskicrungsschicht Ursache von
fehlerhaften Verbindungen und Unterbrechungen. Schließlich könnet: Kurzschlüsse zwischen dicht nebeneinanderliegenden
Leitbahnen auftreten, die auf der Bildung von winzigen Wasserstoffbläschen beim Atzen auftreten.
viiu wciieici Naenicit ucs ucNcmnicn ν c
nach der deutschen Auslegeschrift 1614374 besteht darin, daß die Herstellung von reproduzierbar gut an Kontaktflächen des Leitbahnenmusters haftenden I hermokompressionsverbindungen schwierig ist. Dieser Nachteil beruht auf nicht vollständig entfernten Resten der aus Photolack bestehenden Ä'zmaskierungsschicht auf dem Leitbahnenmuster und Resten von bei der Ätzbehanci'ang entstandenen Verbindungen, die durch Fehler in der Ätzmaskicrungsschicht oder seitwärts bei schlechter Haftung der Ätzmaskierungsschicht auf dem Leitbahnenmuster an die Kontaktstelle zwischen den Kontaktflecken und der Thermokompressionsverbindung gelangen können. Schließlich ist das Wachstum der Schutzschicht beim Aufbringen auf das Halbleiterelement durch die Anwesenheit des Leitbahnenmusters gestört.
nach der deutschen Auslegeschrift 1614374 besteht darin, daß die Herstellung von reproduzierbar gut an Kontaktflächen des Leitbahnenmusters haftenden I hermokompressionsverbindungen schwierig ist. Dieser Nachteil beruht auf nicht vollständig entfernten Resten der aus Photolack bestehenden Ä'zmaskierungsschicht auf dem Leitbahnenmuster und Resten von bei der Ätzbehanci'ang entstandenen Verbindungen, die durch Fehler in der Ätzmaskicrungsschicht oder seitwärts bei schlechter Haftung der Ätzmaskierungsschicht auf dem Leitbahnenmuster an die Kontaktstelle zwischen den Kontaktflecken und der Thermokompressionsverbindung gelangen können. Schließlich ist das Wachstum der Schutzschicht beim Aufbringen auf das Halbleiterelement durch die Anwesenheit des Leitbahnenmusters gestört.
Die Erfindung geht von der Erkenntnis aus. daß ein nach der deutsehen Offenlegungsschrift 2 049908
in dem grabenförmigen Durchbruch einer Isolier
schicht verlaufendes Leitbahnenmuster ebenfalls weitgehend gegen eine mechanische Beschädigung
geschützt ist.
Die obengenannten Nachteile, insbesondere die Beschränkung auf relativ niedrige Getterungstemperaturen,
des Verfahrens nach der deutschen Auslegeschrift 1614 374 werden erfindungsgemäß durch die
im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Verfahrensmaßnahmen vermieden
Der Gettern der Ionen von unerwünschten Verunreinigungen
kann dabei nach dem Aufbringen der Schutzschicht oder auch während des Aufbringens Itci
ausreichender Temperatur erfolgen. Der letztere Fall bezieht sieh insbesondere auf das Aufbringen der
Schutzschicht durch thermische Zersetzung aus der Gasphase. F.s ist besonders günstig, eine glasfnrmige
Schutzschicht aufzubringen, da eine solche Schul/-
schicht Ionen von unerwünschten Metallen besonders gut gettert.
Die Erfindung wird im folgenden anhand der Figuren der Zeichnungen erläutert, welche aufeinanderfolgende
Arbeitsgänge eines bevorzugten Ausfüh- Ί
rungsbeispiels betrifft. Die Fig. 1 bis 6 zeigen schematisch Ausschnitte von Querschnittsansichten
senkrecht zur Halbleiteroberfläche, in die Zonen eines planaren Halbleiterelementes eingebracht wurden.
Der Begriff Halbleiterbauelement umfaßt sowohl ein " aus einem Halbleiterelement bestehendes Halbleiterbauelement
als auch ein eine Mehrzahl von Halbleiterelementen aufweisendes Halbleiterbauelement,
d. h. eine integrierte Festkörperschaltung.
Die Fig. 1 der Zeichnung veranschaulicht den !
Ausschnitt einer in einem Halbleiterkörper 22 angeordneten monolithischen Festkörperschaltung, die
das Planartransistorelement 15 mit der Basiszone 17 und der Emitterzone 18 sowie ein Widerstandselement
16 mit der Widerstandszone 19 und der Einschnürzone 20 zur Einengung der Widerstandszone
chend den bereits durchgeführten Planarvaiffusionsprozessen
die als Diffusionsmaskierung verwendete Isolierschicht 21 auf. Diese Isolierschicht 21 durchbrechen
öffnungen 1, 2, 3 und 4 zur Kontaktierung der angrenzenden Zonen.
Das Verfahren geht von einer bekannten Anordnung gemäß der Fig. 1 aus.
Danach wird nun gemäß der Fig. 2 die gesamte die Öffnungen enthaltende Oberflächenseite 5 des planaren
Haibieiterelementes mit der Schutzschicht 6 bedeckt,
weiche die Öffnungen 1. 2. 3 und 4 verschließt. Diese Schutzschicht 6 weist im allgemeinen eine unterschiedliche
chemische Zusammensetzung und damit in bezug auf ein bestimmtes Ätzmittel unterschiedliche
Ätzbarkeit zur Isolierschicht 21 auf. Es ist günstig, aus den für die Schutzschicht 6 in Frage
kommenden Materialien solche auszuwählen, welche unterschiedlich, insbesondere stark unterschiedlich. ·
im Vergleich mit der Isolierschicht 21 ätzbar sind. Geeignete Materialien und deren Ätzharkeit bezüglich
bestimmter Ätzmittel sind aus der Literatur bekannt.
Ferner sollte bei der Materialwahl beachtet werden, daß glasartige Schutzschichten die Ionen von unerwünschten
Verunreinigungen besonders stark gettern.
Nach Aufbringen der Schutzschicht 6 wird die Anordnung
gemäß der Fig. 2 bei einer zum Gettern der Ionen ausreichenden Temperatur wärmebchandclt.
welche Temperatur im allgemeinen wesentlich tiefer liegt als die beim Planardiffusionsverfahren verwendete,
so daß die Ausdehnung der Zonen nicht verändert wird. Das Gettern kann auch bereits, zumindest
teilweise, beim Aufbringen der Schutzschicht 6 durchgeführt werden.
Anschließend wird gemäß der Fig. 3 die Schutzschicht
6 unter Anwendung des photolithographischen Verfahrens mit einer Ätzmaskierungsschicht 7
aus Photolack bedeckt, wobei sie Durchbrüche 8. 9.
10 und 11 entsprechend der Struktur des Leitbahnen- ■
musters aufweist. Danach wird gemäß der Fig. 4 die Schutzschicht 6 durch die Durchbriiche H, ·). 10 und
11 der Ätzmaskierungsschicht 7 bis auf die Halbleiteroberfläche
12 geätzt. Wird bei dieser Atzung ein Ätzmittel angewendet, welches d;is Material der
Schutzschicht 6 wesentlich stärker angreift ;ils d;is
Material der Isolierschicht 21. so ist der Prozeß leicht
zu s I υ ucTii. da die Off η μ: igen 1. 2. 3 und 4, durch we I-ehe
die Kontaktierung erfolgt, ohne stärkeren Angriff der Isolierschicht 21 freigelegt werden können. In diesem
Falle ist auch eine günstigere Unterätzung der Ätzmaskierungsschicht möglich.
Anschließend wird gemäß der Fig. 5 die gesamte, die Schutzschicht 6 aufweisende freiliegende Oberflächenseite
S des Halbleiterelementes mit einer Schicht 14 aus dem Material des Leitbahnenmusters, z. B.
durch Aufdampfung im Hochvakuum, bedeckt. Die Dicke des Materials des Leitbahnenmusters wird kleiner
als die Dicke der Schutzschicht 6 bemessen, um nach Fertigstellung des Halbleiterelementes eine mechanische
Beschädigung auszuschließen und eine mechanische Trennung des Leitbahnenmusters 13 von
den Teilen 14 des Materials des Leitbahnenmusters 13 auf der Ätzmaskierungsschicht 7 zu gewährleisten.
Die Überhänge der Ätzmaskierungsschicht 7 haben ferner den Vorteil, daß das Leitbahnenmuster 13 die
Ränder der Schutzschicht 6 kaum oder gar nicht benetzt, was im Hinblick auf die unterschiedlichen theimischen
Ausdehnungskoeffizient^ und die dadurch rriGgiiCuCrWCiSC VCi Ui'SaClitCu ixissc ^Uf'^tIg lsi. I'CiTlcr
wird die anschließend erfolgende Entfernung der Reste der Ätzmaskierungsschicht 7 mit den daraufliegenden
Teilen 14 des Materials des Leitbahnenmusters begünstigt.
Die fertige Anordnung veranschaulicht die Fig. 6. Dabei verlaufen die Leitbahnen vollständig in grabenförmigen
Durchbrüchen der Schutzschicht 6 über die Isolierschicht 21, welche ihrerseits Durchbrüche 1. 2.
3 und 4 dort aufweist, wo im Halbleiterkörper 22 angeordnete Z.onen zu kontaktieren sind.
Das Verfahren nach der Erfind ing weist den Vorteil
auf, daß die Leitbahnen eine Leitbahnmusters, insbesondere aus Aluminium,sehr .nggeführt werden
können, ohne daß Kurzschlüsse befürchtet werden müssen. Ferner wird der im allgemeinen zur Freilegung
der Kontaktflecken bei einem Verfahren nach der genannten deutschen Auslegeschrift ' ft]4.774 erforderliche
photolithographische Prozeß eingespart. Das Anbringen von Thermokompressionskontakten
erf .Igt auf Oberflächen des Leitbahnenmusters, weiche
weder mit Photolack noch mit chemischen Ätzmitteln in Berührung gekommen s'iid, was die Haftung
der Kontakte begünstigt. Es können auch für da:» Leitbahnenmuster Materialien verwendet werden,
welche schwer ätzbar sind.
Die Anwendung des Verfahrens nach der Erfindung ist besonders günstig bei monolithischen Festkörperschaltungen in Halbleiterkörpern 22 aus Silicium
mit Leitbahnerimustern 13 aus Aluminium.
Bei einer solchen Anwendung wurde nach dem Aufbringen einer Schutzschicht aus Phosphorsilikatglas
festgestellt, daß sich eine besonders niederohmige kontaktierung der p-leitcndcn Zonen ergibt. Dies beruht
darauf, daß b'.-i der Getterung Phosphoralome
oberflächlich in die zu kontaktierendcn p-leitenden
Zonen ohne Umkehrung des Leitungstyps diffundieren, so daß sich aus metallurgischen Gründen besonders
niederohmi£,j Kontakte mit einem Leitbahnenmuster
13 aus Aluminium ergeben.
Das Verfahren nach der Erfindung ergibt ferner eine besonders günstige Lösung für ciie Mehrebenenverdrahtung
gemäß der deutschen Offenlegiingsschrift 204990S, da es keine Schwierigkeit bereitet,
die Gräben, in dciun das Leitbahnenmuster verläuft,
mit einem geeigneten Isoliermaterial aufzufüllen, bevor die nächste Verdrahtungsebcnc hergestellt wird.
Hierzu 2 Blatt /eichnunsien
Claims (1)
1. Verfahren zum Herstellen eines Leitbahnenmusters, das durch eine, zugleich Ionen von unerwünschten Verunreinigungen getternde Schutzschicht aus Isoliermaterial gegen mechanische
Beschädigungen geschützt ist und Zonen eines planaren Halbleiterbauelementes durch Öffnungen in einer als Diffusionsmaskierung verwendeten Isolierschicht kontaktiert und miteinander
oder mit Kontaktflecken galvanisch verbindet, dadurch gekennzeichnet,
- daß nach dem Herstellen der Öffnungen (1, 2,3,4) in der Isolierschicht (21) die Oberflächenseite (5) des planaren Halbleiterbauelementes (22) einschließlich der genannten
Öffnungen mit der Schutzschicht (6) bedeckt wird, deren Material im Vergleich zum Ma
terial der Isolierschicht stärker von einem Ätzmittel abgetragen wird, daß die Anordnung
dann bei einer zum Gettern der Ionen
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722235749 DE2235749C3 (de) | 1972-07-21 | 1972-07-21 | Verfahren zum Herstellen eines Leitbahnenmusters |
GB3278373A GB1411864A (en) | 1972-07-21 | 1973-07-10 | Method of manufacturing an interconnection pattern |
AU57952/73A AU5795273A (en) | 1972-07-21 | 1973-07-10 | Method of manufacturing an interconnection pattern |
IT2644173A IT991124B (it) | 1972-07-21 | 1973-07-11 | Metodo di fabbricazione di un tracciato di interconnessioni |
FR7326105A FR2194046B1 (de) | 1972-07-21 | 1973-07-17 | |
JP8259673A JPS5734647B2 (de) | 1972-07-21 | 1973-07-20 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722235749 DE2235749C3 (de) | 1972-07-21 | 1972-07-21 | Verfahren zum Herstellen eines Leitbahnenmusters |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2235749A1 DE2235749A1 (de) | 1974-01-31 |
DE2235749B2 DE2235749B2 (de) | 1978-12-14 |
DE2235749C3 true DE2235749C3 (de) | 1979-09-20 |
Family
ID=5851230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722235749 Expired DE2235749C3 (de) | 1972-07-21 | 1972-07-21 | Verfahren zum Herstellen eines Leitbahnenmusters |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS5734647B2 (de) |
AU (1) | AU5795273A (de) |
DE (1) | DE2235749C3 (de) |
FR (1) | FR2194046B1 (de) |
GB (1) | GB1411864A (de) |
IT (1) | IT991124B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4076575A (en) * | 1976-06-30 | 1978-02-28 | International Business Machines Corporation | Integrated fabrication method of forming connectors through insulative layers |
JPS55163860A (en) * | 1979-06-06 | 1980-12-20 | Toshiba Corp | Manufacture of semiconductor device |
DE3109801A1 (de) * | 1981-03-13 | 1982-09-30 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von halbleiterbauelementen |
JPS60153122A (ja) * | 1984-01-20 | 1985-08-12 | Matsushita Electronics Corp | 半導体装置の製造方法 |
US9865503B2 (en) * | 2015-11-06 | 2018-01-09 | Marvell Israel (M.I.S.L) Ltd. | Method to produce a semiconductor wafer for versatile products |
-
1972
- 1972-07-21 DE DE19722235749 patent/DE2235749C3/de not_active Expired
-
1973
- 1973-07-10 GB GB3278373A patent/GB1411864A/en not_active Expired
- 1973-07-10 AU AU57952/73A patent/AU5795273A/en not_active Expired
- 1973-07-11 IT IT2644173A patent/IT991124B/it active
- 1973-07-17 FR FR7326105A patent/FR2194046B1/fr not_active Expired
- 1973-07-20 JP JP8259673A patent/JPS5734647B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5734647B2 (de) | 1982-07-24 |
FR2194046B1 (de) | 1977-02-18 |
FR2194046A1 (de) | 1974-02-22 |
IT991124B (it) | 1975-07-30 |
GB1411864A (en) | 1975-10-29 |
DE2235749A1 (de) | 1974-01-31 |
JPS4980973A (de) | 1974-08-05 |
DE2235749B2 (de) | 1978-12-14 |
AU5795273A (en) | 1975-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2033532C3 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid | |
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE3024084A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE3122437A1 (de) | Verfahren zum herstellen eines mos-bauelements | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE2351437B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material | |
DE2235749C3 (de) | Verfahren zum Herstellen eines Leitbahnenmusters | |
DE2020531C2 (de) | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren | |
DE10306310B4 (de) | Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung | |
DE2451486A1 (de) | Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen | |
EP1344245B1 (de) | Verfahren zum herstellen eines eine mikrostruktur aufweisenden festkörpers | |
DE2453528C2 (de) | Maskierungsverfahren | |
DE2100292A1 (de) | Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben | |
DE1546014A1 (de) | Verfahren zum AEtzen von Metallschichten mit laengs der Schichtdicke unterschiedlicher Zusammensetzung | |
DE1908901C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen | |
DE2658304A1 (de) | Halbleitervorrichtung | |
DE3218974C2 (de) | ||
DE3123348A1 (de) | Halbleiterbaustein und verfahren zu dessen herstellung | |
DE2540301A1 (de) | Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung | |
DE1614691B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2546316C2 (de) | Verfahren zur Behandlung von Körpern mit einem Fluorid enthaltenden Ätzmittel und seine Anwendung bei der Herstellung von Halbleiteranordnungen | |
DE1564136B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE1803025B2 (de) | Elektrisches bauelement und verfahren zu seiner herstellung | |
DE1948923C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |