DE19654096B4 - Verfahren zur Herstellung eines Halbleiterbauelementes - Google Patents
Verfahren zur Herstellung eines Halbleiterbauelementes Download PDFInfo
- Publication number
- DE19654096B4 DE19654096B4 DE19654096A DE19654096A DE19654096B4 DE 19654096 B4 DE19654096 B4 DE 19654096B4 DE 19654096 A DE19654096 A DE 19654096A DE 19654096 A DE19654096 A DE 19654096A DE 19654096 B4 DE19654096 B4 DE 19654096B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating layer
- insulating
- forming
- sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 111
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 17
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000005336 cracking Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 229910020175 SiOH Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- -1 siloxanes Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
Verfahren zur Herstellung eines Halbleiterbauelementes, die folgenden Schritte umfassend:
Bildung einer ersten isolierenden Zwischenschicht auf einem Siliciumsubstrat und Bildung einer unteren Metallschicht auf der ersten isolierenden Zwischenschicht;
Bildung einer ersten Isolierschicht auf der ersten isolierenden Zwischenschicht, einschließlich der unteren Metallschicht;
Entfernung von in der ersten Isolierschicht enthaltener Feuchtigkeit mittels eines Plasmas, indem gleichzeitig eine Hochfrequenzenergie mit einer hohen Frequenz von 13,56 MHz und eine Hochfrequenzenergie mit einer niedrigeren Frequenz von 400 bis 500 kHz angelegt werden;
aufeinanderfolgende Bildung einer SOG-Schicht und einer zweiten Isolierschicht; und
Bildung einer oberen Metallschicht auf der zweiten Isolierschicht.
Bildung einer ersten isolierenden Zwischenschicht auf einem Siliciumsubstrat und Bildung einer unteren Metallschicht auf der ersten isolierenden Zwischenschicht;
Bildung einer ersten Isolierschicht auf der ersten isolierenden Zwischenschicht, einschließlich der unteren Metallschicht;
Entfernung von in der ersten Isolierschicht enthaltener Feuchtigkeit mittels eines Plasmas, indem gleichzeitig eine Hochfrequenzenergie mit einer hohen Frequenz von 13,56 MHz und eine Hochfrequenzenergie mit einer niedrigeren Frequenz von 400 bis 500 kHz angelegt werden;
aufeinanderfolgende Bildung einer SOG-Schicht und einer zweiten Isolierschicht; und
Bildung einer oberen Metallschicht auf der zweiten Isolierschicht.
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes, und insbesondere ein Verfahren zur Herstellung eines Halbleiterbauelementes, welches das Abschälen oder die Rissbildung einer Spin-on-Glas bzw. SOG-Schicht verhindert, wie sie für die Einebnung einer isolierenden Zwischenschicht bei einer mehrebigen metallischen Schichtstruktur verwendet wird.
- Bei einem Halbleiterelement mit einer mehrebigen metallischen Schichtstruktur wird eine isolierende Zwischenschicht vorgesehen, um die untere Metallschicht gegenüber der oberen Metallschicht zu isolieren. Die isolierende Zwischenschicht besteht aus einer Vielzahl von Isolierlagen einschliesslich einer SOG-Schicht, um die Oberflächenebenheit zu verbessern. Die SOG-Schicht hat eine gute Oberflächenebenheit, jedoch besitzt sie einen grossen Feuchtigkeitsgehalt aufgrund ihrer starken hydrophilen Eigenschaft. Daher wird eine Isolierschicht vor Bildung der SOG-Schicht geschaffen, um das Eindringen der in der SOG-Schicht enthaltenen Feuchtigkeit in die untere Metallschicht zu verhindern.
- Feuchtigkeit in der Atmosphäre wird jedoch von der Isolierschicht nach deren Bildung je nach dem Zustand der Isolierschicht absorbiert oder angezogen. Die in der Isolierschicht enthaltene Feuchtigkeit bewirkt ein Abschälen oder eine Rissbildung der SOG-Schicht, wenn diese ausgehärtet wird.
-
US 5,334,554 beschreibt ein Verfahren zur metallurgischen Herstellung vielschichtiger Strukturen, wobei auf ein Halbleitersubstrat unterschiedliche SOG-Filme (spin-on-glass) gebildet werden. Als SOG-Materialien kommen insbesondere Si(OH)4 und Siloxane in Betracht. -
US 5,270,267 beschreibt ein verfahren zur Herstellung einer Isolierschicht auf einem Halbleitersubstrat, wobei die Isolierschicht durch SOG (spin-on-glass) via wird. Die SOG-Filme werden anschließend durch Einwirkung von Wärme im Plasma gehärtet. Die gebildeten Filme zeichnen sich durch Wasserfreiheit und SiOH-Freiheit aus, sowie durch eine gute Stabilität. -
EP 0 470 632 A2 beschreibt ein Verfahren zur Herstellung von Siliciumoxid-Filmen und Oxid-basiertem Glas für Halbleitervorrichtungen. Dazu werden auf einem Halbleitersubstrat organische Silane und Ozon in einem Hochfrequenzplasma zusammengebracht, wobei sich ein Siliciumdioxidfilm bildet. Alternativ kann auf dem Substrat ein PSG, BSG oder BPSG-Film aufgebracht werden, indem das Substrat mit einem organischen Silan, Ozon und Verunreinigungen wie Phosphor, Bor und dergleichen unter Einwirkung von Hitze in Kontakt gebracht wird. -
US 5,403,780 beschreibt ein verfahren zur Planarisierung von Halbleitervorrichtungen, wobei die Bildung von Fehlstellen bzw. Poren reduziert wird. -
1A und1B sind geschnittene Ansichten zur Darstellung eines herkömmlichen Verfahrens zur Herstellung eines Halbleiterbauelementes. - Wie in
1A dargestellt ist, wird eine erste isolierende Zwischenschicht2 auf einem Siliciumsubstrat1 gebildet und anschliessend eine untere metallische Schicht3 auf der ersten isolierenden Zwischenschicht2 nach einem Metallverdrahtungsverfahren geschaffen. Eine erste Isolierschicht4 wird auf der ersten isolierenden Zwischenschicht2 einschliesslich der unteren Metallschicht3 gebildet. - Im Allgemeinen handelt es sich bei der ersten Isolierschicht
4 um eine TEOS-Oxidschicht oder eine SiH4-Oxidschicht, die durch ein chemisches Plasmaaufdampfverfahren gebildet werden kann. Während der Wartezeit für den nächsten Schritt entstehen mikroskopisch feine Wassertröpfchen7 auf der Oberfläche der ersten Isolierschicht4 wegen deren Eigenschaft. D. h. die TEOS-Oxidschicht und die SiH4-Oxidschicht absorbieren jeweils die auf deren Oberfläche befindliche Feuchtigkeit. - Wie in
1B gezeigt ist, wird auf der ersten Isolierschicht4 eine SOG-Schicht5 aufgetragen, die einem anschliessenden Aushärtungsprozess unterworfen wird. Eine zweite Isolierschicht, eine obere Metallschicht und eine zweite isolierende Zwischenschicht (nicht gezeigt) werden dann auf der SOG-Schicht5 gebildet. Bei hoher Temperatur verdampfen die auf der ersten Isolierschicht4 befindlichen Wassertröpfchen7 mit der Folge, dass sich ein Teil der SOG- Schicht5 aufgrund des Dampfdruckes abschält oder in dieser Schicht Risse gebildet werden. In1B ist ein fehlerhafter Bereich6 der SOG-Schicht5 gezeigt, der bei dem Härtungsprozess entstehen kann. - Der fehlerhafter Bereich
6 ist ausgeprägter an der Grenze zwischen der SOG-Schicht5 und der unteren Metallschicht3 . Das Abschälen und die Rissbildung der SOG-Schicht5 stellen Erscheinungen dar, die die Wirksamkeit der nachfolgenden Behandlungsprozesse beeinträchtigen. Je grösser das Zeitintervall zwischen der Beendigung der Bildung der ersten Isolierschicht4 und dem Beginn der Bildung der SOG-Schicht5 ist, umso grösser ist die Wahrscheinlichkeit, dass derartige fehlerhafte Bereiche6 entstehen. - Ein Ziel der vorliegenden Erfindung ist daher die Schaffung eines Verfahrens zur Herstellung eines Halbleiterbauelementes, mit dem das Abschälen und die Rissbildung der für die Einebnung einer isolierenden Zwischenschicht verwendeten SOG-Schicht verhindert werden können.
- Das erfindungsgemässe Verfahren zur Herstellung eines Halbleiterbauelementes, mit dem das vorerwähnte Ziel erreicht werden kann, zeichnet sich durch die folgenden Schritte aus: Eine untere metallische Schicht wird auf einem Siliciumsubstrat gebildet, und eine erste isolierende Zwischenschicht wird auf der unteren Metallschicht geschaffen. Eine erste Isolierschicht wird auf der ersten isolierenden Zwischenschicht einschliesslich der unteren Metallschicht gebildet und die in der ersten Isolierschicht enthaltene Feuchtigkeit mit einem N2 oder N2O Plasma entfernt. Eine SOG-Schicht und eine zweite Isolierschicht werden nacheinander gebildet und eine obere Metallschicht anschliessend auf der zweiten Isolierschicht aufgegeben. Im übrigen wird auf die Patentansprüche verwiesen.
- Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles und der Zeichnung näher erläutert. Es zeigen:
-
1A und1B in quergeschnittenen Ansichten die Schritte bei der Bildung eines Halbleiterbauelementes nach dem herkömmlichen Verfahren, und -
2A ,2B und2C in quergeschnittenen Ansichten die Schritte bei der Bildung eines Halbleiterbauelementes gemäss der vorliegenden Erfindung. - Zunächst wird auf
2A Bezug genommen. Eine erste isolierende Zwischenschicht12 wird auf einem Siliciumsubstrat11 gebildet und eine untere Metallschicht13 auf der ersten isolierenden Zwischenschicht12 nach einem Metallverdrahtungsverfahren vorgesehen. Eine erste Isolierschicht14 wird auf der ersten isolierenden Zwischenschicht12 einschliesslich der unteren Metallschicht13 gebildet. - Bei der ersten Isolierschicht
14 handelt es sich um eine TEOS-Oxidschicht oder eine SiH4-Oxidschicht, die nach einem chemischen Plasmaaufdampfungssverfahren gebildet werden kann. Während der Wartezeit für den nächsten Schritt entstehen auf der Oberfläche der ersten Isolierschicht14 mikroskopisch kleine Wassertröpfchen17 aufgrund der hydrophilen Eigenschaft der ersten Isolierschicht14 . D. h. die TEOS-Oxidschicht bzw. die SiH4-Oxidschicht absorbieren jeweils die an ihrer Oberfläche befindliche Feuchtigkeit. - Nachfolgend wird auf
2B Bezug genommen. N2- oder N2O-Plasma wird auf der erste Isolierschicht14 zugeführt, so dass die mikroskopisch feinen Wassertröpfchen17 auf der ersten Isolierschicht14 infolge des N2- oder N2O-Plasma verdampfen. Ferner reagiert das N2- oder N2O-Plasma mit H2O, um die SiOH-Bindung in der ersten Isolierschicht14 durch eine SiO-Bindung oder SiN-Bindung zu ersetzen, so dass das OH Radikal entfernt wird. - Die bevorzugten Bedingungen in der Behandlungskammer zur Durchführung des Verdampfungsprozesses, wie er zuvor beschrieben wurde, liegen bei einem Druck im Bereich von 1 bis 3 Torr und einer Temperatur zwischen 300 und 450°C (diese Temperatur entspricht der Abscheidungstemperatur der ersten Isolierschicht). Unter diesen Bedingungen wird N2 oder N2O-Gas in die Behandlungskammer mit einer zeitlichen Menge von 0,5 bis 5 Liter/min eingeführt und eine Hochfrequenzenergie angelegt. Auf diese Weise wird das N2 oder N2O-Plasma erzeugt und auf den Waver einwirken gelassen. Um die positiven Wirkungen des N2 oder N2O-Plasmas zu verstärken, werden eine Hochfrequenzenergie mit einer hohen Frequenz von 13,56 MHz und eine andere Hochfrequenzenergie mit einer niedrigeren Frequenz von 400 bis 500 KHz gleichzeitig angelegt. Dabei beträgt das Verhältnis der Hochfrequenzenergie mit hoher Frequenz zu der Hochfrequenzenergie mit niedriger Frequenz 0,2–0,9:1.
- Nachfolgend wird auf
2C Bezug genommen. Eine SOG-Schicht15 wird auf der ersten Isolierschicht14 aufgebracht, in der die Feuchtigkeit entfernt wird, um eine Einebnung der isolierenden Zwischenschicht zu erhalten. Anschliessend wird ein Härtungsprozess durchgeführt. Auf diese Weise entsteht eine stabile SOG-Schicht15 . Eine zweite Isolierschicht16 wird auf der SOG-Schicht15 gebildet, und damit entsteht eine zweite isolierende Zwischenschicht20 , bestehend aus der ersten Isolierschicht14 , der SOG-Schicht15 und der zweiten Isolierschicht16 . Eine nicht gezeigte obere Metallschicht wird auf der zweiten isolierenden Zwischenschicht20 vorgesehen. - Indem, wie vorbeschrieben, die erste Isolierschicht
14 einer N2 oder N2O-Plasmabehandlung unterzogen wird, bevor die SOG-Schicht15 auf der ersten Isolierschicht14 gebildet wird, was ein Eindringen von Feuchtigkeit, die in der SOG-Schicht15 enthalten ist, in die untere Metallschicht13 verhindert, um die Feuchtigkeit zu entfernen, die in oder an der ersten Isolierschicht14 absorbiert wurde bzw. anhaftet, kann ein Abschälen oder eine Rissbildung der SOG-Schicht15 , hervorgerufen durch die in der ersten Isolierschicht14 enthaltene Feuchtigkeit, nach dem Härtungsprozess für die auf der ersten Isolierschicht14 aufgegebenen SOG-Schicht15 vermieden werden. Die Zuverlässigkeit des Halbleiterbauelementes wird dadurch heraufgesetzt und der Anteil fehlerhafter Bauelemente vermindert.
Claims (5)
- Verfahren zur Herstellung eines Halbleiterbauelementes, die folgenden Schritte umfassend: Bildung einer ersten isolierenden Zwischenschicht auf einem Siliciumsubstrat und Bildung einer unteren Metallschicht auf der ersten isolierenden Zwischenschicht; Bildung einer ersten Isolierschicht auf der ersten isolierenden Zwischenschicht, einschließlich der unteren Metallschicht; Entfernung von in der ersten Isolierschicht enthaltener Feuchtigkeit mittels eines Plasmas, indem gleichzeitig eine Hochfrequenzenergie mit einer hohen Frequenz von 13,56 MHz und eine Hochfrequenzenergie mit einer niedrigeren Frequenz von 400 bis 500 kHz angelegt werden; aufeinanderfolgende Bildung einer SOG-Schicht und einer zweiten Isolierschicht; und Bildung einer oberen Metallschicht auf der zweiten Isolierschicht.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Isolierschicht eine TEOS-Oxidschicht oder eine SiH4-Oxidschicht ist.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Plasma durch Zuführung von N2-Gas mit einer Durchsatzmenge von 0,5 bis 5 Liter/min bei einem Druck von 1 bis 3 Torr und einer Temperatur zwischen 300 und 450°C erzeugt wird.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Plasma durch Zuführung von N2O-Gas bei einer Durchflussmenge von 0,5 bis 5 Liter/min und einem Druck von 1 bis 3 Torr und einer Temperatur von 300 bis 450°C erzeugt wird.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verhältnis der Hochfrequenzenergie mit höherer Frequenz zu der Hochfrequenzenergie mit der niedrigeren Frequenz 0,2 bis 0,9:1 beträgt.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950055134A KR970052338A (ko) | 1995-12-23 | 1995-12-23 | 반도체 소자의 제조방법 |
| KR95-55134 | 1995-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19654096A1 DE19654096A1 (de) | 1997-06-26 |
| DE19654096B4 true DE19654096B4 (de) | 2010-06-02 |
Family
ID=19443602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19654096A Expired - Fee Related DE19654096B4 (de) | 1995-12-23 | 1996-12-23 | Verfahren zur Herstellung eines Halbleiterbauelementes |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5902122A (de) |
| JP (1) | JPH09186155A (de) |
| KR (1) | KR970052338A (de) |
| CN (1) | CN1097303C (de) |
| DE (1) | DE19654096B4 (de) |
| GB (1) | GB2308735A (de) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5800878A (en) * | 1996-10-24 | 1998-09-01 | Applied Materials, Inc. | Reducing hydrogen concentration in pecvd amorphous silicon carbide films |
| KR19980055721A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 소자의 보호막 형성 방법 |
| GB2322734A (en) * | 1997-02-27 | 1998-09-02 | Nec Corp | Semiconductor device and a method of manufacturing the same |
| US6284663B1 (en) * | 1998-04-15 | 2001-09-04 | Agere Systems Guardian Corp. | Method for making field effect devices and capacitors with thin film dielectrics and resulting devices |
| US6165897A (en) * | 1998-05-29 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Void forming method for fabricating low dielectric constant dielectric layer |
| US6472755B1 (en) | 1999-01-05 | 2002-10-29 | Advanced Micro Devices, Inc. | Semiconductor device comprising copper interconnects with reduced in-line copper diffusion |
| GB2354107B (en) * | 1999-09-01 | 2004-04-28 | Mitel Corp | Surface stabilization of silicon rich silica glass using increased post deposition delay |
| US6153512A (en) * | 1999-10-12 | 2000-11-28 | Taiwan Semiconductor Manufacturing Company | Process to improve adhesion of HSQ to underlying materials |
| KR100531467B1 (ko) * | 1999-11-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 반도체 소자의 층간절연막 형성 방법 |
| US6146988A (en) * | 2000-01-05 | 2000-11-14 | Advanced Micro Devices, Inc. | Method of making a semiconductor device comprising copper interconnects with reduced in-line copper diffusion |
| US6465365B1 (en) * | 2000-04-07 | 2002-10-15 | Koninklijke Philips Electronics N.V. | Method of improving adhesion of cap oxide to nanoporous silica for integrated circuit fabrication |
| KR100470129B1 (ko) * | 2002-01-25 | 2005-02-04 | 학교법인 포항공과대학교 | 계면특성이 우수한 박막 트랜지스터의 제조방법 |
| JP2006303422A (ja) * | 2005-03-22 | 2006-11-02 | Sony Corp | プラズマ処理方法および半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0470632A2 (de) * | 1990-08-10 | 1992-02-12 | Semiconductor Process Laboratory Co., Ltd. | Verfahren zum Herstellen eines Siliciumoxidfilms und eines Oxid enthaltenden Glasfilms für Halbleiteranordnungen |
| US5270267A (en) * | 1989-05-31 | 1993-12-14 | Mitel Corporation | Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate |
| US5334554A (en) * | 1992-01-24 | 1994-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Nitrogen plasma treatment to prevent field device leakage in VLSI processing |
| US5403780A (en) * | 1993-06-04 | 1995-04-04 | Jain; Vivek | Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1339817C (en) * | 1989-05-31 | 1998-04-14 | Mitel Corporation | Curing and passivation of spin-on-glasses by a plasma process, and product produced thereby |
| JPH0414224A (ja) * | 1990-05-07 | 1992-01-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| EP0519079B1 (de) * | 1991-01-08 | 1999-03-03 | Fujitsu Limited | Verfahren zur bildung eines siliciumoxid-filmes |
| JPH06216264A (ja) * | 1993-01-18 | 1994-08-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH0750295A (ja) * | 1993-08-05 | 1995-02-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0851108A (ja) * | 1994-05-31 | 1996-02-20 | Kawasaki Steel Corp | 半導体装置およびその製造方法 |
| US5413963A (en) * | 1994-08-12 | 1995-05-09 | United Microelectronics Corporation | Method for depositing an insulating interlayer in a semiconductor metallurgy system |
| US5554567A (en) * | 1994-09-01 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for improving adhesion to a spin-on-glass |
| KR0172539B1 (ko) * | 1995-05-22 | 1999-03-30 | 김주용 | 반도체 소자의 에스.오.지막 형성방법 |
| US5656123A (en) * | 1995-06-07 | 1997-08-12 | Varian Associates, Inc. | Dual-frequency capacitively-coupled plasma reactor for materials processing |
| US5556806A (en) * | 1995-06-28 | 1996-09-17 | Taiwan Semiconductor Manufacturing Company | Spin-on-glass nonetchback planarization process using oxygen plasma treatment |
| KR0179554B1 (ko) * | 1995-11-30 | 1999-04-15 | 김주용 | 반도체 소자의 소자분리절연막 형성방법 |
-
1995
- 1995-12-23 KR KR1019950055134A patent/KR970052338A/ko not_active Application Discontinuation
-
1996
- 1996-12-19 GB GB9626363A patent/GB2308735A/en not_active Withdrawn
- 1996-12-20 JP JP8340789A patent/JPH09186155A/ja active Pending
- 1996-12-20 US US08/772,169 patent/US5902122A/en not_active Expired - Fee Related
- 1996-12-23 CN CN96123921A patent/CN1097303C/zh not_active Expired - Fee Related
- 1996-12-23 DE DE19654096A patent/DE19654096B4/de not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270267A (en) * | 1989-05-31 | 1993-12-14 | Mitel Corporation | Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate |
| EP0470632A2 (de) * | 1990-08-10 | 1992-02-12 | Semiconductor Process Laboratory Co., Ltd. | Verfahren zum Herstellen eines Siliciumoxidfilms und eines Oxid enthaltenden Glasfilms für Halbleiteranordnungen |
| US5334554A (en) * | 1992-01-24 | 1994-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Nitrogen plasma treatment to prevent field device leakage in VLSI processing |
| US5403780A (en) * | 1993-06-04 | 1995-04-04 | Jain; Vivek | Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1160928A (zh) | 1997-10-01 |
| KR970052338A (ko) | 1997-07-29 |
| US5902122A (en) | 1999-05-11 |
| GB2308735A (en) | 1997-07-02 |
| JPH09186155A (ja) | 1997-07-15 |
| GB9626363D0 (en) | 1997-02-05 |
| DE19654096A1 (de) | 1997-06-26 |
| CN1097303C (zh) | 2002-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60005874T2 (de) | Herstellungsverfahren für einen porösen Siliziumoxid-Film | |
| DE19654096B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
| DE60022857T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE60025072T2 (de) | Verfahren zur Nachbehandlung einer abgeschiedenen, kohlenstoffhaltigen Schicht auf einem Substrat | |
| DE102007037445B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE60213086T2 (de) | Verfahren zur herstellung von dielektrischen zwischenschichten mit niedriger dielektrizitätskonstante für beol-verbindungsleitungen mit verbesserter haftung und niedriger fehlerdichte | |
| DE60127973T2 (de) | Herstellungsprozess eines halbleiterbauelements mit einem zwischenfilm aus siliziumnitrid mit niedriger dielektrizitätskonstante | |
| DE10164943B4 (de) | Halbleitervorrichtung, umfassend als Zwischenschicht-Isolationsfilm einen Film mit niedriger Dielektrizitätskonstante | |
| DE69727846T2 (de) | Verfahren zum Herstellen eines isolierenden Zwischenfilms | |
| DE69933598T2 (de) | Dielektrikum aus fluoriertem amorphen Kohlenstoff mit einem niedrigen k-Wert, und Verfahren zu dessen Herstellung | |
| DE19630342C2 (de) | Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat | |
| DE102006037710B4 (de) | Verfahren zur Herstellung einer Grabenisolation eines Halbleiterbauelements | |
| DE4100525C2 (de) | Verfahren zum Bilden einer isolierenden Schicht in einer Halbleitereinrichtung | |
| DE4140180C2 (de) | Verfahren zur Herstellung einer Halbleitereinrichtung | |
| DE4300355C2 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
| DE2326314A1 (de) | Verfahren zur herstellung einer passivierenden schicht mit wenigstens einer kontaktoeffnung | |
| DE60005875T2 (de) | Herstellungsverfahren für einen porösen Siliziumdioxid-Film | |
| DE4102422A1 (de) | Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung | |
| DE10224167B4 (de) | Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement | |
| DE69535488T2 (de) | Verfahren zur Isolierung von Leitungen unter Verwendung von Materialien mit niedriger dielektrischer Konstante und damit hergestellte Strukturen | |
| DE60034979T2 (de) | Eine verbesserte Methode für die Abscheidung und Planarisierung von fluorierten BPSG Filmen | |
| DE19806334A1 (de) | Herstellungsverfahren für Halbleitervorrichtung | |
| DE102008044987B4 (de) | Verfahren zur Verringerung von Partikeln in PECVD-Prozessen zum Abscheiden eines Materials mit kleiner Dielektrizitätskonstante unter Anwendung eines plasmaunterstützten Schritts nach der Abscheidung | |
| DE69724965T2 (de) | Verfahren zur vereinfachung der herstellung eines dielektrischen zwischenschicht-stapels | |
| DE102013111848A1 (de) | Passivierungsschicht und Verfahren zum Herstellen einer Passivierungsschicht |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8128 | New person/name/address of the agent |
Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN |
|
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110701 |