KR0179554B1 - 반도체 소자의 소자분리절연막 형성방법 - Google Patents

반도체 소자의 소자분리절연막 형성방법 Download PDF

Info

Publication number
KR0179554B1
KR0179554B1 KR1019950045481A KR19950045481A KR0179554B1 KR 0179554 B1 KR0179554 B1 KR 0179554B1 KR 1019950045481 A KR1019950045481 A KR 1019950045481A KR 19950045481 A KR19950045481 A KR 19950045481A KR 0179554 B1 KR0179554 B1 KR 0179554B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
etching
forming
insulating layer
Prior art date
Application number
KR1019950045481A
Other languages
English (en)
Other versions
KR970030645A (ko
Inventor
권성구
이승무
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950045481A priority Critical patent/KR0179554B1/ko
Priority to US08/749,024 priority patent/US5665635A/en
Priority to GB9624158A priority patent/GB2307788B/en
Priority to JP8317891A priority patent/JP2738831B2/ja
Priority to DE19649445A priority patent/DE19649445B4/de
Publication of KR970030645A publication Critical patent/KR970030645A/ko
Application granted granted Critical
Publication of KR0179554B1 publication Critical patent/KR0179554B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 반도체기판 상부에 제1절연막을 형성하고 그 상부에 제2절연막을 형성한 다음, 소자분리마스크를 이용한 식각공정으로 상기 제2절연막, 제1절연막 및 반도체기판을 순차적으로 식각하여 트렌치를 형성한 다음, 상기 트렌치 표면에 제3절연막을 형성하고 전체표면상부를 플라즈마처리한 다음, 전체표면상부에 O3-TEOS USG 막을 형성하여 평탄화시키고 에치백공정으로 상기 제2절연막을 노출시킨 다음, 상기 제2절연막을 습식방법으로 제거하되, 과도식각하여 상기 O3-TEOS USG 막을 일부식각함으로써 간단한 공정으로 트렌치형 소자분리절연막을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 반도체소자의 생산성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법
제1a도 내지 제1c도는 종래기술의 제1실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도.
제2a도 및 제2b도는 종래기술의 제2실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도.
제3a도 내지 제3e도는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도.
제4a도 내지 제4f도는 본 발명에서 사용되는 O3-TEOS USG 막의 분석내용을 도시한 그래프도.
* 도면의 주요부분에 대한 부호의 설명
11,31,41 : 반도체기판 13,33,43 : 패드산화막
15 : 질화막 17,35,47 : 트렌치
19 : 열산화막 21 : 플라즈마
23 : O3-TEOS USG 막 37,49 : CVD 산화막
39 : 더미패턴 45 : 소자분리절연막
100,300,500 : 셀부 200,400,600 : 주변회로부
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 특히 주변회로부와 셀부의 단차, 즉 그로벌(global)단차가 없는 소자분리절연막을 형성함으로써 후속공정을 용이하게 하고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.
일반적으로, 반도체기판의 비활성영역에 소자분리절연막을 형성하되, 열산화공정을 이용한 로코스(LOCOS : LOCal Oxide of Silicon, 이하에서 LOCOS 라 함) 방법으로 형성하였다. 그러나, 반도체소자가 고집적화됨에 따라 상기 LOCOS 방법으로 형성된 소자분리절연막으로 인한 단차때문에 외형적으로 반도체소자의 부피를 증가시키고 내부적으로는 후속공정을 실시하기가 어려워 반도체소자의 특성 및 신뢰성을 저하시킨다. 그로인하여, 반도체소자의 고집적화가 어렵게 되는 현상이 발생하였다.
최근에는, 상기한 현상을 해결하기 위하여 여러가지 방법을 실시하였는데 이들은 다음과 같다.
종래기술의 제1실시예와 같은 방법으로 소자분리절연막을 형성하였다. 그러나, 더미패턴을 형성하고 평탄화공정을 추가적으로 실시하며 전면식각공정시 평탄화층, 더미패턴 및 높은 단차의 산화막을 식각함으로써 식각양이 많으며 공정이 어렵고 복잡해지는 단점이 있다.
그리고, 종래기술의 제2실시예는 셀부에 트렌치형 소자분리절연막을 형성하고 주변회로부에 LOCOS 형 소자분리절연막을 형성하였다. 그러나, 이는 셀부를 중심으로 볼 때 열공정이 추가되며 추가로 마스크를 더 필요로 하기 때문에 공정이 복잡하고 어려워지는 단점이 있다.
상기한 단점으로 인하여 종래기술은 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
제1a도 내지 제1c도는 종래기술의 제1실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도이다.
제1a도를 참조하면, 반도체기판(31) 상부에 패드산화막(33)을 일정두께 형성한다. 이때, 상기 패드산화막(33)은 열산화공정으로 형성된 것이다. 그 다음에, 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 패드산화막(33)과 반도체기판(31)의 일정부분, 즉 비활성영역을 식각하여 트렌치(35)를 형성한다. 그리고, 전체표면상부에 화학기상증착(CVD : Chemical Vapor Deposition, 이하에서 CVD 라 함) 방법으로 산화막(37)을 일정두께 증착한다. 이때, 상기 반도체기판(31)의 셀부(300)는 주변회로부(400)에 비하여 높은 단차를 갖는다.
제2b도를 참조하면, 상기 제1a도의 공정후에 상기 주변회로부(400)에 산화막으로 더미패턴(38)을 형성한다. 이때, 상기 더미패턴(38)은 상기 셀부(300)의 CVD 산화막(37)과 같은 높이의 단차로 형성된 것이다. 그 다음에, 전체표면상부를 평탄화시키는 평탄화층(39)을 형성한다. 이때, 상기 평탄화층(39)은 감광막, 에스.오.지. (SOG : Spin On Glass, 이하에서 SOG 라 함) 또는 비.피.에스.지. (BPSG : Boro Phospho Silicate Glass, 이하에서 BPSG 라 함)가 사용된 것이다.
제1c도를 참조하면, 상기 제1b도의 공정후에 전면식각공정으로 상기 평탄화층(39), 더미패턴(38) 및 CVD 산화막(37)을 식각하되, 상기 패드산화막(33)이 노출될때까지 실시함으로써 평탄화된 소자분리절연막을 형성하였다.
제2a도 및 제2b도는 종래기술의 제2실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도이다.
제2a도를 참조하면, 반도체기판(41) 상부에 패드산화막(43)을 형성한다. 그리고, 셀부(500)을 덮는 마스크(도시안됨)을 이용하여 주변회로부(600)에 LOCOS 방법으로 소자분리절연막(45)을 형성한다. 그리고, 상기 주변회로부(600)을 덮는 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 패드산화막(43)과 반도체기판(41)을 식각하여 상기 반도체기판(41)의 셀부(500)에 트렌치(47)를 형성한다. 그리고, 전체표면상부에 CVD 산화막(49)를 형성한다.
제2b도를 참조하면, 상기 제2a도의 공정후에 전면식각공정으로 상기 패드산화막(43)이 노출될때까지 식각하여 상기 셀부(500)에 트렌치형 소자분리절연막을 형성하고 주변회로부(600)에 LOCOS 형 소자분리절연막을 형성한다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여, 평탄화된 소자분리절연막을 형성함으로써 후속공정을 용이하게 하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 소자분리절연막 형성방법의 특징은, 반도체기판 상부에 제1절연막을 형성하는 공정과, 상기 제1절연막 상부에 제2절연막을 형성하는 공정과, 소자분리마스크를 이용한 식각공정으로 상기 제2절연막과 제1절연막 그리고 반도체기판을 식각하여 트렌치를 형성하는 공정과, 상기 열산화공정으로 상기 트렌치의 표면에 제3절연막을 형성하는 공정과, 전체표면상부를 질소가스분위기로 플라즈마처리하는 공정과, 전체표면상부에 오존-테오스 유.에스.지. (O3-TEOS USG : O3-Tetra Ethyl Ortho Silicate Undoped Silicate Glass, 이하에서 O3-TEOS USG 라 함 ) 막을 형성하여 평탄화시키는 공정과, 일정온도에서 열공정을 실시하여 상기 O3-TEOS USG 막의 막질을 치밀화시키는 공정과, 상기 O3-TEOS USG 막을 에치백하여 상기 제2절연막을 노출시키는 공정과, 상기 제2절연막을 습식식각방법으로 제거하는 공정을 포함하는데 있다.
여기서, 상기 제1절연막은 열산화공정으로 형성되는 패드산화막인것과, 상기 제1절연막은 30 내지 300Å 두께로 형성되는 것과, 상기 제2절연막은 질화막으로 형성되는 것과, 상기 제2절연막은 CVD 방법으로 500 내지 3000Å 두께 형성되는 것과, 상기 트렌치는 500 내지 6000Å 두께로 형성되는 것과, 상기 제3절연막은 750 내지 1100℃ 온도에서 습식산화방법으로 형성되는 것과, 상기 제3절연막은 30 내지 1000Å 두께로 형성되는 것과, 상기 플라즈마처리공정은 아르곤, 암모니아 가스분위기로 실시되는 것과, 상기 플라즈마처리공정은 HF, SC-1 또는 H2SO4/H2O2 용액을 이용한 세척공정이 대신 사용되는 것과, 상기 플라즈마처리공정은 압력이 1 내지 3 Torr, 전력은 하이/로우인 듀얼 주파수로서 각각 0.5 내지 1 KW과 0.2 내지 1KW이고 처리온도가 350 내지 450℃인 조건에서 10 내지 60초의 시간동안 실시되는 것과, 상기 O3-TEOS USG 막은 O3-TEOS 비가 10 내지 20인 것과, 상기 O3-TEOS USG 막은 380 내지 450℃의 온도에서 5,000 내지 20,000Å 두께로 형성되는 것과, 상기 열공정은 900 내지 1100℃의 온도에서 10 내지 60분간 실시되는 것과, 상기 에치백공정은 습식, 건식 에치백 또는 화학기계연마(CMP : Chemical Mechanical Polishing, 이하에서 CMP 라 함) 공정으로 실시되는 것과, 상기 제2절연막 식각방법은 상기 제1,3절연막 및 O3-TEOS USG 막과의 식각선택비 차이를 이용한 습식식각방법으로 실시되는 것과, 상기 제2절연막은 뜨거운 H3PO4를 이용한 습식식각방법으로 제거되는 것과, 상기 제2절연막 식각공정은 상기 제2절연막이 과도식각되어 상기 O3-TEOS USG 막의 상부면이 소정두께 식각되는 것이다.
이상의 목적을 달성하기 위한 본 발명의 원리는, O3-TEOS USG 막을 증착하기 전에 반도체기판의 노출면 또는 상기 반도체기판 상부에 증착된 막의 노출면이 특성을 변화시킴으로써 상기 O3-TEOS USG가 증착되는 막에 따른 상기 O3-TEOS USG 증착속도 및 상기 O3-TEOS USG 막의 특성 변화를 이용하여 간단한 공정으로 상부가 평탄화된 소자분리절연막을 형성하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제3a도 내지 제3e도는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도이다.
제3a도를 참조하면, 반도체기판(11) 상부에 패드산화막(13)을 형성한다. 이때, 상기 패드산화막(13)은 열산화공정으로 형성하되, 30 내지 300Å 두께로 형성된 것이다. 그 다음에, 전체표면상부에 질화막(15)을 일정두께 형성한다. 이때, 상기 질화막(15)은 화학기상증착방법으로 형성된 것이다. 그리고, 상기 질화막(15)은 500 내지 3000Å 두께로 형성된 것이다. 그 다음에, 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 반도체기판(11)의 셀부(100)의 주변회로부(200)에 트렌치(17)를 형성한다. 이때, 상기 트렌치(17)는 500 내지 6000Å 깊이로 형성된 것이다. 그 다음에, 상기 트렌치(17) 표면에 750 내지 1100℃에서 습식산화방식의 열산화공정으로 열산화막(19)을 형성한다. 이때, 상기 열산화막(19)은 30 내지 1000Å 두께로 형성된 것이다. 그리고, 상기 열산화막(19)은 소자분리절연막 공정후에 트렌치형 소자분리절연막의 계면특성을 확보하는 동시에 후속공정인 플라즈마공정시 상기 반도체기판(11)이 손상되는 것을 방지한다.
제3b도를 참조하면, 전체표면을 적절한 조건에서 질소 플라즈마 처리하여 후속공정에서 증착될 O3-TEOS USG 막(도시안됨)의 하지의존성을 저하시킨다. 이때, 상기 질소플라즈마는 일반적으로 반도체공정에서 사용되는 암모니아(NH3) 또는 아르곤으로 플라즈마를 형성할 수도 있다. 그리고, 상기 플라즈마처리조건은 압력이 1 내지 3 Torr, 전력인 하이(13.56MHz이상)/로우(13.56MHz이하) 듀얼 주파수 (dual frequency)로서 각각 0.5 내지 1 KW, 0.2 내지 1 KW, 처리온도가 350 내지 450℃이고 10 내지 60초의 시간동안 실시된 것이다.
여기서, 상기 플라즈마처리는 습식세척방법에 의한 표면처리로 대신할 수 있다. 예를 들면, HF, SC-1, H2SO4/H2O2 세척등이 있다.
제3c도를 참조하면, 전체표면상부에 O3-TEOS USG 막(23)을 일정 조건하에서 일정두께 형성한다. 이때, 상기 O3-TEOS USG 막(23)은 O3-TEOS 비를 10 내지 20으로하여 380 내지 450℃ 온도에서 5000 내지 20000Å 두께로 형성된 것이다. 여기서, 상기 질화막(15) 상부에 형성된 상기 O3-TEOS USG 막(23)은 포러스(porous)하게 형성된다. 그리고, 상기 O3-TEOS USG 막(23)은 상기 트렌치(17) 상부에 형성되는 속도가 상기 질화막(15) 상부에서 형성되는 속도보다 두배정도 빨라 일정시간 동안 증착하면 단차를 없앨 수 있다.
제3d도를 참조하면, 제3c도의 공정후에 열처리공정을 실시하여 상기 열산화막(19)의 막질을 치밀화 시킨다. 이때, 상기 열처리공정은 900 내지 1100℃의 온도에서 10 내지 60분간 실시된 것이다. 그 다음에, 상기 O3-TEOS USG 막(23)을 에치백한다. 이때, 상기 에치백공정은 습식 또는 건식 에치백이나 CMP 방법으로 과도식각하여 상기 질화막(15)을 노출시킨 것으로, 상기 질화막(15) 상부에 형성된 상기 O3-TEOS USG 막(23)은 포러스하여 다른 부분에 형성된 상기 O3-TEOS USG 막(23)보다 빨리 식각됨으로써 상기 다른 부분, 즉 트렌치(17) 상부가 약간 볼록한 상태로 형성된 것이다.
제3e도를 참조하면, 상기 제3d도의 공정후에 노출된 상기 질화막(15)을 습식방법으로 제거하여 상기 셀부(100)와 주변회로부(200)이 평탄한 트렌치형 소자분리절연막을 형성한다. 이때, 상기 습식방법은 뜨거운 H3PO4에서 상기 질화막(15)이 완전히 제거될 수 있도록 과도식각하여 상기 O3-TEOS USG 막(23)이 식각될 수 있도록 실시된 것이다.
이하, 첨부된 제4a도 내지 제4f도를 참고로 하여 본 발명의 장점을 상세히 설명하기로 한다.
제4a도 및 제4b도는 상기 제3c도의 공정으로 증착된 상기 O3-TEOS USG 막(23)의 푸리에 변환 적외선 스펙트럼 분석(기)(FTIR : Fourier Transform InfRared, 이하에서 FTIR 이라 함) 피크(peak) 값에서 상기 제3c도의 공정후의 열공정으로 치밀화된 상기 O3-TEOS USG 막(23)의 FTIR 피크값을 뺀 값, 즉 상기 열공정으로 치밀화된 상기 O3-TEOS USG 막(23)의 수분제거량을 각각의 온도에 대하여 도시한 그래프도이다.
여기서, 상기 제4a도는 3300cm-1에서 HOH 피크값의 변화를 도시한 것으로, 약 900℃ 이상의 온도에서 피크값의 차이가 ①로 가장 크고 온도가 더 증가하여도 상기 피크값이 감소하지 않으므로 상기 약 900℃ 이상의 온도에서 상기 HOH가 완전히 제거될 수 있음을 도시한다. 그리고, 상기 제4b도는 3600cm-1에서 SiOH 피크값의 변화를 도시한 것으로, 약 900℃ 이상의 온도에서 피크값의 차이가 ②로 가장 크고 온도가 더 증가하여도 상기 피크값이 감소하지 않으므로 약 900℃ 이상의 온도에서 상기 SiOH가 완전히 제거될 수 있음을 도시한다.
참고로, 반도체 재료는 대기중의 수분을 수시로 흡수나 방출한다. 그리고, 상기 본 발명에서 트렌치 매립물질로 사용되는 상기 O3-TEOS USG 막(23)은 포러스하여 대기중의 수분이 흡수 방출이 다수 발생한다.
본 발명은 이를 방지하기 위하여, 열공정으로 포러스한 상기 O3-TEOS USG 막(23)의 막질을 치밀화하여 후속공정시 대기중의 수분이 흡수 또는 방출되는 현상을 방지하여 소자의 신뢰성을 향상시킨다.
일반적으로, 파장수에 따른 수분의 흡수를 도시하는 피크가 파장수가 3300 내지 3800cm-1 인 범위 이하에서 나타나는 경우는 안정되었다고 한다.
제4c도는 상기 제3c도의 공정후에 실시되는 열공정 직후와 167 시간후의 상기 O3-TEOS USG 막(23)의 FTIR 스펙트럼(spectrum)을 대비하여 도시한 그래프도로서, 변화되지 않았음이 도시되어 있다. 즉, 한번의 열공정, 다시말해 막질 치밀화공정을 상기 제4a,4b도에서와 같은 온도에서 실시하여 수분을 완전히 제거함으로써 후속공정으로 인한 변화가 적어 장기간 신뢰성을 유지할 수 있다.
여기서, 상기 제4c도 상부에 형성된 그래프도는 상기 열공정 실시후 167 시간이 지난후의 상기 O3-TEOS USG 막(23) FTIR 스펙트럼을 도시한 것이고, 상기 제4c도 하부에 형성되는 그래프도는 상기 열공정 직후의 상기 O3-TEOS USG 막(23) FTIR 스펙트럼을 도시한 것이다.
제4d도는 상기 제3c도의 상기 O3-TEOS USG 막(23) 증착온도에서 상기 O3-TEOS USG 막(23)의 응력 ③과 열공정으로 인한 온도변화에 따른 응력을 도시한 그래프도이다. 여기서, ④는 응력이 영인 곳을 도시하며 ⑤는 상기 제3c도의 공정후 실시되는 열공정의 온도이다. 여기서, 최초 증착된 상기 ③에서 상기 ④는 장력에 의한 응력을 도시한다. 그리고, 다른 부분은 수축력에 의한 응력을 도시한다. 그리고, 상기 제4a,4b도에 도시된 바와같이 약 900℃의 온도에서 막질 치밀화를 위한 열공정을 실시함으로써 응력을 상기 ⑤과 같이 조절하기가 쉽다.
제4e도는 상기 O3-TEOS USG 막(23)의 막질 치밀화를 위한 열공정의 온도에 따라 50:1의 HF 용액에서 상기 O3-TEOS USG 막(23)과 열산화공정으로 형성된 막(13,19)의 습식식각비를 도시한 그래프도이다. 여기서, 본 발명에 따른 상기 열공정의 온도인 900℃ 이상에서 식각 선택비가 약 2:1, 즉 ⑥이하로 나타난다. 그로인하여, 상기 O3-TEOS USG 막(23)과 열산화공정으로 형성된 막(13,19)의 식각선택비가 유사하게 형성됨으로써 상기 제3d도의 공정후에 실시되는 질화막(15) 습식식각공정시 상기 질화막(15)과 상기 O3-TEOS USG 막(23) 및 열산화공정으로 형성된 막(13,19)의 식각선택비 차이를 이용하여 상기 질화막(15)을 쉽게 제거할 수 있다. 그래서, 상기 O3-TEOS USG 막(23)이 트렌치 소자분리절연막 형성공정의 매립물질로 적합하다는 것을 알 수 있다.
제4f도는 상기 제3b도의 공정후의 상기 O3-TEOS USG 막(23)의 증착속도를 다른 경우와 대비하여 도시한 그래프도로서, 상기 O3-TEOS USG 막(23)의 하지의존성이 도시된 것이다. 여기서, ⑦-1, ⑦-2, ⑦-3은 상기 O3-TEOS USG 막(23)이 상기 질화막(15) 상부에 형성되는 증착비가 도시된 것이다. 그리고, ⑧-1, ⑧-2, ⑧-3은 상기 O3-TEOS USG 막(23)이 열산화막(13,19) 상부에 형성되는 증착비가 도시된 것이다.
이때, 상기 제4f도의 ⓐ는 제3a도의 공정후에 상기 O3-TEOS USG 막(23)을 증착하는 경우로서, ⑦-1과 ⑧-1에 도시된 바와 같이 단차가 높은 질화막(15)에 더 많은 상기 O3-TEOS USG 막(23)이 증착됨으로써 오버행(over hang)현상이 발생되어 상기 트렌치(17)에 보이드(도시안됨)가 발생된다. 그리고, ⓑ는 제3a도의 공정후에 전체표면상부에 플라즈마 화학기상증착 (PECVD : Plasma Enhanced Chemical Vapor Deposition) 산화막(도시안됨)을 일정두께 증착하고 그 상부에 상기 O3-TEOS USG 막(23)을 증착하는 경우로서, ⑦-2와 ⑧-2의 증착속도가 비슷하여 상기 트렌치(17)는 모두 매립하지만 종래기술의 제1실시예와 같은 단점이 발생된다. 그리고, ⓒ는 열산화막(19) 상부에 형성되는 ⑧-3이 질화막(15) 상부에 형성되는 ⑦-3보다 두배정도 많이 증착되어 본 발명에서와 같이 낮은 높이에서 단차를 없앨 수 있음이 도시된 것이다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, O3-TEOS USG 막질의 치밀화를 위한 열공정으로 수분을 제거하고 이를 장시간 유지하며, 약한 수축력에 의한 응력을 가져 막질을 더욱 치밀화시키고 열산화막의 식각선택비를 유사하게 가져 질화막 제거공정을 용이하게 실시할 수 있어 후속공정을 용이하게 하며 소자의 특성 및 신뢰성을 유지하여 반도체소자의 생산성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Claims (26)

  1. 반도체기판 상부에 제1절연막을 형성하는 공정과, 상기 제1절연막 상부에 제2절연막을 형성하는 공정과, 소자분리마스크를 이용한 식각공정으로 상기 제2절연막과 제1절연막 그리고 반도체기판을 식각하여 트렌치를 형성하는 공정과, 상기 열산화공정으로 상기 트렌치의 표면에 제3절연막을 형성하는 공정과, 전체표면상부를 질소가스분위기로 플라즈마처리하는 공정과, 전체표면상부에 O3-TEOS USG 막 형성하여 평탄화시키는 공정과, 일정온도에서 열공정을 실시하여 상기 O3-TEOS USG 막의 막질을 치밀화시키는 공정과, 상기 O3-TEOS USG 막을 에치백하여 상기 제2절연막을 노출시키는 공정과, 상기 제2절연막을 습식방법으로 제거하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
  2. 제1항에 있어서, 상기 제1절연막은 열산화공정으로 형성되는 패드산화막인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  3. 제1항에 있어서, 상기 제1절연막 30 내지 300Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  4. 제1항에 있어서, 상기 제2절연막은 질화막으로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  5. 제1항에 있어서, 상기 제2절연막은 500 내지 3000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  6. 제1항, 제4항 또는 제5항에 있어서, 상기 제2절연막은 CVD 방법으로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  7. 제1항에 있어서, 상기 트렌치는 500 내지 6000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  8. 제1항에 있어서, 상기 제3절연막은 일정온도에서 습식산화방법으로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  9. 제8항에 있어서, 상기 일정온도는 750 내지 1100℃인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  10. 제8항에 있어서, 상기 제3절연막은 30 내지 1000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  11. 제1항에 있어서, 상기 플라즈마처리공정은 아르곤가스분위기로 실시되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  12. 제1항에 있어서, 상기 플라즈마처리공정은 암모니아가스분위기로 실시되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  13. 제1항에 있어서, 상기 플라즈마처리공정은 HF 용액을 이용한 세척공정이 대신 사용되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  14. 제1항에 있어서, 상기 플라즈마처리공정은 SC-1 용액을 이용한 세척공정이 대신 사용되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  15. 제1항에 있어서, 상기 플라즈마처리공정은 H2SO4/H2O2 용액을 이용한 세척공정이 대신 사용되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  16. 제1항, 제11항 내지 제15항중 어느 한 항에 있어서, 상기 플라즈마처리공정은 압력이 1 내지 3 Torr, 전력은 하이/로우인 듀얼 주파수로서 각각 0.5 내지 1 KW과 0.2 내지 1 KW 이고 처리온도가 350 내지 450℃인 조건에서 10 내지 60초의 시간동안 실시되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  17. 제1항에 있어서, 상기 O3-TEOS USG 막은 O3/TEOS 비가 10 내지 20인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  18. 제1항에 있어서, 상기 O3-TEOS USG 막은 380 내지 450℃의 온도에서 5,000 내지 20,000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  19. 제1항에 있어서, 상기 열공정은 900 내지 1100℃의 온도에서 실시되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  20. 제1항에 있어서, 상기 열공정은 10 내지 60분 동안 실시되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  21. 제1항에 있어서, 상기 에치백공정은 습식에치백공정으로 실시되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  22. 제1항에 있어서, 상기 에치백공정은 건식에치백공정으로 실시되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  23. 제1항에 있어서, 상기 에치백공정은 CMP 공정으로 실시되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  24. 제1항에 있어서, 상기 제2절연막 식각방법은 상기 제1,3절연막 및 O3-TEOS USG 막과의 식각선택비 차이를 이용한 습식식각방법으로 실시되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  25. 제1항 또는 제24항에 있어서, 상기 제2절연막은 뜨거운 H3PO4를 이용한 습식 식각방법으로 제거되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  26. 제1항에 있어서, 상기 제2절연막 식각공정은 상기 제2절연막이 과도식각되어 상기 O3-TEOS USG 막의 상부면이 소정두께 식각되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
KR1019950045481A 1995-11-30 1995-11-30 반도체 소자의 소자분리절연막 형성방법 KR0179554B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950045481A KR0179554B1 (ko) 1995-11-30 1995-11-30 반도체 소자의 소자분리절연막 형성방법
US08/749,024 US5665635A (en) 1995-11-30 1996-11-14 Method for forming field oxide film in semiconductor device
GB9624158A GB2307788B (en) 1995-11-30 1996-11-20 Method for forming field oxide film in semiconductor device
JP8317891A JP2738831B2 (ja) 1995-11-30 1996-11-28 半導体素子のフィールド酸化膜形成方法
DE19649445A DE19649445B4 (de) 1995-11-30 1996-11-28 Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950045481A KR0179554B1 (ko) 1995-11-30 1995-11-30 반도체 소자의 소자분리절연막 형성방법

Publications (2)

Publication Number Publication Date
KR970030645A KR970030645A (ko) 1997-06-26
KR0179554B1 true KR0179554B1 (ko) 1999-04-15

Family

ID=19436943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950045481A KR0179554B1 (ko) 1995-11-30 1995-11-30 반도체 소자의 소자분리절연막 형성방법

Country Status (5)

Country Link
US (1) US5665635A (ko)
JP (1) JP2738831B2 (ko)
KR (1) KR0179554B1 (ko)
DE (1) DE19649445B4 (ko)
GB (1) GB2307788B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486210B1 (ko) * 1997-09-12 2005-06-16 삼성전자주식회사 프로파일을개선할수있는트랜치소자분리공정의세정방법
KR100712984B1 (ko) * 2001-07-30 2007-05-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552387B1 (ko) * 1995-10-31 2006-04-21 가부시끼가이샤 디나벡 겡뀨쇼 자율 복제 능력을 갖는 (-)쇄 rna 바이러스 벡터
KR970052338A (ko) * 1995-12-23 1997-07-29 김주용 반도체 소자의 제조방법
TW334614B (en) * 1997-03-04 1998-06-21 Winbond Electronics Corp The method of forming shallow trench isolation
US6096662A (en) * 1997-03-26 2000-08-01 Advanced Micro Devices, Inc. NH3 /N2 plasma treatment to enhance the adhesion of silicon nitride to thermal oxide
US5926722A (en) * 1997-04-07 1999-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization of shallow trench isolation by differential etchback and chemical mechanical polishing
US5786262A (en) * 1997-04-09 1998-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-planarized gapfilling for shallow trench isolation
US5726090A (en) * 1997-05-01 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gap-filling of O3 -TEOS for shallow trench isolation
US5731241A (en) * 1997-05-15 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned sacrificial oxide for shallow trench isolation
US5741740A (en) * 1997-06-12 1998-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer
US5930644A (en) * 1997-07-23 1999-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a shallow trench isolation using oxide slope etching
US5811345A (en) * 1997-09-18 1998-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization of shallow- trench- isolation without chemical mechanical polishing
KR100261018B1 (ko) * 1997-09-25 2000-08-01 윤종용 반도체장치의트렌치격리형성방법
KR100253078B1 (ko) 1997-12-23 2000-04-15 윤종용 반도체 장치의 트렌치 격리 형성 방법
JPH11274287A (ja) 1998-03-24 1999-10-08 Sharp Corp 素子分離領域の形成方法
KR100268453B1 (ko) 1998-03-30 2000-11-01 윤종용 반도체 장치 및 그것의 제조 방법
KR100280106B1 (ko) * 1998-04-16 2001-03-02 윤종용 트렌치 격리 형성 방법
US6004863A (en) * 1998-05-06 1999-12-21 Taiwan Semiconductor Manufacturing Company Non-polishing sacrificial layer etchback planarizing method for forming a planarized aperture fill layer
DE69835276T2 (de) 1998-05-22 2007-07-12 Applied Materials, Inc., Santa Clara Verfahren zur Herstellung einer selbst-planarisierten dielektrischen Schicht für eine seichte Grabenisolation
KR100286736B1 (ko) 1998-06-16 2001-04-16 윤종용 트렌치 격리 형성 방법
KR100333714B1 (ko) * 1998-06-29 2002-08-22 주식회사 하이닉스반도체 반도체장치의소자분리막형성방법
US6239002B1 (en) 1998-10-19 2001-05-29 Taiwan Semiconductor Manufacturing Company Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
US6090714A (en) * 1998-10-23 2000-07-18 Taiwan Semiconductor Manufacturing Company Chemical mechanical polish (CMP) planarizing trench fill method employing composite trench fill layer
US6197658B1 (en) * 1998-10-30 2001-03-06 Taiwan Semiconductor Manufacturing Company Sub-atmospheric pressure thermal chemical vapor deposition (SACVD) trench isolation method with attenuated surface sensitivity
KR100315447B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100315445B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US6403445B1 (en) * 1999-04-06 2002-06-11 Advanced Micro Devices, Inc. Enhanced trench isolation structure
KR100325602B1 (ko) * 1999-05-11 2002-02-25 황인길 반도체 소자의 제조 방법
KR20010053649A (ko) * 1999-12-01 2001-07-02 박종섭 반도체장치의 소자격리방법
US6541401B1 (en) * 2000-07-31 2003-04-01 Applied Materials, Inc. Wafer pretreatment to decrease rate of silicon dioxide deposition on silicon nitride compared to silicon substrate
US6613651B1 (en) * 2000-09-05 2003-09-02 Lsi Logic Corporation Integrated circuit isolation system
US6406976B1 (en) * 2000-09-18 2002-06-18 Motorola, Inc. Semiconductor device and process for forming the same
JP4285899B2 (ja) * 2000-10-10 2009-06-24 三菱電機株式会社 溝を有する半導体装置
US6417093B1 (en) 2000-10-31 2002-07-09 Lsi Logic Corporation Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing
US6586814B1 (en) 2000-12-11 2003-07-01 Lsi Logic Corporation Etch resistant shallow trench isolation in a semiconductor wafer
KR100346845B1 (ko) * 2000-12-16 2002-08-03 삼성전자 주식회사 반도체 장치의 얕은 트렌치 아이솔레이션 형성방법
JP2002289680A (ja) * 2001-03-26 2002-10-04 Kawasaki Microelectronics Kk 半導体装置の素子分離構造の形成方法
US6511924B2 (en) 2001-04-20 2003-01-28 Applied Materials, Inc. Method of forming a silicon oxide layer on a substrate
US6617251B1 (en) 2001-06-19 2003-09-09 Lsi Logic Corporation Method of shallow trench isolation formation and planarization
KR100770455B1 (ko) * 2001-06-22 2007-10-26 매그나칩 반도체 유한회사 반도체소자의 제조방법
KR100671155B1 (ko) * 2001-06-26 2007-01-17 매그나칩 반도체 유한회사 반도체 장치의 소자분리막 형성 방법
US6930058B2 (en) * 2003-04-21 2005-08-16 Micron Technology, Inc. Method of depositing a silicon dioxide comprising layer doped with at least one of P, B and Ge

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166101A (en) * 1989-09-28 1992-11-24 Applied Materials, Inc. Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer
US5094972A (en) * 1990-06-14 1992-03-10 National Semiconductor Corp. Means of planarizing integrated circuits with fully recessed isolation dielectric
US5356722A (en) * 1992-06-10 1994-10-18 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
US5308786A (en) * 1993-09-27 1994-05-03 United Microelectronics Corporation Trench isolation for both large and small areas by means of silicon nodules after metal etching
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486210B1 (ko) * 1997-09-12 2005-06-16 삼성전자주식회사 프로파일을개선할수있는트랜치소자분리공정의세정방법
KR100712984B1 (ko) * 2001-07-30 2007-05-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
US5665635A (en) 1997-09-09
JP2738831B2 (ja) 1998-04-08
GB2307788A (en) 1997-06-04
JPH09283612A (ja) 1997-10-31
GB9624158D0 (en) 1997-01-08
DE19649445B4 (de) 2008-01-03
GB2307788B (en) 2000-11-01
DE19649445A1 (de) 1997-06-05
KR970030645A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
KR0179554B1 (ko) 반도체 소자의 소자분리절연막 형성방법
KR0151051B1 (ko) 반도체장치의 절연막 형성방법
KR100230431B1 (ko) 2 종류의 산화막을 사용하는 트렌치 소자 분리 방법
KR100428805B1 (ko) 트렌치 소자분리 구조체 및 그 형성 방법
US6251746B1 (en) Methods of forming trench isolation regions having stress-reducing nitride layers therein
KR100280106B1 (ko) 트렌치 격리 형성 방법
KR20010058498A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
US6159822A (en) Self-planarized shallow trench isolation
US6194286B1 (en) Method of etching thermally grown oxide substantially selectively relative to deposited oxide
US6383874B1 (en) In-situ stack for high volume production of isolation regions
KR100613372B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
KR100422959B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100874429B1 (ko) 반도체소자 제조시의 갭 매립방법
KR100437541B1 (ko) 반도체소자의소자분리절연막형성방법
KR100369338B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR20010045420A (ko) 반도체 소자의 층간절연막 형성 방법
KR19990055199A (ko) 반도체 장치의 소자 분리막 형성방법
KR100821484B1 (ko) 반도체 소자 제조 방법
KR19980030769A (ko) 반도체 소자의 평탄화 방법
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
JPS5931215B2 (ja) 絶縁層の形成方法
KR100477924B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100461329B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20000060946A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee