DE19630342C2 - Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat - Google Patents

Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat

Info

Publication number
DE19630342C2
DE19630342C2 DE19630342A DE19630342A DE19630342C2 DE 19630342 C2 DE19630342 C2 DE 19630342C2 DE 19630342 A DE19630342 A DE 19630342A DE 19630342 A DE19630342 A DE 19630342A DE 19630342 C2 DE19630342 C2 DE 19630342C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor substrate
heating chamber
sog
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19630342A
Other languages
English (en)
Other versions
DE19630342A1 (de
Inventor
Junko Matsubara
Toru Tajima
Shigeru Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19630342A1 publication Critical patent/DE19630342A1/de
Application granted granted Critical
Publication of DE19630342C2 publication Critical patent/DE19630342C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)
  • Bipolar Transistors (AREA)

Description

Die vorliegende Erfindung betrifft ein Herstellungsverfahren einer Zwischenschicht gemäß dem Oberbegriff des Patentanspru­ ches 1.
Speziell betrifft sie ein Herstellungsverfahren eines planari­ sierten Zwischenschicht-Isolierfilmes zwischen, unterhalb oder oberhalb einer Metallverdrahtung.
In den letzten Jahren wurden die Reduzierung der Unterschiede im Unterschichtniveau und die Planarisierung einer Isolations­ schicht zwischen Verdrahtungen einer der kritischsten Prozesse beim Verbessern der Ausbeute und er Zuverlässigkeit von Halb­ leitereinrichtungen entsprechend der Erhöhung ihrer Dichte und Integration. Einer von diesen Prozessen erhält den Schritt des Abscheidens eines Films mit Siliziumpolymer durch ein Spin-on- Glas-Verfahren (Spin-on-glass-method) (im folgenden als SOG- Film bezeichnet) und des Durchführens einer Wärmebehandlung.
Das Material des zu bildenden SOG-Films (im folgenden als SOG- Material bezeichnet)- wird in zwei Typen eingeteilt, d. h. anor­ ganisches SOG-Matierial und SOG-Material mit organischem Bestandteil mit einer Struktur, bei der eine Alkylgruppe direkt mit Silizium verbunden ist.
Wenn Unterschiede im Unterschichtniveau unter Verwendung eines anorganischen SOG-Materials reduziert werden sollen, werden ein Schritt des Aufbringens einer anorganischen SOG-Schicht 5a auf einer unterliegenden Oxidschicht 4, wie in Fig. 18 gezeigt ist, und ein Schritt des nochmaligen Aufbringens einer anorga­ nischen SOG-Schicht 5b, wie in Fig. 19 gezeigt ist, zum Zweck der Planarisierung benötigt. Die anorganische SOG-Schicht, die den Zwischenraum zwischen den abgestuften Abschnitten füllt, ist aufgrund des Schrumpfens der Schicht zur Zeit des Schicht­ wachstums einer Zugspannung ausgesetzt, was in der Erzeugung eines Risses 20 resultiert.
Wenn eine SOG-Schicht als ein Teil einer Passivierungsschicht auf einer Metallverdrahtung verwendet wird, wird dieser Riß die Feutigkeitsbeständigkeit negativ beeinflussen. Beispiels­ weise wird ein Riß 21 leicht unterhalb des abgestuften Ab­ schnittes einer Siliziumnitridschicht 11 erzeugt, die auf ei­ ner Metallverdrahtung durch ein Plasma CVD gebildet ist, wie in Fig. 20 gezeigt ist. Obwohl die SOG-Schicht 5b über den ab­ gestuften Bereich aufgebracht ist, wird die Erzeugung eines anderen Risses 20 in dieser SOG-Schicht 5b die Feuchtigkeits­ beständigkeit zusätzlich zu dem Riß in der Siliziumnitrid­ schicht 11 reduzieren, was zu einer Korrosion der Metallver­ drahtung 7 führt.
Andererseits gibt es den Vorteil, daß Unterschiede im Unter­ schichtniveau unter Verwendung einer SOG-Schicht mit organi­ schem Bestandteil 5c, wie in Fig. 21 gezeigt ist, reduziert werden können, da eine Schicht von ungefähr 1,5 µm maximaler Dicke mit nur einem Beschichten gebildet werden kann.
Dieses SOG-Material mit organischem Bestandteil enthält Al­ kylgruppen, wie zum Beispiel Si-CH3 und Si-C2H5, die durch ein Sauerstoffplasma einfach beschädigt werden können. Es gibt dabei die Schwierigkeit, daß ein Trockenätzen 22 auftritt, wenn ein Riß oder eine Ablösung 23 der Schicht in einem Ätzschritt eines Durchgangsloches, wie in Fig. 22 gezeigt ist, erzeugt wird.
Es wird daher ein Aufbau benötigt, bei dem die SOG-Schicht mit organischem Bestandteil 5c nicht an der Seitenoberfläche eines Kontaktloches freigelegt ist. Genauer wird ein allgemeines Zu­ rückätzen nach dem Aufbringen einer Beschichtung einer organi­ schen SOG-Schicht 5c so durchgeführt, daß die organische SOG- Schicht oberhalb des abgestuften Abschnittes entfernt wird, wie in Fig. 23 gezeigt ist. Wie in Fig. 24 gezeigt ist, ist durch diesen zusätzlichen Prozeß ein Aufbau möglich, bei dem die SOG-Schicht mit organischem Bestandteil 5c nicht an der Seitenoberfläche eines Kontaktloches freigelegt ist.
Eine anorganische SOG-Schicht, die mit einer größeren Dicke als die der Anmelderin bekannten anorganischen SOG-Schichten gebildet werden kann (im folgenden als anorganische SOG- Dickschicht bezeichnet), ist ein Material zum Lösen der oben beschriebenen Schwierigkeiten der der Anmelderin bekannten SOG-Schicht. Die JP 5-121572 A offenbart ein Beispiel eines Materials einer anorganischen Dickschicht-SOG-Schicht mit der Formel:
Entsprechend dieser Offenbarung wird eine Zwischenschicht- Isolierschicht, die ein Siliziumpolymer der oben aufgeführten Formel enthält, auf einer ersten Metallverdrahtung 3 abge­ schieden, wird dann einem Ätzprozeß für ein Kontaktloch 24 ausgesetzt, wie in Fig. 25 gezeigt ist, so daß eine in Fig. 26 gezeigte zweite Metallverdrahtung 7 gebildet wird.
Hier dehnt sich das beschichtete und ausgeheizte Siliziumpoly­ mer wie eine Struktur aus SiON oder SiO2 aus. Daher wird durch Erzeugen einer Restdruckspannung in der Schicht die Rißwider­ standsfähigkeit verbessert, so daß die Verdichtung der Schicht erhöht wird.
Entsprechend diesem Prozeß kann das Seitenätzen und die Erzeu­ gung eines Risses unterdrückt werden. Es wird jedoch nach dem Bilden des Kontaktloches 24 ein Gas wie zum Beispiel H2O und CO2 von der SOG-Schicht an der Seitenoberfläche des Kontaktlo­ ches beim Bilden der zweiten Metallverdrahtung erzeugt. Die zweite Metallverdrahtung 7 wird durch das erzeugte Gas korro­ diert, so daß das Fehlerphänomen des sogenannten vergifteten Kontaktes verursacht wird. Dieses Phänomen wird ähnlich in dem Aufbau 27, der eine der Anmelderin bekannte anorganische SOG-Schicht verwendet, und auch in dem Aufbau 26, der, wie in Fig. 28 gezeigt ist, eine SOG-Schicht mit organischem Bestand­ teil verwendet, angetroffen.
Wenn die Planarisierung einer Isolierschicht zwischen eine Verdrahtung und einer Reduzierung des Unterschiedes in einer Unter- bzw. Teilschicht in einer Halbleitereinrichtung, die das der Anmelderin bekannte anorganische SOG-Material verwen­ det, bewirkt werden soll, muß eine Mehrlagenschicht durch Mehrlagenbeschichten gebildet werden. Das wird die Anzahl der Herstellungschritte und der Kosten erhöhen. Weiter gibt es die Schwierigkeit, daß, ein Riß erzeugt wird, der durch das Schrumpfen der Schicht während ihres Wachstums verursacht wird, so daß die Zuverlässigkeit der Einrichtung, wie zum Bei­ spiel die Feuchtigkeitsbeständigkeit und ähnliches, beeinflußt wird.
Wenn ein der Anmelderin bekanntes SOG-Materiall mit organi­ schem Bestandteil verwendet wird, gibt es die Schwierigkeit, daß die freigelegte Oberfläche der SOG-Schicht mit organischem Bestandteil seitlich geätzt wird oder daß ein Riß erzeugt wird, so daß ein Verdrahtungsfehler verursacht wird.
Sogar wenn ein anorganisches Dickfilm-SOG-Material verwendet wird, das eine verbesserte Version der oben beschriebenen bei­ den Tyen von SOG-Material ist, wird das von der freigelegten Oberfläche der anorganischen SOG-Dickschicht an der Seiten­ oberfläche des Kontaktloches freigesetzte Gas eine Verdrah­ tungskorrosion verursachen, die vergifteter Kontakt genannt wird, so daß die Zuverlässigkeit der Einrichtung verringert wird.
Aus der JP 5-121572 A ist ein Herstellungsverfahren gemäß dem Oberbegriff des Patentanspruches 1 bekannt.
Aus der JP 60-235711 A ist H2Si(OR)2 als Ausgangsmaterial zum Bilden eines Siliziumharzes, das auf einer Oberfläche schleu­ derbeschichtet wird, bekannt, das schleuderbeschichtete Harz wird einer thermischen Behandlung zum Bilden eines SiO2-Filmes ausgesetzt.
Aus der US 4 983 546 ist ein Verfahren zum Bilden einer Zwi­ schenschicht auf einem Halbleitersubstrat zu entnehmen. Dabei wird ein Wafer, auf dem eine SOG-Shicht zu bilden ist, in eine Heizkammer eingeführt, die zuvor auf 180°C erwärmt worden war. Dann wird die Heizkammer schrittweise auf 240°C erwärmt. Eine Aushärtung mit UV-Strahlen ist vorgesehen.
Aus der US 5 003 062 ist ein Verfahren gemäß dem Oberbegriff des Patentanspruches 8 bekannt.
Es ist Aufgabe der vorliegenden Erfindung, ein Herstel­ lugnsverfahren für eine isolierende Zwischenschicht, die eine verbesserte Rißbeständigkeit und/oder Feuchtigkeitsbeständig­ keit aufweist, auf einem Halbleitersubstrat vorzusehen.
Die Aufgabe wird durch das Herstellungsverfahren einer Zwi­ schenschicht gemäß Anspruch 1 oder 8 gelöst.
Weiterbildungen der Erfindung sind in den Unteransprüchen an­ gegeben.
Die erfindungsgemäßen Herstellungsverfahren einer Halblei­ tereinrichtung nach einem der Patentansprüche 1 bis 8 enthal­ ten den Schritt des Anwendens einer Wärmebehandlung, so daß, nachdem die anorganische Schicht, die einen organischen Be­ standteil aufweisen kann, gebildet ist, eine Zwischenschicht gebildet wird. Daher kann die Rißbeständigkeit verbessert wer­ den und die Dicke der Zwischenschicht kann erhöht werden.
Somit können Unterschiede im Zwischenschichtniveau einfach re­ duziert werden und die Zuverlässigkeit der Einrichtung, wie zum Beispiel die Feuchtigkeitsbeständigkeit, kann verbessert werden.
Bei Anwendung der oben beschriebenen Wärmebehandlung auf de anorganische Schicht wurde ein Desorptionsgas entsprechend der Massenzahl 18, 28 und 44 bei der thermischen Desorpti­ onsspektroskopie (TDS) nicht wesentlich beobachtet.
Entsprechend dem Herstellungsverfahren des Patentanspruches 2 kann als Material der anorganischen Schicht, die einen organi­ schen Bestandteil aufweisen kann und die durch das Spin-on- Glas-Verfahren gebildet wird, ein erstes Siliziumpolymer, das durch die folgende Formel dargestellt wird, verwendet werden:
SiHx(OR)y
wobei x = 1-3, y = 3-1 und
R ein Wasserstoffatom oder eine niedrigere Alkylgruppe ist.
Oder es kann ein zweites Siliziumpolymer verwendet werden, das durch die folgende Formel dargestellt wird:
Die anorganische Schicht kann unter Verwendung des oben be­ schriebenen ersten und/oder zweiten Siliziumpolymers gebildet werden.
Entspechend dem Herstellungsverfahren des Anspruches 3 oder 8 kann das an der Seitenoberfläche der anorganischen Schicht an­ haftende Gas durch die Wärmebehandlung freigesetzt werden. Ei­ ne danach gebildete Metallverdrahtung wird nicht an der Öff­ nung korrodiert.
Gemäß dem Herstellungsverfahren des Patentanspruches 4 wird durch Richten des Stickstoffplasmas auf die obere Oberfläche der anorganischen Schicht der obere Schichtabschnitt nitriert bzw. aufgestickt. Da das Innere der anorganischen Schicht durch die Nitridoberfläche geschützt wird, kann die Rißbestän­ digkeit weiter verbessert werden.
Entsprechend dem Herstellungsverfahren des Patentanspruches 5 kann die anorganische Schicht, die einen organischen Bestand­ teil aufweisen kann, durch Bestrahlen mit der ultravioletten Strahlung in SiO2 umgewandelt werden. Daher kann die Riß­ beständigkeit weiter verbessert werden.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen
Fig. 1 und 2 Querschnittsansichten einer Halbleiterein­ richtung, die jeweils einen Schritt ihres Herstellungsverfahrens entsprechend der ersten und der zweiten Ausführungsform zeigen;
Fig. 3 eine Querschnittsansicht einer Halblei­ tereinrichtung, die einen nach dem Schritt von Fig. 2 durchgeführten Schritt entspre­ chend der zweiten Ausführungsform zeigt;
Fig. 4 eine Querschnittsansicht einer Halblei­ tereinrichtung, die einen nach dem Schritt von Fig. 3 durchgeführten Schritt entspre­ chend, der zweiten Ausführungsform zeigt;
Fig. 5 ein Diagramm, das Entgasungsauswertungser­ gebnisse einer SOG-Schicht entsprechend der TDS der zweiten Ausführungsform zeigt;
Fig. 6 ein Diagramm, das die Beziehung zwischen der Scheibenausbeute und der Ausheiztempe­ ratur entsprechend der zweiten Ausfüh­ rungsform zeigt;
Fig. 7 eine Querschnittsansicht einer Halblei­ tereinrichtung, die einen Schritt ihres Herstellungsverfahrens entsprechend der dritten Ausführungsform zeigt;
Fig. 8 eine Querschnittsansicht einer Halblei­ tereinrichtung, die einen nach dem Schritt von Fig. 7 durchgeführten Schritt entspre­ chend der dritten Ausführungsform zeigt;
Fig. 9 eine Querschnittsansicht einer Halblei­ tereinrichtung, die einen Schritt ihres Herstellungsverfahrens entsprechend der vierten Ausführungsform zeigt;
Fig. 10 eine Querschnittsansicht einer Halblei­ tereinrichtung, die einen nach dem Schritt von Fig. 9 ausgeführten Schritt entspre­ chend der vierten Ausführungsform zeigt;
Fig. 11 und 12 Diagramme, die Ergebnisse der Entgasungs­ auswertungsergebnisse einer SQG-Schicht entsprechend der TDS der vierten Ausfüh­ rungsform zeigen;
Fig. 13 eine Querschnittsansicht einer Halblei­ tereinrichtung, die einen Schritt ihres Herstellungsverfahrens entsprechend der sechsten Ausführungsform zeigt;
Fig. 14 eine Querschnittsansicht einer Halblei­ tereinrichtung, die einen nach dem Schritt von Fig. 13 durchgeführten Schritt ent­ sprechend der fünften Ausführungsform zeigt;
Fig. 15 und 16 ein SOG-Schicht-Spektrum durch Infrarotab­ sorption entsprechend der fünften Ausfüh­ rungsform;
Fig. 17 eine Querschnittsansicht einer Halblei­ tereinrichtung, die einen ihrer Herstel­ lugnsschritte entsprechend der sechsten Ausführungsform zeigt;
Fig. 18 Querschnittsansicht einer Halbleiterein­ richtung, die einen Schritt eines Bei­ spiels eines der Anmelderin bekannten Her­ stellungsverfahrens zeigt;
Fig. 19 eine Querschnittsansicht einer der Anmel­ derin bekannten Halbleitereinrichtung;
Fig. 20 und 21 Querschnittsansichten einer Halbleiterein­ richtung, die einen Schritt von Beispielen von ihren der Anmelderin bekannten Her­ stellungsverfahren zeigen;
Fig. 22 und 23 Querschnittsansichten einer der Anmelderin bekannten Halbleitereinrichtung, die nach dem Schritt von Fig. 18 ausgeführte Schritte zeigen;
Fig. 24 eine Querschnittsansicht einer der Anmel­ derin bekannten Halbleitereinrichtung, die einen nach dem Schritt von Fig. 20 durch­ geführten Schritt zeigt;
Fig. 25 eine Querschnittsansicht einer der Anmel­ derin bekannten Halbleitereinrichtung, die einen Schritt eines anderen Herstellungsverfahrens zeigt;
Fig. 26 eine Querschnittsansicht einer der Anmel­ derin bekannten Halbleitereinrichtung, die einen nach dem Schritt von Fig. 22 durch­ geführten Schritt entsprechend dem der An­ melderin bekannten Herstellungsverfahren zeigt;
Fig. 27 eine Querschnittsansicht einer der Anmel­ derin bekannten Halbleitereinrichtung, die einen nach dem Schritt von Fig. 23 durch­ geführten Schritt entsprechend dem der An­ melderin bekannten Herstellungsverfahren zeigt;
Fig. 28 eine Querschnittsansicht einer der Anmel­ derin bekannten Halbleitereinrichtung, die einen Schritt eines anderen Herstellungs­ verfahrens einer Halbleitereinrichtung zeigt.
Erste Ausführungsform
Eine erste Ausführungsform, die ein SOG-Material verwendet, wird im folgenden mit Bezug zu den Figuren beschrieben und dient der Erläuterung der Verfahren nach dem Patentanspruch 1 und nach seinen Unteransprüchen.
Das in der vorliegenden Erfindung verwendete SOG-Material wird "anorganisches Dickfilm-SOG-Material" genannt und weist eine Bindung von einer anorganischen Gruppe, wie zum Beispiel Si-H und Si-N, mit Silizium auf. Das SOG-Material enthält ein ers­ tes SOG-Material, das durch die folgende Formel dargestellt wird:
SiHx(OR)y
Wobei x = 1-3, y = 3-1 und R ein Wasserstoffatom oder eine niedrige bzw. niederwertige Alkylgruppe ist.
Oder es enthält ein zweites SOG-Material, das durch die fol­ gende Formel dargestellt wird:
Da die Si-H Bindung in diesem anorganischen Dickfilm-SOG- Material im Vergleich mit der in dem der Anmelderin bekannten anorganischen SOG-Material aus einer Si-OH Bindung nicht ein­ fach aufgebrochen werden kann, wurde die Rißwiderstandsfähig­ keit durch eine interne Spannung um ungefähr 1,3-2,0 mal ver­ bessert. Daher kann die Dicke anders als bei einer der Anmelderin bekannten anorganischen SOG-Schicht durch nur eine Be­ schichtung erhöht werden.
Wie in Fig. 1 gezeigt ist, wird eine anorganische Dickschicht- SOG-Schicht 5 durch Schleuderbeschichten auf eine unterliegen­ de Oxidschicht 4 aufgebracht, gefolgt von dem Entfernendes Lö­ sungsmittels. Dann wird eine thermische Behandlung in einer Heizkammer ("sinter chamber") in einem Temperaturbereich von 300-550°C in einer geeigneten Umgebung, wie zum Beispiel N2, H2O, O2 und ähnlichem, durchgeführt.
Bei dieser thermischen Behandlung ist die Geschwindigkeit des Einführens/Herausführens der Halbleitereinrichtung in/aus der Heizkammer erfindungsgemäß nicht mehr als 10 cm/min, um die Rißwiderstandsfähigkeit zu verbessern. Weiterhin ist die Tem­ peratur, wenn die Halbleitereinrichtung in/aus der Sinterkam­ mer eingeführt/herausgeführt wird, erfindungsgemäß 30-100°C niedriger als die aktuelle Prozeßtemperatur.
Tatsächlich wurde ein Riß in einer SOG-Schicht mit einer Dicke von 500 nm beobachtet, wenn die Temperatur beim Einfüh­ ren/Herausführen der Halbleitereinrichtung identisch zu der der aktuellen Prozeßtemperatur war. Die Erzeugung des Risses in der SOG-Schicht konnte jedoch durch Erniedrigen der Tempe­ ratur um 30-100°C im Vergleich zu der aktuellen Prozeßtempera­ tur, wenn die Halbleitereinrichtung in die oder aus der Kammer eingeführt oder ausgeführt wurde, verhindert werden.
Weiterhin wurde ein Riß in der SOG-Schicht mit einer Dicke von 700 nm beobachtet, wenn die Halbleitereinrichtung in die oder aus der Kammer mit 15 cm/min eingeführt oder herausgeführt wur­ de. Im Gegensatz dazu konnte die Erzeugung eines Risses in der SOG-Schicht durch Erniedrigung der Geschwindigkeit auf 10 cm/min beim Einführen und Herausführen der Halbleitereinrich­ tung unterdrückt werden.
Da die Unterschiede im Unterschichtniveau reduziert werden können und die Rißwiderstandsfähigkeit durch einmaliges Auf­ bringen des SOG-Materials verbessert werden kann, kann die Zu­ verlässigkeit der Halbleitereinrichtung verbessert werden und die Anzahl der Herstellungsschritte wird nicht erhöht. Daher können die Herstellungskosten verringert werden.
Zweite Ausführungsform
Eine zweite Ausführungsform wird im folgenden beschrieben und dient der Erläuterung der Verfahren nach den Patentansprüchen 3 und 8. Sie stellt die Erfindung dar, wenn wie in der ersten Ausführungsform die beschriebene thermische Behandlung in ei­ ner Heizkammer durchgeführt wird und die Scheibe mit nicht mehr als 10 cm/min in die Heizkammer eingeführt und aus ihr herausgeführt wird und die Temperatur der Heizkammer bei Ein­ führen und Herausführen um 30-100°C niedriger ist als die Tem­ peratur bei der thermischen Behandlung. Wie in Fig. 1 gezeigt ist, wird folgend auf die Bildung einer anorganischen Dick­ schicht-SOG-Schicht auf der unterliegenden Oxidschicht 4 eine Siliziumoxidschicht 6 durch ein Plasma CVD, wie in Fig. 2 ge­ zeigt ist, gebildet. Unter Verwendung einer vorbestimmten Mas­ ke wird ein Kontaktloch bemustert. Dann wird ein anisotropes Ätzen derart durchgeführt, daß ein Kontaktloch 24 gebildet wird.
Dann wird, wie in Fig. 3 gezeigt ist, zusätzlich oder alterna­ tiv zur thermischen Behandlung der ersten Ausführungsform eine Wärmebehandlung bei einem niedrigen Druck von nicht mehr als 0,133 Pa und bei einem Temperaturbereich von 150-550°C mit der anorganischen Dickschicht-SOG-Schicht, die teil­ weise an der Seitenoberfläche des Kontaktloches freigelegt ist, durchgeführt. Durch diese Wärmebehandlung werden ein Restgas 25, wie zum Beispiel CO2, H2O und ähnliches, die an einem Abschnitt der SOG-Schicht an der Seitenoberfläche des Kontaktloches anhaften und das absorbierte Wasser freigesetzt.
Nach der Wärmebehandlung wird eine zweite Verdrahtung 7, wie in Fig. 4 gezeigt ist, gebildet, so daß verhindert wird, daß Verunreinigungen wieder an die Seitenwand des Kontaktloches anhaften.
Der Temperaturbereich für die Wärmebehandlung wurde durch das folgende Experiment erhalten. Genauer wurde die Menge der Ent­ gasung durch TDS (thermische Desorptionsspektroskopie) mit ei­ nem Abschnitt der anorganischen Dickschicht-SOG-Schicht, die durch die Öffnung des Kontaktloches freigelegt ist, ausgewer­ tet. Das Ergebnis eines Beispiels, das ein erstes SOG-Material verwendet, ist in Fig. 5 gezeigt.
Fig. 5 zeigt die Beziehung zwischen der Temperatur der Scheibe (Wafer) und der Massenzahl der von der Scheibe freigesetzten Substanz. Von dem Diagramm von Fig. 5 kann entnommen werden, daß die Menge der Entgasung der Massenzahl 18, d. h. H2O, groß ist und im Bereich von 150°C emittiert wird.
Daher ist die untere Grenztemperatur der Wärmebehandlung nach der Bildung eines Kontaktloches bevorzugt 150°C. Die obere Grenze der Temperatur ist bevorzugt 550°C, so daß eine Metall­ verdrahtung nicht schmilzt.
Weiterhin wurde die Abhängigkeit der Scheibenausbeute von der Temperatur der Wärmebehandlung ausgewertet. Fig. 6 zeigt die Ergebnisse. Es kann von Fig. 6 entnommen werden, daß die Vari­ ation in der Ausbeute größer ist, wenn die Wärmebehandlungs­ temperatur 100°C ist, wohingegen die Ausbeute mit geringen Va­ riationen groß ist, wenn die Temperatur oberhalb 200°C ist.
Die Korrosion der Metallverdrahtung kann durch Anwenden der Wärmebehandlung bei einem niedrigen Druck verhindert werden, so daß ein Entgasen sogar in einer Struktur bewirkt wird, bei der eine anorganische Dickschicht-SOG-Schicht durch ein Kon­ taktloch freigelegt wird, wenn die anorganische Dickschicht- SOG-Schicht zwischen Metallverdrahtungen angewendet wird. So­ mit kann eine Halbleitereinrichtung mit einer stabilen hohen Ausbeute erhalten werden.
Es folgt die Beschreibung von Ausführungsformen drei bis sechs. Sie stellen die Erfindung dar, wenn sie in Zusammenhang mit den Ausführungsformen zwei und eins genommen werden.
Dritte Ausführungsform
Im folgenden wird eine dritte Ausführungsform beschrieben.
Wie in Fig. 7 gezeigt ist, wird eine anorganische Dickschicht- SOG-Schicht 5 auf eine zweite Verdrahtung aufgebracht und ei­ ner thermischen Behandlung derart ausgesetzt, daß ein Kontakt­ loch gefüllt wird. Dann wird durch ein Plasma CVD eine Silizi­ umoxidschicht 2 abgeschieden und es wird eine dritte Verdrah­ tung 28, wie in Fig. 8 gezeigt ist, gebildet. Es wird dann ei­ ne Siliziumoxidschicht. 4 derart abgeschieden, daß die dritte Verdrahtung 28 bedeckt wird.
Durch Wiederholen ähnlicher Schritte kann eine Mehrlagen­ schichtverdrahtungsstruktur von drei oder mehr Schichten ge­ bildet werden.
Durch Anwenden der anorganischen Dickschicht-SOG-Schicht kann ein Unterschied im Unterschichtniveau reduziert werden und ein Kontaktloch kann gefüllt werden. Daher kann eine Mehrlagen­ schichtverdrahtung einfach gebildet werden, so daß die Integ­ rationsdichte einer Einrichtung verbessert werden kann.
Vierte Ausführungsform
Im folgenden wird ein Verfahren der Nitrierung einer SOG- Schicht beschrieben, um die Rißwiderstandsfähigkeit weiter zu verbessern.
Wie in Fig. 9 gezeigt ist, wird eine Siliziumoxidschicht 4 durch ein Plasma CVD derart gebildet, daß die erste Verdrah­ tung 3 bedeckt wird, und dann wird eine anorganische Dick­ schicht-SOG-Schicht 5 aufgebracht.
Dann wird ein Stickstoffplasma auf die Oberfläche der SOG- Schicht 5 so gerichtet, daß eine nitrierte Oberfläche 5d der SOG-Schicht erhalten wird.
Die Menge der Entgasung wurde durch TDS in Abhängigkeit der Anwesenheit/Abwesenheit des Stickstoffplasmaprozesses nach Aufbringen einer Schicht aus einer anorganischen Dickschicht- SOG-Schicht ausgewertet. Die Ergebnisse sind in den Diagrammen von Fig. 11 und 12 dargestellt. Hier wurde das erste SOG- Material verwendet.
Fig. 11 ist ein Diagramm, das den Zustand zeigt, bei dem ein Stickstoffplasmaprozeß nicht angewendet wurde, und Fig. 12 zeigt den Zustand, bei dem ein Stickstoffplasmaprozeß angewen­ det wurde. Es kann von Fig. 12 geschlossen werden, daß fast kein Entgasen bis in die Nähe von 500°C in der Halbleitervor­ richtung, die einem Stickstoffplasmaprozeß ausgesetzt war, be­ obachtet wurde. Das bedeutet, daß der Schichtausfall bei einer Temperatur unter 500°C unterdrückt wird, und daß kein Schicht­ schrumpfen stattfindet. Es kann davon geschlossen werden, daß die Rißwiderstandsfähigkeit durch Nitrieren der Nachbarschaft der Oberfläche der SOG-Schicht verbessert wird.
Weiterhin wurde eine beschleunigte Auswertung der Rißwi­ derstandsfähigkeit durchgeführt. Eine anorganische Dick­ schicht-SOG-Schicht, die einem Stickstoffplasmaprozeß ausge­ setzt wurde, zeigte keine Erzeugung eines Risses, sogar wenn eine thermische Behandlung von 400°C für 15 Minuten in einer Stickstoffatmosphäre zehnmal wiederholt wurde. Im Gegensatz dazu wurde beim vierten Mal der wiederholten thermischen Be­ handlung ein Riß in der anorganischen Dickschicht-SOG-Schicht beobachtet, die nicht einem Stickstoffplasmaprozeß ausgesetzt war.
Somit kann durch Durchführen eines Stickstoffplasmaprozesses, nachdem eine anorganische Dickschicht-SOG-Schicht aufgebracht wurde, eine Halbleitereinrichtung erhalten werden, die eine verbesserte Rißwiderstandsfähigkeit und eine höhere Zuverläs­ sigkeit aufweist.
Fünfte Ausführungsform
Ein Verfahren zum Verbessern der Reißfestigkeit bzw. der Riß­ widerstandsfähigkeit durch Fördern der Umwandlung der anorga­ nischen Dickschicht-SOG-Schicht in SiO2 wird im folgenden als fünfte Ausführungsform beschrieben.
Wie in Fig. 13 gezeigt ist, wird nach dem Bilden einer Silizi­ umoxidschicht 4 durch ein Plasma CVD derart, daß die erste Verdrahtung 3 bedeckt wird, eine anorganische Dickschicht-SOG- Schicht 5 aufgebracht. Dann wird ultraviolette Strahlung auf die Oberfläche der anorganischen Dickschicht-SOG-Schicht 5 ge­ richtet.
Hier wird der Unterschied der Umwandlung von SiO2 innerhalb der anorganischen Dickschicht-SOG-Schicht in Abhängigkeit da­ von, ob ultraviolette Strahlung gerichtet wird oder nicht, mit Bezug zu Fig. 15 und 16 (unter Verwendung des zweiten SOG- Materials) beschrieben. Fig. 15 zeigt ein Infrarotabsorptions­ spektrum einer SOG-Schicht, die einer Wärmebehandlung von 300°C oder 400°C ohne Bestrahlung mit einer ultravioletten Strahlung, nachdem eine anorganische Dickschicht-SOG-Schicht aufgebracht ist, ausgesetzt wurde. Fig. 16 zeigt ein Infrarot­ absorptionsspektrum einer SOG-Schicht, die einer Wärmebehand­ lung von 300°C oder 400°C mit einer Bestrahlung mit ultravio­ letter Strahlung, nachdem eine anorganische Dickschicht-SOG- Schicht aufgebracht ist, ausgesetzt wurde.
Es wurde festgestellt, daß eine mit ultravioletter Strahlung bestrahlte anorganische Dickschicht-SOG-Schicht eine Infrarot­ absorptionsintensität entsprechend der Bindung von Si-O-Si aufweist, die größer ist als die der nicht mit ultravioletten Strahlung bestrahlten anorganischen Dickschicht-SOG-Schicht. Es wurde angenommen, daß die SiO2-Umwandlung gefördert wurde.
Durch Richten einer ultravioletten Strahlung wurde, wie in Fig. 14 gezeigt ist, eine SiO2 5e Umwandlung gefördert. Somit kann eine Halbleitereinrichtung mit einer weiter verbesserten Rißwiderstandsfähigkeit und einer hohen Zuverlässigkeit erhal­ ten werden.
Die Verbesserung der Rißwiderstandsfähigkeit der anorganischen Dickschicht-SOG-Schicht dient auch zur Verbesserung der Feuch­ tigkeitsbeständigkeit.
Sechste Ausführungsform
Ein Verfahren, das auch eine Passivierungsschicht verwendet, wird im folgenden als sechste Ausführungsform beschrieben.
Wie in Fig. 17 gezeigt ist, wird ein Riß 21 leicht in der Nachbarschaft eines abgestuften Abschnittes einer Siliziumnit­ ridschicht 11, die als eine Passivierungsschicht 11 dient, die auf einer Metallverdrahtung 7 durch Plasma CVD gebildet ist, erzeugt. Das Eindringen von Wasserdampf oder ähnlichem durch diesen Riß kann jedoch durch Aufbringen einer anorganischen Dickschicht-SOG-Schicht auf die Siliziumoxidschicht oder auf das Siliziumnitrid und nachfolgender Wärmebehandlung des Blockrisses 21 verhindert werden.
Damit kann eine Halbleitereinrichtung erhalten werden, die ei­ ne verbesserte Feuchtigkeitsbeständigkeit und eine hohe Zuver­ lässigkeit aufweist.

Claims (8)

1. Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat (1) mit den Schritten:
Abscheiden einer anorganischen Schicht (5), die einen organi­ schen Bestandteil aufweisen kann, durch ein Schleuderbeschich­ tungsverfahren auf dem Halbleitersubstrat (1)
und dann Anwenden einer thermischen Behandlung bei einer Tem­ peratur von 300-550°C in einer Umgebung von Stickstoff, Luft oder Wasserdampf zum Bilden der Zwischenschicht,
dadurch gekennzeichnet, daß
die thermische Behandlung in einer Heizkammer durchgeführt wird,
daß die Geschwindigkeit des Einführens des Halbleitersubstra­ tes (1) in die Heizkammer und die Geschwindigkeit des Heraus­ führens des Halbleitersubstrates (1) aus der Heizkammer nicht größer als 10 cm/min ist
und daß die Temperatur der Heizkammer beim Einführen und He­ rausführen um 30-100°C niedriger ist als die Temperatur bei der thermischen Behandlung.
2. Herstellungsverfahren nach Anspruch 1, bei dem die anor­ ganische Schicht (5) eine Schicht, die mit einem ersten Sili­ ziumpolymer mit der Formel
SiHx(OR)y,
wobei x = 1-3, y = 3-1 und R ein Wasserstoffatom oder eine niedrige Alkyl-Gruppe ist,
oder mit einem zweiten Siliziumpolymer mit der Formel
(SiHℓNHm)n,
ℓ = 1-3, m = 0-1
n = 20-2500
gebildet ist, aufweist.
3. Herstellungsverfahren nach Anspruch 1 oder 2, mit den Schritten:
Bilden einer Öffnung (24) in der Zwischenschicht,
Freilegen der anorganischen Schicht (5) an einer Seitenwand­ oberfläche der Öffnung (24) und
dann Durchführen einer Wärmebehandlung bei einer Temperatur von 150-550°C und einem Vakuum mit einem Druck von nicht mehr als 0,133 Pa.
4. Herstellungsverfahren nach einem der Ansprüche 1 bis 3, mit dem Schritt des Richtens eines Stickstoffplasmas auf die anorganische Schicht (5) nach dem Abscheiden der anorganischen Schicht (5) auf dem Halbleitersubstrat (1) und vor dem Anwen­ den der thermischen Behandlung.
5. Herstellungsverfahren nach einem der Ansprüche 1 bis 4, mit dem Schritt des Richtens eines ultravioletten Strahles auf die anorganische Schicht (5) nach dem Abscheiden der anorgani­ schen Schicht (5) auf dem Halbleitersubstrat (1) und vor dem Anwenden der thermischen Behandlung.
6. Herstellungsverfahren für eine Passivierungsschicht (11) auf einer Metallverdrahtung (7), auf die eine nach einem der Ansprüche 1 bis 5 hergestellte Zwischenschicht aufgebracht wird, die die Passivierungsschicht (11) hinsichtlich des Ein­ dringens von Wasserdampf abdichtet.
7. Herstellungsverfahren nach Anspruch 6, bei dem die Passi­ vierungsschicht (11) aus Siliziumoxid oder Siliziumnitrid ge­ bildet wird.
8. Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat mit den Schritten:
Abscheiden der Zwischenschicht, die eine anorganische Schicht (5) enthält, auf dem Halbleitersubstrat (1) durch ein Schleu­ derbeschichtungsverfahren,
Bilden einer Öffnung (24) in der Zwischenschicht,
Freilegen der anorganischen Schicht (5) an einer Seitenwand­ oberfläche der Öffnung (24) und dann
Durchführen einer Wärmebehandlung bei einer Temperatur von 150-550°C und in einem Vakuum mit einem Druck von nicht mehr als 0,133 Pa,
dadurch gekennzeichnet,
daß die Wärmebehandlung in einer Heizkammer durchgeführt wird,
daß die Geschwindigkeit des Einführens des Halbleitersubstra­ tes (1) in die Heizkammer und die Geschwindigkeit des Herausführens des Halbleitersubstrates (1) aus der Heizkammer nicht größer als 10 cm/min ist und
daß die Temperatur der Heizkammer beim Einführen und Heraus­ führen um 30-100°C niedriger ist als die Temperatur bei der thermischen Behandlung.
DE19630342A 1995-08-23 1996-07-26 Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat Expired - Fee Related DE19630342C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7214798A JPH0964037A (ja) 1995-08-23 1995-08-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE19630342A1 DE19630342A1 (de) 1997-02-27
DE19630342C2 true DE19630342C2 (de) 2003-06-18

Family

ID=16661706

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19630342A Expired - Fee Related DE19630342C2 (de) 1995-08-23 1996-07-26 Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat

Country Status (6)

Country Link
US (1) US5976626A (de)
JP (1) JPH0964037A (de)
KR (1) KR100266428B1 (de)
DE (1) DE19630342C2 (de)
IT (1) IT1283799B1 (de)
TW (1) TW291598B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916284B2 (ja) 1997-02-28 2007-05-16 東京応化工業株式会社 多層配線構造の形成方法
DE19804375B4 (de) * 1997-06-26 2005-05-19 Mitsubishi Denki K.K. Verfahren zur Herstellung eines Zwischenschichtisolierfilmes
JPH1116904A (ja) 1997-06-26 1999-01-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100459686B1 (ko) * 1997-06-27 2005-01-17 삼성전자주식회사 반도체장치의콘택홀형성방법
KR100413044B1 (ko) * 1997-06-30 2004-03-09 주식회사 하이닉스반도체 반도체 장치의 비아홀 형성 방법
KR100460803B1 (ko) * 1997-07-15 2005-04-06 삼성전자주식회사 반도체소자제조방법
JP3226021B2 (ja) * 1997-09-02 2001-11-05 日本電気株式会社 半導体装置の製造方法
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
JP2000077410A (ja) 1998-08-27 2000-03-14 Tokyo Ohka Kogyo Co Ltd 多層配線構造の形成方法
JP3329290B2 (ja) 1998-11-27 2002-09-30 日本電気株式会社 半導体装置の製造方法
KR100355864B1 (ko) * 1999-12-31 2002-10-12 아남반도체 주식회사 반도체 소자의 제조 방법
KR100325616B1 (ko) * 1999-12-31 2002-02-25 황인길 반도체 소자의 제조 방법
JP3676185B2 (ja) * 2000-04-14 2005-07-27 シャープ株式会社 半導体装置
US6232217B1 (en) 2000-06-05 2001-05-15 Chartered Semiconductor Manufacturing Ltd. Post treatment of via opening by N-containing plasma or H-containing plasma for elimination of fluorine species in the FSG near the surfaces of the via opening
US6358842B1 (en) 2000-08-07 2002-03-19 Chartered Semiconductor Manufacturing Ltd. Method to form damascene interconnects with sidewall passivation to protect organic dielectrics
JP2006228990A (ja) * 2005-02-17 2006-08-31 Toshiba Corp 半導体装置の製造方法、及び製造装置
JP4899365B2 (ja) * 2005-07-20 2012-03-21 富士電機株式会社 半導体装置の製造方法
KR100694477B1 (ko) * 2005-12-29 2007-03-12 매그나칩 반도체 유한회사 에스램셀 및 그의 제조 방법
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
WO2018043407A1 (ja) * 2016-08-29 2018-03-08 日産化学工業株式会社 アセタール保護されたシラノール基を含むポリシロキサン組成物

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60235711A (ja) * 1984-05-07 1985-11-22 Fujitsu Ltd ＳｉＯ２膜の形成方法
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
US4983546A (en) * 1988-12-20 1991-01-08 Hyundai Electronics Industries, Co., Ltd. Method for curing spin-on-glass film by utilizing ultraviolet irradiation
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
US5189502A (en) * 1990-05-08 1993-02-23 Nec Corporation Semiconductor device having ventilative insulating films
JPH05121572A (ja) * 1991-10-25 1993-05-18 Fujitsu Ltd 半導体装置の製造方法
EP0559394A2 (de) * 1992-02-28 1993-09-08 Fujitsu Limited Verfahren zur Planarisierung einer integrierten Schaltung
JPH0616410A (ja) * 1991-12-13 1994-01-25 Alps Electric Co Ltd 絶縁膜およびその製造方法
JPH06112191A (ja) * 1992-09-28 1994-04-22 Fujitsu Ltd 半導体装置
US5457073A (en) * 1990-10-01 1995-10-10 Mitel Corporation Multi-level interconnection CMOS devices with SOG
US5459086A (en) * 1994-11-07 1995-10-17 United Microelectronics Corporation Metal via sidewall tilt angle implant for SOG

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809018B2 (ja) * 1992-11-26 1998-10-08 日本電気株式会社 半導体装置およびその製造方法
JP3217528B2 (ja) * 1993-03-12 2001-10-09 沖電気工業株式会社 ケイ酸ガラス薄膜の形成方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60235711A (ja) * 1984-05-07 1985-11-22 Fujitsu Ltd ＳｉＯ２膜の形成方法
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
US4983546A (en) * 1988-12-20 1991-01-08 Hyundai Electronics Industries, Co., Ltd. Method for curing spin-on-glass film by utilizing ultraviolet irradiation
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
US5189502A (en) * 1990-05-08 1993-02-23 Nec Corporation Semiconductor device having ventilative insulating films
US5457073A (en) * 1990-10-01 1995-10-10 Mitel Corporation Multi-level interconnection CMOS devices with SOG
JPH05121572A (ja) * 1991-10-25 1993-05-18 Fujitsu Ltd 半導体装置の製造方法
JPH0616410A (ja) * 1991-12-13 1994-01-25 Alps Electric Co Ltd 絶縁膜およびその製造方法
EP0559394A2 (de) * 1992-02-28 1993-09-08 Fujitsu Limited Verfahren zur Planarisierung einer integrierten Schaltung
JPH06112191A (ja) * 1992-09-28 1994-04-22 Fujitsu Ltd 半導体装置
US5459086A (en) * 1994-11-07 1995-10-17 United Microelectronics Corporation Metal via sidewall tilt angle implant for SOG

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
NAM, Chul Woo et.al.: Characterization of spin- coated silicate... In: Thin Solid Films, 237 (1994), pp. 314-9 *
NAMATSU, H. et.al.: The Effect of Plasma Cure Temperature on Spin-On Glass. In: J.Electro- chem.Soc., Vol. 140, No. 4, April 1993, pp.1121-5 *
NIWANO, M. et.al.: Ultraviolet-Induced Deposi- tion... In: J.Electrochem.Soc., Vol. 141, No. 6, June 1994, pp. 1556-61 *
RAWASWAMI, S. et.al.: Etchback Plasmarization Employing a Sacrificial Glass Layer. In: Motorola Technical Developments, Vol. 12, April 1991,p.172 *
TOMPKINS, H.G. et.al.: Desorption from Spin-On Glass. In: J.Electrochem.Soc., Vol. 136, No. 8, Aug. 1989, pp. 2331-5 *

Also Published As

Publication number Publication date
ITMI961748A0 (de) 1996-08-12
KR100266428B1 (ko) 2000-09-15
KR970013070A (ko) 1997-03-29
JPH0964037A (ja) 1997-03-07
US5976626A (en) 1999-11-02
IT1283799B1 (it) 1998-04-30
TW291598B (en) 1996-11-21
ITMI961748A1 (it) 1998-02-12
DE19630342A1 (de) 1997-02-27

Similar Documents

Publication Publication Date Title
DE19630342C2 (de) Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE102007037445B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69115498T2 (de) Multischichtenverbindungs-cmos-vorrichtung mit ausgeschleudertem glas
DE2916843C2 (de)
EP0842532A1 (de) Verfahren zum erzeugen einer abstandsschicht in einer struktur
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2326314A1 (de) Verfahren zur herstellung einer passivierenden schicht mit wenigstens einer kontaktoeffnung
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
WO2018050171A1 (de) Verfahren zur passivierung einer oberfläche eines halbleitermaterials sowie halbleitersubstrat
DE3203898A1 (de) Verfahren zum herstellen von strukturen oder mustern
WO2003019649A2 (de) Leiterbahnanordnung und verfahren zum herstellen einer leiterbahnanordnung
DE19654096B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE10224167A1 (de) Ein Halbleiterelement mit einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration und ein Verfahren zur Herstellung desselben
DE69724965T2 (de) Verfahren zur vereinfachung der herstellung eines dielektrischen zwischenschicht-stapels
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE4202290A1 (de) Halbleitereinrichtung mit giessharzverkapselung und verfahren zur herstellung derselben
DE19723708A1 (de) Verfahren zur Herstellung einer mehrschichtigen Verdrahtung in einem Halbleiterbauelement
DE19620677B4 (de) Verfahren zur Bildung eines SOG-Films bei einem Halbleiterbauelement und Halbleiterbauelement mit einem SOG-Film
DE10146146B4 (de) Verfahren zur elektrischen Isolation nebeneinander liegender metallischer Leiterbahnen und Halbleiterbauelement mit voneinander isolierten metallischen Leiterbahnen
DE10042429B4 (de) Oberflächenstabilisierung bei siliciumreichem Silicaglas unter Verwednung von verlängerter Post-Ablagerungsverzögerungszeit
DE60126906T2 (de) Herstellungsverfahren für ein halbleiterbauelement
DE102004060692A1 (de) Verfahren zum Bilden einer dielektrischen Schicht in einem Halbleiterbauelement
DE3832450A1 (de) Verfahren zum bilden von feldoxidbereichen in einem siliziumsubstrat
DE4135810A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee