JPH0750295A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0750295A JPH0750295A JP19378193A JP19378193A JPH0750295A JP H0750295 A JPH0750295 A JP H0750295A JP 19378193 A JP19378193 A JP 19378193A JP 19378193 A JP19378193 A JP 19378193A JP H0750295 A JPH0750295 A JP H0750295A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- teos
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体装置の製造方法に関し， TEOS-O3・NG
S 膜の膜質を改善し, 且つその上に被着する配線膜の段
差被覆を改善する。 【構成】 １）半導体基板 1上に酸化シリコン膜 3を成
膜し，該酸化シリコン膜の表面をアルゴンガスでスパッ
タ・エッチングする工程と，該酸化シリコン膜の上に有
機シリコン化合物とオゾンを含むガスを用いた気相成長
法により珪酸グラス(TEOS-O3・NSG)膜 4を成膜する工程
とを有する， ２）前記１）のスパッタ・エッチングに代えて，前記酸
化シリコン膜 3の表面を窒素(N2), アンモニア(NH3),
亜酸化窒素(N2O) ガスのプラズマを照射するか，あるい
はウエット酸素(O2)またはドライ酸素中で熱処理を行
う， ３）前記１）の酸化シリコン膜(3）の成膜時に，原料ガ
スに窒素を含むガスを添加して該酸化シリコン膜の屈折
率を高くする。
S 膜の膜質を改善し, 且つその上に被着する配線膜の段
差被覆を改善する。 【構成】 １）半導体基板 1上に酸化シリコン膜 3を成
膜し，該酸化シリコン膜の表面をアルゴンガスでスパッ
タ・エッチングする工程と，該酸化シリコン膜の上に有
機シリコン化合物とオゾンを含むガスを用いた気相成長
法により珪酸グラス(TEOS-O3・NSG)膜 4を成膜する工程
とを有する， ２）前記１）のスパッタ・エッチングに代えて，前記酸
化シリコン膜 3の表面を窒素(N2), アンモニア(NH3),
亜酸化窒素(N2O) ガスのプラズマを照射するか，あるい
はウエット酸素(O2)またはドライ酸素中で熱処理を行
う， ３）前記１）の酸化シリコン膜(3）の成膜時に，原料ガ
スに窒素を含むガスを添加して該酸化シリコン膜の屈折
率を高くする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り, 配線間に形成する層間絶縁膜の平坦化および膜質
改善に関する。
係り, 配線間に形成する層間絶縁膜の平坦化および膜質
改善に関する。
【０００２】近年, 半導体装置の高集積化にともない，
プロセス中の基板表面の平坦化は極めて困難となってき
ており，又，平坦化膜の膜質によっては下地のデバイス
に悪影響を与え, また, アルミニウム(Al)系等の配線の
劣化を招くことがあり，深刻な問題となっている。
プロセス中の基板表面の平坦化は極めて困難となってき
ており，又，平坦化膜の膜質によっては下地のデバイス
に悪影響を与え, また, アルミニウム(Al)系等の配線の
劣化を招くことがあり，深刻な問題となっている。
【０００３】
【従来の技術】多層膜の平坦化のためには, 従来技術で
は，平坦化膜としてSOG(スピンオングラス) 膜を用いこ
れを回転塗布し, ベークする等多数の工程が必要なため
スループットの低下および製造コストの増加をきたして
いた。そこで，多層膜の平坦化に優れた層間絶縁膜とし
て TEOS-O3・NSG 膜が用いられるようになった。
は，平坦化膜としてSOG(スピンオングラス) 膜を用いこ
れを回転塗布し, ベークする等多数の工程が必要なため
スループットの低下および製造コストの増加をきたして
いた。そこで，多層膜の平坦化に優れた層間絶縁膜とし
て TEOS-O3・NSG 膜が用いられるようになった。
【０００４】TEOS-O3・NSG 膜は常圧または常圧に近い
減圧下で行う気相成長(CVD) 法でTEOS(テトラエトキシ
シラン, (C2H5O)4Siと O3 との混合ガスを用いて成長し
たNSG(ノンドープのシリケートグラス) 膜である。
減圧下で行う気相成長(CVD) 法でTEOS(テトラエトキシ
シラン, (C2H5O)4Siと O3 との混合ガスを用いて成長し
たNSG(ノンドープのシリケートグラス) 膜である。
【０００５】しかし， TEOS-O3・NSG 膜は含有水分が多
く, 下地デバイスに悪影響を与え,且つその膜質は下地
膜に大きく依存するため，膜質は不安定であった。ま
た， TEOS-O3・NSG 膜を用いたときも，例えばメモリ素
子等のセル部と周辺部にかけての大きな段差ができる
が, 段差被覆の改善も重要である。
く, 下地デバイスに悪影響を与え,且つその膜質は下地
膜に大きく依存するため，膜質は不安定であった。ま
た， TEOS-O3・NSG 膜を用いたときも，例えばメモリ素
子等のセル部と周辺部にかけての大きな段差ができる
が, 段差被覆の改善も重要である。
【０００６】
【発明が解決しようとする課題】本発明は TEOS-O3・NS
G 膜の膜質を改善し, 且つその上に被着する配線膜の段
差被覆を改善することを目的とする。
G 膜の膜質を改善し, 且つその上に被着する配線膜の段
差被覆を改善することを目的とする。
【０００７】
【課題を解決するための手段】上記課題の解決は（図１
参照） １）半導体基板 1上に酸化シリコン膜 3を成膜し，該酸
化シリコン膜の表面をアルゴンガスでスパッタ・エッチ
ングする工程と，該酸化シリコン膜の上に有機シリコン
化合物とオゾンを含むガスを用いた気相成長法により珪
酸グラス(TEOS-O3・NSG)膜を成膜する工程とを有する半
導体装置の製造方法, あるいは ２）前記１）のスパッタ・エッチングに代えて，前記酸
化シリコン膜 3の表面を窒素(N2), アンモニア(NH3),
亜酸化窒素(N2O) ガスのプラズマを照射するか，あるい
はウエット酸素(O2)またはドライ酸素中で熱処理を行う
半導体装置の製造方法, あるいは ３）前記１）の前記酸化シリコン膜(3）の成膜時に，原
料ガスに窒素を含むガスを添加して該酸化シリコン膜の
屈折率を高くする半導体装置の製造方法により達成され
る。
参照） １）半導体基板 1上に酸化シリコン膜 3を成膜し，該酸
化シリコン膜の表面をアルゴンガスでスパッタ・エッチ
ングする工程と，該酸化シリコン膜の上に有機シリコン
化合物とオゾンを含むガスを用いた気相成長法により珪
酸グラス(TEOS-O3・NSG)膜を成膜する工程とを有する半
導体装置の製造方法, あるいは ２）前記１）のスパッタ・エッチングに代えて，前記酸
化シリコン膜 3の表面を窒素(N2), アンモニア(NH3),
亜酸化窒素(N2O) ガスのプラズマを照射するか，あるい
はウエット酸素(O2)またはドライ酸素中で熱処理を行う
半導体装置の製造方法, あるいは ３）前記１）の前記酸化シリコン膜(3）の成膜時に，原
料ガスに窒素を含むガスを添加して該酸化シリコン膜の
屈折率を高くする半導体装置の製造方法により達成され
る。
【０００８】
【作用】本発明では，下層配線終了後に, 水分や不純物
の拡散を阻止する等のブロック層としてプラズマ気相成
長による酸化シリコン(p-SiO) 膜を用い, アルゴン・ス
パッタ・エッチング(ASE) によりp-SiO 膜の表面改質を
行い, この上に TEOS-O3・NSG 膜を成長する。
の拡散を阻止する等のブロック層としてプラズマ気相成
長による酸化シリコン(p-SiO) 膜を用い, アルゴン・ス
パッタ・エッチング(ASE) によりp-SiO 膜の表面改質を
行い, この上に TEOS-O3・NSG 膜を成長する。
【０００９】膜質を改善するこめには，p-SiO 膜を1000
〜2000Å成長し，アルゴン・スパッタ・エッチングで 1
50Å程度エッチングし，この上に TEOS-O3・NSG 膜を成
長する。
〜2000Å成長し，アルゴン・スパッタ・エッチングで 1
50Å程度エッチングし，この上に TEOS-O3・NSG 膜を成
長する。
【００１０】また，膜質を改善し且つ平坦度も併せて改
善するには，p-SiO 膜を4000〜5000Åと厚く成長し，AS
E で1500Å程度エッチングし，この上に TEOS-O3・NSG
膜を成長する。この場合は, p-SiO 膜を厚く成長するこ
とにより, ブロック性を良くして下地デバイスへの影響
を少なくし，さらにセルと周辺回路間の落ち込み部分
（段差）の上層配線膜の被覆を改善することができる。
善するには，p-SiO 膜を4000〜5000Åと厚く成長し，AS
E で1500Å程度エッチングし，この上に TEOS-O3・NSG
膜を成長する。この場合は, p-SiO 膜を厚く成長するこ
とにより, ブロック性を良くして下地デバイスへの影響
を少なくし，さらにセルと周辺回路間の落ち込み部分
（段差）の上層配線膜の被覆を改善することができる。
【００１１】次に, 下地膜の前処理としてASE 等のエッ
チングを行うことにより, 膜質が改善される理由と, ど
のように改善されるかを示すデータを説明する。図３
(A),(B) は本発明の効果を説明する図である。
チングを行うことにより, 膜質が改善される理由と, ど
のように改善されるかを示すデータを説明する。図３
(A),(B) は本発明の効果を説明する図である。
【００１２】図３(A) はアルゴン・スパッタ・エッチン
グなしの場合の断面図と表面を見た斜視図, 図３(B) は
同有りの場合を示す。いずれも実験結果を示す写真の模
写図である。
グなしの場合の断面図と表面を見た斜視図, 図３(B) は
同有りの場合を示す。いずれも実験結果を示す写真の模
写図である。
【００１３】図より, アルゴン・スパッタ・エッチング
なしの場合は, TEOS-O3・NSG 膜に「す」ができてお
り, また, TEOS-O3・NSG 膜の表面を撮影した写真では
膜の表面荒れが観測されている。これに対してアルゴン
・スパッタ・エッチング有りの場合は「す」が消滅し，
表面荒れもなくなっており，非常に良好な膜質になって
いることがわかった。
なしの場合は, TEOS-O3・NSG 膜に「す」ができてお
り, また, TEOS-O3・NSG 膜の表面を撮影した写真では
膜の表面荒れが観測されている。これに対してアルゴン
・スパッタ・エッチング有りの場合は「す」が消滅し，
表面荒れもなくなっており，非常に良好な膜質になって
いることがわかった。
【００１４】その理由は, アルゴン・スパッタ・エッチ
ングにより，酸化シリコン膜の結合手が変わり, TEOS-
O3・NSG 膜の結合が変化するためと考えられる。
ングにより，酸化シリコン膜の結合手が変わり, TEOS-
O3・NSG 膜の結合が変化するためと考えられる。
【００１５】
【実施例】図１(A),(B) は本発明の実施例(1) を説明す
る断面図である。図１(A) において，バルク工程が終わ
り表面にボロンドープのりん珪酸ガラス(PSG) 膜が被着
された基板 1の上に１層目アルミニウム(Al)配線 2を形
成し，その上に厚さ1000〜2000Åのp-SiO 膜 3を成長す
る。
る断面図である。図１(A) において，バルク工程が終わ
り表面にボロンドープのりん珪酸ガラス(PSG) 膜が被着
された基板 1の上に１層目アルミニウム(Al)配線 2を形
成し，その上に厚さ1000〜2000Åのp-SiO 膜 3を成長す
る。
【００１６】図１(B) において，p-SiO 膜 3の上に成長
する TEOS-O3・NSG 膜の下地依存をなくする膜質改善処
理として, アルゴン・スパッタ・エッチングでp-SiO 膜
3を150Å程度エッチングし，この上に厚さ7000〜9000
Åの TEOS-O3・NSG 膜 4を成長する。
する TEOS-O3・NSG 膜の下地依存をなくする膜質改善処
理として, アルゴン・スパッタ・エッチングでp-SiO 膜
3を150Å程度エッチングし，この上に厚さ7000〜9000
Åの TEOS-O3・NSG 膜 4を成長する。
【００１７】アルゴン(Ar)・スパッタ・エッチングの条
件の一例は以下のようである。 Ar圧力： 0.1 Torr Ar流量： 50 SCCM RF電力： 800 W 基板温度： 100℃ また， TEOS-O3・NSG 膜の成膜条件の次に一例を示す。
件の一例は以下のようである。 Ar圧力： 0.1 Torr Ar流量： 50 SCCM RF電力： 800 W 基板温度： 100℃ また， TEOS-O3・NSG 膜の成膜条件の次に一例を示す。
【００１８】TEOS流量： 1.0 SLM O3流量： 7.5 SLM 希釈N3流量：18.0 SLM (O3濃度 120 g/m3) ガス圧力： 常圧 基板温度： 400 ℃ さらに別の膜質改善処理方法として，N2, NH3, N2Oガス
のプラズマを照射するか，あるいはウエットO2またはド
ライO2中で, 例えば 450℃, 30分間の熱処理を行う方法
がある。
のプラズマを照射するか，あるいはウエットO2またはド
ライO2中で, 例えば 450℃, 30分間の熱処理を行う方法
がある。
【００１９】次に, N2, NH3, N2Oのプラズマ照射条件の
一例を示す。 N2, またはNH3, またはN2O 圧力： それぞれ, 1.0 ，
1.0 ，1.0 Torr N2, またはNH3, またはN2O 流量： それぞれ, 300 ，
100 ，300 SCCM RF電力： 500 W 電極間隔： 400 mils 基板温度： 350℃ 照射時間： 60 s 図２(A),(B) は従来例と対比して本発明の実施例(2) を
説明する断面図である。
一例を示す。 N2, またはNH3, またはN2O 圧力： それぞれ, 1.0 ，
1.0 ，1.0 Torr N2, またはNH3, またはN2O 流量： それぞれ, 300 ，
100 ，300 SCCM RF電力： 500 W 電極間隔： 400 mils 基板温度： 350℃ 照射時間： 60 s 図２(A),(B) は従来例と対比して本発明の実施例(2) を
説明する断面図である。
【００２０】この例はセルと周辺回路との境界の段差部
の断面を示し，図２(A) は実施例を, 図２(B) は従来例
を示す。図２(A) において，図１と同じ基板上１層目Al
配線 2を形成し，その上に厚さ4000〜5000Åのp-SiO 膜
3を成長する。
の断面を示し，図２(A) は実施例を, 図２(B) は従来例
を示す。図２(A) において，図１と同じ基板上１層目Al
配線 2を形成し，その上に厚さ4000〜5000Åのp-SiO 膜
3を成長する。
【００２１】次いで，アルゴン・スパッタ・エッチング
でp-SiO 膜 3を1500Å程度エッチングして図示のように
段差の角をとり，この上に厚さ5000〜7000ÅのTEOS-O3
・NSG 膜 4を成長する。
でp-SiO 膜 3を1500Å程度エッチングして図示のように
段差の角をとり，この上に厚さ5000〜7000ÅのTEOS-O3
・NSG 膜 4を成長する。
【００２２】次いで，その上に２層目配線Al膜 5を成膜
すると段差部で断線することなく被覆が改善される。図
２(B) ではアルゴン・スパッタ・エッチングを行わない
場合で,TEOS-O3・NSG 膜 4上に２層目配線Al膜 5を成膜
すると段差部で断線する場合がある。
すると段差部で断線することなく被覆が改善される。図
２(B) ではアルゴン・スパッタ・エッチングを行わない
場合で,TEOS-O3・NSG 膜 4上に２層目配線Al膜 5を成膜
すると段差部で断線する場合がある。
【００２３】実施例(2) では，ブロック膜であるp-SiO
膜 3が厚いことから下地素子への水分拡散が防止でき，
また TEOS-O3・NSG 膜 4を通常の場合〔実施例(1) 〕よ
り約2000Å薄くできるため，全体としての含有水分量も
低減できる。
膜 3が厚いことから下地素子への水分拡散が防止でき，
また TEOS-O3・NSG 膜 4を通常の場合〔実施例(1) 〕よ
り約2000Å薄くできるため，全体としての含有水分量も
低減できる。
【００２４】また，p-SiO 膜 3の膜質改良処理として,
成膜時にN2O およびNH3 等を添加して, p-SiO 膜 3に窒
素を含有させて屈折率を1.60〜1.80と高くすることによ
り,一層ブロック性を向上することができる。
成膜時にN2O およびNH3 等を添加して, p-SiO 膜 3に窒
素を含有させて屈折率を1.60〜1.80と高くすることによ
り,一層ブロック性を向上することができる。
【００２５】
【発明の効果】本発明によれば， TEOS-O3・NSG 膜の膜
質を改善し, 且つその上に被着する配線膜の段差被覆を
改善することができた。この結果， TEOS-O3・NSG 膜か
ら下地素子への水分等の拡散が防止され，デバイスの信
頼性と製造歩留の向上に寄与することができた。
質を改善し, 且つその上に被着する配線膜の段差被覆を
改善することができた。この結果， TEOS-O3・NSG 膜か
ら下地素子への水分等の拡散が防止され，デバイスの信
頼性と製造歩留の向上に寄与することができた。
【図１】 本発明の実施例(1) を説明する断面図
【図２】 従来例と対比して本発明の実施例(2) を説明
する断面図
する断面図
【図３】 本発明の効果を説明する図
1 表面に絶縁膜が被着された基板 2 １層目アルミニウム(Al)配線 3 酸化シリコン膜でp-SiO 膜 4 TEOS-O3・ノンドープ珪酸グラス(NSG) 膜 5 ２層目アルミニウム(Al)配線
Claims (3)
- 【請求項１】 半導体基板(1) 上に酸化シリコン膜(3）
を成膜し，該酸化シリコン膜の表面をアルゴンガスでス
パッタ・エッチングする工程と，該酸化シリコン膜の上
に有機シリコン化合物とオゾンを含むガスを用いた気相
成長法により珪酸グラス(TEOS-O3・NSG)膜を成膜する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１のスパッタ・エッチングに代え
て，前記酸化シリコン膜(3）の表面を窒素(N2), アンモ
ニア(NH3), 亜酸化窒素(N2O) ガスのプラズマを照射す
るか，あるいはウエット酸素(O2)またはドライ酸素中で
熱処理を行うことを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１の前記酸化シリコン膜(3）の成
膜時に，原料ガスに窒素を含むガスを添加して該酸化シ
リコン膜の屈折率を高くすることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19378193A JPH0750295A (ja) | 1993-08-05 | 1993-08-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19378193A JPH0750295A (ja) | 1993-08-05 | 1993-08-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750295A true JPH0750295A (ja) | 1995-02-21 |
Family
ID=16313700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19378193A Withdrawn JPH0750295A (ja) | 1993-08-05 | 1993-08-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750295A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964029A (ja) * | 1995-08-18 | 1997-03-07 | Canon Sales Co Inc | 成膜方法 |
| JPH09186155A (ja) * | 1995-12-23 | 1997-07-15 | Hyundai Electron Ind Co Ltd | 半導体素子の製造方法 |
| JPH11233512A (ja) * | 1998-02-12 | 1999-08-27 | Canon Sales Co Inc | 下地表面改質方法及び半導体装置の製造方法 |
| KR100256818B1 (ko) * | 1997-04-18 | 2000-05-15 | 김영환 | 반도체소자의 소자분리막 형성방법 |
| US6255230B1 (en) | 1999-06-04 | 2001-07-03 | Canon Sales Co., Inc. | Method for modifying a film forming surface of a substrate on which a film is to be formed, and method for manufacturing a semiconductor device using the same |
| KR100391840B1 (ko) * | 1997-06-20 | 2003-11-28 | 가가쿠 기쥬츠 신코 지교단 | 반도체기판표면상의절연막형성방법및그형성장치 |
| KR100464862B1 (ko) * | 2002-08-02 | 2005-01-06 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US6900144B2 (en) | 2000-03-31 | 2005-05-31 | Canon Sales Co., Inc. | Film-forming surface reforming method and semiconductor device manufacturing method |
| US6911686B1 (en) | 1999-06-17 | 2005-06-28 | Fujitsu Limited | Semiconductor memory device having planarized upper surface and a SiON moisture barrier |
| JP2017059729A (ja) * | 2015-09-17 | 2017-03-23 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-08-05 JP JP19378193A patent/JPH0750295A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5800877A (en) * | 1995-08-18 | 1998-09-01 | Canon Sales Co., Inc. | Method for forming a fluorine containing silicon oxide film |
| JPH0964029A (ja) * | 1995-08-18 | 1997-03-07 | Canon Sales Co Inc | 成膜方法 |
| JPH09186155A (ja) * | 1995-12-23 | 1997-07-15 | Hyundai Electron Ind Co Ltd | 半導体素子の製造方法 |
| KR100256818B1 (ko) * | 1997-04-18 | 2000-05-15 | 김영환 | 반도체소자의 소자분리막 형성방법 |
| KR100391840B1 (ko) * | 1997-06-20 | 2003-11-28 | 가가쿠 기쥬츠 신코 지교단 | 반도체기판표면상의절연막형성방법및그형성장치 |
| JPH11233512A (ja) * | 1998-02-12 | 1999-08-27 | Canon Sales Co Inc | 下地表面改質方法及び半導体装置の製造方法 |
| US6225236B1 (en) | 1998-02-12 | 2001-05-01 | Canon Sales Co., Inc. | Method for reforming undercoating surface and method for production of semiconductor device |
| US6255230B1 (en) | 1999-06-04 | 2001-07-03 | Canon Sales Co., Inc. | Method for modifying a film forming surface of a substrate on which a film is to be formed, and method for manufacturing a semiconductor device using the same |
| US6911686B1 (en) | 1999-06-17 | 2005-06-28 | Fujitsu Limited | Semiconductor memory device having planarized upper surface and a SiON moisture barrier |
| US7074625B2 (en) | 1999-06-17 | 2006-07-11 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| US6900144B2 (en) | 2000-03-31 | 2005-05-31 | Canon Sales Co., Inc. | Film-forming surface reforming method and semiconductor device manufacturing method |
| KR100464862B1 (ko) * | 2002-08-02 | 2005-01-06 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| JP2017059729A (ja) * | 2015-09-17 | 2017-03-23 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682403B2 (ja) | 半導体装置の製造方法 | |
| KR100329781B1 (ko) | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| JPH0750295A (ja) | 半導体装置の製造方法 | |
| JPH06177120A (ja) | 層間絶縁膜の形成方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JP3466174B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
| US5273936A (en) | Process for forming contacts | |
| KR20010010169A (ko) | 불소화 실리콘 산화물 절연막이 형성된 강유전체 메모리 및 그 절연막 형성방법 | |
| JP3158835B2 (ja) | 半導体装置とその製造方法 | |
| JP3254875B2 (ja) | 半導体装置の製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JPH06216118A (ja) | 半導体装置の製造方法 | |
| JPH06216122A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| KR100639886B1 (ko) | 반도체 소자의 갭 필을 이용하는 유에스지 증착 방법 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JPH05335299A (ja) | 半導体装置の製造方法 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05308057A (ja) | 半導体装置の製造方法 | |
| JPH0810692B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |