KR100531467B1 - 반도체 소자의 층간절연막 형성 방법 - Google Patents

반도체 소자의 층간절연막 형성 방법 Download PDF

Info

Publication number
KR100531467B1
KR100531467B1 KR10-1999-0048718A KR19990048718A KR100531467B1 KR 100531467 B1 KR100531467 B1 KR 100531467B1 KR 19990048718 A KR19990048718 A KR 19990048718A KR 100531467 B1 KR100531467 B1 KR 100531467B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
interlayer insulating
film
sih
Prior art date
Application number
KR10-1999-0048718A
Other languages
English (en)
Other versions
KR20010045429A (ko
Inventor
박상균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0048718A priority Critical patent/KR100531467B1/ko
Publication of KR20010045429A publication Critical patent/KR20010045429A/ko
Application granted granted Critical
Publication of KR100531467B1 publication Critical patent/KR100531467B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 초미세 패턴사이를 매립하는 층간절연막의 형성 방법에 관한 것으로, 이를 위한 본 발명은 반도체 소자의 평탄화 층간 절연막 형성 방법에 있어서, 다수의 도전층이 형성된 반도체 기판의 전체 표면을 따라 제 1 절연막을 형성하는 제 1 단계, 상기 제 1 절연막 상부에 후속 절연막의 접착력을 증가시키기 위한 처리를 실시하는 제 2 단계, 상기 제 2 단계가 완료된 결과물 상에 -10℃∼50℃의 온도에서 SiH4 + H2O2 반응 소오스와 5A 족 원소를 함유한 도핑 소오스를 사용하여 도핑된 제 2 절연막을 형성하는 제 3 단계, 상기 제 2 절연막상에 플라즈마 산화막을 형성하는 제 4 단계를 포함하여 이루어진다.

Description

반도체 소자의 층간절연막 형성 방법{METHOD FOR FORMING INTER-DIELECTRIC LAYER IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 저온에서 패턴사이의 매립특성이 우수한 도핑된 절연막을 적용하여 평탄화된 층간절연막을 형성하는 방법에 관한 것이다.
일반적으로 반도체 소자의 고집적화에 따라 고단차의 좁은 간격의 패턴사이를 내부 공공없이 절연막으로 채우는 평탄화는 반도체 소자의 제조에 있어서 중요한 기술로서, 고단차의 좁은 패턴사이를 매립하기 위하여 고농도의 붕소(B) 및 인 (P)을 첨가한 BPSG(Boron Phospho Silicate Glass)막을 사용하여 고온 열처리로 매립, 평탄화한다.
그러나, BPSG를 이용하는 방법은 막 안정성 악화 및 BPO4 형성에 따른 결정 결함이 발생되는 문제점이 있다.
또한 고온의 열처리에 의한 얕은 접합(shallow junction)이 파괴되고, 메탈 전극으로 이용되는 티타늄 실리사이드(TiSi2)의 경우 고온 열공정에 따라 저항이 증가되는등 열처리 온도에 제약을 받게 된다.
또한 최근에 고밀도 플라즈마 화학 기상 증착법(High Density Plasma Chemical Vapor Deposition;HDP CVD)방법에 의하여 좁은 패턴사이를 매립하고 화학적 기계적 연마(Chemical Mechanical Polishing;CMP)공정으로 연마하여 평탄화시키는 기술이 제시되었다.
그리고 SiH4+H2O2 반응 소오스를 이용하여 -10℃ ~ 50℃ 범위의 저온에서 좁은 패턴사이를 매립하는 비도핑된(updoped) 층간절연막을 형성하는 방법이 제시되었다.
그러나 고밀도 플라즈마 화학 기상 증착(HDP CVD) 방법은 패턴 매립 특성의 한계성, 플라즈마 손실, 패턴 모서리 깍임등 여러가지 문제점이 발생되어 패턴 매립의 적용에는 한계점이 있다.
또한 SiH4+H2O2 반응 소오스를 이용한 비도핑 저온 층간절연막 형성은 이동성 이온을 포획할 수 없고, 층간 절연막중 수분의 과다 보유로 열처리시 패턴사이 매립된 절연막에 포함된 수분이 탈리되고 빠져나간 공간이 그대로 잔류하여, 후에 콘택 형성후 습식식각 용액에 의한 세정시 식각 속도 증가에 의한 과도한 식각으로 인접 콘택이 붙게 되어 배선의 합성을 유발한다.
그리고 막 형성 및 치밀화 과정에서 막에 인가되는 과도한 인장응력으로 인하여 후속 열공정 및 배선 형성 공정에서 응력 집중에 의해 막의 깨짐 현상이 나타난다.
이하 첨부도면을 참조하여 종래기술에 따른 반도체 소자의 층간절연막의 형성 방법을 설명하기로 한다.
도 1a 내지 도 1b 는 종래기술에 따른 반도체 소자의 층간절연막의 형성 방법을 나타낸 도면이다.
도 1a 에 도시된 바와 같이, 반도체 기판(1)상에 도전층을 증착하고 상기 도전층을 선택적으로 패터닝하여 일정 간격을 갖는 다수개의 배선(2)을 형성한다.
이어 상기 다수개의 배선(2)을 포함한 전면에 절연막(3)을 증착한 후, 상기 절연막 상부에 플라즈마 처리를 실시한다.
이어 SiH4+H2O2 반응 소오스를 이용하여 -10~50℃ 범위의 저온,저압하에서 초미세 패턴사이를 매립하는 비도핑 층간절연막(4)을 형성하고, 자체 평탄화한다.
상기 층간 절연막(4)상에 플라즈마 화학 기상 증착 방법으로 일정 두께의 플라즈마 산화막(5)을 증착하고, 350~800℃에서 열처리한다.
그런데 이러한 종래기술은 도 1b 에 도시된 바와 같이, 상기 평탄화된 산화막에 콘택홀을 형성하고 습식식각 용액을 이용하여 세정을 실시하면 초미세 패턴 사이의 절연막 콘택 측벽이 과도하게 손상되게 된다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위해 안출한 것으로서, 패턴사이의 막질을 치밀화함과 동시에 얕은 접합의 파괴를 방지하도록 하는데 적합한 반도체 소자의 평탄화된 층간절연막의 형성 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 일실시예에 따른 반도체 소자의 층간절연막의 형성 방법은 다수의 도전층이 형성된 반도체 기판의 전체 표면을 따라 제 1 절연막을 형성하는 제 1 단계, 상기 제 1 절연막 상부에 후속 절연막의 접착력을 증가시키기 위한 처리를 실시하는 제 2 단계, 상기 제 2 단계가 완료된 결과물 상에 -10℃∼50℃의 온도에서 SiH4 + H2O2 반응 소오스와 5A 족 원소를 함유한 도핑 소오스를 사용하여 도핑된 제 2 절연막을 형성하는 제 3 단계, 상기 제 2 절연막상에 플라즈마 산화막을 형성하는 제 4 단계를 포함하여 이루어짐을 특징으로 하고, 본 발명의 다른 실시예에 따른 반도체 소자의 층간절연막의 형성 방법은 다수의 도전층이 형성된 기판의 전체 표면을 따라 제 1 절연막을 형성하는 제 1 단계, 상기 제 1 절연막상에 후속 절연막의 접착력을 증가시키기 위한 처리를 하는 제 2 단계, 상기 제 2 단계가 완료된 결과물 상에 SiH4 + H2O2 반응소오스를 이용하여 비도핑된 제 2 절연막을 형성하는 단계, 상기 제 2 절연막 상에 -10℃∼50℃의 온도에서 SiH4 + H2O2 반응 소오스와 5A 족 원소를 함유한 도핑 소오스를 사용하여 도핑된 제 3 절연막을 형성하는 제 3 단계, 상기 제 3 절연막상에 플라즈마 산화막을 형성하는 제 4 단계, 상기 결과물 전면에 열처리 공정을 실시하여 상기 비도핑된 제 2 절연막을 도핑된 제 4 절연막으로 전환하는 제 5 단계 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2 는 본 발명의 일시예에 따른 반도체 소자의 층간절연막의 형성 방법을 나타낸 도면이다.
도 2 에 도시된 바와 같이, 반도체 기판(21)상에 도전층을 증착한 후, 상기 도전층상에 감광막을 도포하고 노광 및 현상 공정으로 선택적으로 패터닝한다. 이어 패터닝된 감광막을 식각 마스크로 이용하여 도전층을 선택적으로 제거하여 다수개의 배선(22)을 형성한다.
이어 550℃∼800℃의 온도와 1mtorr∼760torr 의 압력을 유지하는 CVD 장비에서 SiH4, TEOS, O2 ,O3 ,N2O 등의 반응 가스를 이용하여 상기 배선(22)을 포함한 전면에 보호막(23)으로서 산화막을 형성하거나, 또는 NH3 가스를 이용하여 질화막 또는 질화 산화막을 형성한다. 여기서 상기 보호막(23)은 100Å이상의 두께로 형성된다.
이어 후속 절연막 형성 공정의 접착력을 향상시키도록 일정 두께의 질화 산화막(24)을 증착하거나, 산소(O2)를 함유한 플라즈마 처리를 실시한다. 여기서 상기 질화 산화막(24)은 300℃∼400℃의 온도를 유지하는 반응로내에 SiH4, N2O 반응 가스를 도입하여 상기 반응가스로 인해 발생되는 플라즈마를 이용하여 형성된다. 그리고 플라즈마 처리만을 이용할 경우, N2O 또는 O2 반응 가스를 이용하여 300W 이상의 파워로 20초 이상 실시한다.
이어 동일 장비에서 SiH4+H2O2 반응 소오스와 주기율표상의 5A 족 원소, 예를 들면 P, As, Sb, Bi를 함유하는 소오스를 함께 반응로에 도입하여 -10℃ ∼ 50℃ 범위의 온도와 100torr의 저압을 유지한 상태에서 상기 배선(22) 사이를 매립하는 도핑 층간 절연막(25)을 형성한다. 이 때 상기 도핑 층간절연막(25)은 하부 단차가 평탄화되도록 1000Å이상의 두께로 형성된다.
이어 동일 장비에서 상기 도핑 층간절연막(25)상에 산소에 대한 실리콘의 조성비율이 0.5이상인 플라즈마 산화막(26)을 증착하고 열처리하여 평탄화한다. 이 때 상기 플라즈마 산화막(26)은 300℃∼400℃의 온도를 유지하는 반응로에 SiH4 , N2O 반응 가스를 도입하여, 반응 가스들의 플라즈마를 이용하여 500Å이상의 두께로 형성된다.
그리고 플라즈마 산화막(26)이 형성된 후 열처리는 O2,N2,O3,N2O 또는 H2+O2의 혼합가스 분위기에서 350℃∼800℃의 온도에서 5분이상 실시한다.
도 3 은 본 발명의 다른 실시예에 따른 반도체 소자의 층간절연막의 형성 방법을 나타낸 도면이다.
도 3 에 도시된 바와 같이, 반도체 기판(31)상에 도전층을 증착한 후, 상기 도전층상에 감광막을 도포하고 노광 및 현상 공정으로 선택적으로 패터닝한다. 이어 패터닝된 감광막을 식각 마스크로 이용하여 도전층을 선택적으로 제거하여 다수개의 배선(32)을 형성한다.
이어 보호막으로서 550℃∼800℃의 온도와 1mtorr∼760torr 범위의 압력을 유지하는 CVD 장비에서 SiH4, TEOS, O2 ,O3 ,N2O 등의 반응 가스를 이용하여 상기 배선(32)을 포함한 전면에 산화막(33)을 형성하거나, 또는 NH3 가스를 이용하여 질화막 또는 질화 산화막을 형성한다. 여기서 상기 산화막(33)은 100Å이상의 두께로 형성된다.
이어 후속 절연막 형성 공정의 접착력을 향상시키도록 일정 두께의 질화 산화막(34)을 증착하거나, 산소(O2)를 함유한 플라즈마 처리를 실시한다. 상기 질화 산화막(34)은 300℃∼400℃의 온도를 유지하는 반응로내에 SiH4, N2O 반응 가스를 도입하여 상기 반응가스로 인해 발생되는 플라즈마를 이용하여 형성된다. 이러한 플라즈마 처리만을 이용할 경우, N2O 또는 O2 반응 가스를 300W 이상의 파워로 20초 이상 실시한다.
이어 동일 장비에서 SiH4+H2O2 반응 소오스를 반응로에 도입하여 -10℃ ∼ 50℃ 범위의 온도와 100torr의 저압을 유지한 상태에서 상기 배선(32) 사이를 매립할만큼만 비도핑 층간절연막(35)을 형성한다. 이 때 상기 비도핑 층간절연막(35)은 1000Å이하의 두께로 형성된다.
이어 동일 장비에서 SiH4+H2O2 반응 소오스와 주기율표상의 5A 족 원소, 예를 들면 P, As, Sb, Bi를 함유하는 도핑 소오스를 함께 반응로에 도입하여, -10℃ ∼ 50℃ 범위의 온도와 100torr의 저압을 유지한 상태에서 상기 비도핑 층간절연막 (35)상에 제 1 도핑 층간절연막(36)을 1000Å이상의 두께로 형성한다. 이 때 반응소오스의 유량을 조절하여 형성된 제 1 도핑 층간절연막(36)이 산소 결핍의 불완전 산화물(DXO)의 조성을 갖도록 형성한다. 상기 산소 결핍의 불완전 산화물은 도핑원소(DX)들의 산화물이다.
이어 동일 장비에서 상기 제 1 도핑 층간절연막(36)상에 산소에 대한 실리콘의 조성비율이 0.5이상의 플라즈마 산화막(37)을 증착하고 열처리하여 평탄화한다. 이 때 상기 플라즈마 산화막(37)은 300℃∼400℃의 온도를 유지하는 반응로에 SiH4 , N2O 반응 가스를 도입하여, 반응 가스들의 플라즈마를 이용하여 500Å이상으로 형성되며 층간절연막의 평탄도를 증가시키기 위해 증착된다.
그리고 플라즈마 산화막(37)이 형성된 후 열처리는 O2,N2,O3,N2O 또는 H2+O2의 혼합가스 분위기에서 350℃∼800℃의 온도에서 5분이상 실시한다.
도 4 는 플라즈마 산화막(37)이 형성된 후 열처리 공정에서의 층간절연막들 (35,36)의 반응을 나타낸 도면이다.
이와 같은 열처리중 하층의 얇은 비도핑 층간절연막(35)에서는 수분(H2O)을 방출시키며, 상층의 제 1 도핑 층간절연막(36)에서는 불완전 산소 결핍의 도핑 원소(D+) 또는 산화물(DXO)이 방출된 상기 비도핑 층간절연막(35)의 방출된 수분의 자리로 빠르게 확산된다.
또한 방출되는 수분(H2O)과 도핑 원소(D+)들이 반응하여 추가로 산화(D++ O_)되고, 그 산화물(DXO)이 확산되므로써 부피가 큰 도핑산화물(DXO)을 형성하여 후에 형성되는 좁은 도전층(32) 사이의 제 2 도핑 층간절연막(38)을 치밀화한다.
이처럼 상하층간 층간절연막들(35,36)이 서로 반응하여 좁은 도전층(32) 사이의 매립 특성이 우수한 제 2 도핑 층간 절연막(38)을 형성한다. 즉 상기 비도핑 층간 절연막(35)이 열처리후 치밀한 제 2 도핑 층간 절연막(38)으로 전환된다.
또한 수분이 빠진 자리로 확산되는 산화물(DXO)은 얕은 접합의 파괴를 방지한다.
이 때 상기 제 1 도핑 층간절연막(36) 상부에 플라즈마 산화막(37)을 증착하지 않고 열처리 공정을 진행한 후, 화학적 기계적 연마(Chemical Mechanical Polishing) 공정으로 연마하여 평탄화하는 방법을 적용할 수 있다.
본 발명의 기술적 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명의 층간절연막의 형성 방법은 우수한 매립특성과 자체 유동 특성을 나타내는 SiH4 + H2O 반응 소오스와 주기율표상에서 5A 족 원소를 함유하는 소오스를 함께 반응로에 도입하여 저온에서 패턴들 사이를 매립할 수 있으므로 초미세 패턴에 적용할 수 있다.
그리고 비도핑 층간절연막과 도핑 층간절연막을 적층한 후 열처리하므로써, 비도핑 층간절연막에서 방출하는 수분의 자리로 도핑 층간절연막에서 도핑원소가 확산되므로써 얕은 접합의 파괴를 방지할 수 있다.
또한 도핑소오스가 함유된 층간절연막을 열처리하여 부피가 큰 도핑산화물을 형성하므로써 치밀한 층간절연막으로 전환시키고, 열처리시 막 수축을 억제하여 안정한 층간절연막을 형성할 수 있다.
그리고 형성된 도핑 층간절연막중의 도핑이온이 이동성 이온을 포획하므로 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1a 내지 도 1b 은 종래기술에 따른 반도체 소자의 층간절연막의 형성 방법을 나타낸 도면,
도 2 는 본 발명의 일실시예에 따른 반도체 소자의 층간절연막의 형성 방법을 나타낸 도면,
도 3 은 본 발명의 다른 실시예에 따른 반도체 소자의 층간절연막의 형성 방법을 나타낸 도면,
도 4 는 도 3 의 플라즈마 산화막이 형성된 후 열처리 공정에서의 층간절연막들의 반응을 나타낸 도면.
*도면의 주요부분에 대한 부호의 설명*
21 : 반도체 기판 22 : 도전층
23 : 보호막 24 : 질화산화막
25 : 도핑 층간절연막 26 : 플라즈마 산화막

Claims (9)

  1. 반도체 소자의 평탄화 층간 절연막 형성 방법에 있어서,
    다수의 도전층이 형성된 반도체 기판의 전체 표면을 따라 제 1 절연막을 형성하는 제 1 단계;
    상기 제 1 절연막 상부에 후속 절연막의 접착력을 증가시키기 위한 처리를 실시하는 제 2 단계;
    상기 제 2 단계가 완료된 결과물 상에 -10℃∼50℃의 온도에서 SiH4 + H2O2 반응 소오스와 5A 족 원소를 함유한 도핑 소오스를 사용하여 도핑된 제 2 절연막을 형성하는 제 3 단계; 및
    상기 제 2 절연막상에 플라즈마 산화막을 형성하는 제 4 단계
    를 포함하여 이루어짐을 특징으로 하는 층간 절연막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 절연막은 550℃∼800℃, 1mTorr∼760Torr, TEOS 및 O2 분위기에서 형성되는 것을 특징으로 하는 층간 절연막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 2 단계는,
    상기 제 1 절연막 상에 질화산화막을 형성하거나 산소 플라즈마 처리에 의해 이루어지는 것을 특징으로 하는 층간 절연막의 형성 방법.
  4. 제 3 항에 있어서,
    상기 질화산화막은 SiH4, N2O 가스를 사용하여 300℃∼400℃에서 형성되는 것을 특징으로 하는 층간 절연막의 형성 방법.
  5. 제 1 항에 있어서,
    상기 플라즈마 산화막은 300℃∼400℃의 온도를 유지하는 반응로에 SiH4 , N2O 반응 가스를 도입하여 형성되는 것을 특징으로 하는 층간 절연막의 형성 방법.
  6. 제 1 항에 있어서,
    상기 플라즈마 산화막이 형성된 후 O2,N2,O3,N2O 또는 H2+O2의 혼합가스 분위기에서 350℃∼800℃의 온도에서 열처리 공정을 실시하는 것을 더 포함하여 이루어짐을 특징으로 하는 층간절연막의 형성 방법.
  7. 반도체 소자의 평탄화 층간절연막 형성 방법에 있어서,
    다수의 도전층이 형성된 기판의 전체 표면을 따라 제 1 절연막을 형성하는 제 1 단계;
    상기 제 1 절연막상에 후속 절연막의 접착력을 증가시키기 위한 처리를 하는 제 2 단계;
    상기 제 2 단계가 완료된 결과물 상에 SiH4 + H2O2 반응소오스를 이용하여 비도핑된 제 2 절연막을 형성하여 상기 도전층 사이를 매립하는 제 3 단계;
    상기 제 2 절연막 상에 -10℃∼50℃의 온도에서 SiH4 + H2O2 반응 소오스와 5A 족 원소를 함유한 도핑 소오스를 사용하여 도핑된 제 3 절연막을 형성하는 제 4 단계;
    상기 제 3 절연막상에 플라즈마 산화막을 형성하는 제 5 단계; 및
    상기 결과물 전면에 열처리 공정을 실시하여 상기 비도핑된 제 2 절연막을 도핑된 제 4 절연막으로 전환하는 제 6 단계
    를 포함하여 이루어짐을 특징으로 하는 층간절연막의 형성 방법.
  8. 제 7 항에 있어서,
    상기 제 6 단계는,
    상기 열처리 공정시 상기 제 2 절연막에서 수분을 방출시키고, 상기 제 3 절연막에서 상기 도핑 소오스가 포함된 산화물이 상기 제 2 절연막의 수분이 방출된 자리로 확산되어 도핑된 상기 제 4 절연막이 형성되는 것을 특징으로 하는 층간절연막의 형성 방법.
  9. 제 7 항에 있어서,
    상기 제 4 단계에서,
    상기 제 3 절연막은 산소가 결핍되는 조성을 갖도록 도핑원소 또는 산화물의 양을 조절하여 형성되는 것을 특징으로 하는 층간절연막의 형성 방법.
KR10-1999-0048718A 1999-11-05 1999-11-05 반도체 소자의 층간절연막 형성 방법 KR100531467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0048718A KR100531467B1 (ko) 1999-11-05 1999-11-05 반도체 소자의 층간절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0048718A KR100531467B1 (ko) 1999-11-05 1999-11-05 반도체 소자의 층간절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR20010045429A KR20010045429A (ko) 2001-06-05
KR100531467B1 true KR100531467B1 (ko) 2005-11-28

Family

ID=19618616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0048718A KR100531467B1 (ko) 1999-11-05 1999-11-05 반도체 소자의 층간절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR100531467B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057606A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100431741B1 (ko) * 2001-12-29 2004-05-17 주식회사 하이닉스반도체 반도체소자 제조 방법
KR20030095630A (ko) * 2002-06-12 2003-12-24 삼성전자주식회사 매립 특성이 우수한 실리콘 산화물 형성 방법
KR100713314B1 (ko) * 2005-12-28 2007-05-04 동부일렉트로닉스 주식회사 반도체 소자의 ｐｍｄ 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116011A (ja) * 1995-10-23 1997-05-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09186155A (ja) * 1995-12-23 1997-07-15 Hyundai Electron Ind Co Ltd 半導体素子の製造方法
KR19990013556A (ko) * 1997-07-03 1999-02-25 야스카와히데아키 반도체 장치 및 그 제조 방법
KR19990056330A (ko) * 1997-12-29 1999-07-15 윤종용 반도체 소자의 갭 필링 방법
KR19990062229A (ko) * 1997-12-31 1999-07-26 김영환 반도체장치의 평탄화 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116011A (ja) * 1995-10-23 1997-05-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09186155A (ja) * 1995-12-23 1997-07-15 Hyundai Electron Ind Co Ltd 半導体素子の製造方法
KR19990013556A (ko) * 1997-07-03 1999-02-25 야스카와히데아키 반도체 장치 및 그 제조 방법
KR19990056330A (ko) * 1997-12-29 1999-07-15 윤종용 반도체 소자의 갭 필링 방법
KR19990062229A (ko) * 1997-12-31 1999-07-26 김영환 반도체장치의 평탄화 방법

Also Published As

Publication number Publication date
KR20010045429A (ko) 2001-06-05

Similar Documents

Publication Publication Date Title
US7705431B1 (en) Method of improving adhesion between two dielectric films
KR100505419B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100436495B1 (ko) 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
US7087515B2 (en) Method for forming flowable dielectric layer in semiconductor device
KR20020041224A (ko) 반도체 소자의 층간절연막 형성방법
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
US6727160B1 (en) Method of forming a shallow trench isolation structure
KR100515723B1 (ko) 집적회로와그제조방법
KR100294776B1 (ko) 소자분리영역의 형성 방법
KR100361536B1 (ko) 반도체소자의층간절연막형성방법
KR100505447B1 (ko) 유동성 절연막의 치밀도를 향상시킨 반도체 소자의 제조방법
KR100434187B1 (ko) 반도체 장치의 절연막 패턴 형성 방법
KR100312986B1 (ko) 반도체소자의층간절연막평탄화방법
KR100334245B1 (ko) 소자분리영역의 형성 방법
KR100369338B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
JP4236805B2 (ja) 半導体装置の製造方法および半導体装置
KR100623595B1 (ko) 반도체 소자의 층간절연막 평탄화 방법
KR100513367B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100356476B1 (ko) 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법
KR100575874B1 (ko) 비트라인 형성방법
KR19990004577A (ko) 반도체소자의 소자분리절연막 형성방법
KR100575886B1 (ko) 반도체 소자의 제조방법
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee