JP2006303422A - プラズマ処理方法および半導体装置の製造方法 - Google Patents

プラズマ処理方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006303422A
JP2006303422A JP2005347999A JP2005347999A JP2006303422A JP 2006303422 A JP2006303422 A JP 2006303422A JP 2005347999 A JP2005347999 A JP 2005347999A JP 2005347999 A JP2005347999 A JP 2005347999A JP 2006303422 A JP2006303422 A JP 2006303422A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
wiring
film
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005347999A
Other languages
English (en)
Inventor
Keiji Oshima
啓示 大島
Takahiro Saito
貴弘 齊藤
Kazunori Nagahata
和典 長畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005347999A priority Critical patent/JP2006303422A/ja
Priority to US11/276,780 priority patent/US7482275B2/en
Publication of JP2006303422A publication Critical patent/JP2006303422A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】絶縁膜の誘電率の変動や、絶縁膜への水分吸着を抑制することができるプラズマ処理方法および半導体装置の製造方法を提供する。
【解決手段】被処理基板１０上の絶縁膜１００に、少なくともＣＨ系ガス、ＣＯ系ガスのいずれかを含むガスを用いたプラズマ処理を行う。
【選択図】図３

Description

本発明は、プラズマ処理方法および半導体装置の製造方法に関し、特に、絶縁膜の表面を処理するためのプラズマ処理方法、および当該プラズマ処理方法を適用した半導体装置の製造方法に関する。
近年、半導体集積回路装置（ＬＳＩ）の高集積化に伴い、ＬＳＩの高速動作に関して配線プロセス技術が益々重要視されてきている。これは半導体素子の微細化によるゲート遅延時間よりも、配線遅延時間の方が大きくなることが顕著になってきたためである。
この配線遅延時間を抑制するためには、配線間の容量の低減、また、配線抵抗の低抵抗化が必要である。また、半導体素子の微細化と共に電流密度が増大するため、エレクトロマイグレーション（ＥＭ：electro migration）対策の向上も必要である。そして、これらの課題を改善するためには、銅（Ｃｕ）配線、低誘電率層間膜を用いた多層配線技術の導入が重要であると考えられる。
このＣｕ配線は従来方式のアルミニウム合金配線に比べて電気抵抗が約３分の２である。従って、Ｃｕは配線抵抗の低減が実現できる材料である。また、Ａｌ合金配線よりも高いエレクトロマイグレーション耐性が期待される材料である。そのため、実際の製品への導入も始められている。
Ｃｕ配線の形成方法としては、一般的にダマシン法を用いている。以下にダマシン法を用いたＣｕ配線の形成方法を述べる。まず、ＳｉＯ２膜などの層間絶縁膜にフォトリソグラフィ技術及びエッチング技術を適用して溝（トレンチ）を形成する。その後、下層の配線とコンタクトを繋ぐストッパー層の開口を行う。その後、トレンチ内を含む層間絶縁膜中へのＣｕの拡散を防止するためのバリアメタル膜を成膜し、Ｃｕを溝の中に埋め込む。その後、層間絶縁膜上の余剰のＣｕ膜をＣＭＰ（Chemical Mechanical Polishing）法等を用いて除去する。これにより、ダマシン法を用いたＣｕ配線が完成する。
上述したようなＣｕ配線においては、配線層間の容量を低減するために、層間絶縁膜として酸化シリコン（ＳｉＯ２）膜よりも誘電率の低いＳｉＯＣＨ膜、ＳｉＯＦ膜、有機系絶縁膜等が次世代材料として開発および実用化されつつある。
上記のような低誘電率膜は材料の分極率を低下させることで得ることができるが、分極率の低下だけでは、ある程度限界がある。そこで、膜構造を多孔質化することで誘電率を低下させることが必要であると考えられている。近頃では、誘電率の低い材質の膜を多孔質化した低誘電率膜が開発され注目されている。
K.Yatsuda et al.,"Quantitative Control of Plasma-Surface Interactions for Highly Reliable Interconnects"
しかしながら、上記の層間絶縁膜として用いられるＴＥＯＳなどの酸化膜、低誘電率膜、および有機系絶縁膜などの絶縁膜に、溝や接続孔などを形成するための加工処理を施すと、加工表面が吸湿しやすい状態となるという問題があった（例えば、非特許文献１参照）。加工表面が吸湿しやすくなるのは、加工表面に未結合手（ダングリングボンド）が発生し、この未結合手に水分などが吸着すると考えられる。以下では、吸湿しやすい状態となった加工表面を変質層と称する。あるいは、酸化膜系絶縁膜の中には、未加工のものでも吸湿しやすい特性をもつものがある。
絶縁膜に水分が吸湿されると、その後にＣｕ埋めこみ配線を形成する際に、残留した水分等がガス状態となって放出される。この結果、バリアメタル層の劣化や密着性の低下、Ｃｕの埋めこみ不良等を引き起こし電気的特性を悪化させる問題に繋がる。上記の問題は、低誘電率膜として多孔質膜を使用する場合にはさらに顕著となる。多孔質膜は表面積が大きいことから、吸湿量が大きくなるからである。
また、絶縁膜の表面に未結合手が存在すると、絶縁膜の表面は本来の絶縁膜の誘電率とは異なってしまうこととなる。また、この絶縁膜の未結合手に水分が吸着すると、本来の絶縁膜よりも誘電率が高くなってしまう。この結果、低誘電率膜の特性を低下させることにも繋がる。
本発明は上記の事情に鑑みてなされたものであり、その目的は、絶縁膜の誘電率の変動や、絶縁膜への水分吸着を抑制することができるプラズマ処理方法を提供することにある。
本発明の他の目的は、層間絶縁膜の表面をプラズマ処理することにより絶縁膜の誘電率の変動や絶縁膜への水分吸着を抑制することができ、信頼性の向上を図った半導体装置の製造方法を提供することにある。
上記の目的を達成するため、本発明のプラズマ処理方法は、被処理基板上の絶縁膜に、少なくともＣＨ系ガス、ＣＯ系ガスのいずれかを含むガスを用いたプラズマ処理を行うものである。
上記の本発明のプラズマ処理方法では、少なくともＣＨ系ガス、ＣＯ系ガスのいずれかを含むガスを用いたプラズマ処理を絶縁膜に施すことにより、絶縁膜の表面にＣやＨを供給する。
上記の目的を達成するため、本発明の半導体装置の製造方法は、被処理基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜に開口部を形成する工程と、前記層間絶縁膜の表面に対して、少なくともＣＨ系ガス、ＣＯ系ガスのいずれかを含むガスを用いたプラズマ処理を行う工程とを有する。
上記の目的を達成するため、本発明の半導体装置の製造方法は、被処理基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜の表面に対して、少なくともＣＨ系ガス、ＣＯ系ガスのいずれかを含むガスを用いたプラズマ処理を行う工程と、前記層間絶縁膜に開口部を形成する工程とを有する。
本発明のプラズマ処理方法によれば、絶縁膜の誘電率の変動や、絶縁膜への水分吸着を抑制することができる。
本発明の半導体装置の製造方法によれば、層間絶縁膜の表面をプラズマ処理することにより絶縁膜の誘電率の変動や絶縁膜への水分吸着を抑制することができ、信頼性の向上を図った半導体装置を製造することができる。
以下に、本発明の実施の形態について、図面を参照して説明する。
（第１実施形態）
図１は、本実施形態に係るプラズマ処理を実施する装置の一例を示す図である。
処理室１内には、被処理基板１０を保持する電極２が設置されている。処理室１の上部には、後述する原料ガスを供給するガス供給部３が設置されている。ガス供給部３の周囲は、原料ガスのプラズマを生成するためのＲＦコイル４が巻かれている。ＲＦコイル４は、高周波電圧（ＲＦバイアス）を印加するＲＦ電源５に接続されている。ＲＦ電源５は、例えば１３．５６ＭＨｚのＲＦバイアスを印加する。
処理室１の下部には、バルブ６を介して排気ポンプ７が設けられている。電極２は、ＲＦ電源８に接続されている。電極２にＲＦバイアスが印加されることで、生成されたプラズマ中のイオンが被処理基板１０へ引き込まれる。ＲＦ電源８は、例えば１３．５６ＭＨｚのＲＦバイアスを印加する。
上記構成の装置では、プラズマ生成用のＲＦ電源５と、被処理基板１０へのプラズマ中のイオンの引き込みのためのＲＦ電源８がそれぞれ独立に設けられている。この装置は、ＩＣＰ（Inductively Coupled Plasma）方式のプラズマ処理装置であり、本実施形態に係るプラズマ処理の他、絶縁膜のエッチングや、レジストマスクのアッシングにも使用できる。
上記構成の装置の動作について説明する。ＲＦ電源５によりＲＦコイル４にＲＦバイアスが印加されることで、ガス供給部３内の原料ガスのプラズマが生成される。そして、ＲＦ電源８により電極２にＲＦバイアスが印加されると、生成されたプラズマ中のイオンが、被処理基板１０に引き込まれて、被処理基板１０に照射される。
次に、本実施形態に係るプラズマ処理方法について、図２を参照して説明する。
まず、図２（ａ）に示すように、被処理基板１０上に絶縁膜１００を形成する。絶縁膜１００の材料としては、表面が吸湿しやすい状態となる絶縁膜であれば、特に限定はない。例えば、ＳｉＯ２膜、ＳｉＯＦ膜、ＳｉＯＣＨ膜、あるいはこれらの膜を多孔質化した多孔質膜や、有機系絶縁膜が挙げられる。
次に、図２（ｂ）に示すように、絶縁膜１００の表面にプラズマ処理を行う。プラズマ処理された部位を処理部（処理表面）１０１として図解している。処理部１０１は、絶縁膜１００の表面に捕獲されたＣやＨを含む層である。このプラズマ処理では、原料ガスとして、ＣＨ系及びＣＯ系を含有する混合ガスあるいは単一ガスを用いる。ＣＨ系及びＣＯ系ガスとして、例えば、ＣＯ、ＣＯ２、Ｃ５Ｈ１２、Ｃ５Ｈ１０、Ｃ４Ｈ１０、Ｃ４Ｈ８、Ｃ４Ｈ６、Ｃ３Ｈ９Ｎ、Ｃ３Ｈ８、Ｃ３Ｈ６、Ｃ３Ｈ４、Ｃ２Ｎ２、Ｃ２Ｈ７Ｎ、Ｃ２Ｈ６、Ｃ２Ｈ４、ＣＯＳ、ＣＨ４Ｓ、ＣＨ４、ＣＨＮ、ＣＨ５ＮＣＨＮ、ＣＨ５Ｎを使用する。
絶縁膜１００の表面にダングリングボンドが存在する場合には、ＣＨ系及びＣＯ系を含有するガスを用いたプラズマ処理により、絶縁膜１００の表面にＣ、Ｈが捕獲される。このため、シリコンダングリングボンドがなくなり、絶縁膜本来の誘電率が得られる。また、プラズマ処理を施した絶縁膜１００の表面は、吸湿防止作用をもつ。このため、次工程までの間に水分が吸着することが防止される。
次に、図２（ｃ）に示すように、絶縁膜１００上にレジストマスク１０２を形成する。レジストマスク１０２は、レジスト塗布、露光および現像により形成される。
次に、図３（ａ）に示すように、レジストマスク１０２を用いて絶縁膜１００をエッチングする。これにより、絶縁膜１００に開口部１００ａが形成される。なお、図２（ｂ）では、一例として、絶縁膜１００の途中まで開口部１００ａを形成する例を示すが、被処理基板１０に達する開口部１００ａを形成してもよい。また、レジストマスク１０２の代わりに、ハードマスクを用いても良い。
次に、図３（ｂ）に示すように、レジストマスク１０２のアッシングを行う。上記の絶縁膜１００の加工処理、レジストマスクのアッシング処理は、図１に示した装置において、原料ガスを変更することにより実施することができる。レジストマスク１０２のアッシングでは、酸素ガスが使用される。このアッシングにより、絶縁膜１００の表面に捕獲されたＣ、Ｈは除かれて、再びシリコンダングリングボンドが発生する。
次に、図３（ｃ）に示すように、絶縁膜１００の加工表面にプラズマ処理を行う。プラズマ処理された部位を処理部（処理表面）１０１として図解している。処理部１０１は、絶縁膜１００の表面に捕獲されたＣやＨを含む層である。このプラズマ処理では、原料ガスとして、ＣＨ系及びＣＯ系を含有する混合ガスあるいは単一ガスを用いる。ＣＨ系及びＣＯ系ガスとして、例えば、ＣＯ、ＣＯ２、Ｃ５Ｈ１２、Ｃ５Ｈ１０、Ｃ４Ｈ１０、Ｃ４Ｈ８、Ｃ４Ｈ６、Ｃ３Ｈ９Ｎ、Ｃ３Ｈ８、Ｃ３Ｈ６、Ｃ３Ｈ４、Ｃ２Ｎ２、Ｃ２Ｈ７Ｎ、Ｃ２Ｈ６、Ｃ２Ｈ４、ＣＯＳ、ＣＨ４Ｓ、ＣＨ４、ＣＨＮ、ＣＨ５ＮＣＨＮ、ＣＨ５Ｎを使用する。
上記した例では、加工前後の絶縁膜１００にプラズマ処理を施す例について説明したが、使用する絶縁膜１００の種類によっては、加工前あるいは加工後にのみプラズマ処理を施してもよい。
図４は、絶縁膜１００からの水の脱ガス量をＴＤＳ装置で検出した結果を示す図である。当該測定では、大気中に被処理基板１０を４８時間放置した後に、被処理基板１０に熱をかけて、絶縁膜１００からのＨ２Ｏの脱ガス量を検出した。
試料Ａは、被処理基板１０上の絶縁膜１００を加工しなかったものである。試料Ｂは、Ｈ２プラズマを用いて絶縁膜１００を加工した後、本実施形態に係るプラズマ処理を行わなかったものである。試料Ｃは、Ｈ２プラズマを用いて絶縁膜１００を加工した後、ＣＨ系ガスを用いたプラズマ処理を施したものである。
図４に示すように、プラズマ処理を施した試料Ｃでは、未処理の試料Ｂに比べて大幅に脱ガス量が減り、絶縁膜１００を未加工の試料Ａに脱ガス量が近づくことがわかる。
このことから、絶縁膜１００の加工表面に対して本実施形態に係るプラズマ処理を施すことにより、絶縁膜１００の吸湿量が大幅に低減されることがわかる。
図５は、絶縁膜１００の表面に対する水の接触角を測定した結果を示す図である。各試料Ａ〜Ｃについては、図４で説明した通りである。
図５に示すように、プラズマ処理を施した試料Ｃでは、未処理の試料Ｂに比べて接触角が大きくなり、絶縁膜１００を未加工の試料Ａに接触角が近づくことがわかる。
接触角が大きいため、プラズマ処理を施した絶縁膜１００の表面は疎水性になっていることがわかる。絶縁膜１００を加工しただけの試料Ｂでは接触角が小さくなることから、絶縁膜１００の表面が親水性になっていることがわかる。このことから、絶縁膜１００の加工表面に対して本実施形態に係るプラズマ処理を施すことにより、絶縁膜１００の加工表面を疎水性に戻すことができ、吸湿量を大幅に低減できることがわかる。
以上説明したように、本実施形態に係るプラズマ処理方法によれば、絶縁膜１００に上記した原料ガスを用いたプラズマ処理を施すことにより、絶縁膜１００の未結合手にＣ，Ｈを捕獲させることができる。この結果、絶縁膜１００の本来の特性（誘電率、接触角）に回復させることができる。また、絶縁膜１００の未結合手をなくすことができることから、絶縁膜１００への水分吸着を防止することができる。
これにより、絶縁膜１００の開口部１００ａ内に導電層を埋め込んで配線を形成する場合に、絶縁膜１００に吸着された水分が放出されることに起因する配線の腐食や、密着性低下を抑制でき、配線不良を防止することができる。また、絶縁膜１００が水分を吸湿することによる誘電率の上昇を抑制することができる。
上記したプラズマ処理では、プラズマ生成用のＲＦ電源５とは別に、ＲＦ電源８によりＲＦバイアスを印加して、絶縁膜１００の開口部１００ａ内にプラズマ中のイオンを引き込むことで大きな効果を奏する。これは、所定のエネルギーでプラズマ中のイオンを絶縁膜１００の加工表面に照射することで、絶縁膜１００の未結合手への捕獲を促進できるからである。また、所定のエネルギーでイオンを照射することにより、高アスペクト比の開口部１００ａにもＣやＨを供給することができる。
さらに、本実施形態では、絶縁膜のエッチング加工、レジストマスクのアッシング、プラズマ処理を同一の装置内で実施することが可能となる。このため、被処理基板１０は、絶縁膜１００の加工後、プラズマ処理前に大気中での搬送工程を経ることがない。このため、この搬送工程における絶縁膜１００の吸湿を防止することができる。
（第２実施形態）
第２実施形態では、半導体装置の製造におけるデュアルダマシン工程において、第１実施形態に係るプラズマ処理を適用した例について、図６〜図１０を参照して説明する。本実施形態では、絶縁膜に形成する開口部の例として、接続孔および配線溝を形成する例について説明する。
図６（ａ）に示すように、被処理基板１０上に、ＳｉＯ２などからなる下層絶縁膜１１を形成し、下層絶縁膜１１中にバリアメタル層１２を介して下層配線１３を形成する。なお、図示はしないが、下層配線１３と被処理基板１０とはコンタクトを介して接続されている。
次に、図６（ｂ）に示すように、下層配線１３上に例えばＳｉＣ膜からなるエッチングストッパ層１４を形成する。ここでは、エッチングストッパ層１４としてＳｉＣ膜を用いることとしたが、特に膜種は問わない。その後、エッチングストッパ層１４上に、例えばＳｉＯ２膜、ＳｉＯＦ膜、ＳｉＯＣ膜などの多孔質膜からなる第１層間絶縁膜１５を形成し、続いて、例えば有機絶縁膜からなる第２層間絶縁膜１６を形成する。第１層間絶縁膜１５は接続孔形成用の絶縁膜であり、第２層間絶縁膜１６は配線溝形成用の絶縁膜である。なお、層間絶縁膜として、多孔質膜(第１層間絶縁膜１５)と有機絶縁膜（第２層間絶縁膜１６）の２層構造とした例について説明するが、特に限定はない。
続いて、多孔質膜および有機絶縁膜からの脱ガス防止、ＣＭＰの段差低減の為に、第２層間絶縁膜１６上にＳｉＯ２からなるキャップ層１７を形成する。続いて、キャップ層１７上に、配線加工時のハードマスクとして例えばＳｉＮからなる第１ハードマスク１８と、例えばＳｉＯ２からなる第２ハードマスク１９を形成する。続いて、フォトリソグラフィ技術およびエッチング技術を経ることにより、第２ハードマスク１９に配線溝Ｔ（Ｔｒｅｎｃｈ）のパターンを形成する。続いて、フォトリソグラフィ技術を経ることにより、接続孔Ｖ（Ｖｉａ）のパターンをもつレジストマスク２０を形成する。上記の構造体を作製した後、エッチングを開始する。
図７（ａ）に示すように、レジストマスク２０をエッチングマスクとして、ＳｉＮからなる第１ハードマスク１８、ＳｉＯ２からなるキャップ層１７、有機絶縁膜からなる第２層間絶縁膜１６を順にエッチングして、接続孔Ｖを形成する。当該工程では、有機絶縁膜からなる第２層間絶縁膜１６に接続孔Ｖを形成する際に、同時に有機膜からなるレジストマスク２０もエッチングされるため、アッシング工程が不要となる。
次に、図７（ｂ）に示すように、配線溝ＴのパターンをもつＳｉＯ２からなる第２ハードマスク１９をエッチングマスクとして、第１ハードマスク１８をエッチングして、第１ハードマスク１８に配線溝Ｔを形成する。この際に、多孔質膜からなる第１層間絶縁膜１５には、途中の深さまで接続孔Ｖが形成される。
次に、図８（ａ）に示すように、配線溝Ｔのパターンが形成された第１ハードマスク１８をエッチングマスクとして、ＳｉＯ２からなるキャップ層１７をエッチングして、キャップ層１７に配線溝Ｔを形成する。このとき、キャップ層１７と同じＳｉ系の膜からなる第１層間絶縁膜１５もエッチングされて、第１層間絶縁膜１５に接続孔Ｖが形成される。また、ＳｉＯ２からなるキャップ層１７のエッチングにより、ＳｉＯ２からなる第２ハードマスク１９が除去される。
次に、図８（ｂ）に示すように、本実施形態に係るプラズマ処理を施す。第１層間絶縁膜１５、第２層間絶縁膜１６、キャップ層１７、第１ハードマスク１８の露出表面に、ＣやＨが捕獲される。これを処理部１０１として図解している。
このプラズマ処理については、第１実施形態で説明した通りである。上記したように、イオンエネルギー制御が可能なＲＦバイアス印加型の装置でプラズマ処理する事が好ましい。また、高アスペクトな接続孔Ｖ内へ均一にＣ、Ｈを供給する為、温度は低温で、かつ低圧でのプラズマ処理が望ましい。プラズマ処理条件としては、例えば、圧力を２．７Ｐａ（２０ｍＴｏｒｒ）とし、ＲＦ電源５の出力電力を８００（Ｗ）とし、ＲＦ電源８の出力電力を１００（Ｗ）とし、原料ガスとしてＣＨ４を２００（ｓｃｃｍ）の流量で流し、電極２の温度を２５（℃）とした。
次に、図９（ａ）に示すように、接続孔Ｖの底部に露出したエッチングストッパ層１４をエッチングして、エッチングストッパ層１４に接続孔Ｖのパターンを形成する。このＳｉＣからなるエッチングストッパ層１４のエッチングと同時に、ＳｉＮからなる第１ハードマスク１８がエッチング除去される。
次に、図９（ｂ）に示すように、キャップ層１７をエッチングマスクとして、第２層間絶縁膜１６をエッチングすることにより、第２層間絶縁膜１６に配線溝Ｔを形成する。
これにより、エッチングストッパ層１４および第１層間絶縁膜１５への接続孔Ｖの形成、並びに第２層間絶縁膜１６およびキャップ層１７への配線溝Ｔの形成のためのエッチングが終了する。
上記の図７（ａ）〜図９（ｂ）に示すエッチング処理およびプラズマ処理は、全て同一の装置内で行うことができる。被処理基板１０が大気中に晒されることがないため、第１層間絶縁膜１５の吸湿を防止できる。図９（ｂ）に示す工程を経た後に、プラズマ処理装置から被処理基板１０が取り出され、大気中で搬送されて、次の工程を実施する装置に移される。このとき、既に第１層間絶縁膜１５の加工表面はプラズマ処理がなされているため（処理部１０１参照）、搬送工程において第１層間絶縁膜１５の吸湿を防止することができる。
その後、図１０に示すように、配線溝Ｔおよび接続孔Ｖの内壁を被覆するように、層間絶縁膜１５，１６中へのＣｕの拡散を防止するためのバリアメタル２１を成膜する。バリアメタル２１は、例えばＴａＮとＴａの積層膜である。続いて、配線溝Ｔおよび接続孔Ｖ内を例えばＣｕからなる導電層２２で埋め込む。続いて、キャップ層１７上の余剰のバリアメタル２１および導電層２２をＣＭＰ法等を用いて除去する。配線溝Ｔ内の導電層２２により上層配線が構成され、接続孔Ｖ内の導電層２２により上層配線と下層配線１３とを繋ぐコンタクトが構成される。
半導体装置の製造方法では、必要に応じて、図６（ｂ）〜図１０に示す工程が繰り返し行われて、さらなる上層配線が形成される。以上により、半導体装置が完成する。
上記の本実施形態に係る半導体装置の製造方法によれば、配線溝Ｔおよび接続孔Ｖの形成時に露出する例えば多孔質膜からなる第１層間絶縁膜１５の側壁をプラズマ処理することにより、大気搬送時における水分吸着を抑制することができる。その結果、半導体装置の配線不良の発生を防止することができ、信頼性の向上を図った半導体装置を製造することができる。配線不良として、吸湿が引き起こすバリアメタル２１の劣化に起因した密着性低下や、Ｃｕの埋め込み不良の発生などを防止できる。また、第１層間絶縁膜１５の吸湿を防止することにより、例えば低誘電率膜からなる層間絶縁膜の誘電率上昇を抑制することができる。
これによって、例えば第１層間絶縁膜１５として多孔質膜からなる低誘電率膜を使用する場合に、低誘電率膜の本来の非常に低い誘電率を維持することができ、配線間容量を低減することができる。多孔質膜を使用しても半導体装置の信頼性を維持することが可能となるため、より高性能なデバイス特性を実現することができる。
（第３実施形態）
第３実施形態では、半導体装置の製造におけるデュアルダマシン工程において、第１実施形態に係るプラズマ処理を適用した他の例について説明する。
まず、第２実施形態と同様にして、図６〜図８（ａ）の工程を経る。
次に、図１１（ａ）に示すように、接続孔Ｖの底部に露出したエッチングストッパ層１４をエッチングして、エッチングストッパ層１４に接続孔Ｖのパターンを形成する。このＳｉＣからなるエッチングストッパ層１４のエッチングと同時に、ＳｉＮからなる第１ハードマスク１８がエッチング除去される。
次に、図１１（ｂ）に示すように、キャップ層１７をエッチングマスクとして、第２層間絶縁膜１６をエッチングすることにより、第２層間絶縁膜１６に配線溝Ｔを形成する。
次に、図１２（ａ）に示すように、第１実施形態で説明したプラズマ処理を施す。これにより、エッチングストッパ層１４、第１層間絶縁膜１５、第２層間絶縁膜１６、キャップ層１７の露出表面に、ＣやＨが捕獲される。これを処理部１０１として図解する。
このプラズマ処理の条件は、第２実施形態と同様である。
次に、図１２（ｂ）に示すように、プラズマ処理により、接続孔Ｖの底部に堆積したＣやＨ（処理部１０１）を除去する異方性エッチングを行う。この異方性エッチングにより、層間絶縁膜１５，１６の側壁には処理部１０１を残存させ、第１層間絶縁膜１５およびキャップ層１７の上面に形成された処理部１０１はなくなる。この処理により接続孔Ｖの底部にＣが残ることがないことから、下層配線との電気的接続を良好にすることができる。
上記の図１２（ｂ）に示す工程までのエッチング処理およびプラズマ処理は、全て同一の装置内で行うことができる。被処理基板１０が大気中に晒されることがないため、層間絶縁膜１５，１６の吸湿を防止できる。図１２（ｂ）に示す工程を経た後に、プラズマ装置から被処理基板１０が取り出され、大気中で搬送されて、次の工程を実施する装置に移される。このとき、既に層間絶縁膜１５、１６の加工表面はプラズマ処理が施された処理部１０１となっていることから、搬送工程において層間絶縁膜１５，１６の吸湿を防止することができる。
その後、図１３に示すように、配線溝Ｔおよび接続孔Ｖの内壁を被覆するように、層間絶縁膜１５，１６中へのＣｕの拡散を防止するためのバリアメタル２１を成膜する。バリアメタル２１は、例えばＴａＮとＴａの積層膜である。続いて、配線溝Ｔおよび接続孔Ｖ内を例えばＣｕからなる導電層２２で埋め込む。続いて、キャップ層１７上の余剰のバリアメタル２１および導電層２２をＣＭＰ法等を用いて除去する。配線溝Ｔ内の導電層２２により上層配線が構成され、接続孔Ｖ内の導電層２２により上層配線と下層配線１３とを繋ぐコンタクトが構成される。
半導体装置の製造方法では、必要に応じて、図６（ｂ）〜図１３に示す工程が繰り返し行われて、さらなる上層配線が形成される。以上により、半導体装置が完成する。
上記の本実施形態に係る半導体装置の製造方法では、第１実施形態と異なり、下層配線１３を露出させる接続孔Ｖを形成した後に、プラズマ処理を行う。この結果、配線溝Ｔおよび接続孔Ｖの形成時に露出する全ての膜、例えばエッチングストッパ層１４、第１層間絶縁膜１５、第２層間絶縁膜１６およびキャップ層１７の側壁に処理部１０１が残る。
このため、第１実施形態よりも、大気搬送時における水分吸着をさらに抑制することができる。絶縁膜の吸湿を防止できることによる効果については、第１実施形態で説明した通りである。ただし、本実施形態では、接続孔Ｖの底部に存在する処理部１０１を除去するプラズマ処理を必要とするため、第１実施形態よりも工程数が増加する。
本発明は、上記の実施形態の説明に限定されない。
例えば、半導体装置の製造におけるデュアルダマシン工程以外にも、本実施形態に係るプラズマ処理を適用することが可能である。また、デュアルダマシン工程において、どの時点でプラズマ処理を施すかについては、種々の変更が可能である。また、本実施形態では、プラズマ処理の条件の一例を挙げて説明したが、これに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本実施形態に係るプラズマ処理方法を実施するプラズマ処理装置の一例を示す図である。 第１実施形態に係るプラズマ処理方法を説明するための工程断面図である。 第１実施形態に係るプラズマ処理方法を説明するための工程断面図である。 絶縁膜からの脱ガス量の測定結果を示す図である。 絶縁膜の接触角の測定結果を示す図である。 第２実施形態に係る半導体装置の製造方法における工程断面図である。 第２実施形態に係る半導体装置の製造方法における工程断面図である。 第２実施形態に係る半導体装置の製造方法における工程断面図である。 第２実施形態に係る半導体装置の製造方法における工程断面図である。 第２実施形態に係る半導体装置の製造方法における工程断面図である。 第３実施形態に係る半導体装置の製造方法における工程断面図である。 第３実施形態に係る半導体装置の製造方法における工程断面図である。 第３実施形態に係る半導体装置の製造方法における工程断面図である。
符号の説明
１…処理室、２…電極、３…ガス供給部、４…ＲＦコイル、５…ＲＦ電源、６…バルブ、７…排気ポンプ、８…ＲＦ電源、１０…被処理基板、１１…下層絶縁膜、１２…バリアメタル層、１３…下層配線、１４…エッチングストッパ層、１５…第１層間絶縁膜、１６…第２層間絶縁膜、１７…キャップ層、１８…第１ハードマスク、１９…第２ハードマスク、２０…レジストマスク、２１…バリアメタル、２２…導電層、１００…絶縁膜、１００ａ…開口部、１０１…処理部、１０２…レジストマスク、Ｔ…配線溝、Ｖ…接続孔

Claims (6)

  1. 被処理基板上の絶縁膜に、少なくともＣＨ系ガス、ＣＯ系ガスのいずれかを含むガスを用いたプラズマ処理を行う
    プラズマ処理方法。
  2. ＲＦバイアスを印加して、生成されたプラズマ中のイオンを前記被処理基板へ引き込んで前記プラズマ処理を行う
    請求項１記載のプラズマ処理方法。
  3. 前記プラズマ処理は、前記絶縁膜の加工処理後に行う
    請求項１記載のプラズマ処理方法。
  4. 前記絶縁膜の加工処理および前記絶縁膜のプラズマ処理を同一の装置内で行う
    請求項３記載のプラズマ処理方法。
  5. 被処理基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜に開口部を形成する工程と、
    前記層間絶縁膜の表面に対して、少なくともＣＨ系ガス、ＣＯ系ガスのいずれかを含むガスを用いたプラズマ処理を行う工程と
    を有する半導体装置の製造方法。
  6. 被処理基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜の表面に対して、少なくともＣＨ系ガス、ＣＯ系ガスのいずれかを含むガスを用いたプラズマ処理を行う工程と、
    前記層間絶縁膜に開口部を形成する工程と
    を有する半導体装置の製造方法。
JP2005347999A 2005-03-22 2005-12-01 プラズマ処理方法および半導体装置の製造方法 Pending JP2006303422A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005347999A JP2006303422A (ja) 2005-03-22 2005-12-01 プラズマ処理方法および半導体装置の製造方法
US11/276,780 US7482275B2 (en) 2005-03-22 2006-03-14 Plasma treatment method and method of manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005081213 2005-03-22
JP2005347999A JP2006303422A (ja) 2005-03-22 2005-12-01 プラズマ処理方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006303422A true JP2006303422A (ja) 2006-11-02

Family

ID=37035522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005347999A Pending JP2006303422A (ja) 2005-03-22 2005-12-01 プラズマ処理方法および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7482275B2 (ja)
JP (1) JP2006303422A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266099A (ja) * 2006-03-27 2007-10-11 Tokyo Electron Ltd 低誘電率膜のダメージ修復方法、半導体製造装置、記憶媒体
JP2012074608A (ja) * 2010-09-29 2012-04-12 Tokyo Electron Ltd 配線形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916067B2 (en) 2011-10-19 2014-12-23 The Aerospace Corporation Carbonaceous nano-scaled materials having highly functionalized surface
WO2019005167A1 (en) * 2017-06-30 2019-01-03 Intel Corporation DOUBLE LOWER ELECTRODE FOR MEMORY APPLICATIONS AND METHODS OF FORMING SAME

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052338A (ko) * 1995-12-23 1997-07-29 김주용 반도체 소자의 제조방법
US6028015A (en) * 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
US6114259A (en) * 1999-07-27 2000-09-05 Lsi Logic Corporation Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6346490B1 (en) * 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
SG117406A1 (en) * 2001-03-19 2005-12-29 Miconductor Energy Lab Co Ltd Method of manufacturing a semiconductor device
US6503840B2 (en) * 2001-05-02 2003-01-07 Lsi Logic Corporation Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
US6521545B1 (en) * 2001-10-23 2003-02-18 United Microelectronics Corp. Method of a surface treatment on a fluorinated silicate glass film
US6962869B1 (en) * 2002-10-15 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SiOCH low k surface protection layer formation by CxHy gas plasma treatment
US20050118541A1 (en) * 2003-11-28 2005-06-02 Applied Materials, Inc. Maintenance of photoresist adhesion and activity on the surface of dielectric ARCS for 90 nm feature sizes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266099A (ja) * 2006-03-27 2007-10-11 Tokyo Electron Ltd 低誘電率膜のダメージ修復方法、半導体製造装置、記憶媒体
JP4716370B2 (ja) * 2006-03-27 2011-07-06 東京エレクトロン株式会社 低誘電率膜のダメージ修復方法及び半導体製造装置
JP2012074608A (ja) * 2010-09-29 2012-04-12 Tokyo Electron Ltd 配線形成方法

Also Published As

Publication number Publication date
US20060216432A1 (en) 2006-09-28
US7482275B2 (en) 2009-01-27

Similar Documents

Publication Publication Date Title
US9070690B2 (en) Semiconductor device and method of manufacturing the same
US20090042053A1 (en) Dielectric layer structure and manufacturing method thereof
US8564136B2 (en) Semiconductor device and method for fabricating the same
JP2010103151A (ja) 半導体装置の製造方法及び半導体装置の製造装置
TWI595596B (zh) 用於蝕刻低介電常數介電材料之非等向性材料損壞製程
JP2006128543A (ja) 電子デバイスの製造方法
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
US8440579B2 (en) Re-establishing surface characteristics of sensitive low-k dielectrics in microstructure device by using an in situ surface modification
US6417098B1 (en) Enhanced surface modification of low K carbon-doped oxide
JP4578507B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
TWI499001B (zh) Substrate processing methods and memory media
JP2006303422A (ja) プラズマ処理方法および半導体装置の製造方法
JP2007258586A (ja) 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体
JP3781729B2 (ja) 半導体装置の製造方法
US8390135B2 (en) Semiconductor device
TWI539523B (zh) Semiconductor device manufacturing method and recording medium
JP2009004633A (ja) 多層配線構造および製造方法
JP5200436B2 (ja) 半導体装置の製造方法
WO2011039898A1 (ja) 半導体装置の製造方法および半導体装置
JPH09237833A (ja) 半導体装置の製造方法
JP2006073612A (ja) レジスト除去方法
US8492264B2 (en) Method for forming interconnection levels of an integrated circuit
JP4948278B2 (ja) 半導体装置の製造方法
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
JP4436606B2 (ja) 半導体装置の製造方法