JPH09186155A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH09186155A
JPH09186155A JP8340789A JP34078996A JPH09186155A JP H09186155 A JPH09186155 A JP H09186155A JP 8340789 A JP8340789 A JP 8340789A JP 34078996 A JP34078996 A JP 34078996A JP H09186155 A JPH09186155 A JP H09186155A
Authority
JP
Japan
Prior art keywords
film
insulating film
plasma
voltage
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8340789A
Other languages
English (en)
Inventor
Tozen Shin
東 善 辛
Seirai Ri
正 来 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH09186155A publication Critical patent/JPH09186155A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【課題】 本発明はＳＯＧ膜を表面平坦化膜として使用
する金属層間絶縁膜を形成するとき、ＳＯＧ膜の水分が
下部金属配線に拡散することを防止することにその目的
がある。 【解決手段】 第１絶縁膜を形成し、第１絶縁膜上にＳ
ＯＧ膜を塗布する前にＮ 2 又はＮ2 Ｏプラズマ被爆処理
をして第１絶縁膜に吸収又は吸着された水分を除去した
状態でＳＯＧ膜を塗布及び硬化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に関し、特に多重金属配線構造において金属層間絶縁
膜の平坦化膜として使用されるＳＯＧ（Spin-on Glass
）膜の非密着（ぴったりつかない）現象を防止するこ
とが出来る半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】多重金属配線構造の半導体素子において
下部金属配線と上部金属配線を絶縁するため金属層間絶
縁膜が形成される。金属層間絶縁膜は２個以上の絶縁層
を積層して形成され、表面平坦化を向上させるためＳＯ
Ｇ膜が含まれるようにする。ＳＯＧ膜は表面平坦化特性
が優秀な半面、親水性が強いため内部に水分を多く含有
している。
【０００３】従って、ＳＯＧ膜の水分が下部金属配線に
拡散されることを防止するためＳＯＧ膜を塗布する前に
絶縁膜を形成する。ところが、絶縁膜を形成した後、膜
の状態により空気中の水分が吸水されるか或いは吸着さ
れるため、この水分によりＳＯＧ膜の塗布及び硬化時に
ＳＯＧ膜がぴったりつかない現象を誘発することにな
る。これを図１（Ａ）及び図１（Ｂ）を参照して次の如
く説明する。
【０００４】図１（Ａ）及び図１（Ｂ）は従来の半導体
素子の製造方法を説明するため図示した素子の断面図で
ある。図１（Ａ）を参照すると、ポリ−金属層間絶縁膜
（ポリシリコン層と金属層との間の絶縁膜）２がシリコ
ン基板１上に形成され、ポリ−金属層間絶縁膜２上には
金属配線工程を通じて下部金属配線３が形成される。下
部金属配線３を含む層間絶縁膜２上に第１絶縁膜４が形
成される。
【０００５】上記構成において、第１絶縁膜４としては
プラズマ化学気相蒸着法により形成されたＴＥＯＳ酸化
膜、ＳｉＨ4 酸化膜またはシリコン過多酸化膜等が使用
され、次の工程のため待機する状態においてＴＥＯＳ酸
化膜は膜内部に水分を吸収する特性がある。
【０００６】ＳｉＨ4 酸化膜は内部と表面に水分を吸収
する性質があり、シリコン過多酸化膜は表面の水分を吸
着する性質を有するため第１絶縁膜４の表面に微細水分
粒子10が生成される。
【０００７】図１（Ｂ）は第１絶縁膜４上にＳＯＧ膜５
を塗布した後、硬化工程を実施した場合、水分粒子10が
蒸発しながら水蒸気圧によりＳＯＧ膜の一部分にぴった
りつかない欠陥部６が発生したことが図示されている。
【０００８】上述した如く第１絶縁膜に吸収または吸着
された水分はＳＯＧ膜の硬化工程時、水分が蒸発しなが
らＳＯＧ膜を押し上げるので膜のぴったりつかない現象
或いは破れ現象が発生し、特にぴったりつかない現象は
主に金属パターンと接触する部分において顕著に現われ
る傾向がある。
【０００９】
【発明が解決しようとする課題】ＳＯＧ膜がぴったりつ
かない現象或いは破れ現象は後続の工程を不可能にする
要因になり、この現象は特に第１絶縁膜形成からＳＯＧ
膜塗布時までの時間が遅延される場合発生する可能性が
更に高くなる。
【００１０】従って、本発明は多重金属配線構造におい
て金属層間絶縁膜の平坦化膜として使用されるＳＯＧ膜
のぴったりつかない現象を防止することが出来る半導体
素子の製造方法を提供することにその目的がある。
【００１１】
【課題を解決するための手段】このような目的を達成す
るための本発明の半導体素子の製造方法はポリ−金属層
間絶縁膜上に下部金属配線が形成されたシリコン基板が
提供され、前記下部金属配線を含む前記ポリ−金属層間
絶縁膜上に第１絶縁膜が形成される段階と、プラズマ被
爆を実施して前記第１絶縁膜上に生成される水分を除去
する段階と、前記第１絶縁膜上にＳＯＧ膜及び第２絶縁
膜を順次に形成する段階からなることを特徴としてい
る。
【００１２】
【発明の実施の形態】以下に、本発明を添付した図面を
参照して詳細に説明する。図２（Ａ）乃至図２（Ｃ）は
本発明の実施形態による半導体素子の製造方法を説明す
るため図示した素子の断面図である。
【００１３】図２（Ａ）を参照すると、ポリ−金属層間
絶縁膜12がシリコン基板11上に形成され、ポリ−金属層
間絶縁膜12上には金属配線工程を通じて下部金属配線13
が形成される。
【００１４】下部金属配線13を含むポリ−金属層間絶縁
膜12上に第１絶縁膜14が形成される。
【００１５】上記構成において、第１絶縁膜14としては
プラズマ化学気相蒸着法により形成されたＴＥＯＳ酸化
膜、ＳｉＨ4 酸化膜またはシリコン過多酸化膜等が使用
されるが、次の工程のため待機する状態においてＴＥＯ
Ｓ酸化膜は膜内部に水分を吸収する性質を有する。
【００１６】ＳｉＨ4 酸化膜は内部と表面に水分を吸着
する性質を有し、一方シリコン過多酸化膜は表面の水分
を吸着する性質を有するため第１絶縁膜４の表面に微細
な水分粒子20を生成する。
【００１７】図２（Ｂ）はＮ2 またはＮ2 Ｏプラズマ被
爆により第１絶縁膜14に生成された微細な水分粒子20或
いはＳｉ−ＯＨ結合を切断して湿気（Ｈ2 ＯまたはＯＨ
状態）を放出することを図示している。
【００１８】上記構成においてＮ2 またはＮ2 Ｏプラズ
マ被爆は０．５乃至５SLM の流量のＮ2 Ｏと１乃至３To
rrの圧力で３００乃至４５０℃の温度でシリコン基板を
加熱した状態でＲＦ電圧を印加してＮ2 またはＮ2 Ｏプ
ラズマを発生する。
【００１９】このように発生したプラズマの被爆効果を
高めるため１３．５６ＭＨZ の高周波ＲＦ（radio freq
uency)電圧と４００乃至５００ＫＨZ の低周波ＲＦ電圧
を同時に印加する。このとき高周波ＲＦ電圧と低周波Ｒ
Ｆ電圧の比は０．２〜０．９：１とし低周波ＲＦ電圧の
印加を高める。
【００２０】図２（Ｃ）は水分が除去された第１絶縁膜
14上にＳＯＧ膜15を塗布した後、硬化工程を実施して安
定したＳＯＧ膜15を形成し、ＳＯＧ膜15上に第２絶縁膜
17を厚く形成して金属層間絶縁膜の平坦化がなされたこ
とを図示した。
【００２１】
【発明の効果】上述した如く本発明はＳＯＧ膜を表面平
坦化膜として使用する金属層間絶縁膜を形成するとき、
ＳＯＧ膜の水分が下部金属配線に拡散されることを防止
するため第１絶縁膜を形成し、第１絶縁膜上にＳＯＧ膜
を塗布する前にＮ2 またはＮ2Ｏプラズマ被爆処理して
第１絶縁膜上に吸収または吸着された水分を除去した状
態でＳＯＧ膜を塗布及び硬化することにより、ＳＯＧ膜
がぴったりつかない現象または破れる現象を防止するこ
とが出来る。
【００２２】従って本発明はＳＯＧ膜がぴったりつかな
い現象または破れる現象による素子の不良率とともに工
程失敗確率を減少することが出来るので収率（歩留り）
を増大することが出来る。
【図面の簡単な説明】
【図１】（Ａ）及び（Ｂ）は従来の半導体素子の製造方
法を説明するため図示した素子の断面図である。
【図２】（Ａ）乃至（Ｃ）は本発明の実施形態による半
導体素子の製造方法を説明するため図示した素子の断面
図である。
【符号の説明】
１，11…シリコン基板 ２，12…ポリ−金属層間絶縁膜 ３，13…下部金属配線 ４，14…第１絶縁膜 ５，15…ＳＯＧ膜 ６…欠陥部 17…第２絶縁膜 10，20…水分粒子

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の製造方法において、 ポリ−金属層間絶縁膜上に下部金属配線が形成されたシ
    リコン基板が提供され、前記下部金属配線を含む前記ポ
    リ−金属層間絶縁膜上に第１絶縁膜が形成される段階
    と、 プラズマ被爆を実施して前記第１絶縁膜上に生成される
    水分を除去する段階と、 前記第１絶縁膜上にＳＯＧ膜及び第２絶縁膜を順次に形
    成する段階からなることを特徴とする半導体素子の製造
    方法。
  2. 【請求項２】 請求項１において、 前記第１絶縁膜はＴＥＯＳ酸化膜、ＳｉＨ4 酸化膜及び
    シリコン過多酸化膜のうち、いずれか一つであることを
    特徴とする半導体素子の製造方法。
  3. 【請求項３】 請求項１において、 前記プラズマ被爆は０．５乃至５SLM の流量のＮ2 Ｏと
    １乃至３Torrの圧力において３００乃至４００℃の温度
    でシリコン基板を加熱した状態でＲＦ電圧を印加して発
    生したＮ2 Ｏプラズマにより実施することを特徴とする
    半導体素子の製造方法。
  4. 【請求項４】 請求項１において、 前記プラズマ被爆は０．５乃至５SLM の流量のＮ2 Ｏと
    １乃至３Torrの圧力において３００乃至４５０℃の温度
    でウエハーを加熱した状態でＲＦ電圧を印加してＮ2 Ｏ
    プラズマを発生するように実施することを特徴とする半
    導体素子の製造方法。
  5. 【請求項５】 請求項３または請求項４において、 前記ＲＦ電圧は１３．５６ＭＨZ の高周波ＲＦ電圧と４
    ００乃至５００ＫＨZの低周波ＲＦ電圧を０．２〜０．
    ９：１の比率で印加することを特徴とする半導体素子の
    製造方法。
JP8340789A 1995-12-23 1996-12-20 半導体素子の製造方法 Pending JPH09186155A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950055134A KR970052338A (ko) 1995-12-23 1995-12-23 반도체 소자의 제조방법
KR95-55134 1995-12-23

Publications (1)

Publication Number Publication Date
JPH09186155A true JPH09186155A (ja) 1997-07-15

Family

ID=19443602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8340789A Pending JPH09186155A (ja) 1995-12-23 1996-12-20 半導体素子の製造方法

Country Status (6)

Country Link
US (1) US5902122A (ja)
JP (1) JPH09186155A (ja)
KR (1) KR970052338A (ja)
CN (1) CN1097303C (ja)
DE (1) DE19654096B4 (ja)
GB (1) GB2308735A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531467B1 (ko) * 1999-11-05 2005-11-28 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5800878A (en) * 1996-10-24 1998-09-01 Applied Materials, Inc. Reducing hydrogen concentration in pecvd amorphous silicon carbide films
KR19980055721A (ko) * 1996-12-28 1998-09-25 김영환 반도체 소자의 보호막 형성 방법
GB2322734A (en) * 1997-02-27 1998-09-02 Nec Corp Semiconductor device and a method of manufacturing the same
US6284663B1 (en) * 1998-04-15 2001-09-04 Agere Systems Guardian Corp. Method for making field effect devices and capacitors with thin film dielectrics and resulting devices
US6165897A (en) * 1998-05-29 2000-12-26 Taiwan Semiconductor Manufacturing Company Void forming method for fabricating low dielectric constant dielectric layer
US6472755B1 (en) 1999-01-05 2002-10-29 Advanced Micro Devices, Inc. Semiconductor device comprising copper interconnects with reduced in-line copper diffusion
GB2354107B (en) * 1999-09-01 2004-04-28 Mitel Corp Surface stabilization of silicon rich silica glass using increased post deposition delay
US6153512A (en) * 1999-10-12 2000-11-28 Taiwan Semiconductor Manufacturing Company Process to improve adhesion of HSQ to underlying materials
US6146988A (en) * 2000-01-05 2000-11-14 Advanced Micro Devices, Inc. Method of making a semiconductor device comprising copper interconnects with reduced in-line copper diffusion
US6465365B1 (en) * 2000-04-07 2002-10-15 Koninklijke Philips Electronics N.V. Method of improving adhesion of cap oxide to nanoporous silica for integrated circuit fabrication
KR100470129B1 (ko) * 2002-01-25 2005-02-04 학교법인 포항공과대학교 계면특성이 우수한 박막 트랜지스터의 제조방법
JP2006303422A (ja) * 2005-03-22 2006-11-02 Sony Corp プラズマ処理方法および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414224A (ja) * 1990-05-07 1992-01-20 Fujitsu Ltd 半導体装置の製造方法
JPH0750295A (ja) * 1993-08-05 1995-02-21 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1339817C (en) * 1989-05-31 1998-04-14 Mitel Corporation Curing and passivation of spin-on-glasses by a plasma process, and product produced thereby
US5270267A (en) * 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
US5334554A (en) * 1992-01-24 1994-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Nitrogen plasma treatment to prevent field device leakage in VLSI processing
JPH06216264A (ja) * 1993-01-18 1994-08-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5403780A (en) * 1993-06-04 1995-04-04 Jain; Vivek Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device
JPH0851108A (ja) * 1994-05-31 1996-02-20 Kawasaki Steel Corp 半導体装置およびその製造方法
US5413963A (en) * 1994-08-12 1995-05-09 United Microelectronics Corporation Method for depositing an insulating interlayer in a semiconductor metallurgy system
US5554567A (en) * 1994-09-01 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for improving adhesion to a spin-on-glass
KR0172539B1 (ko) * 1995-05-22 1999-03-30 김주용 반도체 소자의 에스.오.지막 형성방법
US5656123A (en) * 1995-06-07 1997-08-12 Varian Associates, Inc. Dual-frequency capacitively-coupled plasma reactor for materials processing
US5556806A (en) * 1995-06-28 1996-09-17 Taiwan Semiconductor Manufacturing Company Spin-on-glass nonetchback planarization process using oxygen plasma treatment
KR0179554B1 (ko) * 1995-11-30 1999-04-15 김주용 반도체 소자의 소자분리절연막 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414224A (ja) * 1990-05-07 1992-01-20 Fujitsu Ltd 半導体装置の製造方法
JPH0750295A (ja) * 1993-08-05 1995-02-21 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100531467B1 (ko) * 1999-11-05 2005-11-28 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성 방법

Also Published As

Publication number Publication date
CN1160928A (zh) 1997-10-01
KR970052338A (ko) 1997-07-29
US5902122A (en) 1999-05-11
GB2308735A (en) 1997-07-02
DE19654096B4 (de) 2010-06-02
GB9626363D0 (en) 1997-02-05
DE19654096A1 (de) 1997-06-26
CN1097303C (zh) 2002-12-25

Similar Documents

Publication Publication Date Title
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
US5861345A (en) In-situ pre-PECVD oxide deposition process for treating SOG
JPH09186155A (ja) 半導体素子の製造方法
US5635425A (en) In-situ N2 plasma treatment for PE TEOS oxide deposition
JPH06177120A (ja) 層間絶縁膜の形成方法
KR100195246B1 (ko) Sog를 이용한 반도체장치에서의 콘택홀 제조방법
JPH11297829A (ja) 半導体装置及びその製造方法
US5930677A (en) Method for reducing microloading in an etchback of spin-on-glass or polymer
JPH06349950A (ja) 半導体装置及びその製造方法
JPH09237783A (ja) 半導体装置の製造方法
JP4032447B2 (ja) 半導体装置の製造方法
KR0172539B1 (ko) 반도체 소자의 에스.오.지막 형성방법
JP2000221699A (ja) 膜の処理方法
JP3022740B2 (ja) 半導体装置の製造方法
JPH08203891A (ja) 半導体装置の製造方法
JP3197315B2 (ja) 半導体装置の製造方法
JP3562357B2 (ja) 半導体装置の製造方法
JP3402937B2 (ja) 半導体装置の製造方法
JPH10214892A (ja) 半導体装置の製造方法
JPH10189578A (ja) 半導体装置の製造方法
KR0171318B1 (ko) 반도체 소자의 평탄화 절연막 형성방법
KR0138124B1 (ko) 반도체 소자의 금속층간절연막 형성 방법
KR100268800B1 (ko) 접합형 soi기판의 제조방법
JPH0897285A (ja) 配線層間膜の形成方法
JP3473302B2 (ja) 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置