CN104241363A - 沟渠式mos整流元件及其制造方法 - Google Patents

沟渠式mos整流元件及其制造方法 Download PDF

Info

Publication number
CN104241363A
CN104241363A CN201410006584.3A CN201410006584A CN104241363A CN 104241363 A CN104241363 A CN 104241363A CN 201410006584 A CN201410006584 A CN 201410006584A CN 104241363 A CN104241363 A CN 104241363A
Authority
CN
China
Prior art keywords
ditches
layer
platform
irrigation canals
mos structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410006584.3A
Other languages
English (en)
Other versions
CN104241363B (zh
Inventor
金勤海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chip Integration Technology Corp
Original Assignee
Chip Integration Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chip Integration Technology Corp filed Critical Chip Integration Technology Corp
Publication of CN104241363A publication Critical patent/CN104241363A/zh
Application granted granted Critical
Publication of CN104241363B publication Critical patent/CN104241363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42308—Gate electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
    • H01L29/66378—Thyristors structurally associated with another device, e.g. built-in diode the other device being a controlling field-effect device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/742—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a field effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟渠式MOS整流元件及其制造方法，该元件包含：多个沟渠平行形成于重掺杂的n+半导体基板上的n-外延层内，多个沟渠内具有沟渠氧化层形成于沟渠底部及侧壁；一导电性杂质掺杂第一多晶硅层填满多个沟渠；一平面栅极氧化层形成于多个沟渠相间的平台；一导电性杂质掺杂第二多晶硅层形成于所述平台上，第二多晶硅层及其下的平面栅极氧化层被图案化，而形成平面MOS结构。p型掺杂区形成于平台上MOS结构的两侧作为阳极的一部分；一顶部金属层形成于该半导体基板正面，连接该MOS结构的源、栅极及第一多晶硅层。本发明提供的沟渠式MOS整流元件结构，可充分利用可被利用的平面面积，使得顺向偏压更低，反向漏电更小。

Description

沟渠式MOS整流元件及其制造方法
技术领域
本发明有关于半导体元件，特别是指一种沟槽型MOS整流结构及其制造方法。
背景技术
肖特基二极管是一种重要的功率元件，广泛应用于电源供应器的开关、电机控制、电信开关、工厂自动化、电子自动化等等及许多高速电力开关应用。肖特基二极管之所以具有吸引力在于具有不错的性能，例如在逆偏压下，具有还算合理的漏电流(肖特基二极管漏电流比一般的PN型二极管高)、低顺向偏压以及逆向恢复时间tRR短、逆向偏压时则至少可以阻挡达250伏特的高压。不过，肖特基二极管的漏电流比一般的PN型二极管高，且漏电流也非稳定值而是随逆向偏压的增加而增加，这是因为镜像电荷位能障碍降低(image charge potential barrier lowering)。另外一主要缺点是，金属-半导体接触在温度升高下，它的可靠度也会降低，而使得肖特基二极管承受顺向及逆向突波的能力下降。
现有的沟渠式整流元件有多种不同的制造方法，其中之一可参考发明人的另一专利申请案，中国台湾申请流水号为第101140637号。
新一代的MOS整流二极管可以克服这些问题。如图1所示，一顶部金属层20连接金属氧化物半导体栅极(金属或多晶硅层15及栅极氧化层10)及源极5，重n+掺杂源极5是形成于p型阱内。而在金属氧化物半导体栅极下方在顺向偏压时，电流并不是由左至右(因左右两边源极等电位)，而是向下由沟道30向下流向n+基板。逆偏压时，沟道被p型阱所形成的耗尽区截止。MOS保证顺向偏压性能类似肖特基二极管的性能，而逆向偏压的表现则是大幅改善，因为它没有前述镜像电荷位能障碍降低，而使得漏电流成为常数，不随逆向偏压值增加而增加。
发明内容
本发明的主要目的是提供一种沟渠式MOS整流元件，充分利用可以被利用的平面面积，达到顺向偏压更低，反向漏电更小的目的。
本发明的技术解决方案是：
提供一种沟渠式MOS整流元件，其包含：
多个沟渠平行形成于重掺杂的n+半导体基板上的n-外延层内，多个沟渠内具有沟渠氧化层，其形成于多个沟渠底部及侧壁；
一导电性杂质掺杂第一多晶硅层填满多个沟渠；
一平面MOS结构形成于多个沟渠相间的平台上；
p型杂质掺杂区形成于平台上该平面MOS结构的两侧；
一顶部金属层形成于该半导体基板正面，连接该平面MOS结构的源极、栅极及该第一多晶硅层。
本发明另一种沟渠式MOS整流元件，其包含：
多个沟渠平行形成于重掺杂的n+半导体基板上的n-外延层内，多个沟渠内具有沟渠氧化层，沟渠氧化层形成于多个沟渠底部及侧壁；
一导电性杂质掺杂第一多晶硅层填满多个沟渠；
一平面栅极氧化层形成于该第一多晶硅层及平台上；
一导电性杂质掺杂第二多晶硅层形成于平面栅极氧化层上，该第二多晶硅层及其下的平面栅极氧化层被图案化，而形成数列垂直于多个沟渠的平面MOS结构；
p型杂质掺杂区形成于平台上该平面MOS结构的两侧；
一顶部金属层形成于该半导体基板正面，连接该平面MOS结构的源极、栅极及该第一多晶硅层。
本发明又提供一种沟渠式MOS整流元件，其包含：
多个沟渠平行形成于重掺杂的n+半导体基板上的n-外延层内，多个沟渠内具有沟渠氧化层，沟渠氧化层形成于多个沟渠底部及侧壁；
一平面栅极氧化层形成于平台上；
一导电性杂质掺杂第一多晶硅层填满多个沟渠且形成于平台上，该第一多晶硅层及其下的平面栅极氧化层被图案化，而形成数列垂直于多个沟渠的平面MOS结构；
p型杂质掺杂区形成于平台上的该平面MOS结构的两侧；
一顶部金属层形成于该半导体基板正面，连接该平面MOS结构的源极、栅极及该第一多晶硅层。
本发明提供一种沟渠式MOS整流元件的制造方法，其至少包含以下步骤：
形成以平台相间的多个沟渠于重掺杂的n+半导体基板上的n-外延层内；
施以热氧化工艺，以形成沟渠氧化层于多个沟渠的侧壁、底部及平台上；
形成一导电型第一多晶硅层于多个沟渠内至溢出于平台上的沟渠氧化层；
施以回蚀工艺，以该n-外延层为蚀刻终止层；
施以热氧化工艺，以形成一平面栅极氧化层于所有裸露的第一多晶硅层及平台上；
形成一导电型第二多晶硅层于裸露的表面上；
图案化该第二多晶硅层，以形成多列相隔一预定距离的MOS结构，多列MOS结构的走向与多个沟渠垂直；
注入第一导电型杂质，以形成第一导电型杂质掺杂区于MOS结构两侧的平台上；
移除平台上的裸露的该平面栅极氧化层；及
形成顶部金属层以连接该MOS结构及第一导电型杂质掺杂区以作为阳极；
形成底部金属层于该重掺杂的n+半导体基板背面以作为阴极；及
施以退火工艺以活化所有注入的离子。
本发明另提供一种沟渠式MOS整流元件的制造方法，其包含以下步骤：
形成以平台相间的多个沟渠于重掺杂的n+半导体基板上的n-外延层内；
施以热氧化工艺，以形成沟渠氧化层于多个沟渠的侧壁、底部及平台上；
施以回蚀工艺，以移除平台上的沟渠氧化层，以该n-外延层为蚀刻终止层；
施以热氧化工艺，以形成一平面栅极氧化层于所有裸露的平台上；
形成一导电型第一多晶硅层于多个沟渠内至溢出于平台上；
图案化该导电型第一多晶硅层，以形成多列相隔一预定距离的MOS结构，列MOS结构的走向与多个沟渠垂直；
注入第一导电型杂质，以形成第一导电型杂质掺杂区于MOS结构两侧的平台上；
移除平台上的裸露的该平面栅极氧化层；及
形成顶部金属层以连接该MOS结构及第一导电型杂质掺杂区以作为阳极；
形成底部金属层于该重掺杂的n+半导体基板背面以作为阴极；及
施以退火工艺以活化所有注入的离子。
本发明的特点和优点是：
依据本发明的第一实施例，多个沟渠平行形成于重掺杂的n+半导体基板上的n-外延层内，沟渠氧化层形成于沟渠底部及侧壁；一导电性杂质掺杂的第一多晶硅层填满多个沟渠以形成沟渠MOS结构；一平面栅极氧化层形成于多个沟渠相间的平台上；一导电性杂质掺杂的第二多晶硅层形成于平面栅极氧化层上，第二多晶硅层及其下的平面栅极氧化层然后被图案化以构成平面MOS结构于分立的平台上，而p型杂质掺杂区形成于MOS结构的两侧平台下；一顶部金属层覆盖MOS结构半导体基板正面，连接p型杂质掺杂区、第二及第一多晶硅层作为阳极。一底部金属层(未图示)形成于该重掺杂的n+半导体基板背面作为阴极。
依据本发明的第二实施例，沟渠式MOS整流元件，至少包含：多个沟渠平行形成于重掺杂的n+半导体基板上的n-外延层内，多个沟渠内具有沟渠氧化层形成于沟渠底部及侧壁；一导电性杂质掺杂第一多晶硅层填满多个沟渠；一平面栅极氧化层形成于平台也形成于第一多晶硅层上，一导电性杂质掺杂第二多晶硅层形成于一平面栅极氧化层上，然后，再被图案化以形成数列垂直于沟渠走向的MOS结构。MOS结构形成于平台上也形成于第一多晶硅层上；p型杂质掺杂区形成于平台上MOS结构的两侧作为阳极的一部分；一顶部金属层作为阳极，形成于该半导体基板正面，连接该MOS结构的p型杂质掺杂区、第二及第一多晶硅层。在第二实施例中，还包含一变化型：在p型杂质掺杂区接近MOS结构的两侧再重掺杂注入n型杂质，以降低元件的VF电压。
依据本发明的第三实施例，沟渠式MOS整流元件，至少包含：多个沟渠平行形成于重掺杂的n+半导体基板上的n-外延层内，多个沟渠内具有沟渠栅极氧化层形成于沟渠底部及侧壁；一平面栅极氧化层形成于平台上，一导电性杂质掺杂第一多晶硅层填满多个沟渠也形成于平面栅极氧化层上，然后，第一多晶硅层及其下方的平面栅极氧化层，再被图案化以形成数列垂直于沟渠走向的MOS结构于平台上，而以第一多晶硅层相连接；p型杂质掺杂区形成于平台上MOS结构的两侧；一顶部金属层形成于该半导体基板正面，连接该MOS结构的杂质掺杂区及第一多晶硅层作为阳极。
同样地，在第三实施例中，还包含一变化型：在p型杂质掺杂区接近MOS结构的两侧再重掺杂注入n型杂质，以降低元件的VF电压。
相较于现有的MOS整流结构，本发明还包含沟渠MOS元件以降低逆向偏压的漏电流。
平面MOS结构的平面栅极氧化层很薄，所以相对于纯沟渠式较厚的沟渠氧化层而言，可以较低的电压开启MOS结构。
在MOS结构两侧的p型离子注入区中包含n+掺杂区可以进一步使VF下降。
总之，本发明提供的沟渠式MOS整流元件结构，可充分利用可被利用的平面面积，使得顺向偏压更低，反向漏电更小。
附图说明
以下附图仅旨在对本发明做示意性说明和解释，并不限定本发明的范围，其中：
图1显示现有的沟渠式整流器横截面示意图。
图2a显示依据本发明第一实施例制造的沟渠MOS整流元件(不含顶部金属层)的俯视示意图。
图2b显示依据本发明第一实施例变化型制造的沟渠MOS整流元件(不含顶部金属层)的俯视示意图。
图2c显示依据本发明第二实施例制造的沟渠MOS整流元件(不含顶部金属层)的俯视示意图。
图2d显示依据本发明第二实施例变化型制造的沟渠MOS整流元件(不含顶部金属层)的俯视示意图。
图2e显示依据本发明第三实施例制造的沟渠MOS整流元件(不含顶部金属层)的俯视示意图。
图2f显示依据本发明第三实施例变化型制造的沟渠MOS整流元件(不含顶部金属层)的俯视示意图。
图3显示依据本发明的第一实施例，沟渠形成于n-外延层内，沟渠内并有主沟渠氧化层形成的横截面示意图。
图4显示依据本发明的第一实施例，第一多晶硅层回填于图4的沟渠后，再施以回蚀以移除高出主平台上的第一多晶硅层及平台上沟渠氧化层的横截面示意图。
图5显示依据本发明的第一实施例，进行平面栅极氧化层后的横截面示意图。
图6显示第二多晶硅层形成后，以定义第二多晶硅层的光刻胶图案形成于第二多晶硅层的横截面示意图。
图7A、图7B、图7C分别显示沿着图2a的AA’切割线、BB’及CC’切割线的横截面示意图，图示第二多晶硅层图案化已完成，再进行离子注入技术以形成p型杂质掺杂区于平台下。
图8A、图8B、图8C分别显示沿着图2a的AA’切割线、BB’及CC’切割线的横截面示意图，图示依据本发明的第一实施例的沟渠MOS整流元件正面的最终结构。
图9A、图9B、图9C分别显示示沿着图2a的AA’切割线、BB’及CC’切割线的横截面示意图，图示依据本发明的第一实施例变化型，形成n+离子注入用的光刻胶图案于基板正面。
图10A、图10B、图10C分别显示沿着图2a的AA’切割线、BB’及CC’切割线的横截面示意图，图示依据本发明的第一实施例变化型的沟渠MOS整流元件正面的最终结构。
图11A、图11B、图11C分别显示沿着图2a的AA’切割线、BB’及CC’切割线的横截面示意图，图示依据第二实施例，第二多晶硅层140已定义，再形成p型杂质掺杂区。
图12A、图12B、图12C分别显示沿着图2b的AA’切割线、BB’及CC’切割线的横截面示意图，图示栅极氧化层被图形化，定义第二多晶硅层140的光刻胶被去除。
图13A、图13B、图13C分别显示沿着图2c的AA’切割线、BB’及CC’切割线的横截面示意图，图示依据本发明的第二实施例的沟渠MOS整流元件的最终结构。
图14A、图14B、图14C分别显示沿着图2d平面俯视图的AA’切割线、BB’及CC’切割线的横截面示意图，图示第二实施例变化型的沟渠MOS整流元件正面的最终结构。
图15显示依据第三实施例以CMP去除平台上沟渠氧化层120。
图16显示依据第三实施例去除平台上沟渠氧化层120，再形成平面栅极氧化层127的横截面示意图。
图17A、图17B、图17C分别显示沿着图3b平面俯视图的AA’切割线、BB’及CC’切割线的横截面示意图，图示依据第三实施例，沟渠MOS整流元件以光刻胶图案为掩膜，图案化第一多晶硅层，再形成p型杂质掺杂区。
图18A、图18B、图18C分别显示沿着图2e平面俯视图的AA’切割线、BB’及CC’切割线的横截面示意图，图示第三实施例的沟渠MOS整流元件正面的最终结构。
图19A、图19B、图19C分别显示沿着图2f平面俯视图的AA’切割线、BB’及CC’切割线的横截面示意图，图示第三实施例变化型的沟渠MOS整流元件正面的最终结构。
附图标号说明：
100  重掺杂的n+半导体基板     105           n-外延层
115  沟渠                     118           平台
127  平面栅极氧化层           120           沟渠氧化层
130  第一多晶硅层             135p          型杂质掺杂区
140  第二多晶硅层             180           顶部金属层
145  n+掺杂区                 132、142、152 光刻胶图案
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图说明本发明的具体实施方式。
本发明揭示一沟渠式MOS元件结构，此处及以下所述的图#A、图#B、图#C中的#指的是第#图，#后的大写英文A、B、C所表示的是沿平面俯视图所绘的AA’切割线、BB’切割线、CC’切割线。为利于了解细部结构，平面俯视图并不包含顶部金属层180，顶部金属层180和元件结构的关系及元件结构的细部内容，请参考横截面示意图。
依据本发明的第一实施例，一种沟渠式MOS整流元件，请参考图2a的平面俯视图及图8A至图8C的横截面示意图，其包含：多个沟渠115平行形成于重掺杂的n+半导体基板100上的n-外延层105内，沟渠氧化层120形成于沟渠115底部及侧壁；一导电性杂质掺杂的第一多晶硅层130填满多个沟渠115以形成沟渠MOS结构；一平面栅极氧化层127形成于多个沟渠115相间的平台118上；一导电性杂质掺杂第二多晶硅层140形成于平面栅极氧化层127上，第二多晶硅层140及其下的平面栅极氧化层127被图案化以构成平面MOS结构于分立的平台118上，而p型杂质掺杂区135形成于MOS结构的两侧平台118下；一顶部金属层180覆盖MOS结构半导体基板正面，连接p型杂质掺杂区135、第二及第一多晶硅层作为阳极。一底部金属层190形成于该重掺杂的n+半导体基板100上作为阴极。
第一实施例的变化型，是在p型杂质掺杂区135内另包含两个n+掺杂区145形成于接近MOS结构的两侧以降低顺向起始偏压值VF，请参见平面俯视图2b及横截面示意图，图10A至图10C。同样的，顶部金属层180覆盖MOS结构半导体基板正面，连接p型杂质掺杂区135、n+掺杂区145、第二及第一多晶硅层作为阳极。
依据本发明的第二实施例，沟渠式MOS整流元件与第一实施例的元件结构不同处在于：第一实施例的平面MOS结构仅仅在平台118上，而第二实施例平台上的MOS结构是通过第二多晶硅层140连接的。换言之，第二多晶硅层140图案化后，沿AA’切割线的第二多晶硅层140是连续的，不只是平台上有MOS结构(第二多晶硅层140/平面栅极氧化层127/n-外延层105)，沟渠115上也有MOS结构，(第二多晶硅层140/平面栅极氧化层127/第一多晶硅层130)，请参考图2c的平面俯视图及图13A至图13C的横截面示意图，第二实施例结构描绘如下：
一种沟渠式MOS整流元件，包含：多个沟渠115平行形成于重掺杂的n+半导体基板100上的n-外延层105内，多个沟渠115内具有沟渠氧化层120形成于沟渠115底部及侧壁；一平面栅极氧化层127形成于多个沟渠115相间的平台118上；一导电性杂质掺杂的第一多晶硅层130填满多个沟渠115形成沟渠MOS结构；一平面栅极氧化层127形成于平台与第一多晶硅层130上，一导电性杂质掺杂的第二多晶硅层140形成于平面栅极氧化层127上，第二多晶硅层140及平面栅极氧化层127再被图案化形成与沟渠115走向相垂直的MOS结构列；p型杂质掺杂区135则形成于MOS结构列以外的平台118下方的n-外延层105内。一顶部金属层180覆盖该MOS结构半导体基板正面，连接p型杂质掺杂区135、第二及第一多晶硅层作为阳极。一底部金属层190形成于该重掺杂的n+半导体基板上作为阴极。
第二实施例的变化型，是在p型杂质掺杂区内另包含两个n+掺杂区145，请参见平面俯视图2d及横截面示意图，图14A至图14C。n+掺杂区145的功能一如在第一较佳实施例所述。
上述第一较佳实施例与第二较佳实施例的沟渠平面MOS结构，是以第一多晶硅层130形成于沟渠，而平面上的MOS结构则以第二多晶硅层140来完成，这可再进一步变化。
依据本发明的第三实施例，沟渠内的导电层及平面的MOS结构则是同一多晶硅层。请参考图2e的平面俯视图及图18A～图18C的横截面示意图。其结构说明如下：沟渠氧化层120形成于沟渠115底部及侧壁；一平面栅极氧化层127形成于多个沟渠相间的平台上；一导电型离子掺杂第一多晶硅层130填满多个沟渠115，溢出而形成于平面栅极氧化层127上，第一多晶硅层130及其下的平面栅极氧化层127再被图案化而形成垂直多个沟渠115的数列MOS结构，MOS结构列两侧的平台则是p型杂质离子注入区，一顶部金属层180覆盖MOS结构列半导体基板正面，连接p型杂质掺杂区135及第一多晶硅层130作为阳极。一底部金属层190形成于该重掺杂的n+半导体基板100上作为阴极。
第三实施例的变化型，同样也是在p型杂质掺杂区内另包含两个n+掺杂区145，请参见平面俯视图2f及横截面示意图，图19A至图19C。
以下将详述制造方法。以下的说明中，跟随于n或p后的“-”号代表轻掺杂，而“+”表示重掺杂。
请参考图3所示的横截面示意图，图3显示一n型杂质重掺杂的n+半导体基板100具有一n型杂质掺杂的n-外延层105。多个主沟渠115，可以现有的光刻胶图案(未图示)为掩膜或以硬式掩膜(例如垫氧化层及氮化层掩膜；未图示)，再施以干式蚀刻法形成。
接着，再施以热氧化工艺形成沟渠氧化层120于主沟渠115的侧壁及底部及相邻沟渠的平台118上。本步骤同时也可修复蚀刻损伤。
请参考图4，接着，以沉积且同步掺杂的技术将导电型杂质掺杂的第一多晶硅层130沉积于沟渠115内至溢出沟渠之外。随后，再以回蚀技术或化学机械研磨将高于平台118上的第一多晶硅层130去除，直到平台118上的氧化层120也去除，以裸露出平台的n-外延层105为止。
接着，请参考图5，施以一热氧化工艺以形成平面栅极氧化层127。平面栅极氧化层127相对于沟渠氧化层120是薄很多的。例如平面栅极氧化层127厚度约为1-50nm，而沟渠氧化层120的厚度是平面栅极氧化层127厚度的2倍～100倍。
紧接着，如图6所示，在沉积同步掺杂导电性杂质的第二多晶硅层140于平面栅极氧化层127上之后，再形成一光刻胶图案142于第二多晶硅层140上，以定义平面栅极位置。
随后，进行非等向蚀刻，以光刻胶图案142为掩膜蚀刻第二多晶硅层140。请参考图7A、图7B及图7C，分别图示两个垂直于沟渠115走向但不同位置，及一个平行于沟渠115走向的横截面示意图。其中，沿AA’切割线的横截面示意图形成平面MOS于平台118的位置。而沿BB’切割线的横截面示意图的第二多晶硅层140已移除，以作为离子注入区。换言之，于图案化第二多晶硅层140后，再施以离子注入以形成p型导电型离子注入区135。最后，再去除光刻胶图案142。请注意在此及以下，除非特说明，注入时以光刻胶为掩膜，离子注入是以毯覆式全面注入进行，使得第一多晶硅层130及/或第二多晶硅层140也同样的注入离子，而图示中，在第一多晶硅层130及第二多晶硅层140都被略去注入区，以简化图示。
离子注入的剂量以使p型杂质掺杂区(或注入区)135的浓度高于n-外延层105的n型浓度1～3个数量级即可，例如1E12-1E14/cm2。注入的能量约为10keV-1000keV。
图7C沿CC’切割线的横截面示意图可以看到平面MOS晶体管结构。然后，再施以退火工艺，以活化已注入的导电性离子。
接着，再以稀释的HF或氟化铵缓冲液去除裸露的平面栅极氧化层127。然后，再形成顶部金属层180以连接源极及平面栅极。在另一实施例中，形成顶部金属层180前，可以选择先施以自对准金属硅化物工艺。例如，先以溅镀技术依序沉积Ti/TiN。然后再施以快速热退火RTA工艺，以使金属层和裸露的第二多晶硅层140及n-外延层105反应以产生金属硅化物(未图示)，再以湿式蚀刻去除未反应的金属层。顶部金属层180通常为一至三层的堆叠金属层。例如TiNi/Ag或TiW/Al或Al等等。图8A至图8C显示最后的结构。
第一实施例的变化型是在p型杂质掺杂区内再形成两个n+掺杂(n型重掺杂)区145。图9A～图9C则显示离子注入的光刻胶图案152掩膜。图10A～图10C则显示p型杂质掺杂区135包含两个n+掺杂区145的最后结构的横截面示意图。图2b为对应的俯视图。n+离子注入的剂量约为1E13-9E15/cm2。
依据本发明的第二实施例，在图6形成第二多晶硅层140后，光刻胶图案前的步骤一如第一实施例。请参考图11A～图11C。
紧接着，形成一光刻胶图案142于第二多晶硅层140上以定义MOS结构。其中，沿AA’切割线的第二多晶硅层140全以光刻胶图案142保护以形成MOS结构列。沿BB’切割线的第二多晶硅层140则没有光刻胶图案以作为注入区。随后，进行离子注入技术以注入p型导电性离子。离子注入的剂量一如第一实施例所述。其结果如图11A～11C所示。紧接着去除光刻胶图案142，接着，再以稀释的HF或氟化铵缓冲液去除裸露的平面栅极氧化层127，其结果如图12A～12C所示。然后，再施以退火工艺，以活化已注入的导电性离子。
然后，再形成顶部金属层180。形成顶部金属层180前，可以选择先施以自对准金属硅化物工艺。一如第一实施例所述。顶部金属层180通常为一至三层的堆叠金属层。例如TiNi/Ag或TiW/Al或Al等等。图13A至图13C显示最后的结构。图2c为对应的俯视图。
第二实施例的变化型是在p型杂质掺杂区内再形成两个n+掺杂区145。离子注入的光刻胶图案一如图9A～图9C的光刻胶图案152掩膜。图2d为俯视图，图14A～图14C则显示p型杂质掺杂区包含两个n+掺杂区145的最后结构的横截面示意图。
上述第一实施例及第二实施例，第一多晶硅层130及第二多晶硅层140是分两次沉积的。依据本发明的第三实施例，多晶硅层可以只要沉积一次即可。
在图3的沟渠氧化层120完成后，请参考图15，将平台上的氧化层以化学机械研磨工艺移除。然后，重新再以热氧化工艺形成一厚度较薄的平面栅极氧化层127。结果如图16所示。
接着，如图17A～17C所示。先同步掺杂导电性杂质第一多晶硅层130于沟渠115内至溢出于平台上。接着再以光刻胶图案132于第一多晶硅层130上，以定义第一多晶硅层130以形成离子注入区及MOS结构列区，再进行非等向蚀刻，以光刻胶图案132为掩膜，蚀刻第一多晶硅层130。沿AA’切割线的第一多晶硅层130全以光刻胶图案132保护以作为MOS结构列区。沿BB’切割线的第一多晶硅层130则没有光刻胶图案，以作为离子注入区。随后，进行离子注入技术以注入p型导电性离子。离子注入的剂量一如第一实施例所述。其结果如图17A～17C所示。然后，再施以退火工艺，以活化已注入的导电性离子。
紧接着去除光刻胶图案132，接着，再以稀释的HF或氟化铵缓冲液去除裸露的平面栅极氧化层127。
然后，再形成顶部金属层180于上述工艺后的表面。形成顶部金属层180前，可以选择先施以自对准金属硅化物工艺。一如第一实施例所述。顶部金属层180通常为一至三层的堆叠金属层。例如TiNi/Ag或TiW/Al或Al等等。图18A至图18C显示最后的结构。
第一实施例、第二实施例及第三实施例中，MOS结构有如下差异：在第一实施例中，MOS结构只形成于平台上。第二实施例中MOS结构成条状的MOS结构列，形成于平台上也形成于平台连接的第一多晶硅层130上(第二多晶硅层140/平面栅极氧化层127/第一多晶硅层130)。而第三实施例中MOS结构只出现于平台，沟渠中的第一多晶硅层130溢出至平台上，连接平台118上的MOS结构。第三实施例中MOS结构以第一多晶硅层130相连接，而成条状(横列)。
第三实施例的变化型是在p型杂质掺杂区135内再形成两个n+掺杂区145。离子注入的光刻胶图案一如图9A～图9C的光刻胶图案152掩膜。图19A～图19C则显示p型杂质掺杂区包含两个n+掺杂区145的最后结构的横截面示意图。
以上所述仅为本发明的示意性的具体实施方式，并非用以限定本发明的范围。任何本领域的技术人员，在不脱离本发明的构思和原则的前提下所作的等同变化与修改，均应属于本发明的保护范围。

Claims (10)

1.一种沟渠式MOS整流元件，其特征在于，所述元件包含：
多个沟渠平行形成于重掺杂的n+半导体基板上的n-外延层内，所述多个沟渠内具有沟渠氧化层，所述沟渠氧化层形成于所述多个沟渠底部及侧壁；
一导电性杂质掺杂第一多晶硅层填满所述多个沟渠；
一平面MOS结构形成于所述多个沟渠相间的平台上；
p型杂质掺杂区形成于所述平台上该平面MOS结构的两侧；
一顶部金属层形成于该半导体基板正面，连接该平面MOS结构的源极、栅极及该第一多晶硅层。
2.如权利要求1所述的沟渠式MOS整流元件，其特征在于，上述的p型杂质掺杂区的每一区还包含两个n+掺杂区，所述n+掺杂区形成于紧临该平面MOS结构的两侧。
3.一种沟渠式MOS整流元件，其特征在于，所述元件包含：
多个沟渠平行形成于重掺杂的n+半导体基板上的n-外延层内，所述多个沟渠内具有沟渠氧化层，所述沟渠氧化层形成于所述多个沟渠底部及侧壁；
一导电性杂质掺杂第一多晶硅层填满所述多个沟渠；
一平面栅极氧化层形成于该第一多晶硅层及平台上；
一导电性杂质掺杂第二多晶硅层形成于所述平台上，该第二多晶硅层及其下的所述平面栅极氧化层被图案化，而形成数列垂直于所述多个沟渠的平面MOS结构；
p型杂质掺杂区形成于所述平台上该平面MOS结构的两侧；
一顶部金属层形成于该半导体基板正面，连接该平面MOS结构的源极、栅极及该第一多晶硅层。
4.如权利要求3所述的沟渠式MOS整流元件，其特征在于，上述的p型杂质掺杂区的每一区还包含两个n+掺杂区，所述n+掺杂区形成于紧临该平面MOS结构的两侧。
5.一种沟渠式MOS整流元件，其特征在于，所述元件包含：
多个沟渠平行形成于重掺杂的n+半导体基板上的n-外延层内，所述多个沟渠内具有沟渠氧化层，其形成于所述多个沟渠底部及侧壁；
一平面栅极氧化层形成于平台上；
一导电性杂质掺杂第一多晶硅层填满所述多个沟渠且形成于所述平台的所述平面栅极氧化层上，该第一多晶硅层及其下的所述平面栅极氧化层被图案化，而形成数列垂直于所述多个沟渠的平面MOS结构；
p型杂质掺杂区形成于所述平台上的该平面MOS结构的两侧；
一顶部金属层形成于该半导体基板正面，连接该平面MOS结构的源极、栅极及该第一多晶硅层。
6.如权利要求5所述的沟渠式MOS整流元件，其特征在于，上述的p型杂质掺杂区的每一区还包含两个n+掺杂区，所述n+掺杂区形成于紧临该平面MOS结构的两侧。
7.一种沟渠式MOS整流元件的制造方法，其特征在于，所述方法至少包含以下步骤：
形成以平台相间的多个沟渠于重掺杂的n+半导体基板上的n-外延层内；
施以热氧化工艺，以形成沟渠氧化层于所述多个沟渠的侧壁、底部及所述平台上；
形成一导电型第一多晶硅层于所述多个沟渠内至溢出于所述平台上的所述沟渠氧化层；
施以回蚀工艺，以该n-外延层为蚀刻终止层；
施以热氧化工艺，以形成一平面栅极氧化层于所有裸露的所述第一多晶硅层及所述平台上；
形成一导电型第二多晶硅层于裸露的表面上；
图案化该第二多晶硅层，以形成多列相隔一预定距离的MOS结构，所述多列MOS结构的走向与所述多个沟渠垂直；
注入第一导电型杂质，以形成所述第一导电型杂质掺杂区于所述MOS结构两侧的平台上；
移除平台上的裸露的该平面栅极氧化层；及
形成顶部金属层以连接该MOS结构及所述第一导电型杂质掺杂区以作为阳极；
形成底部金属层于该重掺杂的n+半导体基板背面以作为阴极；及
施以退火工艺以活化所有注入的离子。
8.如权利要求7所述的沟渠式MOS整流元件的制造方法，其特征在于，所述方法还包含在注入该第一导电型杂质步骤后，移除平台上的裸露的该平面栅极氧化层步骤前，再形成一光刻胶图案以作为第二导电型杂质注入掩膜；然后再进行第二次离子注入以注入第二导电型杂质于该第一导电型杂质掺杂区紧临该MOS结构的两侧内。
9.一种沟渠式MOS整流元件的制造方法，其特征在于，所述方法包含以下步骤：
形成以平台相间的多个沟渠于重掺杂的n+半导体基板上的n-外延层内；
施以热氧化工艺，以形成沟渠氧化层于所述多个沟渠的侧壁、底部及所述平台上；
施以回蚀工艺，以移除所述平台上的所述沟渠氧化层，以该n-外延层为蚀刻终止层；
施以热氧化工艺，以形成一平面栅极氧化层于所有裸露的所述平台上；
形成一导电型第一多晶硅层于所述多个沟渠内至溢出于所述平台上；
图案化该导电型第一多晶硅层，以形成多列相隔一预定距离的MOS结构，所述列MOS结构的走向与所述多个沟渠垂直；
注入第一导电型杂质，以形成第一导电型杂质掺杂区于所述MOS结构两侧的平台上；
移除平台上的裸露的该平面栅极氧化层；及
形成顶部金属层以连接该MOS结构及所述第一导电型杂质掺杂区以作为阳极；
形成底部金属层于该重掺杂的n+半导体基板背面以作为阴极；及
施以退火工艺以活化所有注入的离子。
10.如权利要求9所述的沟渠式MOS整流元件的制造方法，其特征在于，所述方法还包含在注入该第一导电型杂质步骤后，移除所述平台上的裸露的该平面栅极氧化层步骤前，再形成一光刻胶图案以作为第二导电型杂质注入掩膜；然后再进行第二次离子注入以注入第二导电型杂质，于该第一导电型杂质掺杂区紧临该MOS结构的两侧内。
CN201410006584.3A 2013-06-21 2014-01-07 沟渠式mos整流元件及其制造方法 Active CN104241363B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102122293 2013-06-21
TW102122293A TWI542006B (zh) 2013-06-21 2013-06-21 溝渠式ｍｏｓ整流元件及其製造方法

Publications (2)

Publication Number Publication Date
CN104241363A true CN104241363A (zh) 2014-12-24
CN104241363B CN104241363B (zh) 2018-01-19

Family

ID=52110176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410006584.3A Active CN104241363B (zh) 2013-06-21 2014-01-07 沟渠式mos整流元件及其制造方法

Country Status (3)

Country Link
US (2) US9276096B2 (zh)
CN (1) CN104241363B (zh)
TW (1) TWI542006B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946351B (zh) * 2017-09-20 2023-09-12 重庆中科渝芯电子有限公司 一种肖特基接触超级势垒整流器及其制作方法
JP6619522B1 (ja) * 2018-03-29 2019-12-11 新電元工業株式会社 ワイドギャップ半導体装置
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法
CN113257917B (zh) * 2021-03-29 2023-04-14 重庆中科渝芯电子有限公司 一种集成整流器的平面mosfet及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040014451A1 (en) * 2002-07-18 2004-01-22 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
CN1520616A (zh) * 2001-04-11 2004-08-11 ��˹�������뵼�幫˾ 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
CN1586009A (zh) * 2001-11-16 2005-02-23 皇家飞利浦电子股份有限公司 场效应晶体管半导体器件
CN101226883A (zh) * 2008-02-03 2008-07-23 苏州硅能半导体科技股份有限公司 一种半导体整流器件及其制造方法
US20090189218A1 (en) * 2007-12-14 2009-07-30 James Pan Structure and Method for Forming Power Devices with High Aspect Ratio Contact Openings
CN103824774A (zh) * 2012-11-16 2014-05-28 竹懋科技股份有限公司 沟渠式mos整流器及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164931B2 (en) * 2008-08-19 2012-04-24 Infineon Technologies Austria Ag Rectifier circuit with a voltage sensor
TWI480951B (zh) * 2012-03-21 2015-04-11 Pfc Device Corp 用於半導體元件之寬溝渠終端結構

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520616A (zh) * 2001-04-11 2004-08-11 ��˹�������뵼�幫˾ 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
CN1586009A (zh) * 2001-11-16 2005-02-23 皇家飞利浦电子股份有限公司 场效应晶体管半导体器件
US20040014451A1 (en) * 2002-07-18 2004-01-22 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US20090189218A1 (en) * 2007-12-14 2009-07-30 James Pan Structure and Method for Forming Power Devices with High Aspect Ratio Contact Openings
CN101226883A (zh) * 2008-02-03 2008-07-23 苏州硅能半导体科技股份有限公司 一种半导体整流器件及其制造方法
CN103824774A (zh) * 2012-11-16 2014-05-28 竹懋科技股份有限公司 沟渠式mos整流器及其制造方法

Also Published As

Publication number Publication date
TW201501296A (zh) 2015-01-01
US20140374790A1 (en) 2014-12-25
US9276096B2 (en) 2016-03-01
CN104241363B (zh) 2018-01-19
US9406788B2 (en) 2016-08-02
US20160111530A1 (en) 2016-04-21
TWI542006B (zh) 2016-07-11

Similar Documents

Publication Publication Date Title
CN107527944B (zh) 沟槽栅功率mosfet及其制造方法
CN105870022A (zh) 屏蔽栅沟槽mosfet的制造方法
CN106024894B (zh) 沟槽栅功率mosfet结构及其制造方法
CN103456788A (zh) 垂直功率mosfet及其形成方法
CN111430453A (zh) 一种反向恢复特性好的rc-igbt芯片及其制造方法
CN102789979A (zh) 肖特基二极管及其形成方法
CN104241363A (zh) 沟渠式mos整流元件及其制造方法
CN104241268B (zh) 沟槽型‑垂直式双扩散金氧半晶体管结构及其制造方法
US20230119046A1 (en) Low leakage schottky diode
CN109148569A (zh) 沟槽型双层栅mosfet及其制造方法
CN103325839A (zh) 一种mos超势垒整流器件及其制造方法
CN104103518A (zh) 半导体功率器件的制作方法
CN103325846B (zh) 一种斜沟槽肖特基势垒整流器件的制造方法
CN102110687B (zh) 沟槽mos器件
CN112864245A (zh) 整合肖特基功率mosfet及其制造方法
TWI484629B (zh) 溝渠式ｍｏｓ整流器及其製造方法
CN104241283B (zh) 双沟渠式整流器及其制造方法
CN213601874U (zh) 一种mosfet器件
US9443846B2 (en) Dual trench rectifier and method for forming the same
CN103824774B (zh) 沟渠式mos整流器及其制造方法
CN116190420B (zh) 一种快恢复二极管结构及其制备方法
CN218414588U (zh) 一种沟槽型mosfet及电子设备
CN113851524B (zh) 多源mos管共用栅极电荷平衡芯片结构及其制造方法
CN104241364A (zh) 双沟渠式mos晶体管元件及其制造方法
CN103633088B (zh) 低正向压降快恢复时间的功率二极管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant