JP3954493B2 - パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。 - Google Patents

パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。 Download PDF

Info

Publication number
JP3954493B2
JP3954493B2 JP2002514783A JP2002514783A JP3954493B2 JP 3954493 B2 JP3954493 B2 JP 3954493B2 JP 2002514783 A JP2002514783 A JP 2002514783A JP 2002514783 A JP2002514783 A JP 2002514783A JP 3954493 B2 JP3954493 B2 JP 3954493B2
Authority
JP
Japan
Prior art keywords
source
forming
manufacturing
trench
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002514783A
Other languages
English (en)
Other versions
JP2004515907A (ja
JP2004515907A5 (ja
Inventor
ツェン ジュン
Original Assignee
フェアーチャイルド セミコンダクター コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアーチャイルド セミコンダクター コーポレイション filed Critical フェアーチャイルド セミコンダクター コーポレイション
Publication of JP2004515907A publication Critical patent/JP2004515907A/ja
Publication of JP2004515907A5 publication Critical patent/JP2004515907A5/ja
Application granted granted Critical
Publication of JP3954493B2 publication Critical patent/JP3954493B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
関連出願
本出願は、２０００年７月２０日に出願した同時継続出願第６０／２１９８５８号に基づくものであり、その全ての内容をここに開示している。
【０００２】
発明の属する技術分野
本発明は、半導体装置の分野、特に、トレンチゲートパワーＭＯＳＦＥＴに関するものである。
【０００３】
従来の技術
電気業界においては、オン抵抗（ＲＤＳｏｎ）が低く、ブロッキング（遮断）電圧（ＶＤＳＢＲ）が大きく、ゲート電荷が低く、さらに充分な破壊耐量（ラッギドネス）性を有する、小型で個別のパワーＭＯＳＦＥＴの必要性が極めて大きいことが確かめられている。破壊耐量性は、装置の安全動作範囲（ＳＯＡ）及び非クランプ誘導性スイッチング（ＵＩＳ）性能を規定するものである。これらの特徴を最適に組合わせると、オン状態での電力損失及びスイッチング損失を極めて小さくすることができ、ＤＣ−ＤＣ変換器のような装置において高い電力変換効率が得られる。
【０００４】
これらの要求を満たすために、超高密度トレンチゲートパワーＭＯＳＦＥＴ技術が開発されてきた。セルピッチを縮めること、即ち、パワーＭＯＳＦＥＴの寸法を小さくしてシリコンの単位面積あたりにより多くのパワーＭＯＳＦＥＴを形成できるようにすることにより、オン抵抗をより低くすることができる。しかし、このことは、しばしば、装置の破壊耐量性の低下を伴うものである。この悪影響を解決するためには、セルピッチを小さくした装置を、突発的な故障が生じる前に（ＤＣ及びダイナミックパワー消費を含む）より多くのエネルギーを吸収するように設計する必要がある。
【０００５】
トレンチゲートパワーＭＯＳＦＥＴ技術の基本概念を図１〜３を参照して説明する。図１は従来のトレンチゲートパワーＭＯＳＦＥＴ１０を示す。ゲート１２は、Ｐ型ウエル１６内に形成されたトレンチ１４内にある。ソース／本体接点領域１８の形成に関しては、対応するエッチングマスクをトレンチ１４に整合させる必要がある。ソース電極２２とゲート酸化物層２４との間の誘電体層２０は、Ｎ+ ソース領域２６の平坦面の一部を覆っている。Ｎ+ ソース領域２６を覆っている誘電体層２０の寸法は、最大のゲート−ソース電圧（定格電圧）により決定される。従って、従来の構造体の最小セルピッチは、ソース／本体接点のマスキング整合ずれの誤差と、表面誘電体層２０により取られる間隔とにより制限される。
【０００６】
このような制限は、図２及び３に示すトレンチ技術を用いることにより解消される。得られた装置構造体２８においては、ゲート１２はトレンチ１４内へ入り込んでおり、誘電体層２０のための充分な大きさの凹所領域が残されている。誘電体層２０の最終的な厚さを決定するこの凹所領域の深さは、最大のゲート−ソース電圧により決定される。誘電体層２０を堆積した後、平坦なシリコン表面３２をエッチング終了点として用いて誘電体層をエッチバックする。
【０００７】
図１に示した従来のトレンチゲートパワーＭＯＳＦＥＴ１０と比べて、この装置２８は、極めて高いチャネル密度を与えるものである。図２に符号３ａ及び３ｂで示す異なる位置での装置２８の断面図を、それぞれ図３ａ及び３ｂに示す。ソース／本体接点のエッチングマスク工程の厳格な条件を必要とすることなく、極めて小さいセルピッチを有する装置２８を形成するためには、Ｐ+ ソース／本体接点領域１８を、Ｎ+ ソース領域のストライプに沿って中断させるとともに周期的に配置し、Ｐ+ ソース／本体接点領域１８が配置された個所では、Ｎ+ ソース領域２６を完全に排除する。
【０００８】
しかし不都合なことに、Ｐ+ ソース／本体接点領域１８を周期的に配置すると、装置２８のオン抵抗が増大し、また寄生ＢＪＴ（バイポーラジャンクショントランジスタ）のベース接地電流利得及びベース抵抗も増大する。寄生ＢＪＴは、Ｎ+ ソース領域２６と、Ｐ型ウエル１６と、Ｎ型エピタキシャル層９とにより形成される。その結果、寄生ＢＪＴは極めて低い電流でターンオンされ、ＳＯＡが狭く、またＵＩＳ能力が低くなる。
【０００９】
発明の概要
上述した従来技術の観点から、本発明の目的は、オン抵抗を減少させたトレンチゲートパワーＭＯＳＦＥＴと、このトレンチゲートパワーＭＯＳＦＥＴを形成する方法とを提供することにある。
【００１０】
本発明の他の目的は、装置の破壊耐量性を減少させることのないトレンチゲートパワーＭＯＳＦＥＴを提供することである。
【００１１】
本発明による、これらの及びその他の利点、特徴並びに目的は、半導体層中にトレンチを形成する工程と、このトレンチの内側に沿ってゲート誘電体層を形成する工程と、前記トレンチの下部内にゲート導電層を形成する工程と、前記トレンチの上部を充填する誘電体層を形成する工程とを有するパワーＭＯＳＦＥＴの製造方法により達成される。
【００１２】
この方法は、さらに、誘電体層の側方に隣接している半導体層の部分を除去し、この誘電体層の上部が半導体層から外方に突出するようにする工程を有するのが好ましい。この外方に突出している誘電体層の上部の側方に隣接するスペーサを形成するのが好ましく、これを自己整合マスクとして用いてソース／本体接点領域を規定するのが好ましい。
【００１３】
得られるトレンチゲートパワーＭＯＳＦＥＴは、有利なことに、装置の破壊耐量を低下することなくオン抵抗が低減されるように形成される。オン抵抗は、各ＭＯＳＦＥＴがソース／本体接点領域を有するために低減される。ソース／本体接点領域は、ＭＯＳＦＥＴのソース及び本体領域間を効果的に短絡する。その結果、装置の破壊耐量が増大する。
【００１４】
さらに、誘電体層が完全にトレンチの内側に形成される結果、パワーＭＯＳＦＥＴのセルピッチが減少するため、オン抵抗が低減する。換言すると、ソース領域とソース電極との間の接点領域を最小とする誘電体層がソース領域の表面上に存在しなくなる。
【００１５】
パワーＭＯＳＦＥＴのオン抵抗及びセルピッチを低減するための他の要素は、スペーサを自己整合マスクとして用いてドーパントを本体領域に注入し、ソース／本体接点領域を規定することである。スペーサは、外方に突出している誘電体層に自己整合しているため、ソース／本体接点のマスキングの整合ずれ誤差が回避される。
【００１６】
本発明の他の例では、さらに、ソース／本体接点領域を規定する前に、スペーサを自己整合マスクとして用いてこのスペーサにより被覆されていない半導体層の一部を除去する。半導体層の一部を除去することにより、ソース／本体接点領域を形成するためのドーパントの注入に必要なエネルギーが低くなる。
【００１７】
さらに、半導体層の一部を除去することにより、ソース／本体接点領域をこの半導体層中により深く形成することができ好ましい。このことにより、寄生ＢＪＴのベース接地電流利得及びベース抵抗が減少し、装置の破壊耐量性が向上する。即ち、パワーＭＯＳＦＥＴの安全動作範囲（ＳＯＡ）及び非クランプ誘導スイッチング（ＵＩＳ）性能が増大する。
【００１８】
半導体層の除去は、約１ミクロン以下の深さまで行う。ゲート導電層を、トレンチの開口部から約０．２〜０．８ミクロンの範囲内でトレンチ内に引っ込ませる。このパワーＭＯＳＦＥＴは、例えば、約０．５ミクロンのセルピッチを有するように形成することができる。このトレンチゲートパワーＭＯＳＦＥＴは、Ｎチャネル又はＰチャネルのいずれのパワーＭＯＳＦＥＴとすることもできる。
【００１９】
本発明の他の観点は、内部にトレンチを有する半導体層と、このトレンチの内側に沿ったゲート誘電体層と、前記トレンチの下部内のゲート導電層とを有するＭＯＳＦＥＴに向けられるものである。このＭＯＳＦＥＴは、さらに、前記トレンチの上部にあり且つ半導体層から外方に突出している誘電体層を有するのが好ましい。ソース領域は、この外方に突出している誘電体層に隣接しているのが好ましく、ソース／本体接点領域は、ゲート導電層から側方に離間されているのが好ましい。
【００２０】
パワーＭＯＳＦＥＴの他の例では、ソース領域に関するものであり、ソース領域の一部がソース／本体接点領域上に凹所を有するものである。更に他の例においては、ソース領域が、本体接点領域を露出している開口部を有し、ソース電極がソース／本体接点領域と接触するようにする。
【００２１】
好適な実施例の詳細な説明
以下に、本発明の好適な実施例を示した添付図面を参照して本発明をさらに詳細に説明する。しかし、本発明は、種々の形態で実施することができるものであって、以下に示す実施例に限定されるものと解釈すべきではない。むしろ、これら実施例は、本発明の開示が充分且つ完全なものとなるようにするとともに本発明の範囲を当業者に充分に伝えるようにするためのものである。図面中同一の参照番号は同様の構成素子を参照している。図中、明確化のために層及び領域の寸法を誇張して示している。
【００２２】
図４を参照して、本発明による、トレンチゲートパワーＭＯＳＦＥＴを形成する方法を説明する。ブロック４０が開始であり、ブロック４２において半導体層中にトレンチを形成し、ブロック４４においてこのトレンチの内側に沿って誘電体層を形成する。その後、ブロック４６においてトレンチの下部内にゲート導電層を形成する。ブロック４８において、トレンチの上部を充填する誘電体層を形成する。
【００２３】
さらに、この方法は、ブロック５０において、誘電体層の側方に隣接している部分の半導体層を除去することにより、この誘電体層の上部が半導体層から外方に突出するようにする工程を含む。ブロック５２において、外方に突出させた誘電体層の上部の側方に隣接するスペーサを形成し、ブロック５４において、このスペーサを自己整合マスクとして用いてソース／本体接点領域を規定する。
【００２４】
本発明による方法は、スペーサを用いる自己整合法により形成されたソース／本体接点領域を有する高密度パワーＭＯＳＦＥＴを有利に提供する。スペーサは外方に突出している誘電体層と自己整合されるため、パワーＭＯＳＦＥＴの最小セルピッチは、ソース／本体接点のマスキングの整合ずれ誤差により制限されない。
【００２５】
さらに、各ＭＯＳＦＥＴがソース／本体接点領域を有することによりオン抵抗が減少する。このことにより、寄生ＢＪＴのベース接地電流利得及びベース抵抗が減少する。寄生ＢＪＴのターンオン電流が高くなり、従ってＳＯＡを改善し、ＵＩＳ能力を高める。
【００２６】
さらに、誘電体層は完全にトレンチ内に形成される結果、パワーＭＯＳＦＥＴのセルピッチが減少するため、オン抵抗が減少する。換言すると、ソース領域とソース電極との間の接点領域を最小化する誘電体層がソース領域の表面上に存在しなくなる。
【００２７】
図５〜１３を参照して、本発明によるトレンチゲートパワーＭＯＳＦＥＴを形成する処理工程を説明する。これらの図には、ＮチャネルのパワーＭＯＳＦＥＴを図示しているが、本発明の処理工程がＰチャネルのパワーＭＯＳＦＥＴを形成するためにも適用できることは、当業者にとって容易に理解し得るものである。
【００２８】
Ｎ型のエピタキシャル層９を半導体基板８上に形成する。この半導体基板８もＮ型として、シリコンとするのが好ましい。このエピタキシャル層９は、当業者にとって容易に理解し得るようにパワーＭＯＳＦＥＴ７０のドレイン−ソース降伏電圧を維持するものである。
【００２９】
エピタキシャル層９上にパッド酸化層７２を成長させ、その後、Ｐ型のドーパントを注入してパワーＭＯＳＦＥＴ７０のＰ型ウエル即ち本体領域１６を形成する。ボロンのようなＰ型のドーパントを、例えば、約１×１０13/ cm 2〜５×１０14/ cm 2の範囲内のドーズ量で、例えば、４０〜２００ｋｅＶの範囲内のエネルギーレベルで注入する。
【００３０】
パッド酸化層７２の表面上にはトレンチ１４を規定するためのマスク７４を形成する。マスク７４は、例えば、低温酸化層とすることができる。本体領域１６及びエピタキシャル層９をエッチングして、図５に示すようなトレンチ１４を形成する。その後、マスク７４を除去する。
【００３１】
ゲート誘電体層２４を、トレンチ１４の側壁及び底壁上と、本体領域１６の表面上とに成長させる。このゲート誘電体層２４は、約１０ｎｍ〜１００ｎｍの範囲内の厚さを有する。ポリシリコンのような導電材料２５を、図６に示すように、トレンチ２４内とゲート誘電体層２４の表面上とに堆積する。
【００３２】
図７を参照するに、ポリシリコン層２５をＰ型ウエル１６の表面から除去するとともにトレンチ１４内にエッチバックし、パワーＭＯＳＦＥＴ７０のための引っ込んだゲート１２をトレンチ１４の下部に形成する。ゲート１２がトレンチ１４内で引っ込んでいる深さは、このトレンチの開口部から約０．２〜０．８ミクロンの範囲内である。
【００３３】
誘電体層７６を、ゲート誘電体層２４の表面とゲート１２の表面との上に堆積する。この誘電体層７６はゲート１２を絶縁分離するためのものである。図８に示すように、表面の誘電体層７６を除去し、本体領域１６の上側表面とトレンチ１４内の誘電体層２０の上側表面とを平坦化する。
【００３４】
本体領域１６の上側表面とトレンチ１４内の誘電体層２０の上側表面とを平坦化した後、Ｎ型のドーパントを、誘電体層２０に隣接している本体領域１６に注入し、パワーＭＯＳＦＥＴ７０のソース領域２６を規定する。ヒ素又はリンのようなＮ型のドーパントを、例えば、約２×１０15/ cm 2〜２×１０16/ cm 2の範囲内のドーズ量で、例えば、４０〜２００ｋｅＶの範囲内のエネルギーレベルで注入する。その後、約９００〜１１００℃の範囲内の温度でアニール処理する。
【００３５】
図９に示すように、誘電体層２０の側方に隣接する表面部分を除去することにより、そこから誘電体層２０の一部が外方に突出するようにする。除去する表面部分の厚さは、約０．１〜１ミクロンの範囲内である。以下に詳細に説明するように、この外方に突出させた誘電体層２０により自己整合されたスペーサを有利に形成することができる。
【００３６】
表面層をエッチングすると、ソース領域２６のドーパント濃度が減少する惧れがあるため、更なるソース注入を行いソース領域２６のドーパント濃度を高めることができる。このドーパント濃度の増大は、上述したのと同様のドーズ量及びエネルギーレベルで行うことができる。上述した処理に代えて、誘電体層２０の横方向に隣接している表面部分を除去し、外方に突出している誘電体層２０を規定した後に、Ｎ型ドーパントを注入してソース領域２６を規定することができる。このようにすると、１回のみのドーパントの注入によりソース領域２６が規定される。
【００３７】
次に、誘電体層２０及びソース領域２６上に窒化物を堆積する。この堆積窒化物をエッチングして、図１０に示すようなスペーサ８０を形成する。
【００３８】
これらスペーサ８０を自己整合マスクとして用いて、Ｐ型ドーパントを本体領域１６に注入し、図１１に示すようなソース／本体接点領域８２を規定する。ソース領域２６を貫通させるために、高いエネルギーでボロンのようなＰ型のドーパントを注入する。ボロンは、例えば、約２×１０15/ cm 2〜２×１０ 16/ cm 2の範囲内のドーズ量で、例えば、１２０〜４００ｋｅＶの範囲内のエネルギーレベルで注入する。その後、約９００〜１１００℃の範囲内の温度でアニール処理する。
【００３９】
スペーサ８０を除去し、ソース電極８４をソース領域２６上に形成する。本発明による方法には、さらに、ソース電極８４とソース／本体接点領域８２との間に、少なくとも１つの導電路８６を形成することを含む。ドレイン電極は基板８の下面にある。
【００４０】
ソース／本体接点領域８２は、本体領域１６とソース領域２６との間で連続的に接触している。換言すると、各パワーＭＯＳＦＥＴは、ソース／本体接点領域８２を有する。このことは、パワーＭＯＳＦＥＴ７０のオン抵抗を低減するのに役立つ。このことは、寄生ＢＪＴのベース接地電流利得及びベース抵抗を減少するのにも役立つ。寄生ＢＪＴのターンオン電流は高くなり、その結果、ＳＯＡが改善され、ＵＩＳ能力が高くなる。
【００４１】
さらに、誘電体層２０が完全にトレンチ１４内に形成される結果、パワーＭＯＳＦＥＴ７０のセルピッチが小さくなるため、オン抵抗が低減する。換言すると、ソース領域とソース電極８４との間の接点領域を最小化する誘電体層２０がソース領域２６の表面上に存在しなくなる。その結果、本体領域１６と、ゲート１２と、ソース領域２６と、ソース／本体接点領域８２とが、例えば、約０．５ミクロンのセルピッチを規定する。
【００４２】
スペーサ８０を自己整合マスクとして用いて、スペーサ８０により被覆されていないソース領域２６の一部を除去すれば、ソース／本体接点領域８２を規定するのに、ドーパントを高エネルギーではなく低エネルギーで注入することもできる。図１２に最もよく示されるように、スペーサ８０により被覆されなかったソース領域２６の一部を除去することもできる。このパワーＭＯＳＦＥＴを符号７０′で示す。
【００４３】
ソース領域２６の一部を除去すると、ソース／本体接点領域８２を低エネルギーで規定できるという利点がある。この場合も、ボロンのようなＰ型のドーパントは、例えば、約２×１０15/ cm 2〜２×１０16/ cm 2の範囲内のドーズ量で注入し得るが、エネルギーは、例えば、４０〜１２０ｋｅＶの範囲内となる。上述したように、その後、約９００〜１１００℃の範囲内の温度でアニール処理する。このパワーＭＯＳＦＥＴを図１２に符号７０′で示す。
【００４４】
他の実施例においては、ソース領域２６の、スペーサ８０により被覆されていない部分を完全に除去する。ソース／本体接点領域８２を低エネルギーで規定した後、ソース電極８４を接点領域と直接接触させる。このパワーＭＯＳＦＥＴを図１３に符号７０″で示す。
【００４５】
ソース領域２６の、スペーサ８０により被覆されていない部分の全てと、その下にある本体領域１６の一部さえも除去することにより、ソース／本体接点領域８２を本体領域１６内により深く形成することができるという利点が得られる。このことにより、寄生ＢＪＴのベース接地電流利得が減少し、装置の破壊耐量性を改善するのに、即ち、パワーＭＯＳＦＥＴの安全動作範囲（ＳＯＡ）及び非クランプ誘導性スイッチング（ＵＩＳ）性能を向上させるのに役立つ。
【００４６】
ソース／本体接点領域８２の深さは、図１４及び１５に最もよく示されるように、なだれ降伏電流の経路にも影響を及ぼす。例えば、スペーサ８０を用いて、ソース領域２６を通り且つ、例えば、０．５ミクロンの深さまで本体領域１６中にエッチングした場合、擬似なだれ降伏電流９０は、図１４に示すようにソース／本体接点領域８２に到達する前にトレンチ１４の底部に流れる。この場合、ブロッキング電圧（ＶＤＳＢＲ）は３６．７５Ｖになる。
【００４７】
しかし、例えば、エッチングの深さを０．８ミクロンまで増やすと、擬似なだれ降伏電流９０は、図１５に示すようにトレンチ１４の底部に流れなくなるため、流れる経路がより短くなる。この場合、ブロッキング電圧（ＶＤＳＢＲ）は３９．６７Ｖとなる。従って、図１５に示すトレンチゲートパワーＭＯＳＦＥＴ装置は、図１４に示す装置よりも破壊耐量性が大きくなる。
【００４８】
本発明の他の観点は、前述した工程により形成されるパワーＭＯＳＦＥＴ７０に関するものである。このパワーＭＯＳＦＥＴ７０は、トレンチ１４が内部に形成された半導体層８、９と、このトレンチの内側に沿ったゲート誘電体層２４と、トレンチの下部内にあるゲート導電層１２とを具える。
【００４９】
誘電体層２０は、トレンチ１４の上部内にあり、半導体層８、９から外方に突出している。ソース領域２６は、この外方に突出している誘電体層２０に隣接しており、ソース／本体接点領域８２は、横方向でゲート導電層１２から離間している。
【００５０】
他の実施例のパワーＭＯＳＦＥＴ７０′は、ソース領域２６に関するものであり、図１２に最もよく示されるように、ソース領域２６は、ソース／本体接点領域上に凹所を有する。さらに他の実施例のパワーＭＯＳＦＥＴ７０″においては、図１３に最もよく示されるように、ソース領域２６が、本体領域１６を露出している開口部を有し、ソース電極８４がソース／本体接点領域８２と接触している。
【００５１】
上述した記載及び関連する図面により示される教示の利益を得る当業者は、本発明の種々の変形及び他の実施例を考えることができるだろう。従って、本発明は、開示した具体的な実施例に限定されるものではなく、また、変形及び実施例は請求項の範囲に含まれるものと理解されたい。
【図面の簡単な説明】
【図１】 従来技術による通常のトレンチゲートパワーＭＯＳＦＥＴを示す線図である。
【図２】 従来技術によるトレンチ技術を用いて形成したトレンチゲートパワーＭＯＳＦＥＴの平面図である。
【図３ａ】 図２に示すトレンチゲートパワーＭＯＳＦＥＴを、３ａ及び３ａラインに沿って切断した断面図である。
【図３ｂ】 図２に示すトレンチゲートパワーＭＯＳＦＥＴを、３ｂ及び３ｂラインに沿って切断した断面図である。
【図４】 本発明によるトレンチゲートパワーＭＯＳＦＥＴを形成する方法を示すフローチャートである。
【図５】 本発明による一処理工程を示すトレンチゲートパワーＭＯＳＦＥＴの一部の断面図である。
【図６】 本発明による他の処理工程を示すトレンチゲートパワーＭＯＳＦＥＴの一部の断面図である。
【図７】 本発明による更に他の処理工程を示すトレンチゲートパワーＭＯＳＦＥＴの一部の断面図である。
【図８】 本発明による更に他の処理工程を示すトレンチゲートパワーＭＯＳＦＥＴの一部の断面図である。
【図９】 本発明による更に他の処理工程を示すトレンチゲートパワーＭＯＳＦＥＴの一部の断面図である。
【図１０】 本発明による更に他の処理工程を示すトレンチゲートパワーＭＯＳＦＥＴの一部の断面図である。
【図１１】 本発明による変形処理工程を示すトレンチゲートパワーＭＯＳＦＥＴの一部の断面図である。
【図１２】 本発明による他の変形処理工程を示すトレンチゲートパワーＭＯＳＦＥＴの一部の断面図である。
【図１３】 本発明による更に他の変形処理工程を示すトレンチゲートパワーＭＯＳＦＥＴの一部の断面図である。
【図１４】 本発明によるソース／本体接点領域の深さに基づくなだれ降伏電流の経路を示す、互いに隣接しているトレンチゲートパワーＭＯＳＦＥＴの一部の断面図である。
【図１５】 本発明によるソース／本体接点領域の深さに基づく他のなだれ降伏電流の経路を示す、互いに隣接しているトレンチゲートパワーＭＯＳＦＥＴの一部の断面図である。

Claims (22)

  1. 半導体層中にトレンチを形成する工程と、
    このトレンチの内側に沿ってゲート誘電体層を形成する工程と、
    前記トレンチの下部内にゲート導電層を形成する工程と、
    前記トレンチの上部を充填する誘電体層を形成する工程と、
    この誘電体層の側方に隣接している半導体層の部分を除去し、誘電体層の上部が半導体層から外方に突出するようにする工程と、
    外方に突出させた誘電体層の前記上部の側方に隣接するスペーサを形成する工程と、
    前記スペーサを自己整合マスクとして用いてソース／本体接点領域を規定する工程と
    を有するＭＯＳＦＥＴの製造方法。
  2. 請求項１に記載のＭＯＳＦＥＴの製造方法において、前記スペーサを自己整合マスクとして用いる前記工程は、ドーパントを注入してソース／本体接点領域を規定する工程を含むＭＯＳＦＥＴの形成方法。
  3. 請求項１に記載のＭＯＳＦＥＴの製造方法において、前記スペーサを自己整合マスクとして用いる前記工程は、前記スペーサにより被覆されていない半導体層をエッチングする工程を含むＭＯＳＦＥＴの製造方法。
  4. 請求項３に記載のＭＯＳＦＥＴの製造方法において、前記エッチングを、前記半導体層の表面から約１ミクロン以下の深さまで行うＭＯＳＦＥＴの製造方法。
  5. 請求項１に記載のＭＯＳＦＥＴの製造方法において、さらに、前記スペーサを形成する前に、外方に突出している誘電体層に隣接する半導体層中にソース領域を形成する工程を有するＭＯＳＦＥＴの製造方法。
  6. 請求項５に記載のＭＯＳＦＥＴの製造方法において、さらに、前記ソース領域及び誘電体層上にソース電極を形成する工程を有するＭＯＳＦＥＴの製造方法。
  7. 請求項５に記載のＭＯＳＦＥＴの形成方法において、さらに、前記ソース領域を通って延在し前記ソース／本体接点領域と接触する少なくとも１つの導電路を形成する工程と、これらソース領域及び少なくとも１つの導電路上にソース電極を形成する工程とを有するＭＯＳＦＥＴの形成方法。
  8. 請求項５に記載のＭＯＳＦＥＴの製造方法において、さらに、前記ソース領域の一部を除去し、前記ソース／本体接点領域を露出させる工程と、前記ソース領域と、前記誘電体層と、前記露出させたソース／本体接点領域との上にソース電極を形成する工程とを有するＭＯＳＦＥＴの製造方法。
  9. 請求項１に記載のＭＯＳＦＥＴの製造方法において、さらに、前記スペーサを除去する工程を有するＭＯＳＦＥＴの製造方法。
  10. 請求項１に記載のＭＯＳＦＥＴの製造方法において、半導体層の部分を除去する前記工程を、前記半導体層の表面から約１ミクロン以下の深さまで行うＭＯＳＦＥＴの製造方法。
  11. 請求項１に記載のＭＯＳＦＥＴの製造方法において、前記ゲート導電層を、前記トレンチ内にその開口部から約０．２〜０．８ミクロンの範囲内で引っ込ませるＭＯＳＦＥＴの製造方法。
  12. 請求項１に記載のＭＯＳＦＥＴの製造方法において、さらに、前記トレンチに隣接している半導体層中に本体領域を形成する工程を有するＭＯＳＦＥＴの製造方法。
  13. 半導体層中にトレンチを形成する工程と、
    このトレンチの内側に沿ってゲート誘電体層を形成する工程と、
    前記トレンチの下部内にゲート導電層を形成する工程と、
    前記トレンチの上部を充填する誘電体層を形成する工程と、
    この誘電体層の側方に隣接している半導体層の部分を除去し、誘電体層の上部が半導体層から外方に突出するようにする工程と、
    外方に突出させた誘電体層の前記上部の側方に隣接するスペーサを形成する工程と、
    前記スペーサを自己整合マスクとして用いて、当該スペーサにより被覆されていない半導体層をエッチングする工程と、
    前記スペーサを自己整合マスクとして用いてドーパントを注入し、ソース／本体接点領域を規定する工程と
    を有するＭＯＳＦＥＴの製造方法。
  14. 請求項１３に記載のＭＯＳＦＥＴの製造方法において、前記エッチングを、前記半導体層の表面から約１ミクロン以下の深さまで行うＭＯＳＦＥＴの製造方法。
  15. 請求項１３に記載のＭＯＳＦＥＴの製造方法において、さらに、スペーサを形成する前に、外方に突出している誘電体層に隣接している半導体層中にソース領域を形成する工程を有するＭＯＳＦＥＴの製造方法。
  16. 請求項１５に記載のＭＯＳＦＥＴの製造方法において、さらに、前記ソース領域及び誘電体層上にソース電極を形成する工程を有するＭＯＳＦＥＴの製造方法。
  17. 請求項１５に記載のＭＯＳＦＥＴの製造方法において、さらに、前記ソース領域を通って延在し前記ソース／本体接点領域と接触する少なくとも１つの導電路を形成する工程と、これらソース領域及び少なくとも１つの導電路上にソース電極を形成する工程とを有するＭＯＳＦＥＴの製造方法。
  18. 請求項１５に記載のＭＯＳＦＥＴの製造方法において、さらに、前記ソース領域の一部を除去し、前記ソース／本体接点領域を露出させる工程と、前記ソース領域と、前記誘電体層と、前記露出させたソース／本体接点領域との上にソース電極を形成する工程とを有するＭＯＳＦＥＴの製造方法。
  19. 請求項１３に記載のＭＯＳＦＥＴの製造方法において、さらに、前記スペーサを除去する工程を有するＭＯＳＦＥＴの製造方法。
  20. 請求項１３に記載のＭＯＳＦＥＴの製造方法において、半導体層の部分を除去する前記工程を、前記半導体層の表面から約１ミクロン以下の深さまで行うＭＯＳＦＥＴの製造方法。
  21. 請求項１３に記載のＭＯＳＦＥＴの製造方法において、前記ゲート導電層を、前記トレンチ内にその開口部から約０．２〜０．８ミクロンの範囲内で引っ込ませるＭＯＳＦＥＴの製造方法。
  22. 請求項１３に記載のＭＯＳＦＥＴの製造方法において、さらに、前記トレンチに隣接している半導体層中に本体領域を形成する工程を有するＭＯＳＦＥＴの製造方法。
JP2002514783A 2000-07-20 2001-07-18 パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。 Expired - Fee Related JP3954493B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US21985800P 2000-07-20 2000-07-20
US09/844,347 US6921939B2 (en) 2000-07-20 2001-04-27 Power MOSFET and method for forming same using a self-aligned body implant
PCT/US2001/022575 WO2002009177A2 (en) 2000-07-20 2001-07-18 Power mosfet and method for forming same using a self-aligned body implant

Publications (3)

Publication Number Publication Date
JP2004515907A JP2004515907A (ja) 2004-05-27
JP2004515907A5 JP2004515907A5 (ja) 2005-02-24
JP3954493B2 true JP3954493B2 (ja) 2007-08-08

Family

ID=26914325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002514783A Expired - Fee Related JP3954493B2 (ja) 2000-07-20 2001-07-18 パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。

Country Status (7)

Country Link
US (2) US6921939B2 (ja)
JP (1) JP3954493B2 (ja)
CN (1) CN1211844C (ja)
AU (1) AU2001276969A1 (ja)
DE (1) DE10196441B4 (ja)
TW (1) TW498429B (ja)
WO (1) WO2002009177A2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
FI120310B (fi) * 2001-02-13 2009-09-15 Valtion Teknillinen Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
WO2005084221A2 (en) * 2004-03-01 2005-09-15 International Rectifier Corporation Self aligned contact structure for trench device
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102004057237B4 (de) * 2004-11-26 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau
JP2006202931A (ja) * 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
US7395405B2 (en) * 2005-01-28 2008-07-01 Intel Corporation Method and apparatus for supporting address translation in a virtual machine environment
CN102867825B (zh) 2005-04-06 2016-04-06 飞兆半导体公司 沟栅场效应晶体管结构及其形成方法
WO2006135746A2 (en) 2005-06-10 2006-12-21 Fairchild Semiconductor Corporation Charge balance field effect transistor
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
DE102005055838B4 (de) * 2005-11-23 2007-10-04 Infineon Technologies Ag Verfahren und Vorrichtung zum ermöglichen tiefliegender Halbleiterkontakte
US7667265B2 (en) * 2006-01-30 2010-02-23 Fairchild Semiconductor Corporation Varying mesa dimensions in high cell density trench MOSFET
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
DE102006029750B4 (de) * 2006-06-28 2010-12-02 Infineon Technologies Austria Ag Trenchtransistor und Verfahren zur Herstellung
DE102006049354B3 (de) * 2006-10-19 2008-06-05 Infineon Technologies Ag Verfahren zur Herstellung eines Anschlusskontakts auf einem Halbleiterkörper
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
WO2009151657A1 (en) * 2008-06-11 2009-12-17 Maxpower Semiconductor Inc. Super self-aligned trench mosfet devices, methods and systems
US8310001B2 (en) * 2008-07-15 2012-11-13 Maxpower Semiconductor Inc. MOSFET switch with embedded electrostatic charge
TWI380448B (en) * 2009-09-16 2012-12-21 Anpec Electronics Corp Overlapping trench gate semiconductor device and manufacturing method thereof
JP2011134985A (ja) * 2009-12-25 2011-07-07 Fuji Electric Co Ltd トレンチゲート型半導体装置とその製造方法
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP5562917B2 (ja) 2011-09-16 2014-07-30 株式会社東芝 半導体装置及びその製造方法
US9082746B2 (en) 2012-01-16 2015-07-14 Infineon Technologies Austria Ag Method for forming self-aligned trench contacts of semiconductor components and a semiconductor component
JP6170812B2 (ja) 2013-03-19 2017-07-26 株式会社東芝 半導体装置の製造方法
CN105097543A (zh) * 2014-05-23 2015-11-25 北大方正集团有限公司 一种沟槽型vdmos器件及其制造方法
JP2016058679A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置およびその製造方法
DE102014115321B4 (de) 2014-10-21 2018-03-29 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
CN104576743B (zh) * 2015-01-28 2017-10-20 无锡新洁能股份有限公司 沟槽功率mos器件及其制造方法
CN106898549A (zh) * 2015-12-21 2017-06-27 株洲南车时代电气股份有限公司 沟槽栅igbt及沟槽栅igbt制作方法
JP6784164B2 (ja) * 2016-12-15 2020-11-11 株式会社豊田中央研究所 半導体装置
CN110047759A (zh) * 2019-04-28 2019-07-23 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet器件制造方法
CN112447844A (zh) * 2019-09-03 2021-03-05 南通尚阳通集成电路有限公司 半导体器件的制造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694313A (en) * 1985-02-19 1987-09-15 Harris Corporation Conductivity modulated semiconductor structure
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
KR940002400B1 (ko) * 1991-05-15 1994-03-24 금성일렉트론 주식회사 리세스 게이트를 갖는 반도체장치의 제조방법
US5366914A (en) 1992-01-29 1994-11-22 Nec Corporation Vertical power MOSFET structure having reduced cell area
US5283452A (en) * 1992-02-14 1994-02-01 Hughes Aircraft Company Distributed cell monolithic mircowave integrated circuit (MMIC) field-effect transistor (FET) amplifier
GB9306895D0 (en) * 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5349224A (en) * 1993-06-30 1994-09-20 Purdue Research Foundation Integrable MOS and IGBT devices having trench gate structure
JP3708998B2 (ja) 1994-11-04 2005-10-19 シーメンス アクチエンゲゼルシヤフト 電界効果により制御可能の半導体デバイスの製造方法
US6008520A (en) * 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
US5592005A (en) * 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
KR0143459B1 (ko) * 1995-05-22 1998-07-01 한민구 모오스 게이트형 전력 트랜지스터
US6140678A (en) * 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
WO1997007548A1 (en) * 1995-08-21 1997-02-27 Siliconix Incorporated Low voltage short channel trench dmos transistor
US5629543A (en) * 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
US5847464A (en) * 1995-09-27 1998-12-08 Sgs-Thomson Microelectronics, Inc. Method for forming controlled voids in interlevel dielectric
US5721148A (en) * 1995-12-07 1998-02-24 Fuji Electric Co. Method for manufacturing MOS type semiconductor device
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
US5981354A (en) * 1997-03-12 1999-11-09 Advanced Micro Devices, Inc. Semiconductor fabrication employing a flowable oxide to enhance planarization in a shallow trench isolation process
KR100225409B1 (ko) * 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6037628A (en) 1997-06-30 2000-03-14 Intersil Corporation Semiconductor structures with trench contacts
US5801082A (en) * 1997-08-18 1998-09-01 Vanguard International Semiconductor Corporation Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits
US6121089A (en) 1997-10-17 2000-09-19 Intersil Corporation Methods of forming power semiconductor devices having merged split-well body regions therein
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6396102B1 (en) * 1998-01-27 2002-05-28 Fairchild Semiconductor Corporation Field coupled power MOSFET bus architecture using trench technology
JP3641547B2 (ja) * 1998-03-25 2005-04-20 株式会社豊田中央研究所 横型ｍｏｓ素子を含む半導体装置
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
US6054365A (en) * 1998-07-13 2000-04-25 International Rectifier Corp. Process for filling deep trenches with polysilicon and oxide
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
US6316806B1 (en) * 1999-03-31 2001-11-13 Fairfield Semiconductor Corporation Trench transistor with a self-aligned source
US6188105B1 (en) * 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6373098B1 (en) * 1999-05-25 2002-04-16 Fairchild Semiconductor Corporation Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device
US20030060013A1 (en) * 1999-09-24 2003-03-27 Bruce D. Marchant Method of manufacturing trench field effect transistors with trenched heavy body
US6184092B1 (en) * 1999-11-23 2001-02-06 Mosel Vitelic Inc. Self-aligned contact for trench DMOS transistors
US6246090B1 (en) * 2000-03-14 2001-06-12 Intersil Corporation Power trench transistor device source region formation using silicon spacer
JP3773755B2 (ja) * 2000-06-02 2006-05-10 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US6781195B2 (en) * 2001-01-23 2004-08-24 Semiconductor Components Industries, L.L.C. Semiconductor bidirectional switching device and method

Also Published As

Publication number Publication date
US20050184318A1 (en) 2005-08-25
WO2002009177A2 (en) 2002-01-31
DE10196441B4 (de) 2009-10-22
US20020008284A1 (en) 2002-01-24
WO2002009177A3 (en) 2002-06-13
CN1447982A (zh) 2003-10-08
AU2001276969A1 (en) 2002-02-05
CN1211844C (zh) 2005-07-20
US6921939B2 (en) 2005-07-26
TW498429B (en) 2002-08-11
JP2004515907A (ja) 2004-05-27
US7501323B2 (en) 2009-03-10
DE10196441T1 (de) 2003-07-17

Similar Documents

Publication Publication Date Title
JP3954493B2 (ja) パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。
US7417266B1 (en) MOSFET having a JFET embedded as a body diode
US9385202B2 (en) Semiconductor device having a patterned gate dielectric
JP4198469B2 (ja) パワーデバイスとその製造方法
TWI512844B (zh) 利用耗盡ｐ－屏蔽的低輸出電容的高頻開關ｍｏｓｆｅｔ
CN203325907U (zh) 绝缘栅半导体装置结构
US8058129B2 (en) Lateral double diffused MOS device and method for manufacturing the same
US6121089A (en) Methods of forming power semiconductor devices having merged split-well body regions therein
US7989886B2 (en) Alignment of trench for MOS
US20120094457A1 (en) Sti-aligned ldmos drift implant to enhance manufacturability while optimizing rdson and safe operating area
WO2007021701A2 (en) Structure and method for forming inter-poly dielectric in a shielded gate field effect transistor
JPH08181313A (ja) 横型トレンチｍｉｓｆｅｔおよびその製造方法
WO2003019623A2 (en) Trench dmos transistor with embedded trench schottky rectifier
JP2009527901A (ja) セルフバイアス電極を有するラテラルパワーデバイス
JP4063353B2 (ja) トレンチゲート型ｍｏｓ電界効果トランジスタの製造方法
CN114864666B (zh) Nldmos器件、nldmos器件的制备方法及芯片
JP2850852B2 (ja) 半導体装置
CN114429906A (zh) 沟槽型功率器件的制造方法
KR20000013572A (ko) 트렌치형 파워 모스펫 및 그 제조방법
JP2005183547A (ja) 半導体装置およびその製造方法
CN115528115A (zh) 一种ldmos功率器件及其制备方法
US20220130997A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
JP2002184975A (ja) パワーｍｏｓｆｅｔ及びその製造方法
US20050139858A1 (en) Lateral double-diffused MOS transistor device
US11222974B2 (en) Trench gate semiconductor device and method of manufacture

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070110

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070308

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070426

R150 Certificate of patent or registration of utility model

Ref document number: 3954493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees