DE19705791C1

DE19705791C1 - Leistungs-MOSFET

Info

Publication number: DE19705791C1
Application number: DE19705791A
Authority: DE
Inventors: Matthias Dr Stecher
Original assignee: Siemens AG
Current assignee: Infineon Technologies AG
Priority date: 1997-02-14
Filing date: 1997-02-14
Publication date: 1998-04-02
Anticipated expiration: 2017-02-15
Also published as: US6525383B1

Description

Die Erfindung betrifft einen Leistungs-MOSFET mit folgenden Merkmalen

- ein Substrat mit einer oberen Hauptfläche;
- in die Hauptfläche ist ein Draingebiet ersten Leitfähig keitstyps eingebettet und von einer Drainelektrode kon taktiert;
- in die Hauptfläche ist ein Sourcegebiet ersten Leitfä higkeitstyps eingebettet und von einer Sourceelektrode kontaktiert, wobei das Sourcegebiet von einem Bereich zweiten Leitfähigkeitstyps umgeben ist;
- vom Draingebiet erstreckt sich in Richtung Sourcegebiet ein im Vergleich zum Draingebiet schwach dotierter Be reich ersten Leitfähigkeitstyps;
- eine über der Hauptfläche auf einer Isolationsschicht sitzende Gateelektrode, die randseitig sowohl das Sour cegebiet als auch den schwach dotierten Bereich über lappt

Ein solcher Leistungs-MOSFET ist beispielsweise in dem Buch von R. Müller: "Bauelemente der Halbleiter-Elektronik", 4. Auflage, Berlin, 1991, auf den Seiten 165 bis 167 beschrieben und in dem dortigen Bild 3/19 dargestellt. Der Leistungs-MOSFET weist beispielsweise ein p⁻-Substrat aus, in das beab standet zwei n⁺-dotierte Wannen zur Bildung eines Sourcege bietes und eines Draingebietes eingebettet sind. Das Source gebiet ist hierbei von einer p-dotierten Wanne umgeben, in welcher sich ein Kanal ausbilden kann. An das n⁺-dotierte Draingebiet schließt sich ein n⁻-dotierter Bereich an. Über der Hauptfläche des Substrates ist eine Gateelektrode ange ordnet, die durch eine Isolationsschicht von der Hauptfläche des Substrates getrennt ist. Randseitig überlappt diese Ga teelektrode sowohl das Sourcegebiet als auch das Draingebiet.

Beim Betrieb von solchen Hochvolt-MOS-Bauelementen können Probleme auftreten, die zur Beschädigung des Bauelementes führen. Eines der Hauptprobleme ist das Erzeugen von soge nannten heißen Ladungsträgern ("hot carriers" oder "hot elec trons"). Heiße Ladungsträger treten insbesondere bei solchen MOS-Bauelementen auf, bei denen eine hohe Spannung zwischen Drain und Source angelegt wird, also auch bei Leistungs-MOS-Bau elementen. Die heißen Ladungsträger können bei einem vor handenen hohen elektrischen Feld so viel Energie aufnehmen, daß sie die Halbleiter-/Oxidbarriere von etwa 3,1 eV überwin den und dadurch das Oxid schädigen. Dadurch wird es den Elektronen innerhalb des Kanals des MOSFETs ermöglicht, aus reichend Energie zu gewinnen, um in die Isolationsschicht un terhalb des Gates, also in das Gateoxid, zu gelangen. Hier durch wird im harmlosesten Falle eine Verschlechterung des Bauteiles dahingehend verursacht, daß sich die Charakteristik des Bauelementes ändert. Im schlechtesten Falle führt dies zu einer Funktionsuntüchtigkeit des Bauelementes.

Um dieses Problem zu lösen ist es beispielsweise aus dem Buch "VLSI Technology", McGraw-Hill, 1988, Seite 481, 482 bekannt, an das Draingebiet in Richtung Gateelektrode einen schwach dotierten Bereich anzufügen, der den gleichen Leitfähig keitstyp wie das Draingebiet aufweist, jedoch schwächer do tiert ist. Durch einen solchen schwach dotierten Bereich wird das elektrische Feld im Draingebiet reduziert, wodurch die Elektronen davor gehindert werden, in das Gateoxid mit aus reichender Energie injiziert zu werden.

Dieser Lösungsansatz wird im Zusammenhang mit Fig. 6 anhand eines vorbekannten Leistungs-MOSFET sowohl in Draufsicht als auch Schnittansicht näher erläutert.

In Fig. 6 ist ein Ausführungsbeispiel eines bekannten Lei stungs-MOSFET dargestellt. In einem p-dotierten Substrat 10 ist ein n⁺-dotierter Bereich zur Bildung eines Sourcegebietes 16, das mit einer Sourceelektrode S verbunden ist, eingebet tet. Zusätzlich ist in das Substrat 10 ein n⁺-dotierter Be reich zur Bildung eines Draingebietes 14, welches von einer Drainelektrode D kontaktiert ist, eingebettet. Von diesem Draingebiet 14 erstreckt sich in Richtung Sourcegebiet 16 ein wenig tieferer n⁻-dotierter Bereich 18. Die Gateelektrode G, unter der eine Isolationsschicht 22 sitzt, überlappt mit ih rem linken Rand etwas das Sourcegebiet 16 und mit ihrem rech ten Rand etwas den schwach dotierten Bereich 18.

Wesentlich bei dieser bekannten Anordnung ist, daß das Lei stungs-MOS-Bauelement von oben her gesehen eine streifenför mige Struktur hat. Der Leistungs-MOSFET besteht im Prinzip aus einem Niedervolt-MOSFET mit angeschlossenem Junction-FET, kurz JFET genannt. Der im Zusammenhang mit der Vermeidung von heißen Ladungsträgern notwendige schwach dotierte Bereich ist bei diesem Ausführungsbeispiel durch das den schwach n-dotierten Bereich 18 realisiert.

Bei dem Ausführungsbeispiel nach Fig. 6 wird die Spannungs festigkeit um so höher, je länger der sich an das Draingebiet 14 anschließende schwach dotierte n-Bereich ist, also der n⁻-dotierte Bereich 18. Entscheidend für die Minimierung bzw. Vermeidung von heißen Ladungsträgern ist damit die durch den schwach dotierten Bereich 18 realisierte Kanallänge des JFET, die den Draindurchgriff auf den drainseitigen Kanalanschluß (= Drain des Niedervolt-MOSFET), also den Spannungsabbau längs des schwach dotierten Bereichs, bestimmt. Ist dieser Draindurchgriff gering, wird der Niedervolt-MOSFET, wie er in Fig. 6 angedeutet ist, nur durch eine geringe Spannung bela stet, wodurch weniger heiße Ladungsträger generiert werden. Bisher wurde der Draindurchgriff im JFET des Leistungs-MOSFET ausschließlich über die Länge des schwach dotierten Bereiches erreicht, was natürlich die Packungsdichte von Hochvolt-MOS-Bau elementen deutlich verringert.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Lei stungs-MOSFET anzugeben, der eine hohe Spannungsfestigkeit aufweist und im Vergleich zu den bisherigen Leistungs-MOSFET mit einer höheren Packungsdichte auf einer Siliziumscheibe hergestellt werden kann. Das Leistungs-MOSFET soll also bei gleichbleibender Spannungsfestigkeit mit einer geringeren Si liziumfläche realisierbar sein.

Dies wird erfindungsgemäß durch einen Leistungs-MOSFET mit den Merkmalen des Anspruchs 1 gelöst.

Dies bedeutet, daß bei dem eingangs genannten Leistungs-MOSFET zusätzlich folgende Merkmale vorzusehen sind:

- das Draingebiet ist zentral im Substrat angeordnet und von dem schwach dotierten Bereich ringförmig umgeben;
- der schwach dotierte Bereich ist ringförmig vom Source gebiet umgeben;
- die Gateelektrode ist ringförmig gestaltet und überlappt mit ihrem Innenrand den schwach dotierten Bereich und mit ihrem Außenrand das Sourcegebiet.

Weiterbildungen der Erfindung sind Gegenstand der Unteran sprüche.

Die Erfindung wird nachfolgend im Zusammenhang mit Figuren anhand eines Ausführungsbeispieles näher erläutert. Es zei gen:

Fig. 1 eine Draufsicht auf die obere Hauptfläche eines er sten Leistungs-MOSFET nach der Erfindung,

Fig. 2 eine Schnittansicht durch den Leistungs-MOSFET ge mäß Fig. 1 entlang der Schnittlinie II-II,

Fig. 3 eine Draufsicht auf die obere Hauptfläche eines zweiten Leistungs-MOSFET nach der Erfindung,

Fig. 4 eine Schnittansicht durch den Leistungs-MOSFET ge mäß Fig. 3 entlang der Schnittlinie IV-IV,

Fig. 5 eine Schnittansicht durch den Leistungs-MOSFET ge mäß Fig. 3 entlang der Schnittlinie V-V,

Fig. 6 Draufsichten und Schnittansichten durch einen Lei stungs-MOSFET nach dem Stand der Technik.

In den nachfolgenden Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.

In Fig. 1 ist die Draufsicht auf ein Halbleiterchip und die zugehörende Schnittansicht entlang der Schnittlinie II-II gemäß einem ersten Ausführungsbeispiel des Leistungs-MOSFET in Fig. 2 dargestellt. Der Leistungs-MOSFET weist auf seiner oberen Hauptfläche 12 eine kreisringförmige Struktur auf mit einem zentral angeordneten Draingebiet 14, welches n⁺-dotiert ist. Dieses Draingebiet 14 ist mittig von einer Drainelektro de D kontaktiert. Das n⁺-dotierte Draingebiet 14 ist wannen förmig in ein p-dotiertes Substrat 10 eingebettet. Das Drain gebiet 14 ist kreisringförmig von einem na-dotierten Bereich 18 umgeben. Dieser schwach dotierte Bereich 18 weist, ausge hend von der oberen Hauptfläche 12 des Substrates 10, eine geringere Tiefe als das Draingebiet 14 auf. Beabstandet zur äußeren Umrandung des schwach dotierten Bereiches 18 ist ringförmig ein n⁺-dotierter Bereich, der das Sourcegebiet 16 bildet, in das Substrat 10 eingebettet. Dieses Sourcegebiet 16 ist von einer ringförmigen Sourceelektrode S kontaktiert.

Über dem Zwischenraum zwischen den sich gegenüberliegenden Rändern des Sourcegebietes 16 und des schwach dotierten Be reiches 18 ist eine als Gateoxid bezeichnete ringförmige Iso lationsschicht 22, auf welchem eine ringförmige Gateelektrode G sitzt, angeordnet. Diese Isolationsschicht 22 hat eine Dicke von z. B. etwa 80 nm. Die Gateelektrode G und Isolations schicht 22 überlappen mit ihrem inneren Rand 26 den schwach dotierten Bereich 18 und mit ihrem äußeren Rand 24 das Sour cegebiet 16.

Durch eine solche ringförmige, hier kreisringförmige, Struk tur des Leistungs-MOSFET wird der gesamte Draindurchgriff des JFET, also der schwach dotierte Bereich 18, verkleinert. Dies verringert das elektrische Feld unter der Gateelektrode, so daß die Gefahr einer Generierung von heißen Ladungsträgern verkleinert, wenn nicht sogar ausgeschlossen wird.

Wenngleich in den Fig. 1 und 2 konkret von bestimmten Leitfähigkeitstypen für das Substrat 10, das Draingebiet 14, das Sourcegebiet 16 und den schwach dotierten Bereich 18 die Rede war, ist es selbstverständlich, daß anstelle der dort dargestellten Leitfähigkeitstypen auch jeweils genau die ent gegengesetzten Leitfähigkeitstypen eingesetzt werden können. Anstelle der dort dargestellten n-Dotierungen sind dann p-Dotierungen und umgekehrt zu verwenden. Hierdurch ändert sich die Polarität des zu realisierenden Leistungs-MOSFET.

Im Zusammenhang mit den Fig. 1 und 2 war immer davon die Rede, daß das zentrale Draingebiet 14 kreisringförmig ausge bildet und von einem kreisringförmigen, schwach dotierten Be reich 18, sowie einer kreisringförmigen Gateelektrode G und einem kreisringförmigen Sourcegebiet 16 umgeben ist. Das er findungsgemäße Leistungs-MOS-Bauelement ist hierauf nicht be schränkt. Anstelle der Kreisringform kann selbstverständlich auch jegliche ovale Form gewählt werden. Anstelle einer kreisringförmigen oder ovalen Struktur kann auch eine viel eckige Struktur gewählt werden. In diesem Fall ist beispiels weise, von oben auf den Halbleiterkörper gesehen, ein Drain gebiet mit einer viereckförmigen Kontur möglich, welches von einem viereckförmigen schwach dotierten Bereich umgeben ist. Hierum kann sich eine viereckförmige Gateelektrode und ein viereckförmiges Sourcegebiet anschließen. Anstelle eines Viereckes kann auch ein Achteck oder dergleichen gewählt wer den. Wesentlich für das erfindungsgemäße Leistungs-MOS-Bau element ist die zentrale Anordnung des Draingebietes 14 und die hierum in irgendwelcher Art und Weise ringförmig ge stalteten Teile: schwach dotierter Bereich 18, Gateelektrode G und Sourcegebiet S.

In den Fig. 3 bis 5 ist ein zweites Ausführungsbeispiel eines Leistungs-MOSFET nach der Erfindung dargestellt. Wie Fig. 3 zeigt, unterscheidet sich dieses Ausführungsbeispiel dadurch, daß jetzt bei Draufsicht auf den Halbleiterkörper annähernd ovale bzw. ellipsenförmige und nicht kreisringför mige Strukturen vorhanden sind.

Von oben auf den Halbleiterkörper gesehen ist dieser in zwei voneinander beabstandet angeordnete halbkreisförmige Bestand teile und einen diese verbindenden mittleren Streifenanteil geteilt. Der Streifenanteil ist in Fig. 3 der besseren Deut lichkeit halber durch eine Umrandung U markiert, die nur zu Illustrationszwecken vorhanden ist. Die Gateelektrode G, die Drainelektrode D und die Sourceelektrode S setzen sich in diesem Streifenanteil - wie dargestellt - fort.

Damit sich dieser Streifenanteil jedoch nicht negativ aus wirkt, wird dieser in folgender und in Fig. 4 illustrierter Weise deaktiviert. Die unter der Gateelektrode G sitzende Isolierschicht 22 (vgl. Fig. 5), die wie erwähnt etwa 80 nm dick sein kann, wird so verdickt, daß eine Transistorfunk tion im Streifenanteil nicht mehr möglich ist. Beispielsweise wird die Isolierschicht größer etwa 200 nm, z. B. also 1200 nm, dick ausgeführt. Diese verdickte Isolierschicht ist in Fig. 4, die eine Schnittansicht entlang der Schnittlinie IV-IV von Fig. 3 zeigt, mit dem Bezugszeichen 22 bezeichnet. Die Funktion des Leistungs-MOSFET bleibt jedoch erhalten, da die beiden "Halbkreisteile" durch die über den Streifenanteil geführten Metallisierungen parallel geschaltet sind.

Eine andere jedoch nicht dargestellte Möglichkeit, den Strei fenanteil zu deaktivieren, besteht darin, im Streifenanteil die Sourceelektrode S und/oder das Sourcegebiet 18 wegzulas sen. In dem Streifenanteil kann z. B. die oben erwähnte ver dickte Isolationsschicht 22 bis an den Rand des Halbleiter körpers reichen.

Bezugszeichenliste

10 Substrat
12 Hauptfläche
14 Draingebiet
16 Sourcegebiet
18 schwach dotierter Bereich
22 Isolationsschicht
22′ dicke Isolationsschicht
24 Außenrand
26 Innenrand
D Drainelektrode
G Gateelektrode
S Sourceelektrode
U Umrandung
n Leitfähigkeitstyp
p Leitfähigkeitstyp
II-II Schnittlinie
IV-IV Schnittlinie
V-V Schnittlinie

Claims

1. Leistungs-MOSFET mit den Merkmalen:

- ein Substrat (10) mit einer oberen Hauptfläche (12);
- in die Hauptfläche (12) ist ein Draingebiet (14) ersten Leitfähigkeitstyps eingebettet und von einer Drainelektrode (D) kontaktiert;
- in die Hauptfläche (12) ist ein Sourcegebiet (S) ersten Leitfähigkeitstyps eingebettet und von einer Sourceelektrode (S) kontaktiert, wobei das Source gebiet (16) von einem Bereich zweiten Leitfähig keitstyps umgeben ist;
- vom Draingebiet (14) erstreckt sich in Richtung Sourcegebiet (16) ein im Vergleich zum Draingebiet (14) schwach dotierter Bereich (18) ersten Leitfä higkeitstyps;
- eine über der Hauptfläche (12) auf einer Isola tionsschicht (22) sitzende Gateelektrode (G), die randseitig sowohl das Sourcegebiet (16) als auch den schwach dotierten Bereich (18) überlappt;

gekennzeichnet durch die weiteren Merkmale:

- das Draingebiet (14) ist zentral im Substrat (10) angeordnet und von dem schwach dotierten Bereich (18) ringförmig umgeben;
- der schwach dotierte Bereich (18) ist ringförmig vom Sourcegebiet (16) umgeben;
- die Gateelektrode (G) ist ringförmig gestaltet und überlappt mit ihrem Innenrand (26) den schwach do tierten Bereich (18) und mit ihrem Außenrand (24) das Sourcegebiet (16)

2. Leistungs-MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (10) aus einem Halbleitermaterial vom zweiten Leitfähigkeitstyp gebildet ist, daß der schwach dotierte Bereich (18) in das Substrat (10) eingebettet ist und daß das Sourcegebiet (16) vom Substrat (10) umgeben ist.

3. Leistungs-MOSFET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp n-dotiert und der zweite Leitfä higkeitstyp p-dotiert ist.

4. Leistungs-MOSFET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfä higkeitstyp n-dotiert ist.

5. Leistungs-MOSFET nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das zentral im Substrat (10) angeordnete Draingebiet (14) eine ovale Außenkontur aufweist mit deaktivierten Strei fenanteil (U)

6. Leistungs-MOSFET nach Anspruch 5, dadurch gekennzeichnet, daß der Streifenanteil (U) durch eine Isolationsschicht (22′) gebildet ist, die eine Dicke größer etwa 200 nm hat.

7. Leistungs-MOSFET nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der schwach dotierte Bereich (18) und/oder die Gateelektrode (G) und/oder das Sourcegebiet (16) oval oder ellipsen förmig um das Draingebiet (14) herum angeordnet sind.

8. Leistungs-MOSFET nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß minde stens eine der ringförmigen Strukturen kreisringförmig ausgebildet ist.

9. Leistungs-MOSFET nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß minde stens eine der ringförmigen Strukturen vieleckig ausge bildet ist.