CN101331585B - 贴合基板的制造方法 - Google Patents

贴合基板的制造方法 Download PDF

Info

Publication number
CN101331585B
CN101331585B CN2006800472345A CN200680047234A CN101331585B CN 101331585 B CN101331585 B CN 101331585B CN 2006800472345 A CN2006800472345 A CN 2006800472345A CN 200680047234 A CN200680047234 A CN 200680047234A CN 101331585 B CN101331585 B CN 101331585B
Authority
CN
China
Prior art keywords
wafer
active layer
aforementioned
groove
adhesive substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800472345A
Other languages
English (en)
Other versions
CN101331585A (zh
Inventor
三谷清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101331585A publication Critical patent/CN101331585A/zh
Application granted granted Critical
Publication of CN101331585B publication Critical patent/CN101331585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

本发明是提供一种贴合基板的制造方法，是贴合有源层用晶圆与支撑基板用晶圆而成的贴合基板的制造方法，其特征是具备：第一制程，是在前述有源层用晶圆的表面，沿着外周部，在整个圆周的内侧，设置沟槽；第二制程，是以设置有前述沟槽的面作为贴合面，来贴合前述有源层用晶圆与前述支撑基板用晶圆；及第三制程，是将前述有源层用晶圆薄膜化，并除去前述有源层用晶圆的沟槽外侧的未结合部分。以此，能提提供一种贴合基板的制造方法，在薄膜化有源层用晶圆时，能够将制程简略化，且能够防止破裂或缺损、产生灰尘等，并能够管理有源层用晶圆的边缘部的形状。

Description

贴合基板的制造方法
技术领域
本发明涉及一种在贴合有源层用晶圆与支撑基板用晶圆后，通过将有源层用晶圆薄膜化的贴合基板的制造方法，例如直接贴合基板、SOI基板等的贴合基板的制造方法。
背景技术
作为高性能元件(device)用的半导体基板，能够使用贴合有源层用晶圆与支撑基板用晶圆后，将有源层用晶圆薄膜化后而成的贴合基板。此种贴合基板之一，已知有SOI基板。
作为SOI基板的制造方法，已知有例如以下的方法。即，先准备镜面研磨而成的两片硅晶圆(有源层用晶圆和支撑基板用晶圆)，并在至少一方的晶圆上形成氧化膜。然后，使这些晶圆夹住氧化膜而贴合后，进行热处理来提高结合强度。随后，将有源层用晶圆薄膜化而得到形成有SOI(绝缘层上覆硅；Silicon on Insulator)层的SOI基板。作为该薄膜化的方法，有将有源层用晶圆施加磨削、研磨至需要的厚度为止的方法；或称为离子植入剥离法的利用离子植入层来剥离有源层用晶圆的方法等。
而且，除此以外，在制造贴合基板时，亦有未透过(隔着)氧化膜而直接贴合硅晶圆彼此之间的情形。又，作为支撑基板用晶圆，亦有使用石英、碳化硅、氧化铝等绝缘性晶圆的情形。
然而，如上述地制造SOI基板等贴合基板时，要进行贴合的两片经镜面研磨后的晶圆的外周部，除了被施加圆弧加工(去角取面加工)等，用以防止破裂或缺损、产生灰尘以外，存在有厚度稍薄的被称为研磨塌边的部分，该部分是以未结合、或结合力弱的未结合部的方式残留。若在存在有此种未结合部的状态下通过磨削等将有源层用晶圆薄膜化，在该薄膜化制程中，未结合部的一部分会剥落。因而，经薄膜化的有源层用晶圆，其直径变成比支撑基板用晶圆小，且在周边部连续地形成微小的凹凸。
而且，若将此种贴合基板投入元件制程时，残留的未结合部在元件制程中会剥离并产生微粒，致使元件生产率降低。
为了防止此种情形，在通过磨削等将有源层用晶圆薄膜化之前，必须预先除去在有源层用晶圆的外周部所残留的未结合部。又，如此地除去未结合部，支撑基板用晶圆露出的部分，称为平台部(terrace)。
因此，以往，已提出多种有关预先除去在有源层用晶圆的外周部所残留的未结合部的方法。例如在日本特开昭61-256621号公报中，揭示一种方法，是贴合两片晶圆后，对SOI基板的周边全部进行去角取面的方法。又，在日本特开平1-227441号公报中，叙述一种方法，是将贴合后的SOI基板的有源层用晶圆磨削至规定厚度后，磨削该晶圆的周边部及另一方的基体晶圆的接合面侧的一部分的方法。又，在日本特开平4-85827号公报及特开平10-270298号公报中，叙述一种方法，是在贴合有源层用晶圆与支撑基板用晶圆之前，预先从贴合面，将有源层用晶圆磨削规定厚度分量的周边部后，在贴合后，将该有源层用晶圆的周边部的残余部分全部削去，并以整体成为规定厚度的方式，从贴合面的相反面进行磨削的方法。
又，主要是作为膜厚度至2微米左右的薄膜SOI基板的制造方法，如前述，例如已知有一种称为离子植入剥离法的方法。该方法是先将氢离子或稀有气体离子植入有源层用晶圆，并与支撑基板用晶圆贴合后，通过热处理在离子植入面将有源层用晶圆剥离(参照日本特开平5-211128号公报)。
但是，以上的方法有下述的缺陷。即，首先在日本特开昭61-256621号公报中，贴合晶圆整体的直径变小，会产生无法直接使用原有的设备、治具的问题。又，在日本特开平1-227441号公报中，因磨削而产生应变层，必须进行蚀刻，会有增加制程的问题，且因为磨削至支撑基板用晶圆的周边，晶圆形状仍然会产生变化。又，在日本特开平4-85827号公报中，依照磨削研磨石的状态，在研磨面会产生突起等，会成为产生灰尘的原因。又，在日本特开平10-270298号公报中，为了抑制该研磨面产生突起等，必须还要进行蚀刻，会有增加制程的问题。又，在日本特开平5-211128号公报中，因为在晶圆的周边部的研磨塌边等，不得不在外周部残留有未贴合的部分，会有无法管理有源层的边缘部、且有凹凸等残留的问题。
发明内容
因为本发明是鉴于如此的问题而开发出来，本发明的目的是提供一种贴合基板的制造方法，在将有源层用晶圆薄膜化时，能够将制程简略化，同时能够防止破裂或缺损、产生灰尘等，并能够正确地管理有源层用晶圆的边缘部的形状。
本发明是为了解决上述课题而开发出来，提供一种贴合基板的制造方法，是贴合有源层用晶圆与支撑基板用晶圆而成的贴合基板的制造方法，其特征是具备：
第一制程，是在前述有源层用晶圆的表面，沿着外周部，在整个圆周的内侧，通过水喷射导引式雷射加工来设置沟槽；
第二制程，是以设置有前述沟槽的面作为贴合面，来贴合前述有源层用晶圆与前述支撑基板用晶圆；及
第三制程，是将前述有源层用晶圆薄膜化，并除去前述有源层用晶圆沟槽的外侧的未结合部分。
如此，本发明是在上述的第一制程，在有源层用晶圆预先设置沟槽，接着，在第二制程，贴合有源层用晶圆与支撑基板用晶圆；且在第三制程进行薄膜化。利用在有源层用晶圆预先设置沟槽，在贴合有源层用晶圆与支撑基板用晶圆后不必进行外周磨削，因为不需要蚀刻制程，能够将制程简略化，同时能够抑制外周磨削时所产生的突起等。又，除了薄膜化后的有源层的周边形状良好、产生灰尘的可能性低以外，平台(terrace)部亦能够狭窄化。
又，本发明的贴合基板的制造方法，能够将前述有源层用晶圆的薄膜化，通过磨削前述有源层用晶圆的背面，直到自前述表面形成的沟槽部为止来进行。
如此，将薄膜化通过磨削来进行时，若使用如上述的制程，能够抑制薄膜化时的有源层用晶圆外周部的破裂或缺损、产生灰尘，又，不必增加因进行外周磨削所必要的蚀刻制程，且能够制造出周边形状良好且具有厚度大的有源层的贴合基板。
又，本发明的贴合基板的制造方法，前述有源层用晶圆的薄膜化，能够通过在前述第一制程或第二制程之前，预先自前述有源层用晶圆的贴合面，以不超过前述沟槽部的深度的方式，进行离子植入，来设置离子植入层，且在前述第三制程中，通过剥离热处理而利用前述离子植入层将前述有源层用晶圆剥离来进行。
如此，通过离子植入剥离法来进行薄膜化时，若使用如上述的制程，在剥离有源层用晶圆时，能够通过沟槽的形成来划定边缘部的形状。因而，能够管理通过离子植入剥离法所形成的贴合晶圆的有源层的外周边缘部的形状，形状良好同时不容易产生灰尘等。特别适合要做成薄膜的有源层的情况。
又，本发明的贴合基板的制造方法，前述有源层用晶圆与前述支撑基板用晶圆的贴合，能够通过形成于其中一方或双方的表面的氧化膜来进行。
近年来，SOI基板等通过氧化膜来贴合半导体单结晶晶圆而成的贴合基板受到注目，又，其质量要求亦越来越严格。依照本发明的贴合基板的制造方法，能够制造出可满足对外周部形状要求严格质量的通过氧化膜贴合而成的高质量的SOI基板。
又，本发明的贴合基板的制造方法，在前述有源层用晶圆的表面，沿着外周部，设置在内侧的沟槽，以通过水喷射导引式雷射(water-jet-guided laser)加工为佳。
如此，若通过水喷射导引式雷射加工时，能够避免使用雷射光加工时所产生的***。又，能够容易地形成需要深度的沟槽。因而，随后的贴合亦良好，且能够确实地除去周边未结合部。
而且，水喷射导引式雷射是指利用全反射将雷射光封入以高压挤出的水柱中来进行加工。
又，本发明的贴合基板的制造方法，在前述有源层用晶圆的表面，沿着外周部，设置在内侧的沟槽，以设置于自外周部往内侧1～2毫米的位置为佳。
如此进行时，比沟槽更外侧的部分，在叠合晶圆时，会成为因晶圆的研磨塌边等而未密接的部分，即通过随后的结合热处理亦无法结合的部分，在晶圆结合后能够容易地除去沟槽的外侧，同时沟槽的内侧区域能够确实且牢固地结合。
又，本发明的贴合基板的制造方法，在前述有源层用晶圆的表面，沿着外周部，设置在内侧的沟槽，可以在镜面研磨前述有源层用晶圆之前设置，且在设置该沟槽后，进行前述有源层用晶圆的镜面研磨。
如此进行时，因为即便在沟槽加工时例如产生***时，亦能够通过镜面研磨来加以除去，能够确保良好的贴合。
又，本发明的贴合基板的制造方法，在前述有源层用晶圆的表面，沿着外周部内侧所设置的沟槽，能够在镜面研磨前述有源层用晶圆后设置。
如此，本发明的贴合基板的制造方法，即便在镜面研磨后设置沟槽，亦能够除去有源层用晶圆外周部的未结合部。特别是在有源层用晶圆的表面形成氧化膜时，以在镜面研磨后的氧化膜形成后，形成沟槽为佳。
如以上说明，依照本发明时，在薄膜化贴合基板时，除去未结合部的操作，是利用在贴合有源层用晶圆与支撑基板用晶圆之前，预先在有源层用晶圆形成沟槽来进行。因此，能够以简单的制程容易地提供一种在贴合后的贴合基板的直径不会产生变化，而且自边缘部的磨削面无破裂或缺损、亦不会产生灰尘且边缘部的形状亦良好的贴合基板。
附图说明
图1是表示本发明的贴合基板的制造方法的流程图，是利用平面磨削来进行薄膜化的情况。
图2是表是本发明的沟槽的形成方法的概略构成图。
图3是表示本发明的贴合基板的制造方法的流程图，是利用离子植入剥离法来进行薄膜化的情况。
图4是水喷射导引式雷射的概略图。
图5是表示现有的除去有源层用晶圆外周部的未结合部的方法的流程图。
图6是表示其它的现有的除去有源层用晶圆外周部的未结合部的方法的流程图。
其中，附图标记说明如下：
21、41、101、121有源层用晶圆         23、43、102、125氧化膜
24、44沟槽                           25、45沟槽形成侧的表面
28、49、103、124支撑基板用晶圆
29、50、52、56、104、126贴合基板
30有源层侧表面                       31外缘部
33有源层                             34贴合基板
47未结合部             48离子植入层
55、107、127有源层     80水喷射导引式雷射装置
81雷射光               82聚光透镜
83透明窗               84水室
85喷嘴                 86高压水
87引导水               88加工物
105外周磨削部          106平台部
123外周磨削后的面
具体实施方式
以下，详细地说明本发明。
为了找出在除去含有未结合部的有源层用晶圆的外周部时，能够以不会使制程复杂化的方式制造出无破裂或缺损、不会产生灰尘且所得到的贴合基板的外周形状良好的方法，本发明人等进行研究、调查。
现有的方法是在贴合有源层用晶圆与支撑基板用晶圆后，除去晶圆周边部的未结合部。即，例如图5所示，先准备形成有氧化膜102的有源层用晶圆101与支撑基板用晶圆103(a、b)，并贴合而成为贴合基板104后(c)，外周磨削有源层用晶圆侧而形成外周磨削部105(d)。进而蚀刻外周部至达到支撑基板用晶圆为止而形成平台部106(e)。随后，磨削、研磨有源层用晶圆至需要的厚度为止，而成为具有有源层107的贴合基板(f)。
但是，该方法时，如上述，在外周磨削后，必须有蚀刻制程、平面磨削制程，会有制程变为复杂的问题。
又，经改良的日本特开平10-270298号公报的方法，是如图6所示，准备有源层用晶圆121与形成有氧化膜125的支撑基板用晶圆124(a、c)。在贴合两晶圆之前，外周磨削有源层用晶圆来形成外周磨削部122(b)。以上述外周磨削后的面123作为贴合面而将两晶圆贴合成为贴合基板126后(d)，磨削、研磨至需要的厚度而成为具有有源层127的贴合基板(e)。
但是，因为在该方法中会残留有应变层，外周磨削后必须进行精加工去角取面，存在有制程变为复杂的问题。
因此，本发明人重复专心研讨的结果，着眼于贴合有源层用晶圆与支撑基板用晶圆时的晶圆中央部与未结合部的结合力的差异。即，考虑到保留牢固地结合的晶圆中央部，并除去有源层用晶圆外周部的未结合部，同时利用贴合前在有源层用晶圆预先设置沟槽来隔开晶圆中央部与未结合部，作为管理有源层用晶圆的边缘形状的方法，而完成了本发明。
即，本发明的贴合基板的制造方法，是贴合有源层用晶圆与支撑基板用晶圆而成的贴合基板的制造方法，其特征是具备：第一制程，是沿着前述有源层用晶圆的表面的外周部内侧且于全周范围设置沟槽；第二制程，是以设置有前述沟槽的面作为贴合面，来贴合前述有源层用晶圆与前述支撑基板用晶圆；及第三制程，是将前述有源层用晶圆薄膜化，且亦除去前述有源层用晶圆沟槽外侧的未结合部分。
以下，参照附图更具体地说明此种本发明的贴合基板的制造方法，但是本发明未限定于这些方法。
图1是依照本发明的方法，除去有源层用晶圆的外周部的未结合部分来制造贴合基板的方法，是通过平面磨削来进行薄膜化的方法的流程图。
图1(a)是表示形成有氧化膜23有源层用晶圆21。氧化膜23可以形成于有源层用晶圆，亦可形成于支撑基板用晶圆，亦可以形成于两晶圆。若直接接合两片晶圆时，不必形成该氧化膜。
接着，如图1(b)所示，在有源层用晶圆21，沿着外周形成沟槽24。
图2是表示依照本发明的方法在有源层用晶圆形成沟槽的一个例子的概略构成图。在有源层用晶圆21的表面，沿着外周部，在整个圆周的内侧，形成沟槽24。
例如，在从晶圆外周部往内侧1.5～2毫米(mm)的区域，沿着外周形成沟槽宽度100微米(μm)、沟槽深度50～100微米的沟槽。形成有定向平面时，在该区域亦同样地沿着形状在内侧进行沟槽的形成。关于这些数值，没有特别限定，若如此进行时，比沟槽更外侧的部分，在叠合晶圆时，会成为因晶圆的研磨塌边等而未密接的部分，即成为即使通过随后的结合热处理亦无法结合的部分，在晶圆结合后能够容易地除去沟槽的外侧，同时沟槽的内侧区域能够确实且牢固地结合。
此种沟槽24，只要在形成沟槽时，能够通过任可加工方法来形成，能够使用切削等机械加工、雷射等，例如能够使用如图4所示的水喷射导引式雷射装置80来形成。
该水喷射导引式雷射装置80，具有相对于雷射光81为透明窗83，且具备以高压水86充满的水室84。从喷嘴85射出的引导水87，是一边保持一定的直径一边到达加工物88。通过聚光透镜82而聚光于喷嘴85附近的雷射光81，因为在引导水87中是重复进行全反射所以不会射出引导水87以外，并到达加工物88，来加工加工物88。
如此，若通过水喷射导引式雷射来加工沟槽时，能够避免当使用雷射光加工时所产生的***。又，能够容易地形成需要深度的沟槽。因而，随后的贴合亦良好，且能够确实地除去周边未结合部。又，因为加工部分不容易变高温，所以不容易产生***，即便形成沟槽亦能够容易地贴合。
又，此种沟槽24的形成可以在有源层用晶圆21的一次镜面研磨之前进行，亦可以在一次镜面研磨后进行。若在一次镜面研磨前即镜面研磨之前、或是一次镜面研磨后即精加工研磨前形成沟槽时，因为随后有精加工研磨等的研磨制程，即使因形成沟槽而产生例如***等，亦能够将其除去，能够确保良好的贴合。
又，沟槽24亦可在镜面研磨有源层用晶圆21后设置。如此，即便在镜面研磨后设置沟槽，亦能够除去有源层用晶圆外周部的未结合部。
又，如上述，沟槽24的形成，可在形成氧化膜23后进行，亦可在形成氧化膜前进行。沟槽深度，例如有源层与埋入氧化膜层的合计厚度为20微米的SOI晶圆的情况，以35～40微米为充分。
接着，如图1(d)所示，贴合图1(b)的有源层用晶圆21及(c)的支撑基板用晶圆28，作为贴合基板29，随后，进行结合热处理。
此时，有源层用晶圆与支撑基板用晶圆的贴合，是例如通过在常温的洁净环境下，使形成有沟槽24侧的表面25与支撑基板用晶圆28的其中一方的主面接触，未使用黏着剂等而将晶圆彼此之间黏着在一起。随后的结合热处理，例如能够在惰性气体环境下或是氧化环境下，以1000～1200℃，在30分钟至2小时的范围进行。
以此，结合力变为牢固，成为能够经得起随后的磨削之物。
接着，如图1(e)，从有源层侧，平面磨削贴合基板29至平面30为止，即达到沟槽24为止。此时，有源层用晶圆侧的外缘部31亦同时被除去。
例如，以最后的有源层厚度为+10～30微米的方式进行磨削。如此进行时，在磨削后沟槽24显现，当要制造有源层厚度较厚的贴合基板时，只要预先形成深度较深的沟槽即可。
此时，比沟槽24更外周侧的外缘部31，因为在晶圆贴合时，由于研磨塌边等，晶圆未均匀地贴合致使结合力差，通过磨削来除去沟槽外侧区域也就是外缘部31，而只留下沟槽内侧的区域。
接着，如图1(f)所示，通过研磨至可得到需要的有源层厚度为止，最后可制造出具有有源层33的贴合基板34。
例如，有源层厚度是研磨至成为20微米为止，同时进行镜面精加工。
接着，图3是本发明的另外的贴合基板的制造方法，表示通过离子植入剥离法来进行薄膜化的流程图。
图3(a)是表示形成有氧化膜43的有源层用晶圆41。氧化膜43可形成于有源层用晶圆，亦可形成于支撑基板用晶圆，亦可以形成于两晶圆。若直接接合时亦可不必形成。
接着，如图3(b)所示，在有源层用晶圆41，沿着外周，形成沟槽44。
此种沟槽，能够使用例如前述的图4所示水喷射导引式雷射装置80来形成。
例如，在从晶圆外周部往内侧1～2毫米的区域，沿着外周形成沟槽宽度100微米、沟槽深度15～20微米的沟槽。这些数值没有特别限定。
又，此种沟的形成，可在如上述地形成氧化膜后进行，亦可在氧化膜形成前进行。又，沟槽的形成，可在晶圆的一次镜面研磨前进行，亦可在一次镜面研磨后进行，又，亦可在以下所述离子植入后进行。若在一次镜面研磨前即镜面研磨前、或在一次镜面研磨后即精加工研磨前形成沟槽时，由于在之后有精加工研磨等的研磨制程，所以即便因形成沟槽而产生例如***等，也能够将其除去。又，在镜面研磨后形成沟槽时，沟槽深度以2～10微米为充分。
接着，如图3(c)所示，在有源层用晶圆41，从形成有沟槽44侧的表面45侧植入离子，来形成离子植入层48。此时所植入的离子是氢离子或稀有气体离子的至少一种类。
此时，在有源层用晶圆的植入面，为了防止穿隧效应(channeling)，以预先形成氧化膜为佳，但是不一定必须形成。又，此时的离子植入层48的深度，是反映最后所形成的有源层55的厚度，因此，通过控制植入能量等来进行离子植入，能够控制有源层的厚度。即离子植入层的深度是所希望的有源层的厚度以上，且比沟槽44的深度浅。
接着，如图3(e)所示，将图3(c)的有源层用晶圆41与图3(c)的支撑基板用晶圆49，以形成有沟槽侧的表面45作为贴合面而贴合，成为贴合基板50。
此时，有源层用晶圆与支撑基板用晶圆的贴合，是例如在常温的洁净环境下，通过使形成有沟槽44侧的表面45与有源层用晶圆49的其中一方的主面接触，未使用黏着剂等而黏着晶圆彼此之间，来得到贴合基板50。
接着，如图3(f)所示，进行剥离热处理，并利用离子植入层48，将有源层用晶圆的大部分53从贴合基板52剥离。此时，因为外周部的结合力比沟内侧的两晶圆的结合力弱，所以有源层侧的未结合部47是呈现结合于剥离后的有源层用晶圆的大部分53上的状态。
该剥理热处理，是例如对贴合基板50在惰性气体环境下以300～600℃的温度施加热处理时，通过结晶的再配列与气泡的凝聚，能够利用离子植入层48将有源层用晶圆41剥离。
此时，因为比形成有沟槽的区域更外侧的外周部，其结合强度小，所以有源层不会转印至支撑基板用晶圆。又，在比形成有沟槽的区域更内侧的区域的晶圆，转印可完全地进行。即，有源层的转印区域是通过预先形成的沟槽来划定，有源层的边缘部是完全一致。虽然从剥离后的有源层的边缘部的外周往内侧1～2毫米(mm)附近是研磨塌边的开始区域，其结合强度降低，但是因为其邻近部，例如从边缘部的外周往内侧3～4毫米的区域是与支撑基板用晶圆牢固地结合并转印，所以通过晶圆本身的刚性来产生转印。另一方面，无沟槽时，从剥离前的有源层用晶圆的外周往内侧1毫米的区域，未产生结合，且从有源层用晶圆的外周往内侧1～2毫米的区域，会混杂比该区域更内侧与外侧的受到剥离动作拉扯的部分，致使剥离后的有源层的边缘部未完全一致。即，利用形成沟槽，比沟槽更内侧的区域不会受到最外周1毫米区域的影响，结果，能够将有源层转印、形成至更外侧，同时能够使边缘部的形状变为良好。因此，不易产生灰尘，同时能够扩大有源层。
接着，如图3(g)所示，在进行结合热处理后，例如通过研磨至所希望的有源层厚度及表面平坦度为止，最后可制造出具有有源层55的贴合基板56。
此时的结合热处理是以比剥理热处理高的温度进行。例如在惰性气体环境下或是在氧化环境下，以1000～1200℃，在30分钟至2小时的范围内进行。又，上述结合热处理亦能够兼作为上述剥理热处理。
又，此时的研磨，例如通过研磨量为100纳米以下的接触抛光，来镜面精加工表面。剥离后使有源层的厚度成为需要的厚度的方法，未限定于上述的研磨，例如亦可蚀刻除去在氧化热处理后所生成的氧化膜，即进行所谓的牺牲氧化。
以下，表示本发明的实施例来更具体地说明本发明，但是本发明未限定于这些实施例。
(实施例1)
首先，依照图1，说明贴合有源层用晶圆与支撑基板用晶圆后，通过平面磨削进行有源层用晶圆的薄膜化的方法。
切割依照切克劳斯基(Czochralski)法拉升而得到的p型、<100>、电阻8～12Ωcm的单结晶硅锭而得到直径150毫米(6英时)、厚度625微米的薄圆板状的晶圆。为了防止晶圆的破裂或缺损、产生灰尘，对外缘部施加去角取面加工后，进行研磨(磨光)加工，用以将晶圆平面化。接着实施蚀刻加工，用以除去研磨后在晶圆表面所残留的加工应变。而且，对晶圆的表背两面进行一次镜面研磨加工，且亦对去角取面部进行研磨加工。
如上述，对硅晶圆进行加工至一次镜面研磨为止，作成有源层用晶圆。对该晶圆使用水喷射导引式雷射，如图2所示，在晶圆表面的外周部往内侧1.5毫米的区域，沿着外周部形成沟槽宽度为100微米、沟槽深度为100微米的沟槽。此时的水喷射导引式雷射的条件是设成波长1064纳米的长周期脉冲。形成沟槽后，进行镜面精加工。
接着，于氧化环境下热处理该晶圆，在晶圆表面全体形成氧化膜。而且，使另外准备的已进行至上述一次镜面研磨后、精加工镜面研磨为止的支撑基板用晶圆，与有源层用晶圆的形成有沟槽侧接触后，施加压力贴合，且在Ar环境下于1100℃进行结合热处理2小时。
对如此进行所得到的贴合SOI基板的有源层用晶圆侧全体，为了使其平坦化而进行磨削至SOI厚度成为约30微米为止。
随后，进行通常所进行的研磨，制造出如图1(f)所示的具有厚度为20微米的SOI层的贴合基板。
使用显微镜观察如此进行所得到的SOI晶圆的有源层的外周边缘部及平台部时，是良好的形状，完全没有观察到孤立成岛状的SOI层也就是所谓的SOI岛。而且，因为只有形成沟槽，故制程亦简单。平台部的区域为自外周往内侧1.5毫米的范围，与通过磨削的现有的薄膜化方法中的平台部的区域为自外周往内侧约3.0毫米的范围比较，亦扩大了有源层区域。
(实施例2)
接着，依照图3，说明贴合有源层用晶圆与支撑基板用晶圆后，通过离子植入剥离法来进行薄膜化的方法。
首先，与实施例1同样地进行至将硅晶圆一次镜面研磨为止，作为有源层用晶圆。对该晶圆使用水喷射导引式雷射，如图2所示，在晶圆表面的外周往内侧1毫米的区域，沿着外周部形成沟槽宽度为100微米、沟槽深度为10微米的沟槽。此时的水喷射导引式雷射的条件是设成波长1064纳米的长周期脉冲。形成沟槽后，进行镜面精加工。
接着，于氧化环境下热处理该晶圆，在晶圆表面全体形成氧化膜。对该有源层用晶圆，以掺杂量10×1016/cm2、注入深度1微米的条件，进行氢离子植入。
而且，使另外准备的已进行至上述精加工镜面研磨为止的支撑基板用晶圆，与有源层用晶圆的形成有沟槽侧接触并贴合。随后，于Ar环境下升温至500℃，来进行剥理热处理。此时，有源层用晶圆侧的未结合部是以结合于剥离后的有源层用晶圆的状态被除去。
随后，在Ar环境下于1100℃进行结合热处理2小时。
随后，进行研磨量较低的所谓的接触抛光，制造出如图3(g)所示的具有厚度为0.5微米的SOI层的贴合基板。使用显微镜观察如此进行所得到的SOI晶圆的有源层的外周边缘部及平台部时，是良好的形状，完全没有观察到SOI岛。而且，因为只有形成沟槽，故制程亦简单。平台部的区域为自外周往内侧1毫米的区域，与通过磨削的现有的薄膜化方法中的平台部的区域为自外周往内侧约2～2.5毫米的范围比较，亦扩大了有源层区域。
又，本发明未限定于上述实施形态。上述实施形态是例示性，凡是具有与本发明的权利要求书所记载的技术思想实质上相同构成、且达到相同作用效果之物，无论如何都包含在本发明的技术范围内。
例如，在上述的实施形态中，是以贴合两片半导体基板、特别是硅晶圆来制造贴合基板的情况为中心来进行说明，但是，在贴合半导体基板与如石英、碳化硅氮化硅、二氧化铝、蓝宝石、其它的陶瓷材料这类的绝缘基板，来制造贴合基板时，因为在周边亦会产生未结合部，本发明用于将其除去亦是有效的。
又，沟槽形成是使用水喷射导引式雷射时，即便是硅以外的材料，若适当地选择雷射波长时，亦能够进行与硅同样的加工。

Claims (11)

1.一种贴合基板的制造方法，是贴合有源层用晶圆与支撑基板用晶圆而成的贴合基板的制造方法，其特征是具备：
第一制程，是在前述有源层用晶圆的表面，沿着外周部，在整个圆周的内侧，通过水喷射导引式雷射加工来设置沟槽；
第二制程，是以设置有前述沟槽的面作为贴合面，来贴合前述有源层用晶圆与前述支撑基板用晶圆；及
第三制程，是将前述有源层用晶圆薄膜化，并除去前述有源层用晶圆的沟槽外侧的未结合部分。
2.如权利要求1所述的贴合基板的制造方法，其中前述有源层用晶圆的薄膜化，是通过磨削前述有源层用晶圆的背面，直到自前述表面形成的沟槽部为止来进行。
3.如权利要求1所述的贴合基板的制造方法，其中前述有源层用晶圆的薄膜化，是通过在前述第一制程或第二制程之前，预先自前述有源层用晶圆的贴合面，以不超过前述沟槽部的深度的方式，进行离子植入，来设置离子植入层，且在前述第三制程中，通过剥离热处理而利用前述离子植入层将前述有源层用晶圆剥离来进行。
4.如权利要求1所述的贴合基板的制造方法，其中前述有源层用晶圆与前述支撑基板用晶圆的贴合，是通过形成于其中一方或双方的表面上的氧化膜来进行。
5.如权利要求2所述的贴合基板的制造方法，其中前述有源层用晶圆与前述支撑基板用晶圆的贴合，是通过形成于其中一方或双方的表面上的氧化膜来进行。
6.如权利要求3所述的贴合基板的制造方法，其中前述有源层用晶圆与前述支撑基板用晶圆的贴合，是通过形成于其中一方或双方的表面上的氧化膜来进行。
7.如权利要求1至6中任一项所述的贴合基板的制造方法，其中在前述有源层用晶圆的表面，沿着外周部，设置在内侧的沟槽，是设置于自外周部往内侧1～2毫米的位置。
8.如权利要求1至6中任一项所述的贴合基板的制造方法，其中在前述有源层用晶圆的表面，沿着外周部，设置在内侧的沟槽，是在镜面研磨前述有源层用晶圆之前设置，且在设置该沟槽后，进行前述有源层用晶圆的镜面研磨。
9.如权利要求7所述的贴合基板的制造方法，其中在前述有源层用晶圆的表面，沿着外周部，设置在内侧的沟槽，是在镜面研磨前述有源层用晶圆之前设置，且在设置该沟槽后，进行前述有源层用晶圆的镜面研磨。
10.如权利要求1至6中任一项所述的贴合基板的制造方法，其中在前述有源层用晶圆的表面，沿着外周部，设置在内侧的沟槽，是在镜面研磨前述有源层用晶圆后设置。
11.如权利要求7所述的贴合基板的制造方法，其中在前述有源层用晶圆的表面，沿着外周部，设置在内侧的沟槽，是在镜面研磨前述有源层用晶圆后设置。
CN2006800472345A 2005-12-16 2006-11-27 贴合基板的制造方法 Active CN101331585B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP363317/2005 2005-12-16
JP2005363317A JP4839818B2 (ja) 2005-12-16 2005-12-16 貼り合わせ基板の製造方法
PCT/JP2006/323543 WO2007069442A1 (ja) 2005-12-16 2006-11-27 貼り合わせ基板の製造方法

Publications (2)

Publication Number Publication Date
CN101331585A CN101331585A (zh) 2008-12-24
CN101331585B true CN101331585B (zh) 2010-05-26

Family

ID=38162754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800472345A Active CN101331585B (zh) 2005-12-16 2006-11-27 贴合基板的制造方法

Country Status (6)

Country Link
US (1) US20090203167A1 (zh)
EP (1) EP1962325B1 (zh)
JP (1) JP4839818B2 (zh)
KR (1) KR101307929B1 (zh)
CN (1) CN101331585B (zh)
WO (1) WO2007069442A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100038686A1 (en) * 2008-08-14 2010-02-18 Advanced Micro Devices, Inc. Soi substrates and devices on soi substrates having a silicon nitride diffusion inhibition layer and methods for fabricating
SG160295A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP2010087345A (ja) * 2008-10-01 2010-04-15 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
US8043938B2 (en) * 2009-05-14 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and SOI substrate
JP2011029609A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法およびｓｏｉ基板
DE102009036033B4 (de) 2009-08-04 2012-11-15 Austriamicrosystems Ag Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
JP5846727B2 (ja) * 2009-09-04 2016-01-20 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8252665B2 (en) * 2009-09-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for adhesive material at wafer edge
JP5587107B2 (ja) * 2009-09-18 2014-09-10 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5866088B2 (ja) * 2009-11-24 2016-02-17 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5521582B2 (ja) 2010-01-28 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
US20120028555A1 (en) 2010-07-30 2012-02-02 Memc Electronic Materials, Inc. Grinding Tool For Trapezoid Grinding Of A Wafer
US8310031B2 (en) 2010-07-30 2012-11-13 Memc Electronic Materials, Inc. Semiconductor and solar wafers
US20120028439A1 (en) 2010-07-30 2012-02-02 Memc Electronic Materials, Inc. Semiconductor And Solar Wafers And Method For Processing Same
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
US8753460B2 (en) 2011-01-28 2014-06-17 International Business Machines Corporation Reduction of edge chipping during wafer handling
JP5926527B2 (ja) * 2011-10-17 2016-05-25 信越化学工業株式会社 透明ｓｏｉウェーハの製造方法
JP2013102080A (ja) * 2011-11-09 2013-05-23 Disco Abrasive Syst Ltd ウエーハの支持基板およびウエーハの加工方法
JP6116155B2 (ja) * 2012-08-20 2017-04-19 株式会社ディスコ ウエーハの加工方法
FR2995133A1 (fr) * 2012-08-31 2014-03-07 St Microelectronics Crolles 2 Procede d'amincissement d'une tranche semiconductrice
KR102061695B1 (ko) 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
FR3007576B1 (fr) 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
JP6136786B2 (ja) * 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
CN104716017B (zh) * 2013-12-13 2017-10-24 上海华虹宏力半导体制造有限公司 改善晶圆边缘处理的方法
CN103871870B (zh) * 2014-02-28 2016-05-25 武汉新芯集成电路制造有限公司 一种去除晶圆键合边缘缺陷的方法
TWI603393B (zh) * 2015-05-26 2017-10-21 台虹科技股份有限公司 半導體裝置的製造方法
DE102015116983A1 (de) 2015-10-06 2017-04-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
JP6729471B2 (ja) * 2017-04-17 2020-07-22 株式会社Sumco 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ
CN109786234B (zh) * 2017-11-13 2021-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof
JP6877585B2 (ja) * 2017-12-19 2021-05-26 東京エレクトロン株式会社 基板処理システム、基板処理方法及びコンピュータ記憶媒体
DE102019122614A1 (de) * 2019-08-22 2021-02-25 Infineon Technologies Ag Ausgangssubstrat, wafer-verbund und verfahren zum herstellen von kristallinen substraten und halbleitervorrichtungen
JP7016032B2 (ja) 2019-09-24 2022-02-04 日亜化学工業株式会社 半導体素子の製造方法
DE102020107236B4 (de) * 2019-09-30 2023-05-04 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zum herstellen eines halbleiter-auf-isolator(soi)-substrats
US11710656B2 (en) 2019-09-30 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor-on-insulator (SOI) substrate
FR3109016B1 (fr) * 2020-04-01 2023-12-01 Soitec Silicon On Insulator Structure demontable et procede de transfert d’une couche mettant en œuvre ladite structure demontable
TWI783366B (zh) * 2021-02-03 2022-11-11 昇陽國際半導體股份有限公司 邊角不易碎裂的晶圓
JP2022136755A (ja) 2021-03-08 2022-09-21 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
FR3144694A1 (fr) * 2022-12-28 2024-07-05 Commissariat A L' Energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’une structure multicouche comprenant une couche de silicium poreux
CN115881622B (zh) * 2023-01-29 2023-05-12 合肥晶合集成电路股份有限公司 一种晶圆键合的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1465104A (zh) * 2001-07-17 2003-12-31 信越半导体株式会社 贴合晶片的制造方法
CN1502135A (zh) * 2001-04-06 2004-06-02 ��Խ�뵼����ʽ���� Soi晶片及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485827A (ja) * 1990-07-26 1992-03-18 Fujitsu Ltd 半導体装置の製造方法
JPH09252100A (ja) * 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
JPH10270298A (ja) * 1997-03-27 1998-10-09 Mitsubishi Materials Shilicon Corp 張り合わせ基板の製造方法
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
DE60029578T2 (de) * 1999-10-14 2007-07-26 Shin-Etsu Handotai Co., Ltd. Verbundscheiben-herstellungsmethode
JP2003151924A (ja) * 2001-08-28 2003-05-23 Tokyo Seimitsu Co Ltd ダイシング方法およびダイシング装置
DE10234979A1 (de) * 2002-07-31 2004-02-12 Epcos Ag Drosselkern für nichtlineare Kerndrossel und Verfahren zur Herstellung
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP2005123263A (ja) * 2003-10-14 2005-05-12 Shinko Electric Ind Co Ltd 半導体ウェハの加工方法
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502135A (zh) * 2001-04-06 2004-06-02 ��Խ�뵼����ʽ���� Soi晶片及其制造方法
CN1465104A (zh) * 2001-07-17 2003-12-31 信越半导体株式会社 贴合晶片的制造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2005-123263A 2005.05.12
JP特开平10-270298A 1998.10.09
JP特开平11-45862A 1999.02.16

Also Published As

Publication number Publication date
JP4839818B2 (ja) 2011-12-21
KR101307929B1 (ko) 2013-09-12
KR20080097390A (ko) 2008-11-05
CN101331585A (zh) 2008-12-24
EP1962325A4 (en) 2009-12-23
WO2007069442A1 (ja) 2007-06-21
EP1962325B1 (en) 2017-04-19
JP2007165769A (ja) 2007-06-28
EP1962325A1 (en) 2008-08-27
US20090203167A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
CN101331585B (zh) 贴合基板的制造方法
JP4846915B2 (ja) 貼り合わせウェーハの製造方法
JP3612317B2 (ja) 半導体装置の製造方法
TW509990B (en) Production method for silicon wafer and SOI wafer, and SOI wafer
KR100565392B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
US7781309B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
TWI609435B (zh) Composite substrate, semiconductor device and method for manufacturing semiconductor device
EP1868230B1 (en) Manufacting method of soi wafer and soi wafer manufactured by this method
CN108365083A (zh) 用于声表面波器件的复合压电衬底的制造方法
SG173950A1 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
US20070148917A1 (en) Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
CN109290853B (zh) 一种超薄蓝宝石片的制备方法
JP3352129B2 (ja) 半導体基板の製造方法
JP2662495B2 (ja) 接着半導体基板の製造方法
JP2019125731A (ja) 貼り合わせウェーハの製造方法
JPH0897111A (ja) Ｓｏｉ基板の製造方法
JPH10209408A (ja) Ｓｏｉ基板の製造方法
JPH0387012A (ja) 接合ウエハおよびその製造方法
JP2004072025A (ja) ウエーハの研磨方法及び装置
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
CN110534423B (zh) 半导体器件及其制作方法
JPH09213593A (ja) 接着基板及びその製造方法
JP2002343972A (ja) 半導体素子の製造方法
CN115939023A (zh) 制备带有绝缘埋层衬底的方法
JP2007335433A (ja) ウェーハの端面処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant