CN115881622B - 一种晶圆键合的方法 - Google Patents
一种晶圆键合的方法 Download PDFInfo
- Publication number
- CN115881622B CN115881622B CN202310043080.8A CN202310043080A CN115881622B CN 115881622 B CN115881622 B CN 115881622B CN 202310043080 A CN202310043080 A CN 202310043080A CN 115881622 B CN115881622 B CN 115881622B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- substrate
- device region
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 110
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 238000009966 trimming Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 5
- 238000010494 dissociation reaction Methods 0.000 claims description 2
- 230000005593 dissociations Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 131
- 235000012431 wafers Nutrition 0.000 description 33
- 239000000463 material Substances 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000005498 polishing Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- 229910018503 SF6 Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 4
- 229960000909 sulfur hexafluoride Drugs 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- -1 hexafluorosilicic acid Chemical compound 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提出了一种晶圆键合的方法，属于半导体制造技术领域，所述方法至少包括以下步骤：提供一衬底，所述衬底包括器件区和非器件区；在所述衬底上形成第一氧化层，所述第一氧化层覆盖所述器件区并延伸至部分所述非器件区上；在所述非器件区的所述衬底上形成台阶；在所述衬底上形成第二氧化层，所述第二氧化层覆盖所述第一氧化层、所述台阶的表面和侧壁；在所述第二氧化层上形成键合界面层；以及将所述键合界面层与承载基板进行键合。本发明提供的一种晶圆键合的方法，能有效改善半导体器件的键合质量。
Description
技术领域
本发明涉及半导体制造技术领域，具体为一种晶圆键合的方法。
背景技术
随着硅技术（Silicon-On-Insulator，SOI）、微***（Micro-Electro-MechanicalSystem，MEMS）和三维器件制造等技术的出现，为半导体和微电子技术的集成发展提供了新的解决方案，同时晶圆键合技术成为目前微电子技术集成发展和实用化的关键技术。利用晶圆键合技术，可以将两个或多个功能相同或不同的芯片单独制作并且之后键合到一起，这提供了更多的设计自由度，提高集成度，并且减小芯片之间的互连，从而减少功耗和延迟。
然而，在晶圆键合过程中，由于表面残留颗粒或者在晶圆键合时产生的气体不能及时释放，从而会在键合界面形成大量的大小不一的气泡或者孔洞，降低晶圆的键合质量，影响器件的成品率和可靠性。
发明内容
本发明提出了一种晶圆键合的方法，能有效减少晶圆键合界面的气泡，提高了晶圆键合的质量，从而提高器件的良品率。
为解决上述技术问题，本发明是通过如下的技术方案实现的：
本发明提出一种晶圆键合的方法，至少包括以下步骤：
提供一衬底，所述衬底包括器件区和非器件区；
在所述衬底上形成第一氧化层，所述第一氧化层覆盖所述器件区并延伸至部分所述非器件区上；
在所述非器件区的所述衬底上形成台阶；
在所述衬底上形成第二氧化层，所述第二氧化层覆盖所述第一氧化层、所述台阶的表面和侧壁；
在所述第二氧化层上形成键合界面层；以及
将所述键合界面层与承载基板进行键合。
在本发明一实施例中，所述第二氧化层的形成步骤包括：
将具有所述台阶的所述衬底置于腔室内；
向所述腔室内通入正硅酸乙酯和氧气；以及
在射频条件下，所述正硅酸乙酯和所述氧气在所述腔室内发生解离，在所述第一氧化层表面、所述台阶的表面和侧壁形成所述第二氧化层。
在本发明一实施例中，所述键合界面层的形成步骤包括：
将包含所述第二氧化层的所述衬底进行预加热处理；以及
在射频功率100W-200W下，在预加热处理后的所述第二氧化层上形成键合界面层。
在本发明一实施例中，采用化学机械抛光工艺对所述非器件区的所述衬底进行第一次修边处理，以形成所述台阶。
在本发明一实施例中，所述第一次修边处理包括平面研磨和边缘切割处理。
在本发明另一实施例中，采用刻蚀工艺对所述非器件区的所述衬底进行刻蚀，形成所述台阶。
在本发明一实施例中，所述台阶的宽度为1.3mm-1.5mm。
在本发明一实施例中，所述方法还包括：
在所述第二氧化层上形成第三氧化层；
将包含所述第三氧化层的所述衬底进行退火处理；以及
将退火后的所述衬底进行第二次修边处理，去除所述第三氧化层及部分厚度的所述第二氧化层。
在本发明一实施例中，所述第二氧化层与所述第三氧化层的总厚度为2500nm-2700nm。
在本发明一实施例中，所述键合界面层采用低沉积正硅酸乙酯薄膜工艺形成，且所述键合界面层厚度为45nm-55nm。
本发明提出了一种晶圆键合的方法，能简化工艺流程，大大降低工艺时长，提高生产效率。且形成的晶圆键合界面膜层均匀性高、致密性好，弯曲度处于最佳状态，减少了晶圆键合过程中气泡的产生，提高了晶圆键合的质量，从而提高器件的可靠性及良品率。
附图说明
图1为一实施例中第一氧化材料层的结构示意图。
图2为一实施例中第一图案化光阻层的结构示意图。
图3为一实施例中第一氧化层的结构示意图。
图4为一实施例中第二图案化光阻层的结构示意图。
图5为一实施例中台阶的结构示意图。
图6为一实施例中研磨单元的结构示意图。
图7为一实施例中第二氧化层的结构示意图。
图8为一实施例中第三氧化层的结构示意图。
图9为一实施例中研磨至第二氧化层的结构示意图。
图10为一实施例中刻蚀后第二氧化层的结构示意图。
图11为一实施例中晶圆键合的示意图。
图12为使用其他晶圆键合方法制作的器件的电镜图。
图13为使用本发明中晶圆键合方法制作的器件的电镜图。
附图说明
100、衬底；101、非器件区；102、器件区；103、台阶；200、第一氧化材料层；201、第一氧化层；300、第一图案化光阻层；400、第二图案化光阻层；500、第二氧化层；600、第三氧化层；700、键合界面层；701、接触面；800、旋转轴；900、研磨刀片；20、承载基板；21、结合面。
实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
下面结合若干实施例及附图对本发明的技术方案做进一步详细说明，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在背照式图像传感器（Back sideIlluminated Complementary Metal OxideSemiconductor，BSI CMOS）中，光从传感器的背面入射，无需穿过层间介质层和互连层即射向像素单元中的光电二极管，在同一单位时间内，单个像素单元能获取的光能量更大，对画质有明显的提升。背照式图像传感器具有更高的灵敏度、更好的布线布局、可改善图像质量并允许高速记录等特点，广泛用于数码相机、可换镜头数码相机和智能手机等。本申请提出一种晶圆键合的方法，能够有效降低晶圆键合界面的气泡，提高晶圆之间的键合质量，可提高背照式图像传感器的性能。
请参阅图1所示，在本发明一实施例中，提供一衬底100，以在衬底100上形成器件区102和非器件区101为例，对晶圆键合的过程进行阐述。本发明对衬底的种类不以限制，可根据制作不同类型的半导体器件，选择不同种类的衬底。在本发明一实施例中，衬底100例如可以选用硅（Si）衬底，以制作互补金属氧化物半导体晶体管（Complementary MetalOxide Semiconductor，CMOS）。在另一实施例中，衬底100还可以选择氮化镓（GaN）衬底，以制作发光二极管（Light-emitting Diode，LED）和半导体激光器。在其他实施例中，衬底100也可以选择碳化硅（SiC）衬底，以制作肖特基二极管、绝缘栅双极型晶体管(InsulatedGate Bipolar Transistor，IGBT)等功率器件。在本发明的一实施例中，对衬底100进行掺杂，可以减小衬底100的电阻，防止闩锁效应。具体地，可以在衬底100中掺杂硼（B）或镓（Ga），形成P型掺杂衬底，也可以在衬底100中掺杂磷（P）或砷（As），形成N型掺杂衬底。在本实施例中，在衬底100中掺杂硼（B）或镓（Ga），形成P型掺杂衬底。
请参阅图1所示，在本发明一实施例中，在衬底100上制作器件，形成器件区102，将未制作器件的区域定义为非器件区101。本发明对制作的器件的具体种类不加以限制，在本实施例中，制作的器件例如为CMOS晶体管。在衬底100上制作器件后，将两片甚至多片衬底100贴合在一起进行键合。其中，可将两片或多片制作了相同器件的衬底100进行键合，也可将两片或多片制作了不同器件的衬底100进行键合。在本实施例中，以制作了CMOS晶体管的衬底与一承载基板键合为例进行阐述。
请参阅图1和图2所示，在本发明一实施例中，首先在制作了CMOS晶体管的衬底100上形成第一氧化材料层200，第一氧化材料层200覆盖整个器件区102和非器件区101以及衬底100的侧壁。在本发明一实施例中，第一氧化材料层200例如为致密的氧化硅等材料。本发明对第一氧化材料层200的形成方法不加以限制，在本实施例中，例如采用高密度等离子化学气相体沉积法（High Density Plasma Chemical Vapor Deposition，HDPCVD）形成第一氧化材料层200。第一氧化材料层200的厚度例如为350nm-400nm，具体例如为360nm、380nm或400nm等。
请参阅图1至图5所示，在本发明一实施例中，在第一氧化材料层200形成后，例如通过刻蚀工艺对非器件区101内的衬底100进行刻蚀，形成台阶103，以减少碎边缺陷，提高器件可靠性。形成台阶103的过程可分两步进行，首先，对覆盖在非器件区101内的衬底100边缘的第一氧化材料层200进行刻蚀，暴露出边缘的衬底100，刻蚀完成后，对衬底100边缘继续进行刻蚀，形成台阶103。
请参阅图2和图3所示，在本发明一实施例中，在第一氧化材料层200形成后，例如采用旋转涂布工艺在第一氧化材料层200上旋涂一层光刻胶，通过曝光显影工艺，形成第一图案化光阻层300。以第一图案化光阻层300为掩膜，例如使用干法刻蚀向衬底100的方向进行刻蚀，且刻蚀气体例如包括氯气（Cl2）、三氟甲烷（CHF3）、二氟甲烷（CH2F2）、三氟化氮（NF3）、六氟化硫（SF6）、溴化氢（HBr）或氮气（N2）等中的一种或几种混合。在刻蚀完成后，去除第一图案化光阻层300，形成第一氧化层201。第一氧化层201的宽度与第一图案化光阻层300的宽度相等，且第一氧化层201覆盖整个器件区102并延伸至器件区102边缘的部分非器件区101上，暴露的衬底100边缘的宽度例如为1.3mm-1.5mm，第一氧化层201的宽度与两侧暴露的衬底100边缘的宽度之和等于衬底100的宽度。在其他实施例中，也可以采用其他刻蚀方式去除部分第一氧化材料层200以形成第一氧化层201，可根据具体的制作要求进行选择。
请参阅图3至图5所示，在本发明一实施例中，在第一氧化层201形成之后，对暴露出的衬底100边缘继续进行刻蚀。具体地，例如采用旋转涂布工艺在第一氧化层201上旋涂一层光刻胶，并通过曝光显影工艺，形成第二图案化光阻层400，第二图案化光阻层400将整个第一氧化层201覆盖，暴露出第一氧化层201两侧的非器件区101。以第二图案化光阻层400为掩膜，例如采用湿法刻蚀工艺对衬底100边缘进行刻蚀，形成台阶103。具体地，例如使用浓硫酸（H2SO4）、硝酸（HNO3）和氢氟酸（HF）的混合酸液对衬底100进行腐蚀，并在常温下进行刻蚀。在此过程中，硝酸将衬底100背面和边缘氧化，形成二氧化硅，氢氟酸与二氧化硅反应生成络合物六氟硅酸，从而达到刻蚀的目的。刻蚀完成后，衬底100的非器件区101表面残留疏松的多孔硅。随后使用电阻率大于15MQ·cm的去离子水对衬底100进行清洗，再使用氢氧化钾（KOH）溶液去除衬底100表面的多孔硅，再使用去离子水将刻蚀槽中携带的未冲洗干净的酸液除去。在本发明一实施例中，硫酸的浓度例如为95%-98%，硝酸的浓度例如为60%-70%，氢氟酸的浓度例如为35%-45%，氢氧化钾的浓度例如为45%-55%。在本发明的一实施例中，台阶103的深度h例如为140μm-160μm，具体例如为140μm、150μm或160μm等，台阶103的宽度d例如为1.3mm-1.5mm，具体例如为1.3mm、1.4mm或1.5mm等。通过将台阶103的尺寸设置在上述范围内，可有效防止在后续沉积晶圆键合界面膜层时衬底100上器件区102发生异常。
请参阅图5和图6所示，在本发明另一实施例中，在第一氧化材料层200形成后，例如还可以采用化学机械抛光工艺（Chemical Mechanical Polishing，CMP）对非器件区101内的衬底100进行第一次修边处理（Edge Trim）。第一次修边处理可分为两步进行，如平面研磨和边缘切割。具体地，采用化学机械抛光工艺对整个第一氧化材料层200进行平面研磨，以使第一氧化材料层200表面平坦，并保证边缘切割的深度保持一致。对第一氧化材料层200平面研磨后，使用图6中的研磨单元对衬底100边缘进行研磨切割。研磨单元包括研磨刀片900和旋转轴800，研磨刀片900固定在旋转轴800上，旋转轴800带动研磨刀片900在垂直方向进行旋转，衬底100在水平方向进行旋转，研磨刀片900与衬底100边缘接触并对衬底100的边缘进行研磨切割，去除覆盖在衬底100边缘的第一氧化材料层200及部分衬底100，修整台阶103。采用化学机械抛光工艺对衬底100进行修边处理，工艺流程简单且工艺时间大大缩短，有效提高了生产效率。
请参阅图5和图7所示，在本发明一实施例中，在形成台阶103后，例如采用等离子体增强化学气相沉积法(Plasma Enhanced CVD，PECVD)沉积正硅酸乙酯薄膜（Tetraethylorthosilicate，TEOS）的技术，在第一氧化层201表面及台阶103的表面和侧壁形成第二氧化层500。具体地，例如以正硅酸乙酯(TEOS)和氧气（O2）作为原料，在台阶103表面沉积第二氧化层500。在本发明一实施例中，将正硅酸乙酯液体进行气化处理，气化处理的温度例如为100℃-120℃，将正硅酸乙酯气体通过惰性气体作为载气输送至反应腔室内，载气例如为氦气，随后向反应腔室内通入氧气。通过射频使正硅酸乙酯气体和氧气在腔室内发生解离，并反应生成二氧化硅。在本发明一实施例中，氧气的气体流量例如可以设置为2000sccm-3000sccm，正硅酸乙酯液体的流量例如为500mgm-1000mgm，射频功率例如为400W-800W。在本发明一实施例中，反应腔室内的反应压力例如为7T-9T，反应温度例如为400℃-420℃，进一步的，反应压力为8T，反应温度为410℃。形成的第二氧化层500覆盖性好，且正硅酸乙酯（TEOS）表面的迁移率大，可避免低密度区域或者空洞的产生。且第二氧化层500通过等离子体增强正硅酸乙酯薄膜（PETEOS）的工艺形成，降低沉积第二氧化层500的温度，保证第二氧化层500的薄膜质量，从而提高在第二氧化层500表面上形成的其他膜层的质量。在本发明一实施例中，第二氧化层500的厚度例如为1400nm-1450nm，具体例如为1420nm、1440nm或1450nm等。
请参阅图7和图8所示，在本发明一实施例中，在形成第二氧化层500后，例如采用等离子体增强正硅酸乙酯薄膜的工艺，在第二氧化层500表面上形成第三氧化层600。在本发明一实施例中，第三氧化层600的厚度例如为1180nm-1220nm，具体例如为1190nm、1200nm或1210nm等。采用两次等离子体增强正硅酸乙酯薄膜工艺，分别形成第二氧化层500和第三氧化层600，在保证第二氧化层500和第三氧化层600的总体厚度和强度不变，同时提高氧化层的覆盖均匀性，提升氧化层总体质量。在制作的CMOS晶体管中，曝光区域（shot）与曝光区域之间的切割沟道的深度为500nm左右，将第二氧化层500和第三氧化层600的总体厚度控制在2500nm-2700nm，可以充分填充shot与shot之间的切割沟道，防止后续晶圆键合过程中出现气泡。
请参阅图7和图8所示，在本发明一实施例中，形成第三氧化层600后，对衬底100进行退火处理，可改善第二氧化层500和第三氧化层600的质量，并进一步降低界面电荷。在本发明一实施例中，停止向腔室内通入氧气和TEOS，并向腔室内注入氮气，然后将衬底100温度保持在380℃-420℃，对衬底100上的第二氧化层500和第三氧化层600进行退火，提高氧化层的致密性以及氧化层之间的结合强度。
请参阅图6、图8和图9所示，在本发明一实施例中，对衬底100进行退火处理后，例如采用化学机械抛光工艺或刻蚀工艺对衬底100上的第二氧化层500和第三氧化层600进行第二次修边处理。在本发明一实施例中，例如采用图6中的研磨单元对衬底100上的第二氧化层500和第三氧化层600进行第二次修边处理，以去除第三氧化层600及部分厚度的第二氧化层500。第二次修边处理的深度例如为1750nm-1850nm，具体例如为1780nm、1800nm或1820nm等，宽度例如为1.3mm-1.5mm。
请参阅图6和图7所示，在本发明一实施例中，对衬底100上的第二氧化层500和第三氧化层600进行第二次修边处理后，对衬底100进行预加热处理。在本发明一实施例中，将衬底100放置于腔室内，将衬底100从室温升温加热至300℃-400℃，并在此温度范围内处理预设时间，预设时间例如为55s-65s。进一步的，在本实施例中，预加热处理的温度例如为350℃，预加热处理的时间例如为60s。对衬底100进行预加热处理，衬底100边缘的弯曲度可达到最佳值，从而可以提高后续晶圆键合的质量，减少气泡缺陷。
请参阅图7和图8所示，在本发明一实施例中，对衬底100进行预加热处理后，例如采用低沉积正硅酸乙酯薄膜（Low deposition Tetraethylorthosilicate，LD TEOS）的工艺，在第二氧化层500上形成键合界面层700。具体地，例如以正硅酸乙酯(TEOS)和氧气（O2）作为原料，采用等离子体增强化学气相沉积法(Plasma Enhanced CVD，PECVD)在第二氧化层500表面沉积键合界面层700。在本发明一实施例中，氧气的气体流量例如可以设置为2000sccm-3000sccm，正硅酸乙酯液体的流量例如为50mgm-500mgm，射频功率例如为100W-200W。在本发明一实施例中，反应腔室内的反应压力例如为7T-9T，反应温度例如为400℃-420℃，进一步的，反应压力为8T，反应温度为410℃。通过降低正硅酸乙酯的流量和射频的功率，可降低正硅酸乙酯与氧气的反应速率，从而降低键合界面层700的沉积速率，以实现在第二氧化层500的表面沉积厚度较薄且覆盖均匀的致密氧化硅膜层。在本发明一实施例中，键合界面层700的厚度例如为45nm-55nm，具体例如为48nm、50nm或52nm。前期通过对衬底100上的氧化层进行预加热处理后，一方面，可以改善LD TEOS薄膜工艺中等离子体的分布，从而避免在LD TEOS薄膜工艺中衬底100的边缘和中心的厚度产生差异，从而有效提高键合界面层700的覆盖均匀性。另一方面，也可以减少LD TEOS薄膜工艺中等离子体对第二氧化层500的损伤，从而提高沉积的键合界面层700的质量。
请参阅图10和图11所示，在本发明一实施例中，形成键合界面层700后，将制作了CMOS晶体管的衬底100翻转，使键合界面层700靠近承载基板20，并采用低温熔融键合工艺对衬底100与承载基板20进行键合。具体地，对键合界面层700上的接触面701和承载基板20的结合面21进行等离子体激活处理，所采用的反应气体包括Ar、N2、O2和SF6中的一种或多种。通过键合界面层700上的接触面701和承载基板20的结合面21进行接触，将衬底100与承载基板20进行键合，键合过程中，施加的键合压力例如为1N-10N，键合时间例如为10s-60s，键合温度例如为10℃-50℃。将键合后的衬底100与承载基板20进行退火处理，退火的温度例如为300℃-400℃，退火的时间例如为40min-80min。退火结束后，对衬底100进行减薄处理，直至暴露出器件区102，以形成背照式图像传感器。
请参阅图12和图13所示，在本发明一实施例中，图12为使用其他晶圆键合方法所制作的背照式图像传感器的电镜图，图13为使用本发明提供的一种晶圆键合方法制作的背照式图像传感器的电镜图。结合图12和图13可知，使用本发明提供的一种晶圆键合方法制作的背照式图像传感器中键合气泡大大减少，且只在晶圆的边缘存在少量气泡，从而保证了器件的可靠性。
综上所述，本发明提出一种晶圆键合的方法，通过简化工艺流程，减少了化学机械研磨和退火等工艺次数，降低了工艺时长，大大提高了生产效率。通过在晶圆上形成台阶，防止在键合过程中产生碎边缺陷。通过低沉积正硅酸乙酯薄膜工艺在台阶上覆盖键合界面层，形成的键合界面层覆盖性强、均匀性高、致密性好，且使衬底的弯曲度处于最佳状态，减少了晶圆键合过程中气泡的产生，提高了晶圆键合的质量，从而提高器件的可靠性及良品率。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。
Claims (9)
1.一种晶圆键合的方法，其特征在于，至少包括以下步骤：
提供一衬底，所述衬底包括器件区和非器件区；
在所述衬底上形成第一氧化层，所述第一氧化层覆盖所述器件区并延伸至部分所述非器件区上；
在所述非器件区的所述衬底上形成台阶；
在所述衬底上形成第二氧化层，所述第二氧化层覆盖所述第一氧化层、所述台阶的表面和侧壁；
在所述第二氧化层上形成第三氧化层；
将包含所述第三氧化层的所述衬底进行退火处理；
将退火后的所述衬底进行第二次修边处理，去除所述第三氧化层及部分厚度的所述第二氧化层；
在所述第二氧化层上形成键合界面层；以及
将所述键合界面层与承载基板进行键合。
2.根据权利要求1所述的一种晶圆键合的方法，其特征在于，所述第二氧化层的形成步骤包括：
将具有所述台阶的所述衬底置于腔室内；
向所述腔室内通入正硅酸乙酯和氧气；以及
在射频条件下，所述正硅酸乙酯和所述氧气在所述腔室内发生解离，在所述第一氧化层表面、所述台阶的表面和侧壁形成所述第二氧化层。
3.根据权利要求1所述的一种晶圆键合的方法，其特征在于，所述键合界面层的形成步骤包括：
将包含所述第二氧化层的所述衬底进行预加热处理；以及
在射频功率100W-200W下，在预加热处理后的所述第二氧化层上形成键合界面层。
4.根据权利要求1所述的一种晶圆键合的方法，其特征在于，采用化学机械抛光工艺对所述非器件区的所述衬底进行第一次修边处理，以形成所述台阶。
5.根据权利要求4所述的一种晶圆键合的方法，其特征在于，所述第一次修边处理包括平面研磨和边缘切割处理。
6.根据权利要求1所述的一种晶圆键合的方法，其特征在于，所述台阶的宽度为1.3mm-1.5mm。
7.根据权利要求1所述的一种晶圆键合的方法，其特征在于，采用刻蚀工艺对所述非器件区的所述衬底进行刻蚀，形成所述台阶。
8.根据权利要求1所述的一种晶圆键合的方法，其特征在于，所述第二氧化层与所述第三氧化层的总厚度为2500nm-2700nm。
9.根据权利要求1所述的一种晶圆键合的方法，其特征在于，所述键合界面层采用低沉积正硅酸乙酯薄膜工艺形成，且所述键合界面层厚度为45nm-55nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310043080.8A CN115881622B (zh) | 2023-01-29 | 2023-01-29 | 一种晶圆键合的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310043080.8A CN115881622B (zh) | 2023-01-29 | 2023-01-29 | 一种晶圆键合的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115881622A CN115881622A (zh) | 2023-03-31 |
| CN115881622B true CN115881622B (zh) | 2023-05-12 |
Family
ID=85758490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310043080.8A Active CN115881622B (zh) | 2023-01-29 | 2023-01-29 | 一种晶圆键合的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115881622B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238743B (zh) * | 2023-11-10 | 2024-02-09 | 合肥晶合集成电路股份有限公司 | 改善晶圆边缘环状缺陷的方法 |
| CN117690943B (zh) * | 2024-01-31 | 2024-06-04 | 合肥晶合集成电路股份有限公司 | 一种图像传感器的制作方法 |
| CN118299394A (zh) * | 2024-06-05 | 2024-07-05 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328662A (zh) * | 2015-07-02 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构、半导体器件及其形成方法 |
| CN114446876A (zh) * | 2022-04-12 | 2022-05-06 | 湖北三维半导体集成创新中心有限责任公司 | 晶圆切割方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4393306B2 (ja) * | 2003-10-30 | 2010-01-06 | シャープ株式会社 | 半導体発光素子およびその製造方法並びに半導体装置 |
| JP4839818B2 (ja) * | 2005-12-16 | 2011-12-21 | 信越半導体株式会社 | 貼り合わせ基板の製造方法 |
| EP1993128A3 (en) * | 2007-05-17 | 2010-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| FR2954585B1 (fr) * | 2009-12-23 | 2012-03-02 | Soitec Silicon Insulator Technologies | Procede de realisation d'une heterostructure avec minimisation de contrainte |
| US9324905B2 (en) * | 2011-03-15 | 2016-04-26 | Micron Technology, Inc. | Solid state optoelectronic device with preformed metal support substrate |
| CN104658927B (zh) * | 2013-11-19 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体晶片的键合减薄优化方法 |
| CN112018025A (zh) * | 2019-05-31 | 2020-12-01 | 中国科学院上海微***与信息技术研究所 | Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法 |
| US11482506B2 (en) * | 2020-03-31 | 2022-10-25 | Taiwan Semiconductor Manufacturing Company Limited | Edge-trimming methods for wafer bonding and dicing |
| FR3113182B1 (fr) * | 2020-07-31 | 2022-08-12 | Commissariat Energie Atomique | Procédé d'assemblage de plaques par collage moléculaire |
| CN115020436A (zh) * | 2022-07-20 | 2022-09-06 | 合肥晶合集成电路股份有限公司 | 晶圆键合方法以及背照式图像传感器的形成方法 |
| CN115579374B (zh) * | 2022-12-12 | 2023-04-07 | 合肥新晶集成电路有限公司 | 背照式图像传感器的制备方法及背照式图像传感器 |
-
2023
- 2023-01-29 CN CN202310043080.8A patent/CN115881622B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328662A (zh) * | 2015-07-02 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构、半导体器件及其形成方法 |
| CN114446876A (zh) * | 2022-04-12 | 2022-05-06 | 湖北三维半导体集成创新中心有限责任公司 | 晶圆切割方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115881622A (zh) | 2023-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115881622B (zh) | 一种晶圆键合的方法 | |
| US20090233079A1 (en) | Techniques for Layer Transfer Processing | |
| TWI278960B (en) | Method for achieving improved STI gap fill with reduced stress | |
| US7279369B2 (en) | Germanium on insulator fabrication via epitaxial germanium bonding | |
| KR101155873B1 (ko) | 고체 촬상 소자용 반도체 웨이퍼의 박막화 제어 방법 | |
| KR102010703B1 (ko) | 고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법 | |
| CN110875268A (zh) | 晶圆级封装方法及封装结构 | |
| CN116387155A (zh) | Igbt器件的制作方法及igbt器件 | |
| US8017493B2 (en) | Method of planarizing a semiconductor device | |
| US20240038582A1 (en) | SELECTIVE ETCHING PROCESS FOR SiGe AND DOPED EPITAXIAL SILICON | |
| CN101840859A (zh) | 半导体元件的制造方法 | |
| US6794266B2 (en) | Method for forming a trench isolation structure | |
| US20220336265A1 (en) | Method of forming semiconductor-on-insulator (soi) substrate | |
| US20230066183A1 (en) | Method of fabricating a semiconductor structure and semiconductor structure obtained therefrom | |
| CN116666302A (zh) | 浅沟槽隔离结构及其制备方法、半导体结构 | |
| CN115425029A (zh) | 半导体结构及其形成方法 | |
| US20110223706A1 (en) | Method of forming a photodetector | |
| JP2000223679A (ja) | 半導体基板及びその製造方法 | |
| CN117690943B (zh) | 一种图像传感器的制作方法 | |
| CN113889432A (zh) | 绝缘体上半导体结构的制造方法 | |
| JP5425122B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100291515B1 (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
| KR100298203B1 (ko) | 실리콘 온 인슐레이터 기판 제조 방법 | |
| TWI815276B (zh) | 畫素感測器及製造其的方法 | |
| WO2022001779A1 (zh) | 绝缘体上半导体结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |