JP2022136755A - 半導体製造装置および半導体装置の製造方法 - Google Patents
半導体製造装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2022136755A JP2022136755A JP2021036524A JP2021036524A JP2022136755A JP 2022136755 A JP2022136755 A JP 2022136755A JP 2021036524 A JP2021036524 A JP 2021036524A JP 2021036524 A JP2021036524 A JP 2021036524A JP 2022136755 A JP2022136755 A JP 2022136755A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wafer
- bonding layer
- manufacturing apparatus
- semiconductor manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 238000009833 condensation Methods 0.000 claims description 3
- 230000005494 condensation Effects 0.000 claims description 3
- 230000018044 dehydration Effects 0.000 claims description 3
- 238000006297 dehydration reaction Methods 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 200
- 239000010410 layer Substances 0.000 description 163
- 230000002093 peripheral effect Effects 0.000 description 33
- 238000000034 method Methods 0.000 description 21
- 230000000052 comparative effect Effects 0.000 description 14
- 230000032258 transport Effects 0.000 description 12
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000009966 trimming Methods 0.000 description 8
- 238000002407 reforming Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 239000000843 powder Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000007723 transport mechanism Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05559—Shape in side view non conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
- H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75261—Laser
- H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/758—Means for moving parts
- H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
- H01L2224/75802—Rotational mechanism
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/802—Applying energy for connecting
- H01L2224/8022—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/80224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
- H01L2224/80907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80909—Post-treatment of the bonding area
- H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
- H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
- H01L2924/401—LASER
- H01L2924/40105—Beam details
- H01L2924/4015—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
- H01L2924/401—LASER
- H01L2924/405—Wavelength
- H01L2924/40503—IR spectrum
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- High Energy & Nuclear Physics (AREA)
- Mechanical Engineering (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Laser Beam Processing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】貼合対象の基板を好適に加工することが可能な半導体製造装置および半導体装置の製造方法を提供する。【解決手段】一の実施形態によれば、半導体製造装置は、第1基板を部分的に改質して、前記第1基板内の第1部分と第2部分との間に改質層を形成する改質部を備える。前記装置はさらに、前記第1部分と第2基板との間に、前記第1部分と前記第2基板とを接合する接合層を形成する接合部を備える。前記装置はさらに、前記第1部分と前記第2部分とを分離することで、前記第2基板の表面に前記第1部分を残存させつつ、前記第2基板の表面から前記第2部分を除去する除去部を備える。【選択図】図1
Description
本発明の実施形態は、半導体製造装置および半導体装置の製造方法に関する。
基板同士を貼り合わせて半導体装置を製造する場合、これらの基板を例えばトリミングやグラインドにより加工することが多い。このような場合、これらの基板を好適な方法により加工することが望ましい。
貼合対象の基板を好適に加工することが可能な半導体製造装置および半導体装置の製造方法を提供する。
一の実施形態によれば、半導体製造装置は、第1基板を部分的に改質して、前記第1基板内の第1部分と第2部分との間に改質層を形成する改質部を備える。さらに、前記装置は、前記第1部分と第2基板との間に、前記第1部分と前記第2基板とを接合する接合層を形成する接合部を備える。さらに、前記装置は、前記第1部分と前記第2部分とを分離することで、前記第2基板の表面に前記第1部分を残存させつつ、前記第2基板の表面から前記第2部分を除去する除去部を備える。
以下、本発明の実施形態を、図面を参照して説明する。図1から図22において、同一の構成には同一の符号を付し、重複する説明は省略する。
(第1実施形態)
図1は、第1実施形態の半導体製造装置の構造を示す平面図である。
図1は、第1実施形態の半導体製造装置の構造を示す平面図である。
本実施形態の半導体製造装置は、載置部1と、搬送部2と、検出部3と、改質部4と、接合部5と、除去部6と、制御部7とを備えている。載置部1は複数のロードポート1aを備え、搬送部2は搬送ロボット2aを備えている。改質部4はチャックテーブル4aを備え、接合部5はチャックテーブル5aを備えている。
図1は、互いに垂直なX方向、Y方向、およびZ方向を示している。この明細書では、+Z方向を上方向として取り扱い、-Z方向を下方向として取り扱う。-Z方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
本実施形態の半導体製造装置は、ウェハWを加工するために使用される。後述するように、本実施形態のウェハWは、下ウェハと上ウェハとを含んでおり、これら2枚のウェハが貼り合わされた構造を有している。ウェハWのさらなる詳細については、後述する。
載置部1は、ウェハWを収容するためのFOUP(Front Opening Unified Pod)を載置するために使用される。半導体製造装置の筐体内にウェハWを搬入する際には、ウェハWを収容しているFOUPがいずれかのロードポート1a上に載置され、FOUPから筐体内にウェハWが搬入される。一方、筐体から搬出されたウェハWは、いずれかのロードポート1a上のFOUP内に収容される。
搬送部2は、筐体内のウェハWを搬送ロボット2aにより搬送する。検出部3は、搬送部2により搬送されたウェハWのノッチアライメントを行い、さらにはウェハWの中心を検出する。改質部4は、検出部3から搬送されたウェハWをチャックテーブル4a上に載置し、ウェハW内の上ウェハを部分的に改質する。接合部5は、改質部4から搬送されたウェハWをチャックテーブル5a上に載置し、ウェハW内の上ウェハと下ウェハとを部分的に接合する。除去部6は、接合部5から搬送されたウェハW内の上ウェハを部分的に除去する。検出部3、改質部4、接合部5、および除去部6を経由したウェハWは、搬送部2により筐体外に搬出される。
制御部7は、本実施形態の半導体製造装置の種々の動作を制御する。例えば、制御部7は、搬送ロボット2aを制御してウェハWを搬送したり、チャックテーブル4a、5aを制御してウェハWを回転させたりする。
図2から図8は、第1実施形態の半導体装置の製造方法を示す断面図と平面図である。
本実施形態の半導体装置は、図1に示すウェハWから製造される。また、本実施形態の半導体装置の製造方法の一部は、図1に示す半導体製造装置を使用して実行される。そのため、以下の説明では、図1に示す符号が適宜使用される。
図2(a)は、ウェハWの断面形状を示しており、図2(b)は、ウェハWの平面形状を示している。これは、図3(a)~図8(b)でも同様である。
まず、図2(a)および図2(b)に示すウェハWを用意する。前述のように、本実施形態のウェハWは、下ウェハ10と上ウェハ20とを含んでおり、下ウェハ10と上ウェハ20とが貼り合わされた構造を有している。ただし、図2(a)および図2(b)に示す段階では、下ウェハ10と上ウェハ20はまだ接合はされていない。上ウェハ20は第1基板の例であり、下ウェハ10は第2基板の例である。
下ウェハ10は、半導体ウェハ11と、半導体ウェハ11の下面や側面に形成された膜12と、半導体ウェハ11の上面に形成された膜13とを含んでいる。上ウェハ20は、半導体ウェハ21と、半導体ウェハ21の上面や側面に形成された膜22と、半導体ウェハ21の下面に形成された膜23とを含んでいる。上ウェハ20は、膜13と膜23とが貼り合わされる形で、下ウェハ10上に載置されている。
半導体ウェハ11、21の各々は例えば、シリコンウェハである。膜13、23の各々は例えば、層間絶縁膜、配線層、プラグ層、パッド層などの様々な絶縁膜、半導体層、および導体層を含んでいる。膜13、23は例えば、メモリセルアレイやトランジスタなどのデバイスを含んでいてもよい。本実施形態の膜13、23の各々は、膜13と膜23との界面にシリコン酸化膜を含んでおり、膜13内のシリコン酸化膜と膜23内のシリコン酸化膜とが貼り合わされている。
図2(a)および図2(b)は、上ウェハ20の中心Cと、上ウェハ20内の中心C側の部分である中央部20aと、上ウェハ20内の中心Cとは逆側の部分である外周部20bとを示している。下ウェハ10の中心は、検出部3によるアライメントの結果、上ウェハ20の中心Cのほぼ真下(-Z方向)に位置している。本実施形態の半導体装置の製造方法では、後述する工程により、ウェハWから上ウェハ20の外周部20bが除去される。中央部20aは第1部分の例であり、外周部20bは第2部分の例である。
次に、上ウェハ20を部分的に改質して、上ウェハ20内の中央部20aと外周部20bとの間に改質層24を形成する(図3(a)および図3(b))。図3(a)は、改質部4内に設けられており、レーザL1を出射する出射部P1を示している。本実施形態の改質層24は、上ウェハ20にレーザL1を照射することで形成され、具体的には、レーザL1が照射された箇所に形成される。本実施形態では、レーザL1が照射された箇所がアモルファス化され、例えば、半導体ウェハ21内のモノシリコンがアモルファスシリコンに変化する。よって、改質層24としてアモルファス層が形成される。
本実施形態の改質層24は、図3(a)に示すように、上ウェハ20内を-Z方向へと延びて上ウェハ20を貫通するように形成される。また、本実施形態の改質層24は、図3(b)に示すように、環状の平面形状を有するように上ウェハ20内に形成される。そのため、図3(b)に示す中央部20a、すなわち、上ウェハ20における改質層24の内側の部分は、円形の平面形状を有している。一方、図3(b)に示す外周部20b、すなわち、上ウェハ20における改質層24の外側の部分は、環状の平面形状を有しており、中央部20aを環状に包囲している。改質層24は例えば、ウェハWをチャックテーブル4a上に載置し、チャックテーブル4aを回転しながらウェハWにレーザL1を照射することで形成される。レーザL1の波長は、半導体ウェハ21に吸収されない値に設定することが望ましく、例えば1117nm以上に設定される。
なお、改質層24は、図3(a)および図3(b)に示す形状とは異なる形状を有するように形成されてもよい。例えば、改質層24は、中央部20aの平面形状が円形以外の形状となるように形成されてもよい。また、中央部20aの平面形状が円形である場合、中央部20aの直径の値は、ウェハWから除去したい外周部20bのサイズに応じて、どのような値に設定してもよい。また、改質層24は、本実施形態では上ウェハ20と下ウェハ10との貼合後に形成されているが、代わりにこれらの貼合前に形成されてもよい。
次に、中央部20aと下ウェハ10との間に、中央部20aと下ウェハ10とを接合する接合層25を形成する(図4(a)および図4(b))。図4(a)は、接合部5内に設けられており、レーザL2を出射する出射部P2を示している。本実施形態の接合層25は、膜13、23にレーザL2を照射することで形成され、具体的には、レーザL2が照射された箇所に形成される。本実施形態のレーザL2は、膜13、23により吸収されることで熱を発生し、膜13、23内でこの熱により脱水縮合を生じさせることで接合層25を形成する。よって、本実施形態の膜13、23の界面は、レーザL2を吸収する材料で形成することが望ましい。このような材料の例は、シリコン酸化膜である。レーザL2の波長は、膜13、23に吸収される値に設定することが望ましく、例えば9400nmまたは11500nmに設定される。
本実施形態の接合層25は、図4(a)に示すように、膜13、23内において膜13と膜23との界面付近に形成される。また、本実施形態の接合層25は、図4(b)に示すように、環状の平面形状を有するように形成される。接合層25は、中央部20aと下ウェハ10との間に形成されることから、改質層24よりも中心C側に形成される。本実施形態の接合層25は、改質層24付近に形成される。また、本実施形態の接合層25は、中央部20aおよび外周部20bのうち中央部20a内のみに形成される。接合層25は例えば、ウェハWをチャックテーブル5a上に載置し、チャックテーブル5aを回転しながらウェハWにレーザL2を照射することで形成される。
なお、接合層25は、図4(a)および図4(b)に示す形状とは異なる形状を有するように形成されてもよい。このような接合層25の例については、後述する。また、接合層25は、本実施形態では改質層24が形成された後に形成されているが、代わりに改質層24が形成される前に形成されてもよい。
次に、下ウェハ10とウェハ20との間にブレードP3を挿入し、ブレードP3が挿入された状態でウェハWを回転させる(図5(a)および図5(b))。これにより、中央部20aと外周部20bとを分離することで、下ウェハ10の表面に中央部20aを残存させつつ、下ウェハ10の表面から外周部20bを除去する(図6(a)および図6(b))。
図5(a)および図5(b)に示す工程は、除去部6内のブレードP3により行われる。外周部20bは、ブレードP3から力が加わることで下ウェハ10から剥がれていく。一方、中央部20aは、接合層25により下ウェハ10と接合されているため、ブレードP3から力が加わっても下ウェハ10から剥がれない。そのため、下ウェハ10と上ウェハ20との界面にひずみがたまり、改質層24が破壊される形で応力が解放される。その結果、中央部20aと外周部20bとが改質層24を境に分離されて、外周部20bが完全に下ウェハ10から剥がれる。このようにして、外周部20bが、下ウェハ10の表面から除去され、中央部20aは、下ウェハ10の表面に残存する(図6(a)および図6(b))。別言すると、外周部20bが除去されるようにウェハWがトリミングされる。ブレードP3は、挿入部材の例である。
その後、本実施形態のウェハWは、搬送ロボット2aにより半導体製造装置の筐体外に搬出される。また、ウェハWから除去された外周部20bも、搬送ロボット2aにより筐体外に搬出される。搬送ロボット2aは、搬送機構の例である。一般的なトリミングは、外周部20bを削ることで外周部20bを除去するため、外周部20bは大量の粉末になってウェハWから除去される。一方、本実施形態のトリミングは、外周部20bを中央部20aから分離して下ウェハ10から剥がすことで外周部20bを除去するため、外周部20bは大量の粉末にならずにウェハWから除去される。よって、本実施形態によれば、外周部20bを搬送ロボット2aにより筐体から簡単に搬出することが可能となり、筐体から大量の粉末を除去する手間を抑制することが可能となる。なお、本実施形態の半導体製造装置は、搬送ロボット2a以外の搬送機構により外周部20bを筐体外に搬出してもよい。外周部20bは例えば、FOUP内に回収される。
次に、ウェハWをアニールする(図7(a)および図7(b))。その結果、膜23の下面全体が膜13の上面と接合され、膜13、23内の膜13と膜23との界面付近に接合層26が形成される。このようにして、下ウェハ10と上ウェハ20とが接合層26により接合される。なお、図7(a)および図7(b)に示す工程は、本実施形態の半導体製造装置以外の装置により行われる。
次に、上ウェハ20の上面を、グラインダP4によりグラインドする(図8(a)および図8(b))。その結果、上ウェハ20が薄膜化される。なお、図8(a)および図8(b)に示す工程は、本実施形態の半導体製造装置以外の装置により行われる。
その後、ウェハWが種々の工程により加工される。このようにして、本実施形態の半導体装置が製造される。本実施形態の半導体装置は、例えば3次元半導体メモリである。
図9から図11は、第1実施形態の第1比較例の半導体装置の製造方法を示す断面図である。本比較例では、下ウェハ10と上ウェハ20とを貼り合わせる前に、上ウェハ20がトリミングされる。
まず、図9(a)に示す上ウェハ20を用意し、図9(b)に示すように上ウェハ20をトリミングする。図9(b)は、上ウェハ20のトリミング部分T1を示している。次に、上ウェハ20内の膜23をCMP(Chemical Mechanical Polishing)装置P5を用いて研磨し(図10(a))、その後に上ウェハ20を下ウェハ10と貼り合わせる(図10(b))。次に、ウェハWをアニールすることで、膜23の下面全体を膜13の上面と接合する(図11(a))。次に、上ウェハ20の上面をグラインダP4によりグラインドすることで、上ウェハ20を薄膜化する(図11(b))。この際、上ウェハ20内におけるトリミング部分T1上の部分が、端材20cとなる。
本比較例では、図9(b)の工程で上ウェハ20をトリミングした際に、トリミング部分T1が大量の粉末となってしまう。また、本比較例では、図10(a)の工程で膜23を研磨する際に、膜23のエッジが過研磨されるおそれがある。かといって、膜23を研磨しないと、トリミングの影響が膜23に残ってしまうおそれがある。また、本比較例では、端材20cを回収するための面倒な処理が必要となる。一方、本実施形態によれば、これらの問題を抑制することが可能となる。
図12と図13は、第1実施形態の第2比較例の半導体装置の製造方法を示す断面図である。本比較例では、下ウェハ10と上ウェハ20とを貼り合わせた後に、上ウェハ20がトリミングされる。
まず、上ウェハ20を下ウェハ10と貼り合わせる(図12(a))。次に、ウェハWをアニールすることで、膜23の下面全体を膜13の上面と接合する(図12(b))。次に、上ウェハ20をブレードP6によりトリミングする(図13(a))。図13(a)は、上ウェハ20のトリミング部分T2を示している。次に、上ウェハ20の上面をグラインダP4によりグラインドすることで、上ウェハ20を薄膜化する(図14(b))。
本比較例では、図13(a)の工程で上ウェハ20をトリミングした際に、トリミング部分T2が大量の粉末となってしまう。また、本比較例では、図13(a)の工程で上ウェハ20をトリミングした際に、上ウェハ20だけでなく下ウェハ10までもトリミングされてしまうおそれがある。一方、本実施形態によれば、これらの問題を抑制することが可能となる。
図14は、第1実施形態の接合部5の動作を説明するための斜視図である。
図14(a)は、接合部5内の2つの出射部P2を示している。このように、本実施形態の接合部5は、レーザL2を出射する出射部P2を2つ備えていてもよい。この場合、接合部5は、これら2つの出射部P2を、中心Cに対称に移動させるように構成されていてもよい。図14(a)では、一方の出射部P2が+X方向に移動しており、他方の出射部P2が-X方向に移動しており、その結果、これらの出射部P2が、中心Cに対称に移動している。これらの出射部P2は、レーザL2を出射しながら移動しており、これにより上ウェハ20(および下ウェハ10)がレーザL2により走査されている。これらの出射部P2は、第1および第2出射部の例である。
出射部P2は、図14(a)に示す方向に移動した後に、図14(b)および図14(c)に示す方向にさらに移動してもよい。図14(b)では、出射部P2が中心C付近に戻った後、一方の出射部P2が+Y方向に移動しており、他方の出射部P2が-Y方向に移動している。図14(c)では、+Y方向に移動した出射部Pが、時計周りに移動しており、-Y方向に移動した出射部Pも、時計周りに移動している。その結果、図14(b)や図14(c)に示す出射部P2も、中心Cに対称に移動している。ただし、図14(a)や図14(b)に示す出射部P2は、上ウェハ20の放射方向に移動しており、これにより上ウェハ20にレーザL2が照射される位置も、上ウェハ20の放射方向に移動している。一方、図14(c)に示す出射部P2は、上ウェハ20の円周方向に移動しており、これにより上ウェハ20にレーザL2が照射される位置も、上ウェハ20の円周方向に移動している。
その結果、図14(d)に示す形状の接合層25が、上ウェハ20と下ウェハ10との間に形成される。図14(d)に示す接合層25は、上ウェハ20の円周方向に延び、円の円周の形状を有する1つの接合層25aと、上ウェハ20の放射方向に延び、円の直径の形状を有する2つの接合層25bとを含んでいる。この接合層25は、接合層25aだけでなく接合層25bも含んでいるため、接合層25aのみを含む接合層25に比べて上ウェハ20と下ウェハ10とを強く接合することができる。接合層25aは第1領域の例であり、接合層25bは第2領域の例である。
図15は、第1実施形態の接合部5の構造を示す断面図である。
本実施形態の接合部5は、図15に示すように、上述のチャックテーブル5aと、回転軸5bと、棒状部材5cと、上述の2つの出射部P2とを備えている。チャックテーブル5aはテーブルの例であり、棒状部材5cは移動部の例である。
図15は、チャックテーブル5aにより支持されているウェハWを示している。回転軸5bは、チャックテーブル5aに取り付けられており、チャックテーブル5aを回転させることで、チャックテーブル5a上のウェハWを回転させることができる。矢印A1は、回転軸5bの回転方向を示している。
棒状部材5cは、棒状の形状を有する部材であり、チャックテーブル5aの上方に配置されている。棒状部材5cは、2つの出射部P2を保持しており、これらの出射部P2を棒状部材5cに沿って移動させることができる。矢印A2は、出射部P2の移動方向を示している。
本実施形態の棒状部材5cは、回転軸5bの回転中心の真上(+Z方向)に配置されている。また、本実施形態のウェハWは、上ウェハ20の中心Cが回転軸5bの回転中心の真上にくるように、チャックテーブル5a上に載置される。よって、出射部P2は、棒状部材5cに沿って移動することで、上ウェハ20の放射方向に移動することができる。また、本実施形態の棒状部材5cは、2つの出射部P2を、中心Cに対称に移動させるように構成されている。
上述の図14(a)や図14(b)に示す工程では、回転軸5bが静止した状態で、これらの出射部P2が棒状部材5cに沿って移動する。これにより、上ウェハ20にレーザL2が照射される位置を、上ウェハ20の放射方向に移動させることが可能となり、接合層25bを形成することが可能となる。
一方、上述の図14(c)に示す工程では、これらの出射部P2が棒状部材5c上で静止した状態で、回転軸5bがチャックテーブル5aを回転させる。これにより、上ウェハ20にレーザL2が照射される位置を、上ウェハ20の円周方向に移動させることが可能となり、接合層25aを形成することが可能となる。
図16と図17は、第1実施形態の接合層25の例を示す平面図である。
図16(a)に示す例では、接合層25は、上ウェハ20の円周方向に延びる1つの接合層25aのみを含んでいる。図16(b)に示す例では、接合層25は、上ウェハ20の円周方向に延びる1つの接合層25aと、上ウェハ20の放射方向に延びる1つの接合層25bとを含んでいる。図16(c)に示す例では、接合層25は、上ウェハ20の円周方向に延びる1つの接合層25aと、上ウェハ20の放射方向に延びる2つの接合層25bとを含んでいる。図16(c)に示す接合層25は、図14(d)に示す接合層25と同じ形状を有している。上述したように、接合層25aは第1領域の例であり、接合層25bは第2領域の例である。
図17(a)に示す例では、接合層25は、1つの接合層25aの代わりに2つの接合層25cを含んでいる。接合層25cは、接合層25aと同様に、上ウェハ20の円周方向に延びている。しかしながら、接合層25aが、360度分の円周の形状を有しているのに対して、各接合部25cは、約180度分の円周(円弧)の形状を有している。このように、接合層25は、環状の形状を有する接合層25aを含んでいてもよいし、非環状の形状を有する接合層25cを含んでいてもよい。ただし、図17(a)に示す2つの接合層25cは、これらの接合層25cの組合せにより環状の形状に近い形状を形成している。接合層25cは、第1領域の例である。
図17(b)に示す例では、接合層25は、1つの接合層25aの代わりに4つの接合層25dを含んでいる。接合層25dは、接合層25aや接合層25cと同様に、上ウェハ20の円周方向に延びている。しかしながら、接合層25aが、360度分の円周の形状を有しているのに対して、各接合部25dは、約90度分の円周(円弧)の形状を有している。このように、接合層25は、非環状の形状を有する接合層25dを含んでいてもよい。ただし、図17(b)に示す4つの接合層25dは、これらの接合層25dの組合せにより環状の形状に近い形状を形成している。接合層25dは、第1領域の例である。
図17(c)に示す例では、接合層25は、上ウェハ20の円周方向に延びる4つの接合層25eと、上ウェハ20の放射方向に延びる2つの接合層25bとを含んでいる。このように、接合層25は、非環状の形状を有するように上ウェハ20の円周方向に延びる接合層25eと、上ウェハ20の放射方向に延びる接合層25bとを含んでいてもよい。接合層25eは、第1領域の例である。
図18は、第1実施形態の変形例の接合部5の構造を説明するための平面図および斜視図である。
図18(a)は、本変形例の上ウェハ20と、上ウェハ20内の接合層25とを示している。本変形例の接合層25は、図18(a)にてクロスハッチングで示す領域内に形成されている。よって、本変形例の接合層25は、上ウェハ20の円周方向に延びる環状の形状を有しており、かつ、上ウェハ20の放射方向に、ある程度の幅を有している。このような幅を有する接合層25は、レーザL2で形成しようとすると、レーザL2の照射面積が広くなるため面倒である。そこで、本変形例の接合層25は例えば、図18(b)に示す接合部5により形成される。
図18(b)は、本変形例の接合部5の構造を示している。本変形例の接合部5は、光を発生させる光源31と、光源31からの光を成形するマスク32とを備えている。マスク32により成形された光は、上ウェハ20と下ウェハ10との間の所定の領域、すなわち、接合層25を形成すべき領域に照射される。その結果、この所定の領域に接合層25が形成される。
本変形例のマスク32は、外側遮光部32aと、透光部32bと、内側遮光部32cとを含んでいる。内側遮光部32cは、円形の平面形状を有している。透光部32bは、円形の内周および外周を有する平面形状を有しており、内側遮光部32cを環状に包囲している。外側遮光部32aは、円形の内周と正方形または長方形の外周とを有する平面形状を有しており、透光部32bを環状に包囲している。内側遮光部32cは第1遮光部の例であり、外側遮光部32aは第2遮光部の例である。
外側遮光部32aと内側遮光部32cは、光源31からの光を遮断する性質を有している。一方、透光部32bは、光源31からの光を透過させる性質を有している。よって、光源31からマスク32に入射した光は、透光部32bを透過して、上述の所定の領域に照射される。その結果、図18(b)に示す形状を有する接合層5が、上ウェハ20と下ウェハ10との間に形成される。本変形例によれば、ある程度の幅を有する接合層25を簡単に形成することが可能となる。
外側遮光部32aと内側遮光部32cは、光を遮断することができる任意の材料により形成可能である。一方、透光部32bは、外側遮光部32aと内側遮光部32cとの間に部材を配置しないことで形成されてもよいし、外側遮光部32aと内側遮光部32cとの間に、光を透過させることができる部材を配置することで形成されてもよい。
図19は、第1実施形態の変形例の外側遮光部32aの例を示す平面図である。
図19(a)に示す外側遮光部32aは、光源31からの光を遮断する複数枚の遮光部材33を含んでいる。これらの遮光部材33は、円形の空間Sを形成するように配置されている。この場合、内側遮光部32cは空間S内に配置され、外側遮光部32aと内側遮光部32cとの間の隙間が透光部32bとなる。
各遮光部材33は、回転軸34の周りを回転可能である。本変形例では、各遮光部材33が回転軸34の周りを回転することで、空間Sの形状を変形させることができる。具体的には、空間Sの直径を増加または減少させることができる。図19(b)は、図19(a)の空間Sに比べて直径が減少した空間Sを示している。
本変形例によれば、空間Sの形状を変形させることで、上記所定の領域の形状を変化させることが可能となる。例えば、空間Sの直径が減少すると、上記所定の領域の外周が小さくなり、上記所定の領域の面積が小さくなる。
図20は、第1実施形態の変形例の内側遮光部32cの例を示す平面図である。
図20(a)に示す内側遮光部32cは、光源31からの光を遮断する複数枚の遮光部材35を含んでいる。これらの遮光部材35は、円形の内側遮光部32cを形成するように配置されている。この場合、外側遮光部32aは内側遮光部32cを環状に包囲するように配置され、外側遮光部32aと内側遮光部32cとの間の隙間が透光部32bとなる。
これらの遮光部材35は、内側遮光部32cの形状を円形に保ちつつスライドすることが可能である。具体的には、これらの遮光部材35は、内側遮光部32cの形状の中心軸を基点に前後に移動することが可能である。本変形例では、これらの遮光部材35がスライドすることで、内側遮光部32cの形状を変形させることができる。具体的には、内側遮光部32cの直径を増加または減少させることができる。図20(b)は、図20(a)の内側遮光部32cに比べて直径が減少した内側遮光部32cを示している。
本変形例によれば、内側遮光部32cの形状を変形させることで、上記所定の領域の形状を変化させることが可能となる。例えば、内側遮光部32cの直径が減少すると、上記所定の領域の内周が小さくなり、上記所定の領域の面積が大きくなる。
なお、本変形例のマスク32は、図19(a)の構造と図20(a)の構造の両方を備えていてもよいし、図19(a)の構造と図20(a)の構造のいずれか一方のみを備えていてもよいし、図19(a)の構造と図20(a)の構造のいずれも備えていなくてもよい。
図21は、第1実施形態の半導体装置の製造方法の詳細を示す断面図であり、具体的には、図5(a)および図5(b)に示す工程の詳細を示している。
図21(a)は、ウェハW内に形成された改質層24および接合層25を示している。この工程では、下ウェハ10とウェハ20との間にブレードP3を挿入し、ブレードP3が挿入された状態でウェハWを回転させる(図21(b))。図21(b)のブレードP3は、膜13と膜23との間に挿入されている。図21(b)の工程は、1つのブレードP3のみを用いて行ってもよいし、2つ以上のブレードP3を同時に用いて行ってもよい。
図21(b)に示すように、外周部20bは、ブレードP3から力が加わることで下ウェハ10から剥がれていく。外周部20bは、接合層25により下ウェハ10と接合されていないため、下ウェハ10から剥がれやすくなっている。一方、中央部20aは、接合層25により下ウェハ10と接合されているため、ブレードP3から力が加わっても下ウェハ10から剥がれない。そのため、下ウェハ10と上ウェハ20との界面にひずみがたまり、改質層24が破壊される形で応力が解放される。図21(c)は、改質部24にクラックが入った様子を示している。図21(d)は、このクラックが上ウェハ20を貫通した様子を示している。本実施形態の改質層24はアモルファス化されているため、クラックが入りやすい。
その結果、中央部20aと外周部20bとが改質層24を境に分離されて、外周部20bが完全に下ウェハ10から剥がれる。このようにして、外周部20bが、下ウェハ10の表面から除去され、中央部20aは、下ウェハ10の表面に残存する。
図22は、第1実施形態の半導体装置の製造方法の詳細を示す別の平面図および断面図である。
図22(a)は、上ウェハ20内の複数のチップ領域R1とスクライブ領域R2とを示している。チップ領域R1は、ウェハWのダイシング後に、個々の半導体装置(半導体チップ)になる領域である。スクライブ領域R2は、ウェハWのダイシング時に、ダイサーが当てられる領域である。
図22(a)に示す改質層24は、図3(b)等に示す改質層24と同様に、1本の円周上に配置されている。よって、図22(a)に示す改質層24は、チップ領域R1およびスクライブ領域R2内に形成されている。一方、図22(a)に示す接合層25は、図4(b)等に示す接合層25と同様に、1本の円周上に配置されているが、チップ領域R1内で断絶されている。よって、図22(a)に示す接合層25は、チップ領域R1およびスクライブ領域R2のうちスクライブ領域R2内のみに形成されている。
図22(b)は、図22(a)に示す上ウェハ20と、この上ウェハ20下の下ウェハ10とを示している。図22(b)では、膜13が、絶縁膜13aと、絶縁膜13bとを含んでおり、膜23が、絶縁膜23aと、絶縁膜23bと、金属膜23cと、積層膜23dとを含んでいる。積層膜23dは例えば、3次元半導体メモリのワード線や選択ゲートを含んでいる。金属膜23cは例えば、積層膜23d用の配線層として形成されている。本実施形態の金属膜23cおよび積層膜23dは、チップ領域R1およびスクライブ領域R2のうちチップ領域R1内のみに形成されている。
図22(b)はさらに、出射部P2からスクライブ領域R2に入射したレーザL2と、出射部P2からチップ領域R1に入射したレーザL2(区別のため「L2’」で表す)とを示している。一般に、金属膜23cはレーザL2を反射する性質を有する。よって、チップ領域R1に入射したレーザL2であるレーザL2’は、金属膜23cで反射され、膜13と膜23との界面に到達していない。これが、図22(a)に示す接合層25がチップ領域R1内に形成されていない理由である。
図22(a)では、接合層25がチップ領域R1内に形成されていないため、上ウェハ20と下ウェハ10との間の接合層25による接合強度が不十分になる可能性がある。しかしながら、検証によれば、接合層25がスクライブ領域R2内のみに形成されている場合でも、上ウェハ20と下ウェハ10との間の接合層25による接合強度を十分に確保することができる。よって、本実施形態の接合層25は、図22(a)に示す形状を有するように形成してもよい。なお、接合層25による接合強度を高めたい場合には、接合層25を上述の接合層25bを含むように形成してもよいし、接合層25を図18(b)に示す接合部5により、ある程度の幅を有するように形成してもよい。なお、図22(a)に示す接合部25は、図18(a)に示す接合層25と同様に、ある程度の幅を有するように形成されている。
同様に、検証によれば、改質層24がスクライブ領域R2内のみに形成されている場合でも、図5(a)および図5(b)に示す工程を行うことができる。よって、本実施形態の改質層24は、図22(a)に示す形状を有するように形成してもよい。
以上のように、本実施形態では、ウェハW内に改質層24および接合層25を形成し、改質層24および接合層25を利用してウェハWから上ウェハ20の外周部20bを除去する。よって、本実施形態によれば、例えば外周部20bを大量の粉末にせずに外周部20bを除去することが可能となるなど、ウェハWを好適に加工することが可能となる。
なお、本発明の実施形態は、次のような態様で実施してもよい。
(付記1)
第1基板を部分的に改質して、前記第1基板内の第1部分と第2部分との間に改質層を形成する改質部と、
前記第1部分と第2基板との間に、前記第1部分と前記第2基板とを接合する接合層を形成する接合部と、
前記第1部分と前記第2部分とを分離することで、前記第2基板の表面に前記第1部分を残存させつつ、前記第2基板の表面から前記第2部分を除去する除去部と、
を備える半導体製造装置。
第1基板を部分的に改質して、前記第1基板内の第1部分と第2部分との間に改質層を形成する改質部と、
前記第1部分と第2基板との間に、前記第1部分と前記第2基板とを接合する接合層を形成する接合部と、
前記第1部分と前記第2部分とを分離することで、前記第2基板の表面に前記第1部分を残存させつつ、前記第2基板の表面から前記第2部分を除去する除去部と、
を備える半導体製造装置。
(付記2)
前記第2部分は、前記第1部分を環状に包囲する形状を有する、付記1に記載の半導体製造装置。
前記第2部分は、前記第1部分を環状に包囲する形状を有する、付記1に記載の半導体製造装置。
(付記3)
前記改質部は、前記第1基板を部分的にアモルファス化することで、前記改質層としてアモルファス層を形成する、付記1または2に記載の半導体製造装置。
前記改質部は、前記第1基板を部分的にアモルファス化することで、前記改質層としてアモルファス層を形成する、付記1または2に記載の半導体製造装置。
(付記4)
前記改質部は、前記第1基板をレーザにより部分的に改質する、付記1から3のいずれか1項に記載の半導体製造装置。
前記改質部は、前記第1基板をレーザにより部分的に改質する、付記1から3のいずれか1項に記載の半導体製造装置。
(付記5)
前記接合層は、前記第1および第2部分のうち前記第1部分内のみに形成される、付記1から4のいずれか1項に記載の半導体製造装置。
前記接合層は、前記第1および第2部分のうち前記第1部分内のみに形成される、付記1から4のいずれか1項に記載の半導体製造装置。
(付記6)
前記接合層は、前記第1基板の円周方向に延びる第1領域を含む、付記1から5のいずれか1項に記載の半導体製造装置。
前記接合層は、前記第1基板の円周方向に延びる第1領域を含む、付記1から5のいずれか1項に記載の半導体製造装置。
(付記7)
前記接合層はさらに、前記第1基板の放射方向に延びる第2領域を含む、付記6に記載の半導体製造装置。
前記接合層はさらに、前記第1基板の放射方向に延びる第2領域を含む、付記6に記載の半導体製造装置。
(付記8)
前記接合部は、前記接合層をレーザにより形成する、付記1から7のいずれか1項に記載の半導体製造装置。
前記接合部は、前記接合層をレーザにより形成する、付記1から7のいずれか1項に記載の半導体製造装置。
(付記9)
前記接合部の前記レーザは、前記第1および第2基板により吸収されることで熱を発生し、前記第1および第2基板内で前記熱により脱水縮合を生じさせることで前記接合層を形成する、付記8に記載の半導体製造装置。
前記接合部の前記レーザは、前記第1および第2基板により吸収されることで熱を発生し、前記第1および第2基板内で前記熱により脱水縮合を生じさせることで前記接合層を形成する、付記8に記載の半導体製造装置。
(付記10)
前記接合部は、前記第1基板に前記レーザが照射される位置を、前記第1基板の放射方向および円周方向に移動させることが可能である、付記8または9に記載の半導体製造装置。
前記接合部は、前記第1基板に前記レーザが照射される位置を、前記第1基板の放射方向および円周方向に移動させることが可能である、付記8または9に記載の半導体製造装置。
(付記11)
前記接合部は、
前記レーザを出射する出射部と、
前記第1および第2基板を支持するテーブルと、
前記テーブルを回転させる回転軸と、
前記テーブルの放射方向に前記出射部を移動させる移動部とを備え、
前記移動部が前記出射部を移動させることで、前記第1基板に前記レーザが照射される位置を、前記第1基板の放射方向に移動させ、
前記回転軸が前記テーブルを回転させることで、前記第1基板に前記レーザが照射される位置を、前記第1基板の円周方向に移動させる、
付記10に記載の半導体製造装置。
前記接合部は、
前記レーザを出射する出射部と、
前記第1および第2基板を支持するテーブルと、
前記テーブルを回転させる回転軸と、
前記テーブルの放射方向に前記出射部を移動させる移動部とを備え、
前記移動部が前記出射部を移動させることで、前記第1基板に前記レーザが照射される位置を、前記第1基板の放射方向に移動させ、
前記回転軸が前記テーブルを回転させることで、前記第1基板に前記レーザが照射される位置を、前記第1基板の円周方向に移動させる、
付記10に記載の半導体製造装置。
(付記12)
前記出射部は、前記レーザを出射する第1および第2出射部を含み、
前記移動部は、前記第1および第2出射部を前記第1基板の中心に対称に移動させる、
付記10または11に記載の半導体製造装置。
前記出射部は、前記レーザを出射する第1および第2出射部を含み、
前記移動部は、前記第1および第2出射部を前記第1基板の中心に対称に移動させる、
付記10または11に記載の半導体製造装置。
(付記13)
前記接合部は、光を発生させる光源と、前記光を成形するマスクとを備え、前記マスクにより成形された前記光を前記第1基板と前記第2基板との間の所望の領域に照射して、前記所定の領域に前記接合層を形成する、付記1から7のいずれか1項に記載の半導体製造装置。
前記接合部は、光を発生させる光源と、前記光を成形するマスクとを備え、前記マスクにより成形された前記光を前記第1基板と前記第2基板との間の所望の領域に照射して、前記所定の領域に前記接合層を形成する、付記1から7のいずれか1項に記載の半導体製造装置。
(付記14)
前記マスクは、第1遮光部と、前記第1遮光部を環状に包囲する第2遮光部とを備え、前記第1遮光部と前記第2遮光部との間の透光部を透過した前記光を前記所定の領域に照射する、付記13に記載の半導体製造装置。
前記マスクは、第1遮光部と、前記第1遮光部を環状に包囲する第2遮光部とを備え、前記第1遮光部と前記第2遮光部との間の透光部を透過した前記光を前記所定の領域に照射する、付記13に記載の半導体製造装置。
(付記15)
前記マスクは、前記第1および第2遮光部の少なくともいずれかの形状を変形させることで、前記所定の領域の形状を変化させることが可能である、付記14に記載の半導体製造装置。
前記マスクは、前記第1および第2遮光部の少なくともいずれかの形状を変形させることで、前記所定の領域の形状を変化させることが可能である、付記14に記載の半導体製造装置。
(付記16)
前記除去部は、前記第1基板と前記第2基板との間に挿入部材を挿入して前記第2基板から前記第2部分を剥がすことで、前記第2部分を除去する、付記1から15のいずれか1項に記載の半導体製造装置。
前記除去部は、前記第1基板と前記第2基板との間に挿入部材を挿入して前記第2基板から前記第2部分を剥がすことで、前記第2部分を除去する、付記1から15のいずれか1項に記載の半導体製造装置。
(付記17)
前記第2基板から剥がされた前記第2部分を搬送する搬送機構をさらに備える、付記16に記載の半導体製造装置。
前記第2基板から剥がされた前記第2部分を搬送する搬送機構をさらに備える、付記16に記載の半導体製造装置。
(付記18)
第1基板を部分的に改質して、前記第1基板内の第1部分と第2部分との間に改質層を形成し、
前記第1部分と第2基板との間に、前記第1部分と前記第2基板とを接合する接合層を形成し、
前記第1部分と前記第2部分とを分離することで、前記第2基板の表面に前記第1部分を残存させつつ、前記第2基板の表面から前記第2部分を除去する、
ことを含む半導体装置の製造方法。
第1基板を部分的に改質して、前記第1基板内の第1部分と第2部分との間に改質層を形成し、
前記第1部分と第2基板との間に、前記第1部分と前記第2基板とを接合する接合層を形成し、
前記第1部分と前記第2部分とを分離することで、前記第2基板の表面に前記第1部分を残存させつつ、前記第2基板の表面から前記第2部分を除去する、
ことを含む半導体装置の製造方法。
(付記19)
前記改質層は、前記接合層が形成される前に形成される、付記18に記載の半導体装置の製造方法。
前記改質層は、前記接合層が形成される前に形成される、付記18に記載の半導体装置の製造方法。
(付記20)
前記改質層は、前記接合層が形成された後に形成される、付記18に記載の半導体装置の製造方法。
前記改質層は、前記接合層が形成された後に形成される、付記18に記載の半導体装置の製造方法。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
1:載置部、1a:ロードポート、2:搬送部、2a:搬送ロボット、
3:検出部、4:改質部、4a:チャックテーブル、5:接合部、
5a:チャックテーブル、5b:回転軸、5c:棒状部材、6:除去部、7:制御部、
10:下ウェハ、11:半導体ウェハ、12:膜、
13:膜、13a:絶縁膜、13b:絶縁膜、
20:上ウェハ、20a:中央部、20b:外周部、20c:端材、
21:半導体ウェハ、22:膜、23:膜、23a:絶縁膜、23b:絶縁膜、
23c:金属膜、23d:積層膜、24:改質層、25:接合層、25a:接合層、
25b:接合層、25c:接合層、25d:接合層、25e:接合層、26:接合層、
31:光源、32:マスク、32a:外側遮光部、32b:透光部、
32c:内側遮光部、33:遮光部材、34:回転軸、35:遮光部材
3:検出部、4:改質部、4a:チャックテーブル、5:接合部、
5a:チャックテーブル、5b:回転軸、5c:棒状部材、6:除去部、7:制御部、
10:下ウェハ、11:半導体ウェハ、12:膜、
13:膜、13a:絶縁膜、13b:絶縁膜、
20:上ウェハ、20a:中央部、20b:外周部、20c:端材、
21:半導体ウェハ、22:膜、23:膜、23a:絶縁膜、23b:絶縁膜、
23c:金属膜、23d:積層膜、24:改質層、25:接合層、25a:接合層、
25b:接合層、25c:接合層、25d:接合層、25e:接合層、26:接合層、
31:光源、32:マスク、32a:外側遮光部、32b:透光部、
32c:内側遮光部、33:遮光部材、34:回転軸、35:遮光部材
Claims (13)
- 第1基板を部分的に改質して、前記第1基板内の第1部分と第2部分との間に改質層を形成する改質部と、
前記第1部分と第2基板との間に、前記第1部分と前記第2基板とを接合する接合層を形成する接合部と、
前記第1部分と前記第2部分とを分離することで、前記第2基板の表面に前記第1部分を残存させつつ、前記第2基板の表面から前記第2部分を除去する除去部と、
を備える半導体製造装置。 - 前記第2部分は、前記第1部分を環状に包囲する形状を有する、請求項1に記載の半導体製造装置。
- 前記改質部は、前記第1基板をレーザにより部分的に改質する、請求項1または2に記載の半導体製造装置。
- 前記接合層は、前記第1および第2部分のうち前記第1部分内のみに形成される、請求項1から3のいずれか1項に記載の半導体製造装置。
- 前記接合層は、前記第1基板の円周方向に延びる第1領域を含む、請求項1から4のいずれか1項に記載の半導体製造装置。
- 前記接合層はさらに、前記第1基板の放射方向に延びる第2領域を含む、請求項5に記載の半導体製造装置。
- 前記接合部は、前記接合層をレーザにより形成する、請求項1から6のいずれか1項に記載の半導体製造装置。
- 前記接合部の前記レーザは、前記第1および第2基板により吸収されることで熱を発生し、前記第1および第2基板内で前記熱により脱水縮合を生じさせることで前記接合層を形成する、請求項7に記載の半導体製造装置。
- 前記接合部は、前記第1基板に前記レーザが照射される位置を、前記第1基板の放射方向および円周方向に移動させることが可能である、請求項7または8に記載の半導体製造装置。
- 前記接合部は、
前記レーザを出射する出射部と、
前記第1および第2基板を支持するテーブルと、
前記テーブルを回転させる回転軸と、
前記テーブルの放射方向に前記出射部を移動させる移動部とを備え、
前記移動部が前記出射部を移動させることで、前記第1基板に前記レーザが照射される位置を、前記第1基板の放射方向に移動させ、
前記回転軸が前記テーブルを回転させることで、前記第1基板に前記レーザが照射される位置を、前記第1基板の円周方向に移動させる、
請求項9に記載の半導体製造装置。 - 前記出射部は、前記レーザを出射する第1および第2出射部を含み、
前記移動部は、前記第1および第2出射部を前記第1基板の中心に対称に移動させる、
請求項9または10に記載の半導体製造装置。 - 前記除去部は、前記第1基板と前記第2基板との間に挿入部材を挿入して前記第2基板から前記第2部分を剥がすことで、前記第2部分を除去する、請求項1から11のいずれか1項に記載の半導体製造装置。
- 第1基板を部分的に改質して、前記第1基板内の第1部分と第2部分との間に改質層を形成し、
前記第1部分と第2基板との間に、前記第1部分と前記第2基板とを接合する接合層を形成し、
前記第1部分と前記第2部分とを分離することで、前記第2基板の表面に前記第1部分を残存させつつ、前記第2基板の表面から前記第2部分を除去する、
ことを含む半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021036524A JP2022136755A (ja) | 2021-03-08 | 2021-03-08 | 半導体製造装置および半導体装置の製造方法 |
TW110123553A TWI839619B (zh) | 2021-03-08 | 2021-06-28 | 半導體製造裝置及半導體裝置之製造方法 |
CN202110829275.6A CN115036234A (zh) | 2021-03-08 | 2021-07-22 | 半导体制造装置及半导体装置的制造方法 |
US17/460,971 US11823924B2 (en) | 2021-03-08 | 2021-08-30 | Semiconductor manufacturing apparatus, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021036524A JP2022136755A (ja) | 2021-03-08 | 2021-03-08 | 半導体製造装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022136755A true JP2022136755A (ja) | 2022-09-21 |
Family
ID=83116350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021036524A Pending JP2022136755A (ja) | 2021-03-08 | 2021-03-08 | 半導体製造装置および半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11823924B2 (ja) |
JP (1) | JP2022136755A (ja) |
CN (1) | CN115036234A (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4839818B2 (ja) | 2005-12-16 | 2011-12-21 | 信越半導体株式会社 | 貼り合わせ基板の製造方法 |
US8759951B2 (en) | 2009-12-11 | 2014-06-24 | Sharp Kabushiki Kaisha | Method for manufacturing semiconductor device, and semiconductor device |
JP5926527B2 (ja) * | 2011-10-17 | 2016-05-25 | 信越化学工業株式会社 | 透明soiウェーハの製造方法 |
JP6608732B2 (ja) | 2016-03-01 | 2019-11-20 | 株式会社ディスコ | ウエーハの加工方法 |
WO2019176589A1 (ja) | 2018-03-14 | 2019-09-19 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法及びコンピュータ記憶媒体 |
US11450578B2 (en) * | 2018-04-27 | 2022-09-20 | Tokyo Electron Limited | Substrate processing system and substrate processing method |
JP7291470B2 (ja) | 2018-11-02 | 2023-06-15 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
JP2020136448A (ja) | 2019-02-19 | 2020-08-31 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
JP7257218B2 (ja) | 2019-03-29 | 2023-04-13 | 東京エレクトロン株式会社 | 処理装置及び処理方法 |
-
2021
- 2021-03-08 JP JP2021036524A patent/JP2022136755A/ja active Pending
- 2021-07-22 CN CN202110829275.6A patent/CN115036234A/zh active Pending
- 2021-08-30 US US17/460,971 patent/US11823924B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20220285181A1 (en) | 2022-09-08 |
TW202249066A (zh) | 2022-12-16 |
US11823924B2 (en) | 2023-11-21 |
CN115036234A (zh) | 2022-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101930943B (zh) | 半导体器件的制造方法 | |
KR102519860B1 (ko) | 웨이퍼의 가공 방법 | |
TW201820436A (zh) | 晶圓的加工方法 | |
JP2007096115A (ja) | 半導体装置の製造方法 | |
WO2018003602A1 (ja) | 整列治具、整列方法及び転着方法 | |
WO2003060974A1 (fr) | Element de protection pour plaquette semi-conductrice et procede de meulage d'une plaquette semi-conductrice | |
CN108015650B (zh) | 晶片的加工方法 | |
WO2021084902A1 (ja) | チップ付き基板の製造方法、及び基板処理装置 | |
JP2022136755A (ja) | 半導体製造装置および半導体装置の製造方法 | |
TWI839619B (zh) | 半導體製造裝置及半導體裝置之製造方法 | |
TWI802197B (zh) | 半導體製造裝置及半導體裝置的製造方法 | |
TWI762698B (zh) | 基板處理方法 | |
KR102457885B1 (ko) | 웨이퍼의 가공 방법 | |
JP7343339B2 (ja) | ウエーハの加工方法 | |
WO2023032833A1 (ja) | 基板処理方法及び基板処理装置 | |
US11222808B2 (en) | Method of removing carrier plate | |
US11651989B2 (en) | Wafer transferring method | |
CN115229346A (zh) | 半导体制造装置及半导体装置的制造方法 | |
JP2022083916A (ja) | 紫外線照射装置 | |
JP2024031485A (ja) | デバイスチップの製造方法 | |
JP2024035878A (ja) | 積層デバイスチップの製造方法 | |
CN115483155A (zh) | 器件芯片的制造方法 | |
JP2022014181A (ja) | 積層ウェーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240618 |