JPH0387012A - 接合ウエハおよびその製造方法 - Google Patents
接合ウエハおよびその製造方法Info
- Publication number
- JPH0387012A JPH0387012A JP15930190A JP15930190A JPH0387012A JP H0387012 A JPH0387012 A JP H0387012A JP 15930190 A JP15930190 A JP 15930190A JP 15930190 A JP15930190 A JP 15930190A JP H0387012 A JPH0387012 A JP H0387012A
- Authority
- JP
- Japan
- Prior art keywords
- bonded wafer
- substrate
- wafer
- bonded
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 115
- 235000012431 wafers Nutrition 0.000 claims description 96
- 238000000034 method Methods 0.000 claims description 39
- 238000000227 grinding Methods 0.000 claims description 29
- 238000005498 polishing Methods 0.000 claims description 23
- 239000010408 film Substances 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 3
- 238000005336 cracking Methods 0.000 abstract description 8
- 238000005520 cutting process Methods 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000000428 dust Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
接合ウェハおよびその製造方法、特に高品質なシリコン
・オン・インシュレータ(Silicon onIns
ulator、 5ol)ウェハを得るためのSOIウ
ェハの構造とその製造方法に関し、 接合Solの製造において、素子基板の端面に鋭角な段
差が生じることによる素子基板の欠けとゴミの発生、お
よび素子基板の割れを防止することができる構造のSO
Iとそれの製造方法を提供することを目的とし、 2枚以上のウェハを接合した後に生じる接合ウェハの不
連続な端面を端面研削処理によって連続した丸めの端面
とすることを特徴とする接合ウニへの製造方法、および
素子を形成すべき基板および該基板を支持すべき基板を
接合して得られる接合ウェハの端面が連続した曲面を有
することを特徴とする接合ウェハを含み構成する。
・オン・インシュレータ(Silicon onIns
ulator、 5ol)ウェハを得るためのSOIウ
ェハの構造とその製造方法に関し、 接合Solの製造において、素子基板の端面に鋭角な段
差が生じることによる素子基板の欠けとゴミの発生、お
よび素子基板の割れを防止することができる構造のSO
Iとそれの製造方法を提供することを目的とし、 2枚以上のウェハを接合した後に生じる接合ウェハの不
連続な端面を端面研削処理によって連続した丸めの端面
とすることを特徴とする接合ウニへの製造方法、および
素子を形成すべき基板および該基板を支持すべき基板を
接合して得られる接合ウェハの端面が連続した曲面を有
することを特徴とする接合ウェハを含み構成する。
本発明は接合ウェハおよびその製造方法、特に高品質な
シリコン・オン・インシュレータ(Sil−icon
on In5ulator、 501)ウェハを得るた
めのS○Iウェハの構造とその製造方法に関する。
シリコン・オン・インシュレータ(Sil−icon
on In5ulator、 501)ウェハを得るた
めのS○Iウェハの構造とその製造方法に関する。
近年の半導体の利用分野は拡大して増々高性能、高品質
なものが求められ、特に、高速化と耐環境化されたデバ
イスが要求されている。このため、S○■基板を用いた
デバイスが提供されているが、通常のシリコン基板(ウ
ェハ)並みの結晶性が得られず、形成される素子の特性
や歩留りが良くないので、SOIウェハの結晶性を向上
させる方法が要請されている。
なものが求められ、特に、高速化と耐環境化されたデバ
イスが要求されている。このため、S○■基板を用いた
デバイスが提供されているが、通常のシリコン基板(ウ
ェハ)並みの結晶性が得られず、形成される素子の特性
や歩留りが良くないので、SOIウェハの結晶性を向上
させる方法が要請されている。
従来のSOIウェハにおいては、メルト法、SI MO
X (Separation by 1wplante
d Oxygen)法、そして接合法(貼合わせ法)等
が知られている。
X (Separation by 1wplante
d Oxygen)法、そして接合法(貼合わせ法)等
が知られている。
しかし、メルト法、SIMOX法は各れもその製造法の
原理的な問題から、良質な結晶を得ることが極めて難し
いとされている。一方、接合法は、良質な結晶同士を接
着させるので、良質なSol基板が得られるという利点
がある。
原理的な問題から、良質な結晶を得ることが極めて難し
いとされている。一方、接合法は、良質な結晶同士を接
着させるので、良質なSol基板が得られるという利点
がある。
多層LSI構造に有利なメルト法を第4図を参照して説
明すると、第4図(a)の模式的な斜視図に示されるよ
うに、表面にsho、膜32が形成されたウェハ31に
複数個の島33を形成する。島33は図面の簡略化のた
め6個しか示していないが、実際にはもっと多くの島が
ウェハ31全面にわたって形成される。この島33に単
結晶シリコン領域を形成してデバイスを作るのである。
明すると、第4図(a)の模式的な斜視図に示されるよ
うに、表面にsho、膜32が形成されたウェハ31に
複数個の島33を形成する。島33は図面の簡略化のた
め6個しか示していないが、実際にはもっと多くの島が
ウェハ31全面にわたって形成される。この島33に単
結晶シリコン領域を形成してデバイスを作るのである。
第4図(b)は島33の部分の断面図で、sorを作る
ために、全面に多結晶シリコン(ポリシリコン)34を
堆積し、次いでレーザビームを照射してポリシリコンを
溶融すると、第4図(C)に示されるように、溶融され
たポリシリコンは島33内に流れ込み、次いで再結晶化
して単結晶シリコン層36となる。
ために、全面に多結晶シリコン(ポリシリコン)34を
堆積し、次いでレーザビームを照射してポリシリコンを
溶融すると、第4図(C)に示されるように、溶融され
たポリシリコンは島33内に流れ込み、次いで再結晶化
して単結晶シリコン層36となる。
このメルト法においては、図に線で示す結晶欠陥37が
Sin、膜32から発生し、例えば島33が10口の大
きさのものである場合、周辺から2 、5 **程度は
結晶欠陥が多く、その結果島の寸法の約374において
単結晶シリコン領域を作ることができないという歩留り
上の問題がある。
Sin、膜32から発生し、例えば島33が10口の大
きさのものである場合、周辺から2 、5 **程度は
結晶欠陥が多く、その結果島の寸法の約374において
単結晶シリコン領域を作ることができないという歩留り
上の問題がある。
SIMOX法では、第5図を参照すると、先ず第5図(
a)に示されるように、シリコン基板(ウェハ)41に
酸素イオン(○+)を上から注入し、シリコン基板41
の深さのほぼ中央部分に打ち込んで酸素注入層42(図
に短い線を交叉させて示す)を形成する。
a)に示されるように、シリコン基板(ウェハ)41に
酸素イオン(○+)を上から注入し、シリコン基板41
の深さのほぼ中央部分に打ち込んで酸素注入層42(図
に短い線を交叉させて示す)を形成する。
次いで、第5図(b)に示すように、1200−125
0℃のアニールを行うと、酸素注入層はSin、層43
となって、その上方に5OI44が作られる。
0℃のアニールを行うと、酸素注入層はSin、層43
となって、その上方に5OI44が作られる。
しかし、この方法では、5OI44内に砂地で示すよう
に酸素45が残留し、シリコン中の酸素が結晶欠陥の原
因となるので、SIMOX法で高品質なSOIを得るこ
とは難しい。
に酸素45が残留し、シリコン中の酸素が結晶欠陥の原
因となるので、SIMOX法で高品質なSOIを得るこ
とは難しい。
そこで接合SO■が開発されるに至ったもので、この方
法では、表面を酸化した素子基板(素子を形成する方の
基板)とそれの支持基板とを接着した後に、素子基板の
表面を研削し、次いで周辺をエツチングし、最後に研磨
する方法を行う。
法では、表面を酸化した素子基板(素子を形成する方の
基板)とそれの支持基板とを接着した後に、素子基板の
表面を研削し、次いで周辺をエツチングし、最後に研磨
する方法を行う。
接合Solを第6図を参照してやや詳細に説明すると、
CZ法で引上げた単結晶シリコンのCZ結晶51の表面
には引上げに際してCZ結晶51を回転させるので多数
の筋52が形威されている(第6図(a))、そこで、
円筒加工によってCZ結晶51表面の面取りを行って表
面を均一に滑らかにする。(第6図(b))。次いで、
オリエンテーション・フラット加工〈オリフラ加工)に
よって第6図(C)に示すように、CZ結晶51の一側
面を除去する。
CZ法で引上げた単結晶シリコンのCZ結晶51の表面
には引上げに際してCZ結晶51を回転させるので多数
の筋52が形威されている(第6図(a))、そこで、
円筒加工によってCZ結晶51表面の面取りを行って表
面を均一に滑らかにする。(第6図(b))。次いで、
オリエンテーション・フラット加工〈オリフラ加工)に
よって第6図(C)に示すように、CZ結晶51の一側
面を除去する。
次に、スライシングによって第6図(d)に示されるウ
ェハ53(厚さ約0.111)を作り、それの面取りを
行って第6図(e)に示すように、ウェハ53の端面を
丸くし、次いでラッピングによって第6図(f)に示さ
れる厚さ500〜700μmのウェハ53を作り、次い
で研磨によってウェハ53の表面をミラー表面にするゆ
ウェハの端面を面取りする理由は、ラフピングにおいて
砥粒のまわり込みを良くして砥粒の停滞を防止すること
に加え、でき上がったウェハの搬送、処理において、面
取りしてないとほぼ垂直な端面の形成する角がかけてゴ
ミを生じたリウエハが割れたりすることを回避するため
である。
ェハ53(厚さ約0.111)を作り、それの面取りを
行って第6図(e)に示すように、ウェハ53の端面を
丸くし、次いでラッピングによって第6図(f)に示さ
れる厚さ500〜700μmのウェハ53を作り、次い
で研磨によってウェハ53の表面をミラー表面にするゆ
ウェハの端面を面取りする理由は、ラフピングにおいて
砥粒のまわり込みを良くして砥粒の停滞を防止すること
に加え、でき上がったウェハの搬送、処理において、面
取りしてないとほぼ垂直な端面の形成する角がかけてゴ
ミを生じたリウエハが割れたりすることを回避するため
である。
次に、面取り加工したウェハ53の表面を酸化してSi
ng膜54を形威し、かかるウェハ53の2枚を第6図
(g)に示すように接着する。図において、上方のもの
は素子基板53a、下方は支持基板53bであり、ウェ
ハの大きさ、酸化膜の膜厚は説明のため誇張して模式的
に画いである。ウェハ53の表面はミラー表面(鏡面仕
上げ)になっているので、素子基板53aと支持基板5
3bは室温で貼合わされる。次いで、1200℃のアニ
ールによってSiO□膜54に取込まれた空気に含まれ
る水分のうち水素を除去し、酸素とシリコンの結合によ
って素子基板53aと支持基板53bを強固に接合させ
る。
ng膜54を形威し、かかるウェハ53の2枚を第6図
(g)に示すように接着する。図において、上方のもの
は素子基板53a、下方は支持基板53bであり、ウェ
ハの大きさ、酸化膜の膜厚は説明のため誇張して模式的
に画いである。ウェハ53の表面はミラー表面(鏡面仕
上げ)になっているので、素子基板53aと支持基板5
3bは室温で貼合わされる。次いで、1200℃のアニ
ールによってSiO□膜54に取込まれた空気に含まれ
る水分のうち水素を除去し、酸素とシリコンの結合によ
って素子基板53aと支持基板53bを強固に接合させ
る。
次いで、ラッピングによって素子基板53aを上方から
研磨し、第6図(h)に示すように、SiO!膜54全
540.2〜10μm程度素子基板53a側を残す。そ
して、前記ラフピングによって鏡面仕上げされた素子基
板53aの表面上に次のエツチングによってマスク材と
なるテープ55を貼りつける。
研磨し、第6図(h)に示すように、SiO!膜54全
540.2〜10μm程度素子基板53a側を残す。そ
して、前記ラフピングによって鏡面仕上げされた素子基
板53aの表面上に次のエツチングによってマスク材と
なるテープ55を貼りつける。
続いてウェットエツチングによってテープ55でマスク
されない周辺部分をエツチングする(第6図(i))。
されない周辺部分をエツチングする(第6図(i))。
この時、接着面での5i02膜の厚さは0.1〜5μm
程度となり、このSi0g膜がSOIのインシュレータ
である。
程度となり、このSi0g膜がSOIのインシュレータ
である。
第6図(i)に示す周辺エツチング後の素子基板53a
を観察すると、その端面ばほぼ垂直になっていて鋭角な
段差が生じているので、上部の角の部分がウェハの洗浄
や搬送中に生じる振動によって他の物につき当たると角
の部分が欠け、場合によっては素子基板53aが割れる
ことが経験された。
を観察すると、その端面ばほぼ垂直になっていて鋭角な
段差が生じているので、上部の角の部分がウェハの洗浄
や搬送中に生じる振動によって他の物につき当たると角
の部分が欠け、場合によっては素子基板53aが割れる
ことが経験された。
また、第6図(h)に示される素子基板53aのラッピ
ングにおいて、素子基板53aの側面は同図に点線で示
す接着面56に対して鋭角になっているために、その部
分にラッピングに用いる砥粒がたまり、砥粒の流れが全
般的にみて均一でないので、ラフピングが均一に行われ
ず、ラッピング仕上げ面が完全なミラー表面にならない
問題も経験された。
ングにおいて、素子基板53aの側面は同図に点線で示
す接着面56に対して鋭角になっているために、その部
分にラッピングに用いる砥粒がたまり、砥粒の流れが全
般的にみて均一でないので、ラフピングが均一に行われ
ず、ラッピング仕上げ面が完全なミラー表面にならない
問題も経験された。
そこで本発明は、接合Solの製造において、素子基板
の端面に鋭角な段差が生じることによる素子基板の欠け
とゴミの発生、および素子基板の割れを防止することが
できる構造のSolとそれの製造方法を提供することを
目的とする。
の端面に鋭角な段差が生じることによる素子基板の欠け
とゴミの発生、および素子基板の割れを防止することが
できる構造のSolとそれの製造方法を提供することを
目的とする。
本発明による接合ウェハの製造方法は上記目的達成のた
め、2枚以上のウェハを接合した後に生じる接合ウェハ
の不連続な端面を端面研削処理によって連続した丸めの
端面とするものである。
め、2枚以上のウェハを接合した後に生じる接合ウェハ
の不連続な端面を端面研削処理によって連続した丸めの
端面とするものである。
本発明の接合ウェハの製造方法においては、接合ウェハ
の端面研削を行い、次いで素子を形成すべき基板を薄膜
化する場合であってもよく、前記接合ウェハの端面研削
後更に研磨する場合であってもよい。ここでの素子を形
成すべき基板の薄膜化としては研磨、または研削及び研
磨により行う場合が挙げられる。
の端面研削を行い、次いで素子を形成すべき基板を薄膜
化する場合であってもよく、前記接合ウェハの端面研削
後更に研磨する場合であってもよい。ここでの素子を形
成すべき基板の薄膜化としては研磨、または研削及び研
磨により行う場合が挙げられる。
本発明の接合ウェハの製造方法においては、接合ウェハ
の素子を形成すべき基板を薄膜化し、次いで接合ウェハ
の端面研削を行う場合であってもよく、前記接合ウェハ
の端面研削後更に研磨する場合であってもよい。ここで
の素子を形成すべき基板の薄膜化としては研磨、または
研削および研磨により行う場合が挙げられる。
の素子を形成すべき基板を薄膜化し、次いで接合ウェハ
の端面研削を行う場合であってもよく、前記接合ウェハ
の端面研削後更に研磨する場合であってもよい。ここで
の素子を形成すべき基板の薄膜化としては研磨、または
研削および研磨により行う場合が挙げられる。
本発明による接合ウェハは上記目的達成のため、素子を
形成すべき基板および該基板を支持すべき基板を接合し
て得られる接合ウェハの端面が連続した曲面を有するも
のである。
形成すべき基板および該基板を支持すべき基板を接合し
て得られる接合ウェハの端面が連続した曲面を有するも
のである。
本発明の接合ウェハにおいては、素子を形成すべき基板
と該基板を支持すべき基板が絶縁膜を介して接合してい
る場合であってもよく、また、接合ウェハの端面が鏡面
になっている場合であってもよい。
と該基板を支持すべき基板が絶縁膜を介して接合してい
る場合であってもよく、また、接合ウェハの端面が鏡面
になっている場合であってもよい。
第2図は本発明の原理図で、先ず、第2図(a)に示す
ように、素子を形成すべき基板(以下、素子基板という
)11と素子基板11を支持すべき基板(以下、支持基
板という) 12とを接着して接合ウェハ14を作る。
ように、素子を形成すべき基板(以下、素子基板という
)11と素子基板11を支持すべき基板(以下、支持基
板という) 12とを接着して接合ウェハ14を作る。
次いで、第2図(b)に示すように、接合ウェハ14の
端面を面取りする。続いて、素子基板11を第1図(c
)に示すように、研削し研磨する。なお、ここでは接合
ウェハ14の端面を連続した曲面となるように面取りし
た後、素子基板11を薄膜化する場合であるが、素子基
板を薄膜化した後接合ウェハの端面を面取りする場合で
あってもよい。
端面を面取りする。続いて、素子基板11を第1図(c
)に示すように、研削し研磨する。なお、ここでは接合
ウェハ14の端面を連続した曲面となるように面取りし
た後、素子基板11を薄膜化する場合であるが、素子基
板を薄膜化した後接合ウェハの端面を面取りする場合で
あってもよい。
すなわち本発明によると、接合した素子基板11と支持
基板12(接合ウェハ)の端面の形成する不連続面が端
面を丸めることによって連続した丸みをもった面となり
、従来のような鋭角な段差によって作られる角がなくな
るので、この接合soIの洗浄、搬送中の振動によって
端面が他の物に接触したとしても欠けたり割れたりする
ことが防止され、さらには素子基板の研磨が支障なく行
われ素子基板の表面が精度の高いミラー表面となるので
ある。
基板12(接合ウェハ)の端面の形成する不連続面が端
面を丸めることによって連続した丸みをもった面となり
、従来のような鋭角な段差によって作られる角がなくな
るので、この接合soIの洗浄、搬送中の振動によって
端面が他の物に接触したとしても欠けたり割れたりする
ことが防止され、さらには素子基板の研磨が支障なく行
われ素子基板の表面が精度の高いミラー表面となるので
ある。
以下、本発明を図示の実施例により具体的に説明する。
本発明の第1実施例は第1図(a)〜(c)の断面図に
示され、これらの図において、説明のためウェハの大き
さ、酸化膜の膜厚は誇張して模式的に示される。素子基
板11と支持基板12はそれぞれ端面が面取りされ、そ
れぞれの表面には、形成される素子の種類によって定め
られる膜厚のSi○2膜13膜形3されている。一般に
2つの5in2膜13を合わせたその膜厚は0.1〜5
.0μmの範囲内に設定される。これらの基板は、従来
例の場合と同様に先ず室温で機械的に接着され、次いで
1200℃のアニールを行い、Sin、膜13中に取込
まれた水分のうち水素を除去し、酸素とシリコンの結合
によって強固に接合されて接合ウェハ14を構成する。
示され、これらの図において、説明のためウェハの大き
さ、酸化膜の膜厚は誇張して模式的に示される。素子基
板11と支持基板12はそれぞれ端面が面取りされ、そ
れぞれの表面には、形成される素子の種類によって定め
られる膜厚のSi○2膜13膜形3されている。一般に
2つの5in2膜13を合わせたその膜厚は0.1〜5
.0μmの範囲内に設定される。これらの基板は、従来
例の場合と同様に先ず室温で機械的に接着され、次いで
1200℃のアニールを行い、Sin、膜13中に取込
まれた水分のうち水素を除去し、酸素とシリコンの結合
によって強固に接合されて接合ウェハ14を構成する。
この状態で2枚の基板によって形成される端面ば不連続
面となっている(第1図(a〉)。
面となっている(第1図(a〉)。
次に、第1図(b)に示すように、2枚の基板の接合ウ
ェハ14の端面の面取りを端面研削処理により行って、
不連続な面であった端面を連続した曲面をもつ端面にす
る。
ェハ14の端面の面取りを端面研削処理により行って、
不連続な面であった端面を連続した曲面をもつ端面にす
る。
なお、接合ウェハ14の不連続な端面の面取りを行うに
は、第3図に示される知られたグラインダーを用い、チ
ャック21で保持した接合ウェハ14の端面をグライン
ダーのグラインド面22に当て、次いでアーム23でチ
ャック21を矢印方向に動かして端面を研削する。アー
ム23は図示していない駆動源に連結され、この駆動源
はアーム23を自動的に操作するようになっていて、面
取り作業は機械的に自動化して進められる。
は、第3図に示される知られたグラインダーを用い、チ
ャック21で保持した接合ウェハ14の端面をグライン
ダーのグラインド面22に当て、次いでアーム23でチ
ャック21を矢印方向に動かして端面を研削する。アー
ム23は図示していない駆動源に連結され、この駆動源
はアーム23を自動的に操作するようになっていて、面
取り作業は機械的に自動化して進められる。
次いで、第1図(C)に示すように、素子基板11の研
削と研磨(ラフピング)を行う。このラッピングにおい
ては、素子基板11の側面は、両基板の接着面15に対
して鈍角を形成するので、砥粒の流れが阻害されること
なくスムーズに行われるので、ラフピングは素子基板1
1の全表面にわたって均一に高精度になされてミラー表
面が形成される。
削と研磨(ラフピング)を行う。このラッピングにおい
ては、素子基板11の側面は、両基板の接着面15に対
して鈍角を形成するので、砥粒の流れが阻害されること
なくスムーズに行われるので、ラフピングは素子基板1
1の全表面にわたって均一に高精度になされてミラー表
面が形成される。
なお、ここでの研削としては例えばダイヤモンド砥石で
削る場合が挙げられ、また、研磨としては、例えばア旦
ン系水溶液とコロイダルミリ力を研磨剤として研磨面に
供給し、研磨布(ポリエステル不織布等)で磨く場合が
挙げられる。
削る場合が挙げられ、また、研磨としては、例えばア旦
ン系水溶液とコロイダルミリ力を研磨剤として研磨面に
供給し、研磨布(ポリエステル不織布等)で磨く場合が
挙げられる。
上記した第1実施例は、素子基板11、支持基板12が
それぞれ面取りされたものを用いる例であるが、本発明
の第2実施例では、第1図(d)に示されるそれぞれが
面取りされていない素子基板11aと支持基板123と
を用いる。この第2実施例でも、接合ウェハ14を端面
研削処理により面取りすると第1図(b)の構造が得ら
れ、それを研削および研磨して第1図(c)に示される
接合Solが得られる。
それぞれ面取りされたものを用いる例であるが、本発明
の第2実施例では、第1図(d)に示されるそれぞれが
面取りされていない素子基板11aと支持基板123と
を用いる。この第2実施例でも、接合ウェハ14を端面
研削処理により面取りすると第1図(b)の構造が得ら
れ、それを研削および研磨して第1図(c)に示される
接合Solが得られる。
本発明の第3実施例では、第1図(e)に示すように、
面取りした支持基板12(素子基板11)と面取りして
いない素子基板11a(支持基板12a)とを用いるも
ので、この接合ウェハを端面研削処理により面取りする
と第1図(b)の構造が、また研削および研磨すると第
1図(c)の構造が得られる点は第1実施例の場合と同
様である。
面取りした支持基板12(素子基板11)と面取りして
いない素子基板11a(支持基板12a)とを用いるも
ので、この接合ウェハを端面研削処理により面取りする
と第1図(b)の構造が、また研削および研磨すると第
1図(c)の構造が得られる点は第1実施例の場合と同
様である。
以上の例では、素子基板と支持基板の双方が表面酸化さ
れたものであったが、支持基板12は素子基板を支持す
るだけであるので、両者の接着面での絶縁膜(SiOx
膜)の膜厚が素子基板に形成される素子のために十分な
絶縁性をもつものであれば、いずれか一方のウェハの表
面酸化を省くことができる。さらには、素子基板、支持
基板も、面取りしたものやしていないものも用いうるか
ら次の組み合わせが可能である。
れたものであったが、支持基板12は素子基板を支持す
るだけであるので、両者の接着面での絶縁膜(SiOx
膜)の膜厚が素子基板に形成される素子のために十分な
絶縁性をもつものであれば、いずれか一方のウェハの表
面酸化を省くことができる。さらには、素子基板、支持
基板も、面取りしたものやしていないものも用いうるか
ら次の組み合わせが可能である。
(木頁、以下余白)
第4実施例の素子基板の表面が酸化されたものである例
は第1図<f)に示され、この場合ウェハが第1図(g
)、、、(h)に示される順に端面研削処理により面取
りされ、研削、研磨される。また、支持基板の表面のみ
が酸化された例は第1図(i)、(j)、(k)に示さ
れる。
は第1図<f)に示され、この場合ウェハが第1図(g
)、、、(h)に示される順に端面研削処理により面取
りされ、研削、研磨される。また、支持基板の表面のみ
が酸化された例は第1図(i)、(j)、(k)に示さ
れる。
第5実施例は、第1図(N)に示すように、表面が酸化
され、かつ面取りしていない素子基板11a (支持基
板12a)と面取りしていない支持基板12a (素子
基板11a)とを用いるもので、この接合ウェハを端面
研削処理により面取りすると第1図(g)(第1図(j
))の構造が、また研削および研磨すると第1図(h)
(第1図(k))の構造が得られる。
され、かつ面取りしていない素子基板11a (支持基
板12a)と面取りしていない支持基板12a (素子
基板11a)とを用いるもので、この接合ウェハを端面
研削処理により面取りすると第1図(g)(第1図(j
))の構造が、また研削および研磨すると第1図(h)
(第1図(k))の構造が得られる。
第6実施例は第1図(m)、(n)に示すように、いず
れか一方のみ面取りされ、かついずれか一方のみ表面酸
化されている場合であり、第1図(m)に示される接合
ウェハを端面研削処理による面取り、研削、研磨すると
第1図(h)の構造が得られ、また第1図(n)に示さ
れる接合ウェハを端面研削処理による面取り、研削、研
磨すると第1図(k)の構造が得られる。
れか一方のみ面取りされ、かついずれか一方のみ表面酸
化されている場合であり、第1図(m)に示される接合
ウェハを端面研削処理による面取り、研削、研磨すると
第1図(h)の構造が得られ、また第1図(n)に示さ
れる接合ウェハを端面研削処理による面取り、研削、研
磨すると第1図(k)の構造が得られる。
上記第1〜第6実施例では、素子基板と支持基板の少な
くも一方に酸化膜を有し接着面に酸化膜を有する場合で
あったが、素子基板、支持基板共酸化膜を有さないもの
を接着した接合ウェハの場合であってもよい。この場合
、多量の欠陥を有する支持基板とほとんど欠陥を有さな
い素子基板とで構成すれば接着面に酸化膜を有する場合
よりもゲッタリング能力を向上させることができる。以
下に各態様を示す。
くも一方に酸化膜を有し接着面に酸化膜を有する場合で
あったが、素子基板、支持基板共酸化膜を有さないもの
を接着した接合ウェハの場合であってもよい。この場合
、多量の欠陥を有する支持基板とほとんど欠陥を有さな
い素子基板とで構成すれば接着面に酸化膜を有する場合
よりもゲッタリング能力を向上させることができる。以
下に各態様を示す。
(本頁、以下余白)
第7実施例は、第1図(o)に示されるように、素子基
tJjE 11、支持基板12共面取りされた接合ウェ
ハを第1図(p)、(q)の順に端面研削処理による面
取り、研削、研磨した場合である。
tJjE 11、支持基板12共面取りされた接合ウェ
ハを第1図(p)、(q)の順に端面研削処理による面
取り、研削、研磨した場合である。
第8実施例は第1図(r)に示すように、各々面取りさ
れていない素子基板11aと支持基板12aとを用いる
場合であり、また第9実施例は第1図(S)に示すよう
に、いずれか一方のみ面取りした場合であり、両者共端
面研削処理による面取りすると第1図(p)の構造が得
られ、更に研削、研磨すると第1図(q)の構造が得ら
れる。
れていない素子基板11aと支持基板12aとを用いる
場合であり、また第9実施例は第1図(S)に示すよう
に、いずれか一方のみ面取りした場合であり、両者共端
面研削処理による面取りすると第1図(p)の構造が得
られ、更に研削、研磨すると第1図(q)の構造が得ら
れる。
なお、第1〜第9実施例では、支持基板と素子基板を接
着し、端面研削処理による面取りを行って不連続な端面
を連続した曲面にした後、素子基板を研削および研磨す
る場合について説明したが、第1図(1)〜(V)に示
すように、接合ウニハエ4の素子基板11を研削および
研磨(この研磨は次の面取り後に行ってもよい)した後
、端面研削処理による面取りを行う場合であってもよい
。この場合、各々表面酸化され、かつ各々面取りされた
接合ウェハを用いる場合であるが、第2〜第9実施例の
各態様の接合ウェハにこの製造方法を適用させることが
できる。本方法により、基板の面取形状は、表裏面で対
称となり割れ欠けの防止により大きな効果が期待できる
。
着し、端面研削処理による面取りを行って不連続な端面
を連続した曲面にした後、素子基板を研削および研磨す
る場合について説明したが、第1図(1)〜(V)に示
すように、接合ウニハエ4の素子基板11を研削および
研磨(この研磨は次の面取り後に行ってもよい)した後
、端面研削処理による面取りを行う場合であってもよい
。この場合、各々表面酸化され、かつ各々面取りされた
接合ウェハを用いる場合であるが、第2〜第9実施例の
各態様の接合ウェハにこの製造方法を適用させることが
できる。本方法により、基板の面取形状は、表裏面で対
称となり割れ欠けの防止により大きな効果が期待できる
。
また、上記第1図で説明した各実施例は、接合ウェハの
不連続な端面を端面研削処理による面取りを行って連続
した曲面にする場合について説明したが、この端面研削
処理後、更に研磨してミラー面にする場合であってもよ
い。
不連続な端面を端面研削処理による面取りを行って連続
した曲面にする場合について説明したが、この端面研削
処理後、更に研磨してミラー面にする場合であってもよ
い。
本発明においては、第1図(W)に示すように、素子基
板11と支持基板12が酸化膜13を介して接合してい
る接合ウェハ14において、少な(とも素子基板11の
端面が酸化膜13の端面よりも突出していないものであ
ってもよく、この場合、突出しているものよりもはがれ
難くすることができる。
板11と支持基板12が酸化膜13を介して接合してい
る接合ウェハ14において、少な(とも素子基板11の
端面が酸化膜13の端面よりも突出していないものであ
ってもよく、この場合、突出しているものよりもはがれ
難くすることができる。
以上のように本発明によれば、接合S○■の製造方法に
おいて、2枚のウェハを貼り合わせた接合ウェハの不連
続な端面を面取りして丸めることによって、欠けや割れ
を防止することができ、異物の発生が少なくなり、ゴミ
の発生による欠陥やパターン不良が減少するだけでなく
、接合ウェハを面取りすることによって素子基板の研削
と研磨が高精度に行われる効果がある。
おいて、2枚のウェハを貼り合わせた接合ウェハの不連
続な端面を面取りして丸めることによって、欠けや割れ
を防止することができ、異物の発生が少なくなり、ゴミ
の発生による欠陥やパターン不良が減少するだけでなく
、接合ウェハを面取りすることによって素子基板の研削
と研磨が高精度に行われる効果がある。
第1図(a)〜(W)は本発明実施例の断面図、第2図
は本発明の詳細な説明する断面図、第3図は面取り工程
を示す図、 第4図はメルト法を示す図で、その(a)は斜視図、そ
の(b)と(C)は断面図、 第5図はSIMOX法を示す断面図、 第6図は接合SOx法を示す図で、その(a)はCZ結
晶の正面図、(b)はCZ結晶の円筒加工後の正面図、
(c)はCZ結晶のオリフラ加工後の正面図、(d)〜
(f)はウェハの斜視図、その(g)〜(i)は接合ウ
ェハの断面図である。 11、11a・・・・・・素子基板 12.12a・・・・・・支持基板 13・・・・・・Sin、膜、 14・・・・・・接合ウェハ、 15・・・・・・接着面、 21・・・・・・チャンク、 22・・・・・・グラインド面、 23・・・・・・アーム、 51・・・・・・CZ結晶、 52・・・・・・筋、 53・・・・・・ウェハ、 53a・・・・・・素子基板、 53b ・・・・・・支持基手反、 54・・・・・・Si0g膜、 55・・・・・・テープ、 (素子を形成すべき基板)、 (素子基板を支持すべき基板) 56・・・・・・接着面。 第 2 図 第 図
は本発明の詳細な説明する断面図、第3図は面取り工程
を示す図、 第4図はメルト法を示す図で、その(a)は斜視図、そ
の(b)と(C)は断面図、 第5図はSIMOX法を示す断面図、 第6図は接合SOx法を示す図で、その(a)はCZ結
晶の正面図、(b)はCZ結晶の円筒加工後の正面図、
(c)はCZ結晶のオリフラ加工後の正面図、(d)〜
(f)はウェハの斜視図、その(g)〜(i)は接合ウ
ェハの断面図である。 11、11a・・・・・・素子基板 12.12a・・・・・・支持基板 13・・・・・・Sin、膜、 14・・・・・・接合ウェハ、 15・・・・・・接着面、 21・・・・・・チャンク、 22・・・・・・グラインド面、 23・・・・・・アーム、 51・・・・・・CZ結晶、 52・・・・・・筋、 53・・・・・・ウェハ、 53a・・・・・・素子基板、 53b ・・・・・・支持基手反、 54・・・・・・Si0g膜、 55・・・・・・テープ、 (素子を形成すべき基板)、 (素子基板を支持すべき基板) 56・・・・・・接着面。 第 2 図 第 図
Claims (10)
- (1)2枚以上のウェハ(11、12、11a、12a
)を接合した後に生じる接合ウェハ(14)の不連続な
端面を端面研削処理によって連続した丸めの端面とする
ことを特徴とする接合ウェハの製造方法。 - (2)前記接合ウェハ(14)の端面研削を行い、次い
で素子を形成すべき基板(11、11a)を薄膜化する
ことを特徴とする請求項1記載の接合ウェハの製造方法
。 - (3)前記接合ウェハ(14)の端面研削後、更に研磨
することを特徴とする請求項2記載の接合ウェハの製造
方法。 - (4)前記素子を形成すべき基板(11、11a)の薄
膜化を研磨、または研削及び研磨により行うことを特徴
とする請求項2または3記載の接合ウェハの製造方法。 - (5)前記接合ウェハ(14)の素子を形成すべき基板
(11、11a)を薄膜化し、次いで接合ウェハ(14
)の端面研削を行うことを特徴とする請求項1記載の接
合ウェハの製造方法。 - (6)前記接合ウェハ(14)の端面研削後、更に研磨
することを特徴とする請求項5記載の接合ウェハの製造
方法。 - (7)前記素子を形成すべき基板(11、11a)の薄
膜化を研磨、または研削及び研磨により行うことを特徴
とする請求項5または6記載の接合ウェハの製造方法。 - (8)素子を形成すべき基板(11、11a)および該
基板を支持すべき基板(12、12a)を接合して得ら
れる接合ウェハ(14)の端面が連続した曲面を有する
ことを特徴とする接合ウェハ。 - (9)前記素子を形成すべき基板(11、11a)と該
基板を支持すべき基板(12、12a)が絶縁膜(13
)を介して接合していることを特徴とする請求項8記載
の接合ウェハ。 - (10)前記接合ウェハ(14)の端面が鏡面になって
いることを特徴とする請求項8記載の接合ウェハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2159301A JP2604488B2 (ja) | 1989-06-21 | 1990-06-18 | 接合ウエハおよびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1-156902 | 1989-06-21 | ||
JP15690289 | 1989-06-21 | ||
JP2159301A JP2604488B2 (ja) | 1989-06-21 | 1990-06-18 | 接合ウエハおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0387012A true JPH0387012A (ja) | 1991-04-11 |
JP2604488B2 JP2604488B2 (ja) | 1997-04-30 |
Family
ID=26484528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2159301A Expired - Fee Related JP2604488B2 (ja) | 1989-06-21 | 1990-06-18 | 接合ウエハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2604488B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001027999A1 (fr) * | 1999-10-14 | 2001-04-19 | Shin-Etsu Handotai Co., Ltd. | Procede de production de tranches collees et tranche collee |
WO2002084738A1 (fr) * | 2001-04-06 | 2002-10-24 | Shin-Etsu Handotai Co.,Ltd. | Plaquette de silicium sur isolant et procede de fabrication associe |
JP2005533397A (ja) * | 2002-07-17 | 2005-11-04 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 支持体に転移する材料から成る有用な層の面積を拡大する方法 |
JP2013098435A (ja) * | 2011-11-02 | 2013-05-20 | Toyota Motor Corp | Soiウェーハおよびsoiウェーハの製造方法 |
JP2018078149A (ja) * | 2016-11-07 | 2018-05-17 | 株式会社デンソー | 半導体ウエハおよびその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61256621A (ja) * | 1985-05-08 | 1986-11-14 | Toshiba Corp | 接着型半導体基板の製造方法 |
JPS6471655A (en) * | 1987-09-11 | 1989-03-16 | Nippon Denso Co | Semiconductor substrate |
-
1990
- 1990-06-18 JP JP2159301A patent/JP2604488B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61256621A (ja) * | 1985-05-08 | 1986-11-14 | Toshiba Corp | 接着型半導体基板の製造方法 |
JPS6471655A (en) * | 1987-09-11 | 1989-03-16 | Nippon Denso Co | Semiconductor substrate |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001027999A1 (fr) * | 1999-10-14 | 2001-04-19 | Shin-Etsu Handotai Co., Ltd. | Procede de production de tranches collees et tranche collee |
US6797632B1 (en) | 1999-10-14 | 2004-09-28 | Shin-Etsu Handotai Co., Ltd. | Bonded wafer producing method and bonded wafer |
KR100733112B1 (ko) * | 1999-10-14 | 2007-06-27 | 신에쯔 한도타이 가부시키가이샤 | 접합웨이퍼의 제조방법 |
WO2002084738A1 (fr) * | 2001-04-06 | 2002-10-24 | Shin-Etsu Handotai Co.,Ltd. | Plaquette de silicium sur isolant et procede de fabrication associe |
US7560313B2 (en) | 2001-04-06 | 2009-07-14 | Shin-Etsu Handotai Co., Ltd. | SOI wafer and method for producing the same |
JP2005533397A (ja) * | 2002-07-17 | 2005-11-04 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 支持体に転移する材料から成る有用な層の面積を拡大する方法 |
JP2013098435A (ja) * | 2011-11-02 | 2013-05-20 | Toyota Motor Corp | Soiウェーハおよびsoiウェーハの製造方法 |
JP2018078149A (ja) * | 2016-11-07 | 2018-05-17 | 株式会社デンソー | 半導体ウエハおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2604488B2 (ja) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0854500B1 (en) | Method of manufacturing a bonded substrate | |
CN101331585B (zh) | 贴合基板的制造方法 | |
US6583029B2 (en) | Production method for silicon wafer and SOI wafer, and SOI wafer | |
KR101151458B1 (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
EP1189266A1 (en) | Production method for silicon wafer and soi wafer, and soi wafer | |
JPH0636414B2 (ja) | 半導体素子形成用基板の製造方法 | |
KR20060101520A (ko) | 반도체 재료들에서 선택된 재료층들로 형성된 다층웨이퍼표면처리방법 | |
JPH04263425A (ja) | 半導体基板の研削装置及び研削方法 | |
JPH08316180A (ja) | 半導体ウェーハの製造方法 | |
JP3328193B2 (ja) | 半導体ウエーハの製造方法 | |
JP2006270039A (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ | |
JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
JPH0917984A (ja) | 貼り合わせsoi基板の製造方法 | |
JP3352129B2 (ja) | 半導体基板の製造方法 | |
JP3239884B2 (ja) | 半導体基板の製造方法 | |
JPH10209408A (ja) | Soi基板の製造方法 | |
JPH0387012A (ja) | 接合ウエハおよびその製造方法 | |
JP2001144274A (ja) | 半導体基板の製造方法 | |
JPH05226305A (ja) | 張合せウェハの製造方法 | |
JPH02267950A (ja) | 半導体基板 | |
JPH044742B2 (ja) | ||
JPH0513388A (ja) | 半導体ウエーハの製造方法 | |
JPH08274286A (ja) | Soi基板の製造方法 | |
JPH04226031A (ja) | 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法 | |
JP2003151939A (ja) | Soi基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |