CN110534423B - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN110534423B CN110534423B CN201910884939.1A CN201910884939A CN110534423B CN 110534423 B CN110534423 B CN 110534423B CN 201910884939 A CN201910884939 A CN 201910884939A CN 110534423 B CN110534423 B CN 110534423B
- Authority
- CN
- China
- Prior art keywords
- edge
- substrate
- device substrate
- area
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 177
- 238000009966 trimming Methods 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000008569 process Effects 0.000 description 41
- 239000010410 layer Substances 0.000 description 19
- 238000005520 cutting process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000227 grinding Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000006748 scratching Methods 0.000 description 3
- 230000002393 scratching effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000010297 mechanical methods and process Methods 0.000 description 2
- 230000005226 mechanical processes and functions Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供了一种半导体器件及其制作方法，所述方法包括：提供一键合后的器件结构，所述键合后的器件结构包括位置在上的器件衬底与位置在下的支撑衬底，所述器件衬底包含有效区域以及包围所述有效区域的无效区域，减薄所述器件衬底的有效区域和无效区域，对所述器件衬底有效区域和无效区域进行第一次平坦化；修剪所述器件衬底的无效区域的部分，形成修剪后的无效区域，对所述器件衬底的有效区域和修剪后的无效区域进行第二次平坦化，由于所述器件衬底的厚度经由两次平坦化进行减薄，且修剪工艺位于两次平坦化工艺之间，使得平坦化制程对于所述器件衬底的影响变小，提高了所述器件衬底的厚度均一性，从而提高了半导体器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种半导体器件及其制作方法。
背景技术
随着电子元件的小型化、轻量化及多功能化的需求日渐增加，集成电路对芯片的超薄化要求越来越高。微机电***(MEMS)，图像传感器(CIS：CMOS Image Sensor)，叠层芯片(stacked die)，多芯片封装(Multi chip package)等都会应用厚度小于50μm的超薄芯片。
现有技术中，超薄芯片大多是通过对半导体晶片进行键合减薄工艺得到的。对于非EPI(外延层)衬底来说，其减薄工艺一般包含如下步骤：步骤S1、将器件衬底与支撑衬底进行键合；步骤S2、减薄所述器件衬底的表面；步骤S3、修剪所述器件衬底的边缘部分；步骤S4、对所述器件衬底进行平坦化。步骤S4中平坦化处理不可避免的会对器件衬底边缘产生划伤形成倾斜表面，当器件衬底边缘横向尺寸越小，平坦化减薄厚度越厚，平坦化处理对器件衬底边缘产生的划伤面积越大。然而，由于对所述器件衬底边缘进行修剪工艺后，所述器件衬底边缘大部分被去除，所述器件衬底的边缘比较靠近有效区域，之后进行平坦化工艺，会对器件衬底边缘产生划伤形成倾斜表面，对器件衬底的厚度均一性造成影响，也使得有效区域的厚度均一性不好控制，最终对半导体器件的性能造成影响。
发明内容
基于以上所述的问题，本发明的目的在于提供一种半导体器件及其制作方法，提高器件衬底的厚度均一性，提高半导体器件的性能。
为实现上述目的，本发明提供一种半导体器件的制作方法，包括：
提供一键合后的器件结构，所述键合后的器件结构包括位置在上的器件衬底与位置在下的支撑衬底，所述器件衬底包含有效区域以及包围所述有效区域的无效区域；
减薄所述器件衬底的有效区域和无效区域；
对所述器件衬底有效区域和无效区域进行第一次平坦化；
修剪所述器件衬底的无效区域的部分，形成修剪后的无效区域；
对所述器件衬底的有效区域和修剪后的无效区域进行第二次平坦化。
可选的，在所述半导体器件的制作方法中，所述无效区域包括第一边缘和第二边缘，所述第一边缘包围所述有效区域且与支撑衬底形成键合面，所述第二边缘包围所述第一边缘且与支撑衬底未形成键合面，并相对所述支撑衬底悬空。
可选的，在所述半导体器件的制作方法中，修剪所述器件衬底的无效区域的部分，是指修剪所述器件衬底的无效区域的第一边缘的部分。
可选的，在所述半导体器件的制作方法中，修剪所述器件衬底的无效区域的部分，同时去除部分所述支撑衬底。
可选的，在所述半导体器件的制作方法中，形成所述第一边缘和第二边缘的方法包括：在键合形成所述器件结构之前，从键合面一侧修剪所述器件衬底的边缘部分至剩余部分厚度。
可选的，在所述半导体器件的制作方法中，在键合形成所述器件结构之前，形成所述第一边缘和第二边缘之后，还包括：在所述器件衬底与所述支撑衬底的键合面上形成绝缘层。
可选的，在所述半导体器件的制作方法中，所述绝缘层的材质包含氧化硅或氮化硅。
可选的，在所述半导体器件的制作方法中，减薄所述器件衬底的有效区域和无效区域至完全去除所述器件衬底的第一边缘。
相应的，本发明还提供一种半导体器件，采用如上所述的半导体器件的制作方法制作而成，包括：
支撑衬底；以及，
位于所述支撑衬底上的减薄的器件衬底。
可选的，在所述半导体器件中，还包括：绝缘层，位于所述支撑衬底与所述器件衬底之间。
与现有技术相比，本发明提供的半导体器件及其制作方法中，提供一键合后的器件结构，减薄所述器件衬底的有效区域和无效区域之后，首先对所述器件衬底有效区域和无效区域进行第一次平坦化，接着再修剪所述器件衬底的无效区域的部分，修剪掉由于第一次平坦化造成的不均匀部分，接着再进行第二次平坦化，由于所述器件衬底的厚度经由两次平坦化进行减薄，且修剪工艺位于两次平坦化工艺之间，使得平坦化制程对于所述器件衬底的影响变小，提高了所述器件衬底的厚度均一性，从而提高了半导体器件的性能。
附图说明
图1～4为一半导体器件的制作方法的各步骤结构示意图。
图5为本发明一实施例所提供的半导体器件的制作方法的流程图。
图6～10为本发明一实施例所提供的半导体器件的制作方法的各步骤结构示意图。
图11为本发明一实施例所提供的修剪工艺对器件衬底边缘影响的示意图。
具体实施方式
图1～4为一半导体器件的制作方法的各步骤结构示意图。请参考图1至图4所示，半导体器件的制作方法具体如下。
首先，请参考图1所示，提供一键合晶圆，键合晶圆包括位置在上的器件晶圆10与位置在下的载体晶圆20。器件晶圆10与载体晶圆20键合界面处还形成有第一绝缘层13与第二绝缘层21。
所述器件晶圆10包含有效区域11以及包围所述有效区域11的无效区域12。所述无效区域12包括第一边缘101和第二边缘102，所述第一边缘101包围所述有效区域11且与载体晶圆20形成键合面，所述第二边缘102包围所述第一边缘101且与载体晶圆20未形成键合面，并相对所述载体晶圆20悬空。
接着，请参考图2所示，减薄所述器件衬底10的有效区域11和无效区域12至完全去除所述器件衬底10的第二边缘部分102。接着，请参考图3所示，剪切所述器件衬底10的无效区域12，并去除部分所述载体晶圆20的边缘部分。最后，请参考图4所示，对所述器件衬底10的有效区域11和修剪后的无效区域12进行平坦化，但是在进行平坦化的过程中，不可避免的会对所述器件晶圆10上的有效区域11的边缘造成过度研磨，同时也会被暴露出的所述载体晶圆20的边缘部分造成过度研磨，由此对器件衬底的厚度均一性造成了影响，也使得有效区域11的厚度均一性不好控制，最终对半导体器件的性能造成影响。
针对上述问题，发明人提供一种半导体器件制作方法，包括：提供一键合后的器件结构，所述键合后的器件结构包括位置在上的器件衬底与位置在下的支撑衬底，所述器件衬底包含有效区域以及包围所述有效区域的无效区域；减薄所述器件衬底的有效区域和无效区域；对所述器件衬底有效区域和无效区域进行第一次平坦化；修剪所述器件衬底的无效区域的部分，形成修剪后的无效区域；对所述器件衬底的有效区域和修剪后的无效区域进行第二次平坦化。
相应的，本发明还提供一种半导体器件，采用如上所述的半导体器件制作方法制作而成，包括：支撑衬底，位于所述支撑衬底上的减薄的器件衬底。
本发明提供的半导体器件及其制作方法中，提供一键合后的器件结构，减薄所述器件衬底的有效区域和无效区域之后，首先对所述器件衬底有效区域和无效区域进行第一次平坦化，接着再修剪所述器件衬底的无效区域的部分，修剪掉由于第一次平坦化造成的不均匀部分，接着再进行第二次平坦化，由于所述器件衬底的厚度经由两次平坦化进行减薄，且修剪工艺位于两次平坦化工艺之间，使得平坦化制程对于所述器件衬底的影响变小，提高了所述器件衬底的厚度均一性，从而提高了半导体器件的性能。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图5为本发明一实施例所提供的半导体器件的制作方法的流程图。图6～10为本发明一实施例所提供的半导体器件的制作方法的各步骤结构示意图。以下结合附图5与附图6～10对本实施例中半导体器件的制作方法的各个步骤进行详细说明。
在步骤S100中，请参考图5与图6所示，提供一键合后的器件结构，所述键合后的器件结构包括位置在上的器件衬底100与位置在下的支撑衬底200，所述器件衬底100包含有效区域110以及包围所述有效区域110的无效区域120。所述有效区域110用于形成各种器件结构，而所述无效区域120作为所述器件衬底无效的区域，并不会用来形成器件结构，在后续工艺中会被部分去除。所述无效区域120包括第一边缘121和第二边缘122，所述第一边缘121包围所述有效区域110且与支撑衬底200形成键合面，所述第二边缘122包围所述第一边缘121且与支撑衬底200未形成键合面，并相对所述支撑衬底200悬空。
所述器件衬底100用于形成最终产品的器件层，故其材料应当是常见的半导体材料，例如单晶硅，也可以是其他如化合物半导体等。而支撑衬底200由于仅起到支撑作用，故选材范围较广，除了单晶硅以及常规的化合物半导体材料之外，也可以是蓝宝石甚至可以是金属衬底。本发明实施例中，所述器件衬底100与所述支撑衬底200的材料均为单晶硅。
形成所述第一边缘121和第二边缘122的方法包括：在键合之前，从键合面一侧修剪所述器件衬底100的边缘部分至剩余部分厚度，以形成所述器件衬底100的第一边缘121与第二边缘122。在本发明实施例中，修剪方法包括使用切割刀切掉一部分的所述边缘部分的机械过程。切割刀可在垂直方向、水平方向、或以一定的角度修剪所述边缘部分。在另一实施例中，修剪方法可以使用能力射束，例如激光束或聚焦离子书修剪所述边缘部分。在另一实施例中，修剪方法使用选择腐蚀法修剪所述边缘部分。本发明对于修剪的具体方法并不作限定。
修剪所述边缘部分形成第一边缘121与第二边缘122的一个理由是避免边缘碎裂的缺陷。边缘碎裂可能发生在键合过程中当所述器件衬底100被键合到所述支撑衬底200时。在键合过程中，所述器件衬底100通过削磨加工减薄，尽管大部分的器件衬底100在削磨过程中由所述支撑衬底200支撑，但是锥形的边缘部分并不被支撑。因此，当所述器件衬底100被削磨，压力施加到边缘部分时，所述边缘部分由于缺乏强度和支撑面而碎裂。在本发明实施例中，边缘部分被修剪形成与所述支撑衬底200悬空的第二边缘122，这样即使边缘碎裂在键合中发生，碎裂的区域也将在减薄处理中被移除。当所述器件衬底100的边缘部分的一部分在修剪方法中被移除后，所述器件衬底100现在剩下的新的边缘部分，即第二边缘122，所述第二边缘122在后续的另一修剪过程中被剪掉。
所述器件衬底100和所述支撑衬底200之间还形成有第一绝缘层130和第二绝缘层210。所述绝缘层130与所述绝缘层210用于形成最终产品的绝缘埋层，其材料可以是氧化硅或者氮化硅等，生长方法可以是化学气象沉积或者热氧化。
所述器件衬底100和所述支撑衬底200键合的方法可以是阳极键合、直接键合(熔融键合)、低温键合、中间层键合或黏合剂键合。在键合前，需要对所述器件衬底100与所述支撑衬底200进行清洗，以去除表面可能存在的颗粒。当然，在键合之后，还可以对键合面实施退火加固，以使键合面的牢固程度能够满足后续减薄及平坦化工艺的要求。
在步骤S200中，请参考图5与图7所示，减薄所述器件衬底100的有效区域110和无效区域120。
本实施例中，可以采用机械研磨方法和化学减薄方法。在机械研磨方法中，大量的衬底材料被从所述器件衬底100上移除。化学减薄方法可包括本领域熟知的刻蚀方法，对所述器件衬底100应用刻蚀剂以减薄所述器件衬底100的厚度。
本发明实施例中，减薄所述器件衬底100至完全去除所述器件衬底100的第二边缘122，剩余所述器件衬底100的有效区域和第一边缘121，所述器件衬底100剩余的厚度可以根据应用类型和设计要求来确定。
在步骤S300中，请参考图5与图8所示，对所述器件衬底100有效区域110和无效区域120进行第一次平坦化。步骤S200中采用机械研磨方法或化学减薄方法来减薄所述器件衬底100至一定厚度，所述机械研磨以及化学刻蚀等都会导致所述器件衬底100的表面(减薄面)凹凸不平，影响衬底键合减薄的效果，因此需要对所述器件衬底100凹凸不平的表面进行平坦化处理。由于在无效区域120(减薄后的第一边缘部分121)被修剪之前进行第一次平坦化处理，保留了器件衬底100的无效区域120，平坦化处理对器件衬底边缘产生划伤形成的倾斜表面主要发生在无效区域120，有效区域110不会受到损害。
如图8所示，在第一次平坦化过程中，会对位于所述器件衬底100的第一边缘121以及所述支撑衬底200的边缘部分造成过度研磨，导致所述第一边缘121与所述支撑衬底200的边缘部分具有倾斜的表面，而有效区域110没有受到平坦化处理的损害。
在步骤S400中，请参考图5与图9所示，修剪所述器件衬底100的无效区域120的部分，形成修剪后的无效区域。
具体为，修剪所述器件衬底100的无效区域120的部分，是指修剪所述器件衬底100的无效区域的第一边缘121的部分。
优选的，修剪所述器件衬底100的无效区域的部分，同时去除部分所述支撑衬底200。
修剪工艺对器件衬底边缘存在一定的影响，图11为本发明一实施例所提供的修剪工艺(Trim)对器件衬底边缘影响的示意图。如图11所示，横坐标为晶圆半径，纵坐标为研磨量，当Trim边界为1.4mm时，对器件衬底边缘的影响范围在4mm左右，当Trim边界为2.4mm时，影响范围在5mm左右，当Trim边界为3mm时，影响范围在9mm左右，所以修剪所述器件衬底部分无效区域时，会保留器件衬底部分无效区域，作为后续工艺的过渡区域。
在本发明实施例中，修剪方法包括使用切割刀切掉部分所述第一边缘121与部分所述支撑衬底200的机械过程。切割刀可在垂直方向、水平方向、或以一定的角度修剪所述第一边缘121。在另一实施例中，修剪方法可以使用能力射束，例如激光束或聚焦离子书修剪所述第一边缘121。在另一实施例中，修剪方法使用选择腐蚀法修剪所述第一边缘121。本发明对于修剪的具体方法并不作限定。
在上一步骤中由于第一次平坦化造成的倾斜表面在该步骤中被大部分去除，请参考图8与图9所示，所述支撑衬底200上的倾斜表面被去除，位于所述第一边缘121的所述无效区域120的倾斜表面被大部分去除。即将修剪步骤放置于所述第一次平坦化表面之后，不仅可以达到修剪的目的，还可以去除所述第一次平坦化造成的缺陷。
在步骤S500中，请参考图5与图10所示，对所述器件衬底100的有效区域110和无效区域120进行第二次平坦化。当无效区域120横向尺寸越小，平坦化减薄厚度越厚，平坦化处理对有效区域110产生的划伤面积越大。本发明修剪工艺位于两次平坦化工艺之间，使每次平坦化减薄的厚度减小，第一次平坦化时，无效区域120横向尺寸较大，平坦化减薄厚度较小，平坦化处理对器件衬底边缘产生划伤形成的倾斜表面主要发生在无效区域120，有效区域110不会受到损害；修剪工艺后，无效区域120横向尺寸减小但还有部分保留；第二次平坦化时，由于依然保留有部分无效区域120，平坦化处理对器件衬底边缘产生划伤形成的倾斜表面依然主要发生在无效区域120，有效区域110不会受到损害，且此次平坦化处理后，剩下的无效区域120也相应被去除。
通过所述第一次平坦化与所述第二次平坦化，使得所述支撑衬底100达到预定的厚度。由于具有两次平坦化，每次平坦化减薄的厚度减小，并且，第一次平坦化造成的倾斜表面被后续的修剪工艺去除，因此，第二次平坦化造成的倾斜表面的倾斜角会大幅下降，从而提高所述器件衬底100的平整度与均一性，同时也提高了有效区域110的厚度均一性。
本发明提供的半导体器件的制作方法中，将器件衬底100与支撑衬底200进行键合，减薄所述器件衬底100的背面之后，首先对所述器件衬底100的背面进行第一次平坦化，接着再修剪所述器件衬底100的第一边缘部分，修剪掉由于第一次平坦化造成的不均匀部分，接着再进行第二次平坦化，由于所述器件衬底100的厚度经由两次平坦化进行减薄，且修剪工艺位于两次平坦化工艺之间，使得平坦化制程对于所述器件衬底的影响变小，提高了所述器件衬底的厚度均一性，从而提高了半导体器件的性能。
相应的，本发明还提供一种半导体器件，采用如上所述的半导体器件的制作方法制作而成。请参考图10所示，所述半导体器件包括：
支撑衬底200；以及，
位于所述支撑衬底200上的减薄的器件衬底100。
所述器件衬底100包含有效区域110以及包围所述有效区域110的无效区域120。
优选的，还包括：绝缘层，位于所述支撑衬底200与所述器件衬底100之间。本发明实施例中，所述支撑衬底200与所述器件衬底100之间形成有第一绝缘层130与第二绝缘层210，所述第一绝缘层130靠近所述器件衬底100，所述第二绝缘层210靠近所述支撑衬底200。所述第一绝缘层130与所述第二绝缘层210的材质包含但不限于氧化硅或氮化硅。
采用上述的半导体器件的制作方法制作而成的半导体器件，其器件衬底的厚度均一性得到了大幅度提高，从而提高了半导体器件的性能。
综上所述，本发明提供的半导体器件及其制作方法中，提供一键合后的器件结构，减薄所述器件衬底的有效区域和无效区域之后，首先对所述器件衬底有效区域和无效区域进行第一次平坦化，接着再修剪所述器件衬底的无效区域的部分，修剪掉由于第一次平坦化造成的不均匀部分，接着再进行第二次平坦化，由于所述器件衬底的厚度经由两次平坦化进行减薄，且修剪工艺位于两次平坦化工艺之间，使得平坦化制程对于所述器件衬底的影响变小，提高了所述器件衬底的厚度均一性，从而提高了半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (7)
1.一种半导体器件的制作方法，其特征在于，包括：
提供一键合后的器件结构，所述键合后的器件结构包括位置在上的器件衬底与位置在下的支撑衬底，所述器件衬底包含有效区域以及包围所述有效区域的无效区域；所述无效区域包括第一边缘和第二边缘，所述第一边缘包围所述有效区域且与支撑衬底形成键合面，所述第二边缘包围所述第一边缘且与支撑衬底未形成键合面，并相对所述支撑衬底悬空；
减薄所述器件衬底的有效区域和无效区域；
对所述器件衬底有效区域和无效区域进行第一次平坦化；
修剪所述器件衬底的无效区域的部分，形成修剪后的无效区域；
对所述器件衬底的有效区域和修剪后的无效区域进行第二次平坦化。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，修剪所述器件衬底的无效区域的部分，是指修剪所述器件衬底的无效区域的第一边缘的部分。
3.如权利要求2所述的半导体器件的制作方法，其特征在于，修剪所述器件衬底的无效区域的部分，同时去除部分所述支撑衬底。
4.如权利要求1所述的半导体器件的制作方法，其特征在于，形成所述第一边缘和第二边缘的方法包括：在键合形成所述器件结构之前，从键合面一侧修剪所述器件衬底的边缘部分至剩余部分厚度。
5.如权利要求4所述的半导体器件的制作方法，其特征在于，在键合形成所述器件结构之前，形成所述第一边缘和第二边缘之后，还包括：在所述器件衬底与所述支撑衬底的键合面上形成绝缘层。
6.如权利要求5所述的半导体器件的制作方法，其特征在于，所述绝缘层的材质包含氧化硅或氮化硅。
7.如权利要求1所述的半导体器件的制作方法，其特征在于，减薄所述器件衬底的有效区域和无效区域至完全去除所述器件衬底的第二边缘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910884939.1A CN110534423B (zh) | 2019-09-19 | 2019-09-19 | 半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910884939.1A CN110534423B (zh) | 2019-09-19 | 2019-09-19 | 半导体器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534423A CN110534423A (zh) | 2019-12-03 |
| CN110534423B true CN110534423B (zh) | 2021-10-26 |
Family
ID=68669231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910884939.1A Active CN110534423B (zh) | 2019-09-19 | 2019-09-19 | 半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110534423B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752296A (zh) * | 2008-12-10 | 2010-06-23 | 和舰科技(苏州)有限公司 | 一种改善金属层间介电层平坦度的方法 |
| CN102814725A (zh) * | 2011-06-08 | 2012-12-12 | 无锡华润上华半导体有限公司 | 一种化学机械研磨方法 |
| CN103094090A (zh) * | 2013-01-14 | 2013-05-08 | 陆伟 | 一种使晶圆背部平坦的方法 |
| CN103128650A (zh) * | 2011-12-05 | 2013-06-05 | 无锡华润上华科技有限公司 | 一种化学机械研磨方法 |
| CN103560105A (zh) * | 2013-11-22 | 2014-02-05 | 上海新傲科技股份有限公司 | 边缘光滑的半导体衬底的制备方法 |
| KR20150092675A (ko) * | 2014-02-05 | 2015-08-13 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| CN105070668A (zh) * | 2015-08-06 | 2015-11-18 | 武汉新芯集成电路制造有限公司 | 一种晶圆级芯片封装方法 |
| CN105271108A (zh) * | 2015-09-10 | 2016-01-27 | 武汉新芯集成电路制造有限公司 | 一种晶圆的键合方法 |
| CN105390408A (zh) * | 2014-09-03 | 2016-03-09 | 中芯国际集成电路制造(上海)有限公司 | 晶圆结构及其减薄方法 |
| CN106328546A (zh) * | 2015-07-09 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| KR20170015441A (ko) * | 2013-12-31 | 2017-02-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스용 인터커넥트 구조 |
| CN106571376A (zh) * | 2015-10-13 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
| CN109545672A (zh) * | 2018-11-21 | 2019-03-29 | 德淮半导体有限公司 | 晶圆键合方法以及键合晶圆 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8173518B2 (en) * | 2009-03-31 | 2012-05-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of wafer bonding |
| US8476165B2 (en) * | 2009-04-01 | 2013-07-02 | Tokyo Electron Limited | Method for thinning a bonding wafer |
| US9761561B2 (en) * | 2015-03-18 | 2017-09-12 | Globalfoundries Singapore Pte. Ltd. | Edge structure for backgrinding asymmetrical bonded wafer |
| CN108346657A (zh) * | 2017-01-25 | 2018-07-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| JP6879223B2 (ja) * | 2018-01-18 | 2021-06-02 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
-
2019
- 2019-09-19 CN CN201910884939.1A patent/CN110534423B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752296A (zh) * | 2008-12-10 | 2010-06-23 | 和舰科技(苏州)有限公司 | 一种改善金属层间介电层平坦度的方法 |
| CN102814725A (zh) * | 2011-06-08 | 2012-12-12 | 无锡华润上华半导体有限公司 | 一种化学机械研磨方法 |
| CN103128650A (zh) * | 2011-12-05 | 2013-06-05 | 无锡华润上华科技有限公司 | 一种化学机械研磨方法 |
| CN103094090A (zh) * | 2013-01-14 | 2013-05-08 | 陆伟 | 一种使晶圆背部平坦的方法 |
| CN103560105A (zh) * | 2013-11-22 | 2014-02-05 | 上海新傲科技股份有限公司 | 边缘光滑的半导体衬底的制备方法 |
| KR20170015441A (ko) * | 2013-12-31 | 2017-02-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스용 인터커넥트 구조 |
| KR20150092675A (ko) * | 2014-02-05 | 2015-08-13 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| CN105390408A (zh) * | 2014-09-03 | 2016-03-09 | 中芯国际集成电路制造(上海)有限公司 | 晶圆结构及其减薄方法 |
| CN106328546A (zh) * | 2015-07-09 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN105070668A (zh) * | 2015-08-06 | 2015-11-18 | 武汉新芯集成电路制造有限公司 | 一种晶圆级芯片封装方法 |
| CN105271108A (zh) * | 2015-09-10 | 2016-01-27 | 武汉新芯集成电路制造有限公司 | 一种晶圆的键合方法 |
| CN106571376A (zh) * | 2015-10-13 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
| CN109545672A (zh) * | 2018-11-21 | 2019-03-29 | 德淮半导体有限公司 | 晶圆键合方法以及键合晶圆 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110534423A (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6699774B2 (en) | Wafer splitting method using cleavage | |
| US8372728B2 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
| US7485547B2 (en) | Method of fabricating semiconductor device | |
| US6524890B2 (en) | Method for manufacturing semiconductor device having element isolation structure | |
| US7999348B2 (en) | Technique for stable processing of thin/fragile substrates | |
| JP4198966B2 (ja) | 半導体装置の製造方法 | |
| US6113721A (en) | Method of bonding a semiconductor wafer | |
| JP4342832B2 (ja) | 半導体装置およびその製造方法 | |
| US8835289B2 (en) | Wafer backside defectivity clean-up utilizing selective removal of substrate material | |
| CN110534423B (zh) | 半导体器件及其制作方法 | |
| JP5444648B2 (ja) | 半導体装置の製造方法 | |
| CN116403890A (zh) | 封装方法 | |
| EP2599118B1 (en) | Semiconductor and solar wafers | |
| JP2008034875A (ja) | 半導体装置及びその製造方法 | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| US20240112928A1 (en) | Trimming method | |
| CN115241048B (zh) | 半导体器件的制作方法以及半导体器件 | |
| WO2022190908A1 (ja) | 積層基板の製造方法、及び基板処理装置 | |
| CN112289694A (zh) | 晶圆键合方法 | |
| CN116110799A (zh) | 一种晶圆键合结构及其形成方法 | |
| JPH1022378A (ja) | 張り合わせ誘電体分離基板の製造方法 | |
| JP2008071907A (ja) | 半導体チップの製造方法、及び半導体チップ | |
| CN114496774A (zh) | 晶圆背面减薄方法 | |
| CN114864489A (zh) | 一种晶圆切割工艺 | |
| JP2024086091A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |