WO2013105382A1 - Pwm電力変換器の並列運転装置 - Google Patents

Pwm電力変換器の並列運転装置 Download PDF

Info

Publication number
WO2013105382A1
WO2013105382A1 PCT/JP2012/082055 JP2012082055W WO2013105382A1 WO 2013105382 A1 WO2013105382 A1 WO 2013105382A1 JP 2012082055 W JP2012082055 W JP 2012082055W WO 2013105382 A1 WO2013105382 A1 WO 2013105382A1
Authority
WO
WIPO (PCT)
Prior art keywords
value
current
voltage command
cmd
voltage
Prior art date
Application number
PCT/JP2012/082055
Other languages
English (en)
French (fr)
Inventor
鎮教 濱田
利道 高橋
Original Assignee
株式会社明電舎
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社明電舎 filed Critical 株式会社明電舎
Priority to US14/371,657 priority Critical patent/US9257934B2/en
Priority to CN201280066770.5A priority patent/CN104040867B/zh
Priority to KR1020147015682A priority patent/KR101560669B1/ko
Publication of WO2013105382A1 publication Critical patent/WO2013105382A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H02P27/085Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation wherein the PWM mode is adapted on the running conditions of the motor, e.g. the switching frequency

Definitions

  • the present invention relates to an operation method of a power converter using PWM control, and more particularly to an operation at the time of voltage saturation when the power converters are connected in parallel.
  • FIG. 5 is a block diagram showing an example of a general PWM power converter parallel operation apparatus.
  • FIG. 5 if there are three diagonal lines in the signal line, it means that the signal is a three-phase signal.
  • the inverters INV1 and INV2 are connected in parallel, and are connected to the electric motor M via the interphase reactor L_mut. At this time, current control is roughly divided into output current control and cross current control.
  • the output current control units 5a and 5b take deviations between the current command values Id_cmd and Iq_cmd and the current detection values Id_det and Iq_det, perform PI control, and perform dq reverse conversion by the dq inverse converter 2. .
  • the cross current compensation command value Vccc_cmp calculated by the cross current compensation unit BalanceACR is superimposed on the voltage command V_cmd which is the output of the dq inverse converter 2, and the inverters INV1, 3b are applied by the voltage command limiting units 3a and 3b.
  • the voltage command limit is applied at the output limit value of INV2.
  • the voltage commands after the voltage command restriction are V1_cmd and V2_cmd, and the switching commands G1_H, G1_L, G2_H and G2_L are output to the inverters INV1 and INV2 by the PWM generators PWM1 and PWM2 based on the voltage commands V1_cmd and V2_cmd after the voltage command restriction. Then, the inverters INV1 and INV2 are driven, and the electric motor M is operated.
  • the inverter output currents I1 and I2 are detected and added to measure the output current I_det of the entire system. Since the output current I_det is a three-phase current, dq conversion is performed by the dq converter 4 to control the output current, and current detection values Id_det and Iq_det are output. For this dq conversion, phase Theta_det detected by an encoder or the like is used.
  • the voltage command V_cmd ⁇ Vccc_cmd, V_cmd + Vccc_cmd of each PWM power converter becomes a large value that is applied to the voltage limit value of the voltage command limiter 3a, 3b. In this case, the linearity of the output voltage cannot be maintained. In addition, if the voltage is forcibly output, the time required for the voltage limit value increases, so that the current also loses linearity and does not operate stably.
  • the output current control includes an integral operation. That is, when the integral amount of the deviation (deviation between the current command value and the current detection value) increases, the manipulated variable also increases in proportion thereto. However, when the output voltage is limited, the deviation is not reduced and the voltage command Vd_cmd. , Vq_cmd is over-integrated to try to amplify. As a result, current linearity is lost. This phenomenon is called windup.
  • ⁇ Torque also vibrates when current is oscillating in both inductor and synchronous machine.
  • the inverter is often connected with an inductive load such as a synchronous machine, but this synchronous machine is not used alone, and in many cases, another mechanical system is connected to the output of the electric motor. Since this mechanical system may have a mechanical resonance frequency, there is an unintended torque vibration, and if this vibration matches the mechanical resonance frequency of the mechanical system, the torque at this frequency is amplified and the mechanical system is damaged there is a possibility. Therefore, a parallel operation device for PWM power converters needs a control configuration that prevents unintended current vibrations and torque vibrations from occurring even when voltage saturation continues to occur.
  • FIG. 7 shows the anti-windup processing method that does not consider cross current compensation.
  • FIG. 7 is obtained by changing the output current control units 5a and 5b of the PWM power converter parallel operation device shown in FIG. 5 to automatic matching type output current control units 6a and 6b. Other mechanisms are the same as in FIG.
  • the output current control units 6a and 6b feed back the difference between the d-axis and q-axis voltage commands before the voltage command limiting units 7a and 7b and the d-axis and q-axis voltage commands Vd_cmd and Vq_cmd after the limitation.
  • the spot has a special feature. When the d-axis and q-axis voltage commands before and after the voltage command restriction coincide with each other, this feedback is cut off, so that it operates as a normal PI control.
  • ⁇ Reset windup occurs when the integral action becomes too large, so automatic alignment PI control is performed to suppress the integral action, and the manipulated variable is reduced according to the manipulated variable cut by saturation. As a result, the operation amount and response are improved, and the settling time is also improved.
  • the output current control is performed on the dq axis, it does not operate normally even if the anti-windup process of the output current control is performed as it is. This is because the voltage command is limited by superimposing the cross-current compensation command value Vccc_cmp on the voltage command V_cmd after being converted into the three-phase voltage, so that voltage saturation may eventually occur, and the anti-windup process is correctly performed. Didn't work.
  • One aspect of the present invention is a PWM power converter in which outputs of a plurality of PWM power converters are connected in parallel and each PWM power converter is operated synchronously.
  • a parallel control device for calculating the deviation between the current command value and the detected current value and outputting a voltage command, and the voltage command based on the deviation of the output current of each PWM power converter.
  • a cross current compensation unit that performs cross current compensation and outputs a voltage command of each PWM power converter, a voltage command limit unit that applies output limitation to the voltage command of each PWM power converter, and after output limitation
  • a feedback value calculation unit that calculates an average value in the voltage command as a feedback value, and the deviation used for the integral calculation in the current control unit is the difference between the current command value and the detected current value.
  • the value obtained by multiplying the feedback gain with respect to the saturated amount of restricted operation amount by the voltage command limiting section is a deviation between the readback value and the voltage command, which comprises using the added value.
  • the zero-phase voltage may be subtracted from the voltage command, or a dead time compensation value may be added.
  • the anti-windup process can be normally performed without interfering with the cross current compensation function.
  • FIG. 1 is a configuration diagram illustrating a parallel operation apparatus for PWM power converters according to the first embodiment.
  • the difference between the d-axis current command value Id_cmd and the detected d-axis current value Id_det is obtained by the subtraction unit 1a, and PI control is performed by the output current control unit 6a.
  • the subtraction unit 1b takes the deviation between the q-axis current command value Iq_cmd and the q-axis current detection value Iq_det, and the output current control unit 6b performs PI control.
  • the dq inverse converter 2 performs dq inverse conversion of the voltage commands Vd_cmd and Vq_cmd, which are outputs of the output current control units 6a and 6b, to obtain a voltage command V_cmd.
  • Dq conversion and dq reverse conversion are expressed by the following equation (1).
  • represents a phase.
  • Cross current control is performed as follows.
  • the cross current may be detected by taking a deviation between the inverter currents I1 and I2. Let the detected cross current be Ic.
  • the cross current Ic is converted into a cross current compensation command value Vccc_cmp using a cross current compensation unit BalanceACR (Automatic Current Regulator), and this cross current compensation command value Vccc_cmp is superimposed on the voltage command V_cmd.
  • Vccc_cmp Automatic Current Regulator
  • the cross current compensation unit BalanceACR performs a proportional integral (PI) operation on the deviation (cross current Ic) of the output currents I1 and I2 of the inverters INV1 and INV2, and the cross current compensation command in the same unit as the voltage command value V_cmd common to the inverters INV1 and INV2. Obtained as the value Vccc_cmp.
  • the cross current compensation command value Vccc_cmp is added to or subtracted from the voltage command V_cmd after dq reverse conversion so that the cross current Ic becomes zero.
  • the cross current compensation command value Vccc_cmp is subtracted from the voltage command V_cmd after the dq conversion to obtain the voltage command V_cmd ⁇ Vccc_cmp of the inverter INV1, and the cross current compensation command value Vccc_cmp is added to the voltage command V_cmd after the dq conversion to obtain the voltage of the inverter INV2.
  • the command is V_cmd + Vccc_cmp.
  • the voltage command limiting units 3a and 3b apply the voltage command limitation to the voltage command V_cmd ⁇ Vccc_cmp and V_cmd + Vccc_cmp of each inverter by the output limit values of the inverters INV1 and INV2.
  • the voltage commands after the voltage command restriction are V1_cmd and V2_cmd.
  • PWM Pulse Width Modulation
  • the output current control units 6a and 6b are proportional calculation units 10a and 10b, integration calculation units 11a and 11b, buffers 16a and 16b that output the outputs of the integration calculation units 11a and 11b with a delay of one sample period, and an integration calculation unit.
  • Adders 17a and 17b that add the outputs of 11a and 11b and the outputs of buffers 16a and 16b; adders 12a and 12b that add the outputs of proportional operation units 10a and 10b and the outputs of adders 17a and 17b; Subtracting units 13a and 13b for calculating the saturation amount of the operation amount restricted by the voltage command restriction units 3a and 3b by subtracting the output of the voltage command restriction units 3a and 3b from the outputs of 12a and 12b, and the saturation amount of the operation amount Are multiplied by a feedback gain Kfb, and outputs of the multipliers 14a and 14b are expressed as current command values Id_cmd and Iq_cmd.
  • Flow detection value Id_det it comprises adding section 15a for adding the deviation between Iq_det, and 15b, a.
  • Kp of the output current control units 6a and 6b is a proportional gain
  • Ki is an integral gain
  • Kfb is a feedback gain.
  • the difference between the outputs of the adders 12a and 12b and the outputs of the voltage command limiting units 3a and 3b, that is, the operation amount limited by the voltage command limiting units 3a and 3b. Is fed back to the input side of the output current limiting units 6a and 6b.
  • Voltage commands V1_cmd and V2_cmd can be expressed by the following equation (2).
  • the buffers 18a and 18b of the feedback value calculation unit 23 output the voltage commands V1_cmd and V2_cmd with a delay of one sample period, and the outputs of the buffers 18a and 18b are output by the adder 19. Addition and division by 2 by the divider 20, and an average value in the voltage command after the output restriction is calculated as a feedback value V_fb.
  • Dq conversion unit 21 performs dq conversion on feedback value V_fb to obtain d-axis feedback value Vd_fb and q-axis feedback value Vq_fb.
  • a value obtained by multiplying the deviation between the d-axis voltage command Vd_cmd and the d-axis feedback value Vd_fd by the feedback gain Kfb is superimposed on the deviation between the d-axis current command Id_cmd and the detected d-axis current value Id_det, and is added to the d-axis integral calculator 11a. input.
  • phase Theta_det of the motor M output from the buffer 22 is also output to the dq conversion unit 21 with a delay of one sample period. Further, the voltage command limiting units 7a and 7b shown in FIG. 7 are omitted. Further, similarly to FIG. 5, the inverter output currents I1 and I2 are detected and added to be measured as the output current I_det of the entire system. Since the output current I_det is a three-phase current, dq conversion is performed by the dq converter 4 to control the output current, and current detection values Id_det and Iq_det are output. For this dq conversion, phase Theta_det detected by an encoder or the like is used.
  • the parallel operation device of the PWM power converter in the first embodiment it is possible to perform the cross current compensation and appropriately perform the antiwindup process even when the voltage saturation occurs. That is, even if the cross current compensation command value Vccc_cmd is superimposed on the voltage command V_cmd after being converted into the three-phase voltage, voltage saturation does not occur, and thus it is possible to perform the antiwindup control normally.
  • the parallel operation device of the PWM power converter in the second embodiment is obtained by performing zero-phase modulation to increase the voltage output range with respect to the parallel operation device of the PWM power converter in the first embodiment.
  • FIG. 2 is a block diagram showing a parallel operation device for PWM power converters according to the second embodiment.
  • Various methods have been proposed for the zero-phase modulation.
  • the method of Patent Document 2 will be described as an example.
  • a zero-phase voltage command V0_cmd which is a sine wave having a frequency three times the fundamental wave is subtracted from the voltage command V_cmd of each phase.
  • the cross current compensation is performed after the zero-phase voltage command V0_cmd is subtracted from the voltage command V_cmd.
  • the d-axis and q-axis feedback values Vd_fb and Vq_fb may be calculated in the same manner as in the first embodiment. Since the d-axis and q-axis feedback values Vd_fb and Vd_fb after the dq conversion calculation are values mathematically independent of the zero-phase voltage, they can be used without any problem.
  • the PWM power converter parallel operation apparatus can perform the antiwindup control normally because the antiwindup process does not interfere with the cross current compensation or the zero phase compensation.
  • current vibration and torque vibration do not occur, and even if the mechanical system has a resonance frequency, it can be used without destroying the mechanical system.
  • the peak value of the voltage command can be reduced and the fundamental wave component of the output voltage can be increased.
  • the parallel operation device of the PWM power converter according to the third embodiment is obtained by adding dead time compensation to the parallel operation device of the PWM power converter according to the second embodiment.
  • FIG. 4 shows a time chart for dead time compensation. However, FIG. 4 shows only the time chart of one inverter INV1.
  • an error time measurement value Vce_DLY1 between the on time and the off time of the gate command Gate1 and the inverter phase voltage detection value Vce1 is measured. Since the dead time compensation unit 9 uses the error time measurement value Vce_DLY1 for dead time compensation, the error time measurement value Vce_DLY1 is used as the voltage command value V_cmd [p. u. ] Dead time compensation voltage Vdtc_cmp1 [p. u. ] Is obtained.
  • This dead time compensation voltage Vdtc_cmp1 is obtained by setting a single amplitude of a carrier signal generated by a carrier generation unit (not shown) of PWM control to 1 [p. u. ],
  • the carrier frequency Fc [Hz] is obtained by the calculation of the following equation (4).
  • the dead time compensation unit 9 measures the gate command Gate2 of the other inverter INV2 and the error time measurement value Vce_DLY2 of the on-time and off-time of the inverter phase voltage detection value Vce2 to obtain the dead time compensation voltage Vdtc_cmp2. Furthermore, since Vce_DLY for two inverters exists, the dead time compensation unit 9 takes the average of the respective dead time compensation voltages Vdtc_cmp1 and Vdtc_cmp2 and outputs it as the dead time compensation voltage Vdtc_cmp.
  • the dead time compensation voltage Vdtc_cmp from the dead time compensation unit 9 is the value after the dq conversion so that the gate command Gate1 before the dead time compensation calculated in the PWM generation unit PWM1 matches the inverter phase voltage detection value Vce1 after the compensation. It is superimposed on the voltage command V_cmd. This superposition is performed by adding or subtracting to the common voltage command value (V_cmd) of each PWM generator PWM1, PWM2 according to the polarity of the next PWM control on / off. The time dead time compensation voltage Vdtc_cmp is added, and the off time dead time compensation voltage Vdtc_cmp is subtracted while the PWM carrier is rising.
  • the dead time compensation can be performed in which the gate command Gate1 before the dead time compensation and the compensated inverter phase voltage detection value Vce1 coincide with each other and the error is substantially zero.
  • the PWM generators PWM1 and PWM2 Based on the gate commands Gate1 and Gate2, the PWM generators PWM1 and PWM2 output switching commands G1_H, G1_L, G2_H, and G2_L having dead time times.
  • the PWM power converter parallel operation apparatus does not interfere with the cross current compensation function, the zero phase modulation, and the dead time compensation even when voltage saturation occurs. Therefore, even when there is a resonance frequency in the mechanical system, the mechanical system can be used without being destroyed.
  • the dead time compensation can make the error between the gate command Gate1 before the dead time compensation and the inverter phase voltage detection value Vce after the dead time compensation substantially zero, thereby eliminating the delay time DTC_DLY after the dead time compensation. it can. Accordingly, the limit on the minimum on-pulse time can be reduced, and a narrower PWM pulse can be output. If a narrower PWM pulse can be output, the maximum output voltage of a power converter such as an inverter can be increased. Moreover, the dead time of a PWM inverter becomes small, and the response of current control and frequency control improves. Further, since the dead time compensation value is superimposed on the voltage command, no missing pulse occurs when the dead time is generated.
  • the dead time compensation can reduce the 6f component of the output current.
  • the dead time compensation according to the third embodiment can reduce current distortion.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

 電圧飽和が発生した場合でも、横流補償機能と干渉することなく、アンチワインドアップ処理を行う。 出力制限後の電圧指令V1_cmd,V2_cmdにおける平均値をフィードバック値として算出するフィードバック値算出部を備え、前記電流制御部6a,6bの積分演算に用いる偏差には、電流指令値Id_cmd,Iq_cmdと電流検出値Id_det,Iq_detとの偏差に対して、前記フィードバック値V_fb(Vd_fb,Vq_fb)と電圧指令Vd_cmdとの偏差である電圧指令制御部3a,3bで制限された操作量の飽和量に対してフィードバックゲインKfbを乗算した値を、加算した値を用いる。

Description

PWM電力変換器の並列運転装置
 本発明は、PWM制御を用いた電力変換器の運転方法に係り、特に電力変換器が並列接続された場合の電圧飽和時の動作に関する。
 一般に、電動機駆動装置などの電力変換システムの大容量化を実現するためには、電力変換器を大容量化する必要があり、その方法の一つとして、複数の電力変換器を並列運転させて各電力変換器の出力電力の和を電動機に供給する方法が知られている。
 電力変換器の並列運転には、各電力変換器をリアクトルまたは相間リアクトルを介して電動機に接続する方法がある。並列する各電力変換器の直流電源が共通の場合、各電力変換器は電気的に結合しているため、各電力変換器のスイッチング特性のばらつきにより電圧差が生じる。この電圧差により、各電力変換器間に不要な循環電流が流れ、この循環電流は“横流”と呼ばれている。
 以下、本願明細書では、並列インバータかつ横流補償機能を持ち、さらに、電圧飽和が発生するPWM電力変換器の並列運転装置を前提にして考える。
 図5は、一般的なPWM電力変換器の並列運転装置の一例を示す構成図である。なお、図5中において、信号線に3本の斜線がある場合は3相の信号であることを意味している。
 図5に示すPWM電力変換器の並列運転装置は、インバータINV1,INV2は並列に接続され、相間リアクトルL_mutを介して電動機Mに接続されている。このとき、電流制御を大きく分けると、出力電流の制御と横流の制御に分けられる。
 出力電流の制御は、出力電流制御部5a,5bにより、電流指令値Id_cmd,Iq_cmdと電流検出値Id_det,Iq_detとの偏差を取り、PI制御を行い、dq逆変換器2によりdq逆変換を行う。
 次に、横流の制御では、このdq逆変換器2の出力である電圧指令V_cmdに横流補償部BalanceACRで算出された横流補償指令値Vccc_cmpを重畳し、電圧指令制限部3a,3bによりインバータINV1,INV2の出力限界値で電圧指令制限を掛ける。電圧指令制限後の電圧指令をV1_cmd,V2_cmdとし、この電圧指令制限後の電圧指令V1_cmd,V2_cmdに基づきPWM発生部PWM1,PWM2によりスイッチング指令G1_H,G1_L,G2_H,G2_LをインバータINV1,INV2に出力し、インバータINV1,INV2を駆動させ、電動機Mを運転させる。
 最後に各インバータ出力電流I1とI2を検出し、それを加算してシステム全体の出力電流I_detとして計測する。出力電流I_detは3相電流なので、出力電流の制御を行うためにdq変換器4によりdq変換を行い、電流検出値Id_det,Iq_detを出力する。このdq変換には、エンコーダ等で検出した位相Theta_detを用いている。
特開2003-134832号公報 特開平10-248262号公報 特開2007-252144号公報 特願2011-110114号公報
須田信英,PID制御,朝倉書店,1992年7月1日,pp51~53.
 図5に示したようなPWM電力変換器の並列運転装置では、各PWM電力変換器の電圧指令V_cmd-Vccc_cmd,V_cmd+Vccc_cmdが電圧指令制限部3a,3bの電圧制限値に掛かるような大きな値になった場合、出力電圧の線形性を保つことができない。また、無理に電圧を出力しようとすると電圧制限値に掛かる時間が多くなるため、電流も線形性が失われ安定して動作しない。
 なぜならば、出力電流制御に積分動作が含まれているためである。すなわち、偏差(電流指令値と電流検出値との偏差)の積分量が増加するときそれに比例して操作量も増大するが、出力電圧が制限されていると、偏差は小さくならず電圧指令Vd_cmd,Vq_cmdを増幅させようとする過剰積分動作が働く。その結果、電流の線形性は失われる。この現象をワインドアップと呼ぶ。
 簡単のために、開ループで積分動作だけをとりだし、入力である偏差が図6(a)のように変化した場合の挙動を考える。図6(b)に示すように、飽和特性がなければ操作量はOABCDと推移する。当然ながら、偏差の積分量が増加するときはそれに比例して操作量も増加し、偏差の積分量が減少するときはそれに比例して操作量も減少するという、積分動作の本来の機能が果されている。操作量が図6(b)のLという値で飽和する場合、積分器の出力は依然としてOABCDという経過をたどるが、実際の操作量はOAECDと推移することとなる。このとき、AE間では偏差の積分量の増加に比例して操作量も増加するという本来の機能が失われているが、それは飽和のせいでやむを得ない。EC間では偏差の積分量が減少するにもかかわらず操作量は減少しない。それは積分器出力がABと巻き上げ(ワインドアップ)られているため、BCと巻き戻してしまうまでは、偏差の積分量の減少に比例して操作量も減少するという、本来の機能が回復しないためである。開ループで説明したが、フィードバック制御系に組み込まれた場合も同様で、巻き戻しの期間だけ本来の機能の回復が遅れ、そのために偏差の整定が遅れ、オーバーシュートも大きくなる傾向がある。(非特許文献1参照)
 ワインドアップ発生時の電流を周波数軸で観察した場合、数Hzから数百Hzの広い帯域幅のオフセットが乗る。すなわち、意図しない多くの振動を持った電流になる。
 誘導器でも同期機でも電流が振動しているとトルクも同様に振動する。インバータには同期機のような誘導性負荷を接続することが多いが、この同期機を単独で使用することは無く、多くの場合、別の機械システムが電動機の出力に接続されている。この機械システムは機械共振周波数を持っていることがあるため、意図しないトルク振動があり、この振動が機械システムの機械共振周波数と一致した場合、この周波数のトルクが増幅されて機械システムが破損する可能性がある。そこで、PWM電力変換器の並列運転装置は電圧飽和が発生し続けても、意図しない電流振動やトルク振動を発生させないような制御構成が必要である。
 図7に横流補償を考慮していないアンチワインドアップ処理法を示す。図7は、図5に示すPWM電力変換器の並列運転装置の出力電流制御部5a,5bを自動整合型の出力電流制御部6a,6bに変更したものである。その他の機構は図5と同様である。
 出力電流制御部6a,6b内に、電圧指令制限部7a,7bの制限前のd軸,q軸電圧指令と制限後のd軸,q軸電圧指令Vd_cmd,Vq_cmdとの差をフィードバックしている点に特色がある。電圧指令制限前と制限後のd軸,q軸電圧指令が一致している場合には、このフィードバックは切れるため、通常のPI制御として作動する。
 リセットワインドアップは積分動作が大きくなりすぎて起こるため、積分動作を抑える自動整合PI制御を行い、飽和によってカットされた分の操作量に応じて積分による操作量を減らす。その結果、操作量と応答が改善し、整定時間も改善することとなる。
 しかしながら、出力電流制御はdq軸上で行っているが、そのまま出力電流制御のアンチワインドアップ処理を行っても正常に動作しない。なぜならば、三相電圧に変換された後の電圧指令V_cmdに横流補償指令値Vccc_cmpを重畳し、電圧指令制限を行っているため、結局電圧飽和が発生することがあり、アンチワインドアップ処理が正しく動作しなかった。
 以上示したように、電圧飽和が発生した場合でも、横流補償機能と干渉することなく、アンチワインドアップ処理を行うことが可能なPWM電力変換器の並列運転装置を提供することが課題となる。
 本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、複数台のPWM電力変換器の出力を並列接続し、各PWM電力変換器を同期運転するPWM電力変換器の並列運転装置であって、電流指令値と電流検出値との偏差の積分演算を行い電圧指令を出力する電流制御部と、各PWM電力変換器の出力電流の偏差に基づき、前記電圧指令に対して横流補償を行い、各PWM電力変換器の電圧指令を出力する横流補償部と、前記各PWM電力変換器の電圧指令に対して、出力制限を掛ける電圧指令制限部と、出力制限後の電圧指令における平均値をフィードバック値として算出するフィードバック値算出部と、を備え、前記電流制御部における積分演算に用いる偏差には、前記電流指令値と電流検出値との偏差に対して、前記フィードバック値と電圧指令との偏差である電圧指令制限部で制限された操作量の飽和量に対してフィードバックゲインを乗算した値を、加算した値を用いることを特徴とする。
 また、前記電圧指令から零相電圧を減算しても良く、デッドタイム補償値を加算しても良い。
 本発明によれば、PWM電力変換器の並列運転装置において、電圧飽和が発生した場合でも、横流補償機能と干渉することなく、正常にアンチワインドアップ処理を行うことが可能となる。
実施形態1におけるPWM電力変換器の並列運転装置を示す構成図である。 実施形態2におけるPWM電力変換器の並列運転装置を示す構成図である。 実施形態3におけるPWM電力変換器の並列運転装置を示す構成図である。 実施形態3におけるデッドタイム補償のタイムチャートを示すグラフである。 一般的なPWM電力変換器の並列運転装置の一例を示す構成図である。 積分動作時の偏差と操作量の関係を示すグラフである。 横流補償機能を考慮しないアンチワインドアップ処理を行うPWM電力変換器の並列運転装置を示す構成図である。
 [実施形態1]
 図1は、本実施形態1におけるPWM電力変換器の並列運転装置を示す構成図である。
 まず、減算部1aによりd軸電流指令値Id_cmdとd軸電流検出値Id_detとの偏差を取り、出力電流制御部6aによりPI制御を行う。同様に、減算部1bによりq軸電流指令値Iq_cmdとq軸電流検出値Iq_detとの偏差を取り、出力電流制御部6bによりPI制御を行う。dq逆変換器2により、出力電流制御部6a,6bの出力である電圧指令Vd_cmd,Vq_cmdのdq逆変換を行い、電圧指令V_cmdとする。
 dq変換およびdq逆変換は下記(1)式で表される。なお、下記(1)式中のθは位相を示す。
Figure JPOXMLDOC01-appb-M000001
 横流の制御は以下のように行われる。横流の検出はインバータ電流I1とI2の偏差を取ればよい。検出した横流をIcとする。横流Icは横流補償部BalanceACR(Automatic Current Regulator)を用いて横流補償指令値Vccc_cmpに変換し、この横流補償指令値Vccc_cmpを電圧指令V_cmdに重畳する。
 横流補償部BalanceACRは、インバータINV1,INV2の出力電流I1,I2の偏差(横流Ic)を比例積分(PI)演算し、各インバータINV1,INV2の共通の電圧指令値V_cmdと同じ単位の横流補償指令値Vccc_cmpとして求める。この横流補償指令値Vccc_cmpは、横流Icが零になるように、dq逆変換後の電圧指令V_cmdに加算,減算する。すなわち、dq変換後の電圧指令V_cmdから横流補償指令値Vccc_cmpを減算してインバータINV1の電圧指令V_cmd-Vccc_cmpとし、dq変換後の電圧指令V_cmdに横流補償指令値Vccc_cmpを加算してインバータINV2の電圧指令V_cmd+Vccc_cmpとする。これにより、2つのインバータINV1,INV2の電圧指令V_cmd-Vccc_cmp,V_cmd+Vccc_cmpは横流Icが発生しない方向に偏差が生まれるため、横流は小さくなる。
 そして、電圧指令制限部3a,3bにより各インバータの電圧指令V_cmd-Vccc_cmp,V_cmd+Vccc_cmpにインバータINV1,INV2の出力限界値で電圧指令制限を掛ける。電圧指令制限後の電圧指令をV1_cmd,V2_cmdとする。
 次に、電圧指令制限後の電圧指令V1_cmd,V2_cmdに対して、PWM(Pulse Width Modulation)発生部PWM1,PWM2によりPWM制御を行い、インバータINV1のゲート指令G1_H,G1_LおよびインバータINV2のゲート指令G2_H,G2_Lをそれぞれ生成する。PWM発生部PWM1,PWM2は短絡防止のためデッドタイム時間Tdを有したゲート指令G1_H,G1_LおよびG2_H,G2_Lを生成している。
 出力電流制御部6a,6bは、比例演算部10a,10bと、積分演算部11a,11bと、積分演算器11a,11bの出力を1サンプル周期遅れて出力するバッファ16a,16bと、積分演算器11a,11bの出力とバッファ16a,16bの出力を加算する加算器17a,17bと、比例演算部10a,10bの出力と加算器17a,17bの出力を加算する加算器12a,12bと、加算器12a,12bの出力から電圧指令制限部3a,3bの出力を差し引いて電圧指令制限部3a,3bで制限された操作量の飽和量を算出する減算部13a,13bと、この操作量の飽和量にフィードバックゲインKfbを乗算する乗算部14a,14bと、この乗算部14a,14bの出力を、電流指令値Id_cmd,Iq_cmdと電流検出値Id_det,Iq_detとの偏差に加算する加算部15a,15bと、を備えている。ここで、出力電流制御部6a,6bのKpは比例ゲイン,Kiは積分ゲイン,Kfbはフィードバックゲインを示す。
 アンチワインドアップ処理を正常に動作させるためには、前回の電圧指令の最終値V1_cmd,V2_cmdを用いてフィードバックさせれば良い。
 本実施形態1では、リセットワインドアップ対策のために、加算器12a,12bの出力と電圧指令制限部3a,3bの出力との差、すなわち、電圧指令制限部3a,3bで制限された操作量の飽和量を、出力電流制限部6a,6bの入力側にフィードバックしている。
 ただし、出力電流制御部6a,6bにフィードバックさせるために、dq逆変換と横流補償処理とを差し引く必要がある。
 電圧指令V1_cmd,V2_cmdは下記(2)式で表記できる。
Figure JPOXMLDOC01-appb-M000002
 電圧指令V_cmdから横流補償指令値Vccc_cmpを差し引くには、下記(3)式のようにすれば良い。
Figure JPOXMLDOC01-appb-M000003
 具体的には、図1に示すように、フィードバック値算出部23のバッファ18a,18bにより、電圧指令V1_cmd,V2_cmdを1サンプル周期遅らせて出力し、そのバッファ18a,18bの出力を加算器19により加算し、除算器20により2で除算し、出力制限後の電圧指令における平均値をフィードバック値V_fbとして算出する。
 dq変換部21により、フィードバック値V_fbをdq変換することにより、d軸フィードバック値Vd_fb,q軸フィードバック値Vq_fbを得る。d軸電圧指令Vd_cmdとd軸フィードバック値Vd_fdの偏差にフィードバックゲインKfbを乗算した値を、d軸電流指令Id_cmdとd軸電流検出値Id_detとの偏差に重畳し、d軸の積分演算器11aに入力する。また、q軸電圧指令Vq_cmdとq軸フィードバック値Vq_fdの偏差にフィードバックゲインKfbを乗算した値を、q軸電流指令Iq_cmdとq軸電流検出値Iq_detとの偏差に重畳し、q軸の積分演算器11bに入力する。これにより、dq変換と横流補償を考慮した自動整合型PI制御を実現することが可能となる。
 なお、バッファ22から出力される電動機Mの位相Theta_detも1サンプル周期遅れてdq変換部21に出力されている。また、図7に示す電圧指令制限部7a,7bは省略されている。さらに図5と同様に、各インバータ出力電流I1とI2を検出し、それを加算してシステム全体の出力電流I_detとして計測する。出力電流I_detは3相電流なので、出力電流の制御を行うためにdq変換器4によりdq変換を行い、電流検出値Id_det,Iq_detを出力する。このdq変換には、エンコーダ等で検出した位相Theta_detを用いている。
 以上示したように、本実施形態1におけるPWM電力変換器の並列運転装置によれば、横流補償を行うと共に、電圧飽和が発生しても、適切にアンチワインドアップ処理を行うことができる。すなわち、三相電圧に変換された後の電圧指令V_cmdに横流補償指令値Vccc_cmdを重畳しても電圧飽和が発生することがないため、正常にアンチワインドアップ制御を行うことが可能となる。
 その結果、意図しない電流振動が発生することも無く、また、電流振動が発生しないため、トルク振動も発生しない。さらに、トルク振動が発生しないため、機械システムに共振周波数があっても機械システムを破損せず使用することが可能となる。
 [実施形態2]
 本実施形態2におけるPWM電力変換器の並列運転装置は、実施形態1におけるPWM電力変換器の並列運転装置に対して、電圧出力範囲を増大させるために零相変調を行ったものである。
 図2は本実施形態2におけるPWM電力変換器の並列運転装置を示す構成図である。零相変調は様々な方法が提案されているが、ここでは、特許文献2の方法を例に挙げて説明する。各相の電圧指令V_cmdに基本波の3倍の周波数の正弦波である零相電圧指令V0_cmdを減算する。図2では、電圧指令V_cmdから零相電圧指令V0_cmdを減算した後、横流補償を行っている。d軸,q軸フィードバック値Vd_fb,Vq_fbは実施形態1と同様の演算をすれば良い。dq変換演算後のd軸,q軸フィードバック値Vd_fb,Vd_fbは零相電圧と数学的に独立した値であるため、問題なく使用できる。
 以上示したように、本実施形態2におけるPWM電力変換器の並列運転装置は、アンチワインドアップ処理が横流補償や零相補償に干渉しないため、正常にアンチワインドアップ制御を行うことが可能であり、電流振動,トルク振動が発生せず、機械システムに共振周波数があっても機械システムを破壊せず使用することが可能となる。また、電圧指令のピーク値を小さくし、出力電圧の基本波成分を大きくすることが可能となる。
 [実施形態3]
 本実施形態3におけるPWM電力変換器の並列運転装置は、実施形態2のPWM電力変換器の並列運転装置に対してデッドタイム補償を追加したものである。
 デッドタイム補償について説明する。図4にデッドタイム補償のタイムチャートを示す。ただし、図4は片方のインバータINV1のタイムチャートのみを示す。まず、ゲート指令Gate1とインバータ相電圧検出値Vce1のオンタイムとオフタイムの誤差時間計測値Vce_DLY1を計測する。デッドタイム補償部9は、誤差時間計測値Vce_DLY1をデッドタイム補償に使用するため、誤差時間計測値Vce_DLY1を電圧指令値V_cmd[p.u.]と同じ単位(電圧)に変換したデッドタイム補償電圧Vdtc_cmp1[p.u.]を得る。このデッドタイム補償電圧Vdtc_cmp1は、PWM制御のキャリア生成部(図示省略)が生成するキャリア信号の片振幅を1[p.u.]、キャリア周波数Fc[Hz]とすると下記(4)式の演算で求められる。
Figure JPOXMLDOC01-appb-M000004
 同様に、デッドタイム補償部9は、他方のインバータINV2のゲート指令Gate2と、インバータ相電圧検出値Vce2のオンタイムとオフタイムの誤差時間計測値Vce_DLY2を計測し、デッドタイム補償電圧Vdtc_cmp2を求める。さらに、デッドタイム補償部9は、インバータ2台分のVce_DLYが存在するので、それぞれのデッドタイム補償電圧Vdtc_cmp1,Vdtc_cmp2の平均をとり、それをデッドタイム補償電圧Vdtc_cmpとして出力する。
 デッドタイム補償部9からのデッドタイム補償電圧Vdtc_cmpは、PWM発生部PWM1内で算出するデッドタイム補償前のゲート指令Gate1と補償後のインバータ相電圧検出値Vce1が一致するように、dq変換後の電圧指令V_cmdに重畳させる。この重畳は、次回のPWM制御のオン/オフの極性に応じて、各PWM発生部PWM1,PWM2の共通の電圧指令値(V_cmd)に加減算するものであり、例えば、PWMキャリアが下降中はオンタイムのデッドタイム補償電圧Vdtc_cmpを加算し、PWMキャリアが上昇中はオフタイムのデッドタイム補償電圧Vdtc_cmpを減算する。
 これにより、デッドタイム補償前のゲート指令Gate1と補償後のインバータ相電圧検出値Vce1を一致させ、その誤差をほぼ零にしたデッドタイム補償が可能となる。そして、ゲート指令Gate1,Gate2に基づき、PWM発生部PWM1,PWM2により、デッドタイム時間を有したスイッチング指令G1_H,G1_L,G2_H,G2_Lを出力する。
 図3では、電圧指令V_cmdにデッドタイム補償量Vdtc_cmpを加算した後、実施形態2と同様に零相変調を行い、さらに、横流補償を行っている。d軸,q軸フィードバック値Vd_fb,Vq_fbは実施形態1と同様に演算すれば良い。三相のデッドタイム補償量Vdc_cmpは出力電流のクロス近傍以外はほぼ差異がないため、後段の零相変更でほぼ相殺される。よって、dq変換演算後のd軸,q軸フィードバック値Vd_fb,Vq_fbは多少誤差を含んだものになるが問題なく使用できる。
 以上のように、本実施形態3によるPWM電力変換器の並列運転装置は、電圧飽和が発生した場合にも横流補償機能,零相変調およびデッドタイム補償と干渉しないため、正常にアンチワインドアップ制御を行うことが可能であり、電流振動,トルク振動が発生せず、機械システムに共振周波数があっても、機械システムを破壊せず使用することが可能となる。
 また、デッドタイム補償により、デッドタイム補償前のゲート指令Gate1とデッドタイム補償後のインバータ相電圧検出値Vceの誤差をほぼ零にすることができ、デッドタイム補償後の遅延時間DTC_DLYを無くすことができる。これに伴い、最小オンパルス時間の制限を小さくすることができ、より細いPWMパルスが出力可能になる。また、より細いPWMパルスが出力可能であれば、インバータなどの電力変換器の最大出力電圧を大きくすることができる。また、PWMインバータの無駄時間が小さくなることで、電流制御および周波数制御の応答が向上する。また、電圧指令にデッドタイム補償値を重畳しているため、デッドタイム生成時にパルス欠けが発生することはない。
 さらに、デッドタイム補償により、出力電流の6f成分を小さくすることができる。本実施形態3によるデッドタイム補償によって、電流のひずみが低減させることが可能となる。
 電圧飽和が発生した場合にも横流補償機能,零相変調およびデッドタイム補償と干渉しないため、正常にアンチワインドアップ制御を行うことが可能であり、電流振動,トルク振動が発生せず、機械システムに共振周波数があっても、機械システムを破壊せず使用することが可能となる。
     以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

Claims (3)

  1.  複数台のPWM電力変換器の出力を並列接続し、各PWM電力変換器を同期運転するPWM電力変換器の並列運転装置であって、
     電流指令値と電流検出値との偏差の積分演算を行い、電圧指令を出力する電流制御部と、
     各PWM電力変換器の出力電流の偏差に基づき、前記電圧指令に対して横流補償を行い、各PWM電力変換器の電圧指令を出力する横流補償部と、
     前記各PWM電力変換器の電圧指令に対して、出力制限を掛ける電圧指令制限部と、
     出力制限後の電圧指令における平均値をフィードバック値として算出するフィードバック値算出部と、を備え、
     前記電流制御部における積分演算に用いる偏差には、
    前記電流指令値と電流検出値との偏差に対して、前記フィードバック値と電圧指令との偏差である電圧指令制限部で制限された操作量の飽和量に対してフィードバックゲインを乗算した値を、加算した値を用いることを特徴とするPWM電力変換器の並列運転装置。
  2.  前記電圧指令から零相電圧を減算することを特徴とする請求項1記載のPWM電力変換器の並列運転装置。
  3.  前記電圧指令に、デッドタイム補償値を加算することを特徴とする請求項1または2記載のPWM電力変換器の並列運転装置。
PCT/JP2012/082055 2012-01-12 2012-12-11 Pwm電力変換器の並列運転装置 WO2013105382A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/371,657 US9257934B2 (en) 2012-01-12 2012-12-11 Apparatus for parallel operation of pulse-width modulation power converters
CN201280066770.5A CN104040867B (zh) 2012-01-12 2012-12-11 Pwm电力变换器的并联运转装置
KR1020147015682A KR101560669B1 (ko) 2012-01-12 2012-12-11 펄스폭변조 전력변환기의 병렬운전 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012003739A JP5803681B2 (ja) 2012-01-12 2012-01-12 Pwm電力変換器の並列運転装置
JP2012-003739 2012-01-12

Publications (1)

Publication Number Publication Date
WO2013105382A1 true WO2013105382A1 (ja) 2013-07-18

Family

ID=48781342

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/082055 WO2013105382A1 (ja) 2012-01-12 2012-12-11 Pwm電力変換器の並列運転装置

Country Status (5)

Country Link
US (1) US9257934B2 (ja)
JP (1) JP5803681B2 (ja)
KR (1) KR101560669B1 (ja)
CN (1) CN104040867B (ja)
WO (1) WO2013105382A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014123199A1 (ja) * 2013-02-06 2014-08-14 株式会社明電舎 電力変換回路の横流電流抑制制御装置
CN105099325A (zh) * 2014-05-08 2015-11-25 发那科株式会社 电动机控制装置
WO2018051433A1 (ja) * 2016-09-14 2018-03-22 国立大学法人横浜国立大学 電力供給システム
EP3208931A4 (en) * 2014-10-20 2018-05-23 Meidensha Corporation Three-phase neutral-point-clamped power conversion device
CN111092587A (zh) * 2019-12-27 2020-05-01 北京合康新能科技股份有限公司 一种变频调速控制方法
CN111142492A (zh) * 2019-12-31 2020-05-12 润电能源科学技术有限公司 控制器振荡发散控制方法、控制器及存储介质

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2504361B (en) * 2012-07-27 2020-04-01 Nidec Control Techniques Ltd Control system and method
CN104135206B (zh) * 2014-07-15 2017-01-11 邯郸美的制冷设备有限公司 用于电机控制***的电流调节器及电机控制***
JP6358052B2 (ja) * 2014-11-17 2018-07-18 株式会社明電舎 電力変換装置の並列運転時の横流防止装置とその制御方法
JP6468046B2 (ja) * 2015-04-15 2019-02-13 株式会社明電舎 Pwm電力変換器の並列運転方法および並列運転装置
US10103667B2 (en) * 2015-05-28 2018-10-16 Steering Solutions Ip Holding Corporation Motor control anti-windup and voltage saturation design for electric power steering
DE102016109411A1 (de) * 2016-05-23 2017-11-23 Borgward Trademark Holdings Gmbh Verfahren, System und Fahrzeug mit einer dynamischen integralen Kompensation basierend auf einer PI-Motorsteuerung
ES2972879T3 (es) 2017-01-30 2024-06-17 Carrier Corp Método para controlar rectificadores de extremo delantero pasivos paralelos con y sin intercalado
US10944335B2 (en) 2017-01-30 2021-03-09 Carrier Corporation Paralleled passive front-end rectifiers with and without interleaving
CN110832762B (zh) * 2017-07-13 2021-06-15 三菱电机株式会社 电力变换装置、电力变换***以及电力变换装置的运转方法
JP6926977B2 (ja) * 2017-11-15 2021-08-25 株式会社デンソー モータ制御装置
US10411634B2 (en) * 2017-11-28 2019-09-10 Steering Solutions Ip Holding Corporation Controller anti-windup for permanent magnet synchronous machines
US10291111B1 (en) 2018-03-23 2019-05-14 Hamilton Sundstrand Corporation Feedback control for parallel power converter synchronization
JP2020167936A (ja) * 2020-06-24 2020-10-08 日立グローバルライフソリューションズ株式会社 インバータ
EP4044424A1 (en) 2021-02-12 2022-08-17 Collins Aerospace Ireland, Limited Single event upset control structures for parallel motor drive control architectures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04312324A (ja) * 1991-04-08 1992-11-04 Nippon Electric Ind Co Ltd 並行運転upsシステムにおける横流補償方法
JPH0530661A (ja) * 1991-07-23 1993-02-05 Meidensha Corp 電力変換ユニツトの並列運転装置
JP2003134832A (ja) * 2001-10-19 2003-05-09 Hitachi Ltd 電力変換システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0556648A (ja) * 1991-08-21 1993-03-05 Mitsubishi Electric Corp Pwmインバータの並列運転制御装置
GB2264403B (en) * 1992-02-18 1996-09-04 Hitachi Ltd An apparatus for controlling parallel running of inverters
JPH05344773A (ja) * 1992-06-09 1993-12-24 Mitsubishi Electric Corp Pwmインバータの並列運転制御装置
JP3233097B2 (ja) 1998-04-03 2001-11-26 株式会社日立製作所 電力変換装置とその制御方法
EP1575156B1 (en) * 2004-02-16 2015-06-17 Vacon Oyj Synchronization of parallel-connected inverter units or frequency converters
US7184282B2 (en) * 2005-03-11 2007-02-27 Origin Electric Company, Limited Single-phase power conversion device and three-phase power conversion device
JP4107508B2 (ja) 2006-03-17 2008-06-25 三菱電機株式会社 電圧変換装置
JP5733015B2 (ja) 2011-05-17 2015-06-10 株式会社明電舎 Pwm電力変換器の並列運転装置および並列運転方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04312324A (ja) * 1991-04-08 1992-11-04 Nippon Electric Ind Co Ltd 並行運転upsシステムにおける横流補償方法
JPH0530661A (ja) * 1991-07-23 1993-02-05 Meidensha Corp 電力変換ユニツトの並列運転装置
JP2003134832A (ja) * 2001-10-19 2003-05-09 Hitachi Ltd 電力変換システム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014123199A1 (ja) * 2013-02-06 2014-08-14 株式会社明電舎 電力変換回路の横流電流抑制制御装置
JP5979253B2 (ja) * 2013-02-06 2016-08-24 株式会社明電舎 電力変換回路の横流電流抑制制御装置
CN105099325A (zh) * 2014-05-08 2015-11-25 发那科株式会社 电动机控制装置
EP3208931A4 (en) * 2014-10-20 2018-05-23 Meidensha Corporation Three-phase neutral-point-clamped power conversion device
US10574163B2 (en) 2014-10-20 2020-02-25 Meidensha Corporation Three-phase neutral-point-clamped power conversion device
WO2018051433A1 (ja) * 2016-09-14 2018-03-22 国立大学法人横浜国立大学 電力供給システム
CN111092587A (zh) * 2019-12-27 2020-05-01 北京合康新能科技股份有限公司 一种变频调速控制方法
CN111142492A (zh) * 2019-12-31 2020-05-12 润电能源科学技术有限公司 控制器振荡发散控制方法、控制器及存储介质
CN111142492B (zh) * 2019-12-31 2021-05-07 润电能源科学技术有限公司 控制器振荡发散控制方法、控制器及存储介质

Also Published As

Publication number Publication date
CN104040867A (zh) 2014-09-10
US20140334204A1 (en) 2014-11-13
JP5803681B2 (ja) 2015-11-04
US9257934B2 (en) 2016-02-09
KR20140089600A (ko) 2014-07-15
JP2013143880A (ja) 2013-07-22
KR101560669B1 (ko) 2015-10-15
CN104040867B (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
JP5803681B2 (ja) Pwm電力変換器の並列運転装置
Yim et al. Modified current control schemes for high-performance permanent-magnet AC drives with low sampling to operating frequency ratio
US8278865B2 (en) Control device
JP5968564B2 (ja) 電力変換装置
WO2019097605A1 (ja) 電力変換システム
JP2016054594A (ja) 電動機制御装置
JP4529113B2 (ja) 電圧形インバータ及びその制御方法
JP2010142013A (ja) 交流電動機の制御装置及び制御方法
US11601080B2 (en) Motor control device
JPH09172783A (ja) Npcインバータ装置
JPH1127951A (ja) Pwmインバータ制御装置
JP4698312B2 (ja) 電力変換装置
JP2007336632A (ja) 電力変換装置
JP6177623B2 (ja) 同期電動機制御装置
JP6264257B2 (ja) 三相中性点クランプ式の電力変換装置
WO2015005016A1 (ja) インバータの制御装置及びインバータの制御方法
JP2021058045A (ja) 電力変換装置および電力変換装置の制御方法
JP5525747B2 (ja) コンバータの制御装置
JP5428460B2 (ja) 電動機制御装置及び電動機制御方法
JP2015126607A (ja) モータ制御システム
WO2017122490A1 (ja) モータ制御システム
KR19990085524A (ko) 펄스폭 변조 방식 컨버터용 디지털 전류 제어기
JP2020010569A (ja) 電力変換装置
JP2006211781A (ja) 交流電動機のベクトル制御装置とその制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12865479

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20147015682

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14371657

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12865479

Country of ref document: EP

Kind code of ref document: A1