KR19990085524A - 펄스폭 변조 방식 컨버터용 디지털 전류 제어기 - Google Patents

펄스폭 변조 방식 컨버터용 디지털 전류 제어기 Download PDF

Info

Publication number
KR19990085524A
KR19990085524A KR1019980017989A KR19980017989A KR19990085524A KR 19990085524 A KR19990085524 A KR 19990085524A KR 1019980017989 A KR1019980017989 A KR 1019980017989A KR 19980017989 A KR19980017989 A KR 19980017989A KR 19990085524 A KR19990085524 A KR 19990085524A
Authority
KR
South Korea
Prior art keywords
current
signal
output
controller
pulse width
Prior art date
Application number
KR1019980017989A
Other languages
English (en)
Inventor
이진우
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980017989A priority Critical patent/KR19990085524A/ko
Publication of KR19990085524A publication Critical patent/KR19990085524A/ko

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

본 발명에 따른 PWM 방식 컨버터용 디지털 전류 제어기는, 기준신호 발생부와, 전원전압 및 전원전류 측정장치와, 측정된 전원전압 및 전원전류를 동기좌표계 값으로 변환하는 변환부와, 상기 기준신호 발생부 및 변환부로부터의 출력신호를 각각 입력받아 표본화하는 제1,제2,제3샘플/홀딩부와, 전류제어오차에 따라 입력조건을 달리하여 적분을 수행하는 조건부 적분 제어기와 전류오차에 따른 비례제어를 수행하는 비례제어기 및 시스템의 연산과정에서의 지연시간을 보상하는 스미스 예측기를 가지는 제1,제2 피드백 콘트롤러와, 상간 신호 간섭 및 전원전압의 외란을 보상하기 위한 신호를 발생하는 보상신호 발생부와, 상기 보상신호 발생부의 출력신호를 입력받아 간섭 및 외란을 보상하는 보상부 및 그 보상부의 출력신호를 입력받아 펄스 폭 변조를 수행하는 펄스 폭 변조부를 구비하는 PWM 방식 컨버터용 디지털 전류 제어기에 있어서, 상기 제1,제2 피드백 콘트롤러로부터의 출력은 상기 보상부 및 펄스 폭 변조부로 피드포워드 입력되는 동시에 상기 보상신호 발생부의 입력에 반영되도록 피드백 입력되며, 상기 펄스 폭 변조부로부터의 출력은 상기 제1,제2 피드백 콘트롤러의 스미스 예측기로 피드백 입력되도록 회로적으로 구성된다.

Description

펄스폭 변조 방식 컨버터용 디지털 전류 제어기
본 발명은 펄스폭 변조(pulse width modulation:이하 PWM) 방식 컨버터(converter)용 디지털 전류 제어기에 관한 것으로서, 특히 오버슈트(overshoot) 및 정상상태 오차가 없이 빠른 응답 특성을 갖는 PWM 방식 컨버터용 디지털 전류 제어기에 관한 것이다.
일반적으로, PWM 방식 컨버터는 교류 전원을 입력받아 직류 전원으로 변환하여 출력하되, 입력된 파형의 펄스 폭을 변조하여 출력하는 장치를 말한다.
도 1은 일반적인 PWM 방식 컨버터의 개략적인 회로구성도이다.
도 1에 도시된 바와 같이, PWM 방식 컨버터는 3상 교류의 입력단에 위치되어 입력 전류에 혼입된 이상 전류를 제한하기 위한 리액터(101)와, 다수의 트랜지스터(102t)와 다이오드(102d)의 조합으로 구성된 스위칭 회로부(102)와, 부하에 공급되는 직류 전류에 혼입된 교류 성분을 제거하기 위한 커패시터(capacitor)(103)를 구비한다. 이와 같은 PWM 방식 컨버터는 스위칭 회로부(102)의 트랜지스터(102t)의 게이트(gate)에 인가되는 전압에 따라서 스위칭 동작이 제어된다.
한편, 이상과 같은 PWM 방식 컨버터에 있어서, 상기 스위칭 회로부(102)의 트랜지스터(102t)나 다이오드(102d)와 같은 전력용 반도체 소자의 전류 정격은 입력 전압이나 부하 용량, 그리고 전력변환장치의 효율, 전류 제어기의 특성 및 안전률 등을 고려하여 설계되고, 그에 따라 적절한 반도체 소자가 선정된다. 반도체 소자가 선정된 후에는 소자를 어떻게 안전하고 효율적으로 이용하느냐가 시스템 설계 관점에서 중요한 문제가 되며, 특히 소자의 전류 용량의 보다 효율적인 이용 측면에서 전류 제어기의 응답 특성이 매우 중요한 요소가 된다.
산업현장에서 널리 사용되고 있는 종래 PI(proportional and integral:비례적분)동작 전류 제어기는 제어 입력이 포화될 경우에 적분기의 동작 특성에 따른 제어성능이 저하되며, 특히 오버슈트가 발생되는 문제가 있다. 이와 같은 문제에 대처하기 위한 방안으로, 조건부 적분과 같이 적분 동작을 시스템의 상태에 따라서 적절히 제어하는 방법이 모색되고 있다.
본 발명과 관련하여, 도 2에 도시된 바와 같은, PWM 방식 컨버터의 수학적 모델 특성을 고려하여 오버슈트 및 정상상태 오차가 없고 빠른 응답 특성을 갖는 디지털 전류 제어기가 개발된 바 있다.
도 2를 참조하면, 디지털 전류 제어기는 기준 전류신호(Idref,Iqref)를 발생하는 기준신호 발생부(201)와, 전원전류와 전원전압을 각각 측정하는 전원전류 및 전원전압 측정센서(202)(203)와, 그 전원전류 및 전원전압 측정센서(202)(203)로부터 출력되는 3상전류(Ias,Ibs,Ics) 및 3상전압(Vas,Vbs,Vcs)을 각각 2상전류(Id,Iq)와 2상전압(Vd,Vq)으로 변환하는 3상-2상 전류 및 전압변환부(204)(205)와, 상기 기준신호 발생부(201)로부터 출력되는 기준전류신호(Idref,Iqref)를 입력받아 표본화하는 제1샘플/홀딩부(206)와, 상기 3상-2상 전류 및 전압변환부(204)(205)로부터 출력되는 2상 전류(Id,Iq) 및 전압(Vd,Vq)을 각각 입력받아 표본화하는 제2,제3샘플/홀딩부(207)(208)와, 상기 제1샘플/홀딩부(206)로부터 출력되는 전류에서 제2샘플/홀딩부(207)로부터 출력되는 샘플링 전류(Ids,Iqs)를 각각 감산한 전류를 입력받아 전류제어신호를 각각 출력하는 제1,제2 피드백 콘트롤러(209)(210)와, 상기 제2샘플/홀딩부(207)로부터 출력되는 샘플링 전류(Ids)(Iqs)를 입력받아 2상 신호 상호 간의 간섭 및 전원전압의 외란을 보상하기 위한 신호를 발생하는 보상신호 발생부(211)와, 상기 제1,제2 피드백 콘트롤러(209)(210), 보상신호 발생부(211) 및 제3샘플/홀딩부(208)의 출력신호를 입력받아 2상 상호 간의 간섭 및 전원전압을 보상하는 보상부(212) 및 그 보상부(212)의 출력신호를 입력받아 펄스 폭 변조를 수행하고, 컨버터의 스위칭 회로부(102)의 구동전원신호를 출력하는 펄스 폭 변조부(213)를 구비한다.
여기서, 상기 제1,제2 피드백 콘트롤러(209)(210)는 도 3에 도시된 바와 같이, 비례제어기로서의 스테이트-데드비트 제어기(209a)와, 조건부 적분 제어기(209b)(209c) 및 스미스 예측기(209d)의 조합으로 구성된다. 그리고, 스미스 예측기(209d)는 가산기(209f)에서 출력되는 제어신호를 입력받아 지연시간을 보상하기 위한 시스템 모델링부(301)와, 시스템 모델링부(301)의 출력전류를 입력받아 1클락 지연시키는 지연기(302) 및 지연기(302)의 출력전류에서 지연되지 않은 전류를 감산하여 출력하는 감산기(303)로 구성된다. 도 2 및 도 3에서, 참조 부호 209e는 가산기, Ki는 조건부 적분 제어기(209b)(209c)의 이득, Ts는 디지털 제어기의 샘플링 시간, L은 리액터(101:도 1 참조)의 인덕턴스, R은 리액터(101)의 내부 저항, ω는 교류 전원의 각주파수, 그리고 Z는 디지털 시스템의 연산자를 각각 나타낸다.
이상과 같은 구성을 가지는 디지털 전류 제어기에 있어서, 상기 전원전류 측정센서(202)와 전원전압 측정센서(203)는 교류 전원으로부터 출력되는 3상 전류와 3상 전압을 각각 측정한다. 측정된 3상 전류(Ias,Ibs,Ics)와 3상 전압(Vas,Vbs, Vcs)은 3상-2상 전류변환부(204) 및 3상-2상 전압변환부(205)에 각각 입력되며, 3상-2상 전류변환부(204)는 그 3상 전류(Ias,Ibs,Ics)를 동기 좌표(d,q축의 좌표)계의 값으로 변환하여 2상 전류(Id,Iq)를 출력한다. 그리고, 3상-2상 전압변환부(205)는 마찬가지로 입력된 3상 전압(Vas,Vbs,Vcs)을 동기 좌표계의 값으로 변환하여 2상 전압(Vd,Vq)을 출력한다.
상기 기준신호 발생부(201)에서 출력된 기준전류(Idref,Iqref)는 제1샘플/홀딩부(206)에 입력되어 디지털 제어기의 샘플링 시간(Ts)으로 표본화되고, 3상-2상 전류변환부(204)로부터 출력된 2상 전류(Id,Iq)는 제2샘플/홀딩부(207)에 입력되어 디지털 제어기의 샘플링 시간(Ts)으로 표본화되며, 마찬가지로 3상-2상 전압변환부(205)로부터 출력된 2상 전압(Vd,Vq)은 제3샘플/홀딩부(208)에 입력되어 디지털 제어기의 샘플링 시간(Ts)으로 표본화된다.
상기 제1샘플/홀딩부(206)로부터 출력된 전류에서 제2샘플/홀딩부(207)로부터 출력된 2상 전류(Ids,Iqs)를 감산한 결과는 제1,제2 피드백 콘트롤러(209)(210)에 각각 입력되며, 제1,제2 피드백 콘트롤러(209)(210)는 소정의 신호처리를 거친 후 각각 전압제어신호를 출력한다. 이때, 제1,제2 피드백 콘트롤러(209)(210)는 스미스 예측기(209d)를 이용하여 가산기(209f)로부터 출력되는 신호에 대한 지연시간을 보상하고, 그것을 스테이트-데드비트 제어기(209a) 및 조건부 적분 제어기(209b)(209c)의 입력요소에 각각 반영시킨다.
상기 제2샘플/홀딩부(207)로부터 출력된 2상 전류(Ids,Iqs)와 상기 제3샘플/홀딩부(208)로부터 출력된 2상 전압(Vd,Vq)은 보상신호 발생부(211)에 입력되며, 보상신호 발생부(211)는 전원전압의 외란을 보상하고 입력된 2상 전류(Ids,Iqs) 신호 상호 간의 간섭을 보상하기 위한 보상신호를 출력한다. 상기 제1,제2 피드백 콘트롤러(209)(210)로부터 출력된 전압제어신호와 보상신호 발생부(211)로부터 출력된 보상신호는 보상부(212)에 입력되고, 보상부(212)는 소정의 연산을 수행하여 펄스 폭 변조부(213)의 기준전압을 얻기 위한 제어신호(Edref,Eqref)를 출력한다. 그러면, 펄스 폭 변조부(213)는 그 제어신호(Edref, Eqref)를 입력받아 펄스 폭이 변조된 등가의 전압신호를 출력한다. 이 전압신호는 도 1의 컨버터의 스위칭 회로부(102)의 구동전원이 된다.
한편, 이상과 같은 디지털 전류 제어기는 전술한 바와 같이 스미스 예측기(209d)를 이용하여 시스템 전체의 연산과정에서 수반되는 지연시간을 보상한다 하더라도 제어입력이 제한되는 경우에는 전류제어 시스템이 전체적으로 그 영향을 받아 빠른 응답특성을 얻을 수 없게 되는 문제점이 있다. 이와 같은 문제점에 대한 대응책으로, 도 4에 도시된 바와 같은 다른 디지털 전류 제어기가 제안된 바 있다.
이 다른 디지털 전류 제어기는 제어기의 입력포화를 고려한 것으로서, 특히 제어기 출력의 이상적인 구현을 위해 도 6에 도시된 바와 같은 벡터 과변조 방식의 공간벡터 변조방법을 이용하고 있다. 여기서, 이 벡터 과변조 방식의 공간벡터 변조방법은 주어진 기준전압벡터(E1 *,E2 *)를 변조함에 있어서, 보상전압벡터(V)는 변화시키지 않고 귀환전압벡터(U1,U2)만을 크기를 축소하여 최종전압벡터(Ea1 *,Ea2 *)로 변조하는 방식이다.
이 다른 디지털 전류 제어기는 상기 도 2에 도시된 디지털 전류 제어기와 그 구성 및 동작에 있어서 대동소이하다. 따라서, 동일한 구성요소 및 동작부분에 대해서는 설명을 생략하고, 다른 부분에 대해서만 설명해 보기로 한다.
도 4에 도시된 바와 같이, 이 다른 디지털 전류 제어기는 보상부(412) 및 펄스폭 변조부(413)의 주변 회로구성이 도 2의 디지털 전류 제어기와 다르다. 즉, 보상부(412)로는 보상신호 발생부(411)로부터의 출력신호만이 입력되고, 제1,제2 피드백 콘트롤러(409)(410)로부터의 출력은 보상부(412)를 거치지 않고 직접 펄스폭 변조부(413)로 입력되며, 펄스폭 변조부(413)로부터의 출력은 도 1에 도시된 컨버터의 스위칭 회로부(102)의 트랜지스터(102t)의 게이트의 구동전원으로 제공되는 동시에 제1,제2 피드백 콘트롤러(409)(410)의 스미스 예측기(409d:도 5 참조)로 피드백 입력되도록 회로적으로 구성된다. 도 4 및 도 5에서 참조 번호 401은 기준신호 발생부, 402는 전원전류 측정센서, 403은 전원전압 측정센서, 404는 3상-2상 전류변환부, 405는 3상-2상 전압변환부, 406,407,408은 제1,제2,제3샘플/홀딩부, 409a는 스테이트-데드비트 제어기, 409b,409c는 조건부 적분 제어기, 409e,409f는 가산기, 501은 시스템 모델링부, 502는 지연기, 503은 감산기를 각각 나타낸다.
그런데, 이상과 같은 구성을 가지는 이 다른 디지털 전류 제어기는 도 2의 디지털 전류 제어기에 비해 빠른 응답특성을 얻을 수는 있어도, 시간지연에 따른 과도상태의 상호 간섭에 대한 보상이 어렵고, 그에 따라 오차가 큰 과도상태에서의 전류 제어성능이 저하되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 감안하여 창출된 것으로서, 제어입력이 제한되는 경우에도 오버슈트 및 정상상태오차 없이 빠른 응답특성을 얻을 수 있고, 오차가 큰 과도상태에서의 전류 제어성능을 향상시킬 수 있는 PWM 방식 컨버터용 디지털 전류 제어기를 제공함에 그 목적이 있다.
도 1은 일반적인 PWM 방식 컨버터의 개략적인 회로구성도.
도 2는 종래 디지털 전류 제어기의 시스템 구성을 개략적으로 나타내 보인 블록도.
도 3은 도 2의 디지털 전류 제어기의 피드백 콘트롤러의 내부 회로 구성도.
도 4는 종래 다른 디지털 전류 제어기의 시스템 구성을 개략적으로 나타내 보인 블록도.
도 5는 도 4의 디지털 전류 제어기의 피드백 콘트롤러의 내부 회로 구성도.
도 6은 도 4의 디지털 전류 제어기에 채용된 벡터 과변조방식 공간벡터 변조방법을 설명하는 전압 벡터도.
도 7은 본 발명에 따른 PWM 방식 컨버터용 디지털 전류 제어기의 시스템 구성을 개략적으로 나타내 보인 블록도.
도 8은 도 7의 디지털 전류 제어기의 피드백 콘트롤러의 내부 회로 구성도.
도 9 내지 도 11은 종래 디지털 전류 제어기의 제어 응답특성을 각각 나타내 보인 그래프.
도 12 내지 도 15는 본 발명에 따른 디지털 전류 제어기의 제어 응답특성을 각각 나타내 보인 그래프.
<도면의 주요 부분에 대한 부호의 설명>
101...리액터 102...스위칭 회로부
102t...트랜지스터 102d...다이오드
103...커패시터 201,401,701...기준신호 발생부
202,402,702...전원전류 측정센서 203,403,703...전원전압 측정센서
204,404,704...3상-2상 전류변환부 205,405,705...3상-2상 전압변환부
206,406,706...제1샘플/홀딩부 207,407,707...제2샘플/홀딩부
208,408,708...제3샘플/홀딩부 209,409,709...제1피드백 콘트롤러
210,410,710...제2피드백 콘트롤러 211,411,711...보상신호 발생부
212,412,712...보상부 213,413,713...펄스폭 변조부
209a,409a,709a...스테이트-데드비트 제어기(비례제어기)
209b,209c,409b,409c,709b,709c...조건부 적분 제어기
301,501,801...시스템 모델링부 302,502,802...지연기
209d,409d,709d...스미스 예측기
상기의 목적을 달성하기 위하여 본 발명에 따른 PWM 방식 컨버터용 디지털 전류 제어기는, 기준전류신호를 발생하는 기준신호 발생부와, 전원전압 및 전원전류를 측정하는 전원전압 및 전원전류 측정장치와, 측정된 전원전압 및 전원전류를 동기좌표계 값으로 변환하는 변환부와, 상기 기준신호 발생부 및 변환부로부터의 출력신호를 각각 입력받아 표본화하는 제1,제2,제3샘플/홀딩부와, 전류제어오차에 따라 입력조건을 달리하여 적분을 수행하는 조건부 적분 제어기와 전류오차에 따른 비례제어를 수행하는 비례제어기 및 시스템의 연산과정에서의 지연시간을 보상하는 스미스 예측기를 가지는 제1,제2피드백 콘트롤러와, 상간 신호 간섭 및 전원전압의 외란을 보상하기 위한 신호를 발생하는 보상신호 발생부와, 상기 보상신호 발생부의 출력신호를 입력받아 간섭 및 외란을 보상하고 기준전압을 얻기 위한 제어신호를 출력하는 보상부 및 그 보상부의 출력신호를 입력받아 펄스 폭 변조를 수행하고 컨버터의 스위칭 회로부의 구동전원신호를 출력하는 펄스 폭 변조부를 구비하는 PWM 방식 컨버터용 디지털 전류 제어기에 있어서,
상기 제1,제2 피드백 콘트롤러로부터의 출력은 상기 보상부 및 펄스 폭 변조부로 피드포워드 입력되는 동시에 상기 보상신호 발생부의 입력에 반영되도록 피드백 입력되며, 상기 펄스 폭 변조부로부터의 출력은 컨버터의 스위칭 회로부의 구동전원으로 제공되는 동시에 상기 제1,제2 피드백 콘트롤러의 스미스 예측기로 피드백 입력되도록 회로적으로 구성되어 있는 점에 그 특징이 있다.
이와 같은 본 발명에 의하면, 피드백 콘트롤러로부터의 출력이 보상신호 발생부의 입력에 반영되도록 피드백 입력되는 동시에 보상부 및 펄스폭 변조부로 피드포워드 입력되므로, 오차가 큰 과도상태에서도 우수한 전류 제어성능을 얻을 수 있고, 펄스 폭 변조부로부터의 출력이 스미스 예측기로 피드백 입력되므로 제어입력이 제한되는 경우에도 빠른 제어응답을 얻을 수 있는 장점이 있다.
이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.
도 7 및 도 8은 본 발명에 따른 PWM 방식 컨버터용 디지털 전류 제어기를 나타내 보인 것으로서, 도 7은 디지털 전류 제어기의 전체적인 시스템 구성도이고, 도 8은 도 7의 디지털 전류 제어기의 피드백 콘트롤러의 내부 회로 구성도이다.
도 7 및 도 8을 참조하면, 본 발명에 따른 PWM 방식 컨버터용 디지털 전류 제어기는 기준전류신호를 발생하는 기준신호 발생부(701)와, 3상 전원전류 및 전원전압을 각각 측정하는 전원전류 및 전원전압 측정센서(702)(703)와, 측정된 3상의 전원전압 및 전원전류를 2상의 동기좌표(d,q축 좌표)계 값으로 변환하는 3상-2상 전류변환부 및 전압변환부(704)(705)와, 상기 기준신호 발생부(701) 및 3상-2상 전류변환부 및 전압변환부(704)(705)로부터의 출력신호를 각각 입력받아 표본화하는 제1,제2 및 제3샘플/홀딩부(706)(707)(708)와, 전류제어오차에 따른 비례제어를 수행하는 비례제어기로서의 스테이트-데드비트 제어기(709a), 전류제어오차에 따라 입력조건을 달리하여 적분을 수행하는 조건부 적분 제어기(709b)(709c) 및 시스템의 연산과정에서의 지연시간을 보상하는 스미스 예측기(709d)를 가지는 제1,제2 피드백 콘트롤러(709)(710)와, 2상 상호 간의 신호 간섭 및 전원전압의 외란을 보상하기 위한 신호를 출력하는 보상신호 발생부(711)와, 그 보상신호 발생부(711)의 출력신호와 상기 제1,제2피드백 콘트롤러(709)(710)의 출력신호를 각각 입력받아 2상 상호 간의 신호 간섭 및 전원전압의 외란을 보상하고 기준전압을 얻기 위한 제어신호를 출력하는 보상부(712)와, 그 보상부(712)의 출력신호와 상기 제1,제2피드백 콘트롤러(709)(710)의 출력신호를 입력받아 펄스 폭 변조를 수행하는 동시에 컨버터의 스위칭 회로부(102:도 1 참조)의 구동전원신호를 출력하는 펄스 폭 변조부(713)를 구비한다.
여기서, 특히 상기 제1,제2피드백 콘트롤러(709)(710)로부터의 출력은 상기 보상부(712) 및 펄스 폭 변조부(713)로 피드포워드 입력되는 동시에 상기 보상신호 발생부(711)의 입력에 반영되도록 피드백 입력되며, 상기 펄스 폭 변조부(713)로부터의 출력은 컨버터의 스위칭 회로부(102)의 트랜지스터(102t)의 게이트의 구동전원으로 제공되는 동시에 상기 제1,제2 피드백 콘트롤러(709)(710)의 스미스 예측기(709d)로 피드백 입력되도록 회로적으로 구성된다. 또한, 상기 제1,제2피드백 콘트롤러(709)(710)로부터의 출력이 보상신호 발생부(711)의 입력에 반영되도록 피드백 입력시키기 위해 상기 제2샘플/홀딩부(707)와 보상신호 발생부(711) 사이에는 제2샘플/홀딩부(707)의 출력에서 상기 제1,제2 피드백 콘트롤러(709)(710)의 출력을 감산한 결과를 출력하는 감산기(714)(715)가 각각 더 설치된다.
그러면, 이상과 같은 구성을 가지는 본 발명에 따른 PWM 방식 컨버터용 디지털 전류 제어기의 동작에 대해 설명해 보기로 한다.
상기 전원전류 측정센서(702)와 전원전압 측정센서(703)는 교류 전원으로부터 출력되는 3상 전류와 3상 전압을 각각 측정한다. 측정된 3상 전류(Ias,Ibs,Ics) 및 3상 전압(Vas,Vbs,Vcs)은 3상-2상 전류변환부(704) 및 3상-2상 전압변환부(705)에 각각 입력되며, 3상-2상 전류변환부(704) 및 3상-2상 전압변환부(705)는 그 3상 전류(Ias,Ibs,Ics) 및 3상 전압(Vas,Vbs,Vcs)을 각각 동기 좌표(d,q축의 좌표)계의 값으로 변환하여 2상 전류(Id,Iq) 및 2상 전압(Vd,Vq)을 각각 출력한다.
상기 기준신호 발생부(701)에서 출력된 기준전류(Idref,Iqref)는 제1샘플/홀딩부(706)에 입력되어 디지털 제어기의 샘플링 시간(Ts)으로 표본화되고, 3상-2상 전류변환부(704)로부터 출력된 2상 전류(Id,Iq)는 제2샘플/홀딩부(707)에 입력되어 디지털 제어기의 샘플링 시간(Ts)으로 표본화되며, 마찬가지로 3상-2상 전압변환부(705)로부터 출력된 2상 전압(Vd,Vq)은 제3샘플/홀딩부(708)에 입력되어 디지털 제어기의 샘플링 시간(Ts)으로 표본화된다.
상기 제1샘플/홀딩부(706)로부터 출력된 전류에서 제2샘플/홀딩부(707)로부터 출력된 2상 전류(Ids,Iqs)를 감산한 결과는 제1,제2 피드백 콘트롤러(709)(710)에 각각 입력되며, 제1,제2 피드백 콘트롤러(709)(710)는 소정의 신호처리를 거친 후 각각 전압제어신호를 출력한다. 이때, 제1,제2 피드백 콘트롤러(709)(710)는 스미스 예측기(209d)를 이용하여 펄스 폭 변조부(713)로부터 피드백 입력되는 신호에 대한 지연시간을 보상하고, 그것을 조건부 적분 제어기(709b)(709c)에는 반영하지 않고 스테이트-데드비트 제어기(709a)의 입력요소에만 반영시킨다. 이에 따라, 정상상태 오차를 보다 빠르게 제거할 수 있게 된다. 또한, 제1,제2 피드백 콘트롤러(709)(710)는 그 지연시간이 보상된 신호를 상기 보상신호 발생부(711)의 입력요소에 반영되도록 감산기(714)(715)에 각각 피드백 입력시킨다.
상기 제2샘플/홀딩부(707)로부터 출력된 2상 전류(Ids,Iqs)와 상기 제1,제2 피드백 콘트롤러(709)(710)로부터의 출력을 각각 입력받은 감산기(714)(715)는 제2샘플/홀딩부(707)로부터 출력된 2상 전류(Ids,Iqs) 신호에서 제1,제2 피드백 콘트롤러(709)(710)로부터의 출력신호를 각각 감산하고, 그 결과를 보상신호 발생부(711)로 각각 출력한다.
보상신호 발생부(711)는 감산기(714)(715)로부터의 출력신호와 상기 제3샘플/홀딩부(708)로부터 출력된 2상 전압(Vd,Vq)을 입력받아 전원전압의 외란을 보상하는 동시에 입력된 2상 전류(Ids,Iqs) 신호 상호 간의 간섭을 보상하기 위한 보상신호를 출력한다. 보상신호 발생부(711)로부터 출력된 보상신호와 상기 제1,제2 피드백 콘트롤러(709)(710)로부터 출력된 전압제어신호(Udref,Uqref)를 입력받은 보상부(712)는 2상 상호 간의 신호 간섭 및 전원전압의 외란을 보상하고, 소정의 연산을 수행하여 펄스 폭 변조부(713)의 기준전압을 얻기 위한 제어신호(Vdref,Vqref)를 출력한다. 그러면, 펄스 폭 변조부(713)는 그 제어신호(Vdref, Vqref)를 입력받아 펄스 폭이 변조된 등가의 전압신호를 출력한다. 이때, 펄스폭 변조부(713)는 제어입력의 이상적인 구현을 위하여 전술한 도 6에 도시된 바와 같은 벡터 과변조방식의 공간벡터 변조방법을 사용하게 된다. 즉, 주어진 기준전압벡터(E1 *,E2 *)를 변조함에 있어서, 보상전압벡터(V)는 변화시키지 않고 귀환전압벡터(U1,U2)만을 크기를 축소하여 최종전압벡터(Ea1 *,Ea2 *)를 얻는다. 이렇게 하여 얻어진 전압신호는 도 1의 컨버터의 스위칭 회로부(102)의 트랜지스터(102t)의 게이트의 구동전원으로 제공되는 동시에 제1,제2 피드백 콘트롤러(709)(710)의 스미스 예측기(709d)로 피드백 입력된다.
한편, 도 9 내지 도 11은 종래의 디지털 전류 제어기의 제어응답 특성을 나타내 보인 특성 그래프이고, 도 12 내지 도 15는 본 발명에 따른 디지털 전류 제어기의 제어응답 특성을 나타내 보인 특성 그래프이다.
도 9 내지 도 11에 있어서, 각 도면에 표시된 DC1은 도 2에 나타낸 종래 디지털 전류 제어기의 제어 전류값을 나타내고, DC2는 도 4에 나타낸 종래 다른 디지털 전류 제어기의 제어 전류값을 나타낸다.
도 9는 400A에서 -400A로, 또는 -400A에서 400A로 변화시킨 Id 전류의 시뮬레이션 결과를 나타낸 것이고, 도 10은 200A에서 -200A로, 또는 -200A에서 200A로 변화시킨 Id 전류의 시뮬레이션 결과를 나타낸 것이며, 도 11은 400A에서 -400A로, 또는 -400A에서 400A로 변화시킨 Id 전류변화에 따른 Iq 전류의 시뮬레이션 결과를 나타낸 것이다.
도 12에서 A,B는 60A에서 -60A로, 또는 -60A에서 60A로 변화시킨 Id 전류의 시뮬레이션 결과를 나타낸 것이고, C,D는 30A에서 -30A로, 또는 -30A에서 30A로 변화시킨 Id 전류의 시뮬레이션 결과를 나타낸 것이다. 그리고, 도 13에서 A,D는 오프셋 전류를 ±60A로, B,C는 오프셋 전류를 ±20A로 설정한 경우의 Iq 전류의 시뮬레이션 결과를 나타낸 것이다. 또한, 도 14 및 도 15는 Id 전류를 0으로 세팅하고, Iq 전류를 30A에서 -30A로, 또는 -30A에서 30A로 변화시켰을 경우의 실제전류와 샘플링 전류를 각각 나타내 보인 것이다.
상기 도 10과 도 12, 도 11과 도 13을 각각 비교해 보면, 종래의 디지털 전류 제어기에서의 전류변화에 대한 응답특성에 비해 본 발명에 따른 디지털 전류 제어기에서의 전류변화에 대한 응답특성이 한층 빠름을 알 수 있다. 또한, 도 14와 도 15로부터 2상 전류(Id,Iq) 상호 간의 간섭이 매우 적음을 알 수 있다.
이상의 설명에서와 같은 구성상의 특징을 갖는 본 발명에 따른 PWM방식 컨버터용 디지털 전류기에 의해 얻어지는 효과를 정리해 보면 다음과 같다.
첫째, 스미스 예측기의 출력을 이용하여 전류변화가 큰 과도상태시의 시간지연에 따른 상호 간섭 보상을 개선함으로써 제어응답 성능을 향상시킬 수 있다.
둘째, 시정수가 큰 시스템의 특징과 이에 따른 스미스 예측기의 응답특성을 고려한 스미스 예측기의 출력을 이용하여, 비례제어기인 스테이트-데드비트 제어기에 대해서만 시간지연을 보상하고, 조건부 적분 제어기에 대해서는 보상하지 않음으로써 정상상태 오차를 한층 빠르게 제거할 수 있다.
셋째, 조건부 적분 제어기의 동작특성을 고려하여 적분기의 출력을 보상전압으로 처리함으로써 오차가 큰 과도상태에서의 전류제어 성능을 향상시킬 수 있다.
넷째, 연산시간과 관련한 샘플링 주기와 동일한 크기의 시간지연이 있는 경우에도 오버슈트 및 정상상태 오차가 없는 빠른 응답특성을 얻을 수 있다.
다섯째, 전력용 반도체 소자의 전류정격을 효율적으로 사용할 수 있게 되어 시스템의 제작비용을 감축할 수 있다.

Claims (2)

  1. 기준전류신호를 발생하는 기준신호 발생부와, 전원전압 및 전원전류를 측정하는 전원전압 및 전원전류 측정장치와, 측정된 전원전압 및 전원전류를 동기좌표계 값으로 변환하는 변환부와, 상기 기준신호 발생부 및 변환부로부터의 출력신호를 각각 입력받아 표본화하는 제1,제2,제3샘플/홀딩부와, 전류제어오차에 따라 입력조건을 달리하여 적분을 수행하는 조건부 적분 제어기와 전류오차에 따른 비례제어를 수행하는 비례제어기 및 시스템의 연산과정에서의 지연시간을 보상하는 스미스 예측기를 가지는 제1,제2피드백 콘트롤러와, 상간 신호 간섭 및 전원전압의 외란을 보상하기 위한 신호를 발생하는 보상신호 발생부와, 상기 보상신호 발생부의 출력신호를 입력받아 간섭 및 외란을 보상하고 기준전압을 얻기 위한 제어신호를 출력하는 보상부 및 그 보상부의 출력신호를 입력받아 펄스 폭 변조를 수행하고 컨버터의 스위칭 회로부의 구동전원신호를 출력하는 펄스 폭 변조부를 구비하는 PWM 방식 컨버터용 디지털 전류 제어기에 있어서,
    상기 제1,제2 피드백 콘트롤러로부터의 출력은 상기 보상부 및 펄스 폭 변조부로 피드포워드 입력되는 동시에 상기 보상신호 발생부의 입력에 반영되도록 피드백 입력되며, 상기 펄스 폭 변조부로부터의 출력은 컨버터의 스위칭 회로부의 구동전원으로 제공되는 동시에 상기 제1,제2 피드백 콘트롤러의 스미스 예측기로 피드백 입력되도록 회로적으로 구성되어 있는 것을 특징으로 하는 PWM 방식 컨버터용 디지털 전류 제어기.
  2. 제 1항에 있어서,
    상기 제2샘플/홀딩부와 보상신호 발생부 사이에는 제2샘플/홀딩부의 출력에서 상기 제1,제2피드백 콘트롤러의 출력을 감산한 결과를 출력하는 감산기가 더 설치되어 있는 것을 특징으로 하는 PWM 방식 컨버터용 디지털 전류 제어기.
KR1019980017989A 1998-05-19 1998-05-19 펄스폭 변조 방식 컨버터용 디지털 전류 제어기 KR19990085524A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980017989A KR19990085524A (ko) 1998-05-19 1998-05-19 펄스폭 변조 방식 컨버터용 디지털 전류 제어기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980017989A KR19990085524A (ko) 1998-05-19 1998-05-19 펄스폭 변조 방식 컨버터용 디지털 전류 제어기

Publications (1)

Publication Number Publication Date
KR19990085524A true KR19990085524A (ko) 1999-12-06

Family

ID=65891657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980017989A KR19990085524A (ko) 1998-05-19 1998-05-19 펄스폭 변조 방식 컨버터용 디지털 전류 제어기

Country Status (1)

Country Link
KR (1) KR19990085524A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077646A (ko) * 2001-04-06 2002-10-12 이엔아이 테크놀로지, 인코포레이티드 펄스 지능형 ｒｆ 변조 제어기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077646A (ko) * 2001-04-06 2002-10-12 이엔아이 테크놀로지, 인코포레이티드 펄스 지능형 ｒｆ 변조 제어기

Similar Documents

Publication Publication Date Title
KR101560669B1 (ko) 펄스폭변조 전력변환기의 병렬운전 장치
EP2020740B1 (en) Power converter
Nussbaumer et al. Comparison of prediction techniques to compensate time delays caused by digital control of a three-phase buck-type PWM rectifier system
JP6735827B2 (ja) 電力変換装置
EP2003758B1 (en) Power conversion apparatus and module including the power conversion apparatus
KR930001047B1 (ko) Pwm 컨버터 장치의 제어방법
KR0139771B1 (ko) 펄스폭변조 인버터의 병렬운전제어장치
EP2763301B1 (en) Power converter control method
JP2009219263A (ja) 単相電圧型交直変換装置
de Souza Ribeiro et al. Parameter sensitivity of MRAC models employed in IFO-controlled AC motor drive
JP6372201B2 (ja) 電力変換装置
Hur et al. A two-degrees-of-freedom current control scheme for deadtime compensation
JP4675573B2 (ja) 交流電動機の制御装置
JP4529113B2 (ja) 電圧形インバータ及びその制御方法
KR102142288B1 (ko) 분산전원 계통연계 장치의 제어 시스템
JP6876585B2 (ja) 電力変換装置および電力変換システム
JPH1127951A (ja) Ｐｗｍインバータ制御装置
US9509234B2 (en) Method for operating a drive control device, facility with means for executing the method and drive control device with such a facility
KR19990085524A (ko) 펄스폭 변조 방식 컨버터용 디지털 전류 제어기
JP4844180B2 (ja) 電力変換器およびその制御方法
JP4779442B2 (ja) 電力変換器の制御装置
Kong et al. Enhanced three phase ac stationary frame PI current regulators
KR100870669B1 (ko) 계통 연계형 인버터용 전류 제어장치
KR19980084171A (ko) 펄스 폭 변조 방식 컨버터용 디지털 전류 제어장치
JP5731920B2 (ja) 交流電源装置とその制御装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid