WO2001022443A1 - Bobine d'inductance multicouche et procede de fabrication de ladite bobine d'inductance - Google Patents

Bobine d'inductance multicouche et procede de fabrication de ladite bobine d'inductance

Info

Publication number
WO2001022443A1
WO2001022443A1 PCT/JP2000/006227 JP0006227W WO0122443A1 WO 2001022443 A1 WO2001022443 A1 WO 2001022443A1 JP 0006227 W JP0006227 W JP 0006227W WO 0122443 A1 WO0122443 A1 WO 0122443A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
coil
terminal electrode
electrode
terminal
Prior art date
Application number
PCT/JP2000/006227
Other languages
English (en)
French (fr)
Inventor
Yasuo Suzuki
Yoshinari Noyori
Mikio Kitaoka
Tatsuhiko Nawa
Original Assignee
Fdk Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fdk Corporation filed Critical Fdk Corporation
Priority to US09/831,310 priority Critical patent/US6452473B1/en
Priority to EP00957120A priority patent/EP1152438A4/en
Publication of WO2001022443A1 publication Critical patent/WO2001022443A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices

Definitions

  • the present invention relates to an inductor used in a high-frequency circuit of a mobile communication device or the like, and more particularly to a laminated inductor having a reduced size and a higher frequency and a method of manufacturing the same.
  • the laminated inductor 1 is a chip component that can be surface-mounted on a printed wiring board or the like, and external ends are provided at both ends of the chip.
  • the terminal electrodes 4 and 5 are formed for connection to the circuit, and the end of the coil 3 inside the chip is drawn out and connected.
  • an electrically insulating layer 2 made of a magnetic material or a non-magnetic material and a conductor pattern are alternately laminated, and the ends of the conductor patterns are sequentially connected. It is formed so as to overlap in the stacking direction.
  • terminal electrodes 4 and 5 are used to ensure the bonding strength accurately.
  • 5 and 5 are formed in a box shape so as to wrap around the chip end surface and extend over the chip side surface and the chip upper and lower surfaces.
  • the end protrudes in the direction of the coil 3 (inward of the chip), so that the coil 3 and the terminal electrode 4, 5 approach, and a stray capacitance C is easily generated between the coil part with a relatively large potential difference (the upper right and lower left parts in Fig. 14 (b)) and the terminal electrodes 4 and 5.
  • the resonant frequency is affected by the stray capacitance C
  • it was difficult to increase the frequency because the Q value of the coil was not increased as expected.
  • the demand in the ultra-high frequency band exceeding 2 GHz has been increasing, and even in chip-type laminated inductors, the resonance frequency has been increased. It is becoming essential to further increase the frequency by using a pump.
  • the overhang of the terminal electrodes 4 and 5 may be formed as small as possible.
  • the paste for the terminal is conventionally used.
  • a complicated method (dip method) is adopted, which causes the paste to bleed. Therefore, it is difficult to form a small electrode because high dimensional accuracy cannot be obtained.However, if the overhanging portion of the terminal electrode is reduced, the adhesive strength at the time of component mounting is reduced. Another negative effect is that the power is reduced.
  • the chip size is 0.603 type (0.6 mm X 0.6 mm). (3 mm X 0.3 mm), there is almost no room to secure a supporting portion on the chip itself, so the above-mentioned size is required to respond to ultra-small size.
  • Such an electrode structure had become a neck.
  • conventional laminated inductors are not only capable of responding to recent miniaturization, thinning, and high-speed operation, but also in terms of performance, reliability, and manufacturing. I had a big problem. Disclosure of the invention
  • An object of the present invention is to solve the conventional problems described above and to provide an improved inductor.
  • Still another object of the present invention is to provide a novel manufacturing method for forming the improved inductor.
  • the electric insulating layer and the conductor pattern are alternately laminated, and the ends of the conductor patterns are sequentially connected to each other, so that the electric insulating layer body (2) A coil (3) superimposed on the coil in the stacking direction is formed, and the start and end of the coil (3) are drawn out, and the terminal electrodes (4, 5) at both ends of the chip are drawn out.
  • the terminal electrode is connected to at least the chip end face (to which the coil is connected) except for the chip side surface (1c). This is an inductor formed on Id) and the lower surface (lb) of the chip.
  • the terminal electrodes (4, 5) are formed not only on the chip end surface and the chip lower surface but also on the chip upper and lower surfaces (1a, lb). can do .
  • Fig. 3 shows the case without the terminal electrodes on the top and side surfaces of the chip
  • Fig. 4 shows the case without the terminal electrodes on the side surfaces of the chip.
  • the proximity between the coil and the protruding portion of the terminal electrode can be reduced as compared with the conventional type, and the stray capacitance between the coil and the terminal electrode can be reduced. Since the frequency is reduced, a higher frequency can be achieved.
  • the terminal electrodes (4, 5) on the upper and lower surfaces (la, lb) of the chip are formed in the laminating step.
  • the conventional dip method is used.
  • the dimensional accuracy of the terminal electrode width is low and the equipment is very expensive.
  • the electrode base is applied only to the surface to which the connection conductor is connected. Control the terminal electrode width by turning the paste in No device is required, the process is simplified, and the cost can be reduced.
  • the terminal electrode surface on the upper surface of the chip is replaced with the terminal on the lower surface of the chip. It was formed smaller than the electrode surface.
  • the measurement terminal when measuring the electrical characteristics, it is common to apply the measurement terminal to the top surface of the chip and perform the measurement.Therefore, the terminal electrode on the top surface of the chip must be attached to the measurement terminal. This is convenient, but at the cost of extra stray capacitance. Therefore, by making the terminal electrode surface on the chip upper surface smaller than the chip lower surface as shown in Fig. 5, the contact characteristics of the measurement terminal by the upper surface electrode were maintained. In addition, the effect of stray capacitance has been reduced. As a result, the resonance frequency can be increased, and the Q value of the coil can be improved.
  • the upper end of the coil uses a non-magnetic material as an electrical insulator and a directional marker is required
  • the upper surface of the chip to be pulled out is used.
  • the terminal electrode surface was formed to be larger than the terminal electrode surface on the top of the other chip, and was used as a guide in the coil unwinding direction.
  • FIG. 6 shows the difference in the size of the left and right terminal electrodes formed on the upper surface of the chip. In this way, by changing the size of the terminal electrode on the upper surface of the chip, the winding direction of the coil can be determined. As a result, the step of forming the direction marker is not required, and the man-hour can be reduced. However, the coil characteristics do not deteriorate for the reasons described above.
  • a coil is formed by bringing the terminal electrode close to the chip upper surface where the effect of stray capacitance is small and the chip is small. By increasing the distance from the bottom surface of the loop, the stray capacitance was reduced to a large terminal electrode that secured the bonding strength.
  • the coil is formed close to the upper part of the chip so as to secure a distance between the coil and the terminal electrode on the lower surface of the chip. .
  • the terminal electrode is formed by spreading the coil toward the non-formed chip side surface, and the coil is exposed from the chip side surface.
  • the terminal electrode is formed by spreading the coil toward the non-formed chip side surface, and the coil is exposed from the chip side surface.
  • the coil area can be increased.
  • the inductance value (L value) can be increased while keeping the resonance frequency high. Further, since the same L value can be realized with a small number of windings, the number of coil forming steps can be reduced accordingly.
  • the coil is greatly expanded and its side is exposed on the side of the chip, it is advisable to insulate the exposed part with resin or the like to ensure reliability.
  • the laminated block (21) is pulled out of the coil (3) with a pull-out pad.
  • the electrodes are formed in the form of an elongated block chip, and since the chip support portion can be secured, the electrode of the ultra-small chip is used. Effective for formation. Further, unlike the normal dipping method, it is not necessary to control the width of the terminal electrode on the side surface, and the terminal electrode may be connected to the upper and lower electrodes or the lower electrode.
  • the laminated inductor having the new machine structure according to the eighth aspect of the present invention has the following configuration.
  • the terminal electrode is formed on an end face of the chip to which the coil is connected and on a lower surface of the chip;
  • the present invention is characterized in that a wraparound conductor layer for forming a terminal electrode is formed on a surface around the end surface of the chip.
  • the above-mentioned wrap-around conductor layer makes the connection between the electrode on the end face of the chip and the electrode on the bottom face of the chip more secure, and also connects the measurement terminal to the wrap-around electrode part on the upper side during measurement It is possible to hit. It is better that the amount of coverage of the wiring conductor layer is small, but it is preferable that the amount be 50 to 100 ⁇ m.
  • the terminal on the lower surface of the chip is provided.
  • the electrodes are formed during the lamination process, and the terminal electrodes on the chip end faces are formed after firing and after each chip is chamfered. .
  • FIG. 1 is an external perspective view showing the internal structure of a laminated inductor according to the present invention.
  • 2 (a) to 2 (j) are process diagrams showing a method for manufacturing the laminated inductor shown in FIG. 1.
  • FIG. 3 is a view showing a laminated inductor according to the present invention, in which FIG. 3 (a) is a perspective view of the appearance and FIG. 3 (b) is a side view.
  • FIG. 4 is a diagram showing a laminated inductor different from that of FIG. 3, in which FIG. 4 (a) is an external perspective view and FIG. 4 (b) is a side view.
  • FIG. 5 is a side sectional view of a laminated inductor showing a shape of a terminal electrode according to one embodiment of the present invention.
  • FIG. 6 shows a structure according to another embodiment of the present invention, and is a side sectional view of a laminated inductor showing a terminal shape different from that of FIG.
  • FIG. 7 is a side sectional view of a laminated inductor showing a position where a coil is formed, which is a configuration according to still another embodiment of the present invention.
  • FIG. 8 is a plan perspective view of a laminated inductor showing a shape of a coil according to an embodiment of the present invention.
  • FIG. 9 is a diagram showing another coil shape different from that of FIG. 8, FIG. 9 (a) is a plan perspective view, and FIG. 9 (b) is a side sectional view.
  • FIG. 10 is a perspective plan view showing another coil shape different from that of FIG.
  • FIGS. 11 (a) to 11 (i) are diagrams showing steps for fabricating a chip from a block of a laminated inductor.
  • Fig. 13 is a diagram showing the winding of the conductor during electrode formation.
  • FIG. 13 (b) is a side sectional view of the main part.
  • Figure 14 shows a conventional laminated inductor.
  • FIG. 14 (a) is an external perspective view
  • FIG. 14 (b) is a side sectional view.
  • the laminated inductor 1 of the present invention has a laminated structure in which an electrical insulating layer made of a magnetic material or a non-magnetic material and a conductor pattern are alternately laminated.
  • a plurality of conductor patterns are connected to each other to form a coil 3 that is superimposed in the direction of lamination in the electrical insulating layer body 2, and both ends of the coil 3 are connected to terminal electrodes at both ends of the chip.
  • It is a rectangular parallelepiped laminated chip drawn out to 4 and 5.
  • reference numeral 6 denotes a direction marker formed on the upper surface of the chip when a non-magnetic material is used for the electrical insulating layer.
  • the coil structure of the present embodiment is almost the same as the conventional type, but the shapes and structures of the terminal electrodes 4 and 5 formed at both ends of the chip are different. Box-shaped terminal electrodes 4 and 5 are formed so as to enclose both ends of the chip and extend to the chip side surface 1c and the chip upper surface 1a and lower surface 1b.
  • the present invention differs from the conventional structure in that the terminal electrode on the chip side surface 1c is eliminated.
  • the core The method of forming the nozzle will be described.
  • a coil forming method a sheet laminating method in which ceramics is formed on a sheet, or an electric insulating layer and an inner conductor pattern are all screened.
  • a printing lamination method formed by green printing is known. In this case, the formation can be performed by the printing lamination method, but of course, the formation by the sheet lamination method is also possible. .
  • the terminal electrodes 4b and 5b at both ends are printed as shown in FIG. 2 (a). This is the terminal electrode on the lower surface of the chip.
  • FIG. 2 (i) it is good to use a glass paste for the conductor paste in order to have adhesive strength.
  • the dielectric ceramics 11 is formed to a predetermined thickness. Repeating printing and stacking, and drawing out a drawing pattern 12 for drawing out the starting end of the coil to the terminal electrode side as shown in Fig. 2 (c).
  • a dielectric ceramic 11 is printed so as to cover the lower half surface thereof, and in FIG. 2 (e), the dielectric ceramic 1 is printed.
  • An L-shaped coil pattern 13 is printed so as to be connected to the left end of the draw-out pattern 1 2 that is not covered with 1 and that is connected to the left end of the coil. To form a component.
  • FIG. 2 (b) the dielectric ceramics 11 is formed to a predetermined thickness. Repeating printing and stacking, and drawing out a drawing pattern 12 for drawing out the starting end of the coil to the terminal electrode side as shown in Fig. 2 (c).
  • a dielectric ceramic 11 is printed so as to cover the lower half surface thereof, and in FIG. 2 (e), the dielectric ceramic 1 is printed.
  • An L-shaped coil pattern 13 is printed so as to
  • a dielectric ceramics 11 is printed on the upper half surface (that is, in the drawing) so as to cover the above-mentioned connection portion, and FIG. ) And print a new inverted L-shaped coil, 'Turn 14', connected to the right end of the exposed coil pattern 13 and the other end of the coil. Half an evening to form one minute. Thereafter, the same steps as those in FIGS. 2 (d) to 2 (g) are repeated to form a circular coil having a predetermined number of turns.
  • a laminated block in which a plurality of coils are collectively formed is formed, cut and fired in chip units, and terminals are attached to both end surfaces of each chip.
  • the laminated inductor 1 shown in FIG. 1 can be manufactured. It is written that the electrodes do not protrude, but if the terminal electrode is made on a single chip, depending on the process, there may be a slight turn in of the electrode There is.
  • the electrode portions on the upper and lower surfaces of the chip (la, lb in FIG. 1) corresponding to the protruding portions of the terminal electrodes 4 and 5 (hereinafter referred to as electrode extension).
  • the protrusions 4a, 5a, 4b, and 5b) are formed by printing in the laminating step when forming the coil 3, so that the ends of the coil are connected.
  • a plurality of chips are arranged in a row, instead of using a complicated dipping method that is difficult to control the thickness as in the past. It is possible to perform batch formation by various methods such as screen printing, stamp printing, or sputtering, vapor deposition, or a simple dipping method. I did. This makes it possible to form electrodes at low cost and with high dimensional accuracy.
  • the electrode overhangs 4a, 5a, 4b, 5b Since the electrode is formed by printing, various electrode structures can be freely realized by the electrode pattern to be printed. For example, as shown in FIGS. 4 (a) and 4 (b), in addition to the structure in which U-shaped electrodes are formed on the upper and lower surfaces la and lb of the chip, FIG. 3 (a) and FIG. As shown in (b), it is possible to easily form an L-shaped overhang only on the chip lower surface 1b. In each case, the terminal electrodes 4 and 5 are not formed on the side surface 1c of the chip, so that the distance between the coil 3 and the protruding end of the coil 3 is as small as possible in comparison with the conventional type. As a result, the stray capacitance between the two can be reduced. As a result, the resonance frequency can be increased and the frequency can be increased, and the Q value of the coil can be increased.
  • FIGS. 3 (a) and 3 (b) the frequency characteristics of the product of the present invention shown in FIGS. 3 (a) and 3 (b) and the conventional product shown in FIGS. 14 (a) and 15 (b) are described.
  • Comparison with FIG. 12 shows that the resonance frequency of the product of the present invention indicated by the symbol (Y) has shifted to a higher value than that of the conventional product indicated by the symbol (X).
  • the resonance frequency f0 of the conventional product was 3.7 GHz
  • the resonance frequency f1 of the product of the present invention was 4.5 GHz.
  • the electrode overhangs 4a and 5a exist on the upper surface la of the chip, the solderability at the time of mounting the chip is improved. Although there is a merit that it is easy to confirm that there is, there is also a merit that stray capacitance occurs in this part. Therefore, as shown in Fig. 5, the electrode protrusions 4a and 5a on the upper surface of the chip are made smaller, and the distance from the coil 3 is secured. The effect of the stray capacitance can be reduced while maintaining the advantage of confirming the stability.
  • FIG. 6 shows another modification.
  • the electrode overhang 4a on the side from which the upper end of the coil 3 is drawn out is made larger than the other electrode overhang 5a, and the difference in the size is reduced.
  • the coil 3 Since the so-called stray capacitance between conductors is more remarkable when the potential difference between them is large, the coil 3 is close to the terminal electrode 4 side with the lead pattern with a small potential difference. Even if the stray capacitance does not easily occur, the electrode overhang portion 4a is formed large, and the other electrode overhang portion 5a having a relatively large potential difference is as small as possible because the stray capacitance easily occurs. Thus, the distance from coil 3 is ensured. With such a configuration, there is no increase in the stray capacitance, so that the characteristics of coil 3 do not deteriorate.
  • the stray capacitance between the terminal electrodes 4 and 5 and the coil 3 on the upper surface of the chip is reduced.
  • the stray capacitance between the terminal electrodes 4 and 5 still exists. This is because the electrode overhang portions 4b and 5b on the lower surface of the chip cannot be made too small in order to secure the bonding strength at the time of mounting.
  • Fig. 8 to Fig. 10 show that coil 3 is expanded in the lateral direction of the chip, which has no terminal electrodes 4 and 5 and generates little stray capacitance, to reduce the coil area. It is an expansion. As a result, a high L value can be obtained while maintaining a high resonance frequency.
  • the coil 3 is greatly expanded so that the side of the coil 3 is exposed on the side of the chip. Like this, the coil By exposing the side of 3, a larger L value can be obtained. However, in this case, it is necessary to insulate the exposed part with resin or the like for reliability.
  • the embodiment of the present invention shown in FIGS. 1 to 10 described above cuts a block formed by printing and laminating the chip into chip units, and then connects the terminal electrodes 4 and 5 to each other. It was formed.
  • a small amount of conductor may be wound around the surface around the chip end face.
  • the conductive layer 16 is formed in consideration of the problem of stray capacitance and the connectivity between the electrodes 4 and 5 on the end face of the chip and the electrode protrusions 4b and 5b. The coverage of 16 is 50 to 100 ⁇ m.
  • FIG. 11 Another embodiment as another electrode forming method corresponding to the fabrication of a micro chip having a chip size of 0.603 type is shown in FIG. 11. This will be described based on the step of fabricating the loop.
  • FIG. 11 (d) one cut surface 22 a of the block chip 22 is dipped in the conductor paste P for the terminal, and FIG. 11 (e)
  • the conductor layer 24 having a recess on the side surface of the chip is formed.
  • This series of conductor layers 24 becomes the terminal electrodes 4 at one end when the chip is formed.
  • the formation of the conductor layer 24 may be carried out by a method other than the dipping method, such as a snooping or vapor deposition.
  • a snorkel as shown in Fig. 11 (h)
  • the conductors are less wrapped around and the electrode overhangs 4a, 4b As shown in Fig.
  • the conductors become larger, so that the conductors become larger.
  • the large terminal electrodes 4 having the overhang portions 4a and 4b can be formed. Therefore, in the formation of the electrodes by snow, the size of the electrode protrusions is adjusted to some extent by adjusting the alignment interval of the block chips 22. And can be done.
  • FIG. 11 (f) the other cut section 22b of the block chip 22 is dipped in the same manner as above to form a conductor layer 25 (this series of steps).
  • the conductor layer 25 becomes the other terminal electrode 5 when it is formed into a chip).
  • FIG. 11 (g) the block chip 22 is moved in the longitudinal direction. Then, each chip is cut out, and each chip is fired to produce a laminated inductor 1. The firing may be performed after the step of FIG. 11 (b).
  • the above method is applied to the embodiment in which the dimensional accuracy of the electrode overhangs 4a, 5a, 4b, 5b is such that the chips described with reference to FIGS. 1 to 10 are individually separated and handled. Although it is slightly lower than that, the shape of the chip to be handled is laterally long, so it is possible to secure a support part when forming electrodes. This is extremely effective. Although not shown in the figure,
  • the conductor layers may be formed only on the cut surfaces 22a and 22b without taking into account the winding of the conductor. Can be higher. This method is particularly suitable for forming an electrode of a micro chip.
  • the terminal electrode is provided only on the chip end face and the chip lower face, or only on the chip end face and the chip upper and lower face. Since it is formed on the chip and not on the side of the chip, it is possible to reduce the proximity of the coil and the terminal electrode as much as possible, and to reduce the stray capacitance. As a result, the resonance frequency can be increased and the frequency can be increased. Further, according to the second aspect of the present invention, the terminal electrodes on the upper and lower surfaces of the chip are formed in a laminating step for forming the coil. As a result, an inexpensive and flexible forming method, which is not an electrode forming step by the conventional dipping method, becomes possible.
  • the terminal electrode surface on the upper surface of the chip is smaller than the terminal electrode surface on the lower surface of the chip, the terminals on the coil and the upper surface of the chip are formed.
  • the stray capacitance between the electrodes can be reduced. Thereby, higher frequency can be achieved.
  • the terminal electrode surface on the upper surface of the chip on the side from which the upper end of the coil is drawn out is the same as the terminal electrode surface on the upper surface of the other chip. Since the direction marker is formed as large as possible, the direction marker is not required, and the step of forming the marker can be eliminated, so that the cost can be reduced accordingly. However, even with the electrode structure concerned, the stray capacitance does not increase and the coil characteristics do not deteriorate.
  • the coil is placed on top of the chip. And the distance between the coil and the terminal electrode on the underside of the chip is ensured, so that the floating capacity is maintained while ensuring sufficient adhesive strength when mounting the chip. Can be reduced.
  • the resonance frequency is kept high.
  • the L value can be increased. Also, since the same L value can be realized with a small number of windings, the number of coil forming steps can be reduced, cost can be reduced, and the L value noise can be suppressed. be able to .
  • the coil is widened so that the side of the coil is exposed to the side of the chip, reliability can be ensured by insulating the exposed part with resin or the like. .
  • a plurality of block chips are formed by cutting a laminated block having a plurality of coils formed therein, and forming the plurality of block chips. Since terminal electrodes are formed on both cut surfaces of the chip, and then cut into individual chips, the chip support portion during electrode formation can be secured. It is effective for forming electrodes of small chips.
  • the wraparound conductor layer is formed on the surface around the chip end face, so that the electrode on the chip end face and the electrode tension are formed.
  • the connection to the outlet is secure.
  • each chip is chamfered before forming the electrode on the end face of the chip. Eliminating the burrs enables stable mounting. Even if the corner is cut, the electrodes on the tip end surface and the electrodes on the upper and lower surfaces of the chip (protruding electrodes) are securely connected by the above-described wraparound conductor layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

明 糸田 積層ィ ン ダク 夕 お よ びその製造方法 技術分野
本発明は、 移動通信機器等の高周波回路に使用 さ れる イ ン ダ ク タ に関 し、 特に、 小型化、 高周波化 を図 っ た積層イ ン ダク 夕 お よびその製造方法に関する も のであ る。 背景技術
図 1 4 ( a ) , ( b ) に示すよ う に、 積層イ ン ダク タ 1 は プ リ ン ト 配線基板等に表面実装可能なチ ッ プ部品であ っ て、 チ ッ プ 両端に外部回路 との接続用 に端子電極 4, 5 を形成 し、 チ ッ プ 内部のコ ィ ル 3 の端部が外部 に引 き 出されて接続さ れる構成で め る 。 尚、 このコ イ ルは、 磁性体あ る いは非磁性体に よ る 電気 絶縁層 2 と導体パタ ーン を交互に積層 し、 各導体パタ ー ンの端 部を順次接続する こ と に よ り 積層方向に重畳 し た形で形成され て い る 。
そ して、 表面実装の際の端子電極 4 , 5 の半田付け性はチ ッ プ部品の信頼性を大き く 左右す る も のであ る か ら 、 接着強度を 的確に確保する ため端子電極 4 , 5 は図示の よ う にチ ッ プ端面 を包み込む よ う に してチ ッ プ側面お よびチ ッ プ上下面に亘 り 箱 状に広 く 形成さ れて い る
と こ ろで、 こ の箱状の電極構造では、 その端部がコ イ ル 3 方 向 (チ ッ プの内側方向) に張 り 出 して い る ためコ ィ ノレ 3 と端子 電極 4 , 5 が接近 し、 比較的電位差の大き い コ ィ ル部分 (図 1 4 ( b ) の右上 と左下の部分) と端子電極 4, 5 と の間に浮遊 容量 C が発生 し易 く 、 こ の浮遊容量 C が影響 して共振周波数が 思 う よ う に高ま ら ず、 且つ、 コ イ ルの Q値 も低下す る ため、 高 周波化が難 しい と い う 問題があ っ た。 特に、 近年、 P C や L A N等の普及に伴 っ て 2 G H z を越え る超高周波帯での需要 も 高 ま る 中で、 チ ッ プ型の積層ィ ン ダク 夕 において も 共振周波数の ア ッ プに よ る 更な る 高周波化が必須 と な っ て き て い る 。
ま た、 浮遊容量を低下さ せ る に は端子電極 4 , 5 の張 り 出 し を極力小さ く 形成すれば良いが、 従来、 上記端子電極 4, 5 の 形成において は、 端子用のペース ト を所定の深さ に してチ ッ プ 端をデ ィ ッ プす る と い つ た複雑な方法 ( デ ィ ッ プ法) が採 ら れ て い る ため、 ペース 卜 の滲み等が原因 して高い寸法精度が得 ら れない こ と か ら 小さ な電極を形成する こ と が困難であ り 、 しか も 、 端子電極の張 り 出 し部分を小さ く す る と部品実装時の接着 強度が低下 して し ま う と い っ た別の弊害が発生す る 。
ま た、 デ ィ ッ プの際はチ ッ プを支持する 、 チ ッ プ自体の部分 が必要 と な る が、 チ ッ プサイ ズが 0 6 0 3 タ イ プ ( 0 . 6 m m X 0 . 3 m m X 0 . 3 m m ) と い っ た超小型サイ ズになる とチ ッ プ自体に支持部分を確保する余裕が殆 ど無 く な る ため、 超小 型化に対応する には上記のよ う な電極構造がネ ッ ク と な っ て い た。 こ の よ う に、 従来の積層イ ン ダク 夕 は近年の小型化、 薄型 化、 高速化に対応 して い く 上で、 性能面や信頼性の面、 あ る い は製造上の面で大き な問題を抱えて いた。 発明の開示
本発明は、 上記従来の問題を解消 し、 改良さ れたイ ンダク 夕 を提供する こ と を主た る 目的 と す る も ので あ る 。
本発明の別の 目的は、 コ イ ル と端子電極間の浮遊容量を低減 して高周波化を 図る こ と の可能な新規な イ ン ダク ト を提供する こ と で あ る 。 本発明の更に別の 目 的は、 チ ッ プ実装時の接着強度 を確保 し た超小型化対応の積層 ィ ン ダク 夕 を提供す る こ と であ る 。
更に、 本発明の別の 目 的は、 上記改良さ れた イ ン ダク 夕 を形 成する ための新規な製造方法 を提供す る こ と で あ る 。
本発明の第 1 の態様に よ れば、 電気絶縁層 と 導体パ タ ー ンが 交互に積層され、 各導体パ タ ーンの端部が順次接続さ れて 電気 絶縁層体 ( 2 ) 中 に積層方向 に重畳 し た コ イ ル ( 3 ) が形成さ れる と 共に、 当該コ イ ル ( 3 ) の始端お よび終端が引 き 出され て チ ッ プ両端の端子電極 ( 4 , 5 ) に接続さ れた積層 イ ン ダク 夕 ( 1 ) において、 前記端子電極を、 チ ッ プ側面 ( 1 c ) を除 き、 少な く と も 前記コ イ ルが接続さ れ る チ ッ プ端面 ( I d ) と チ ッ プ下面 ( l b ) に形成 し た イ ン ダク 夕 であ る 。
上記構成において、 前記端子電極 ( 4 , 5 ) を上記チ ッ プ端 面 とチ ッ プ下面だけでな く 、 チ ッ プ上下面 ( 1 a , l b ) に も 形成 し たィ ン ダク 夕 と す る こ と がで き る 。
図 3 はチ ッ プの上面 と側面部分の端子電極を 無 く し た場合、 図 4 はチ ッ プ側面部分の端子電極を無 く し た場合であ る 。 本電 極構成では、 何れも従来型に比べコ イ ル と端子電極の張 り 出 し 部 との近接を少な く で き、 こ れに よ り コ イ ル と端子電極間の浮 遊容量が低減さ れる か ら 高周波化が図れる 。
本発明の第 2 の態様において、 チ ッ プ上下面 ( l a , l b ) の端子電極 ( 4 , 5 ) は積層工程において形成す る よ う に した。
こ の よ う に、 コ イ ルを形成する 一連の積層工程の中でチ ッ プ 上下面の端子電極を形成す る こ と に よ り 、 従来行われて い たデ ィ ッ プ法に よ る端子電極形成工程は、 端子電極幅の寸法精度が 低 く 、 且つ設備が非常に高価であ つ たが、 本発明に よ り 電極べ —ス ト 塗布は接続導体が接続さ れる 面にのみに行 う だ けで良い た め、 ペース 卜 の回 り 込みに よ り 端子電極幅を制御す る高価な 装置を必要 と せず、 工程が容易に な り コ ス 卜 の低減化が図れる ま た、 本発明の第 3 の態様にお いて 、 チ ッ プ上面の端子電極 面をチ ッ プ下面の端子電極面 よ り 小さ く 形成 し た。
こ こ で、 電気特性の測定は、 チ ッ プ上面 に測定端子を 当てて 測定を行 う 方法が一般的であ る た め、 チ ッ プ上面の端子電極は その測定端子を 当て る に は好都合で あ る が、 そ の半面、 余分な 浮遊容量が発生する 。 そ こ で、 図 5 の よ う に チ ッ プ上面の端子 電極面をチ ッ プ下面 よ り 小さ く 形成す る こ と に よ り 、 上面電極 に よ る 測定端子の接触性を維持 し た ま ま、 浮遊容量の影響を 少 な く す る よ う に し た 。 こ れに よ り 共振周波数を高 く で き、 コ ィ ルの Q値 も 改善で き る 。
ま た、 本発明の第 4 の態様において、 コ イ ルの上端部が電気 絶縁物 と して非磁性体を使用 し方向性マー カーが必要な場合、 引 き 出される側のチ ッ プ上面の端子電極面 を も う 一方のチ ッ プ 上面の端子電極面よ り 大 き く 形成 し、 コ イ ル捲 き 出 し方向の 目 安 と し た。
所謂、 導体間の浮遊容量は両者の電位差が大 き いほ ど顕著で あ る か ら 、 チ ッ プ上面に端子電極を形成す る場合、 電位差の小 さ い引 出パ タ ー ンのあ る側の端子電極を電位差の大き い も う 一 方の端子電極よ り 大 き く して も 浮遊容量の増加は殆 ど無い。 図 6 はチ ッ プ上面に形成 し た左右端子電極の大 き さ の相違を示 し て い る 。 こ の よ う に、 チ ッ プ上面の端子電極の大き さ を変え る こ とで コ イ ルの卷出 し方向を判別で き る よ う に し た。 こ れに よ り 、 方向マーカ の形成工程が不要 と な り 工数の削減が図れる 。 し か も 、 上記 し た理由 に よ っ て コ イ ルの特性劣化は生 じない。 以上の説明で は、 チ ッ プ上面の端子電極 と コ イ ル間の浮遊容 量を減少さ せる も のであ る が、 チ ッ プ下面 と の間に は依然 と し て 浮遊容量が存在 して い る 。 こ れは、 実装時の接着強度を確保 す る た めチ ッ プ下面の端子電極の張 り 出 し を余 り 小さ く で き な か っ た た めであ る。
そ こ で、 本発明の別の態様では、 図 7 に示す よ う に、 端子電 極が小 さ く 浮遊容量の影響の少な いチ ッ プ上面に寄せて コ イ ル を形成 し、 チ ッ プ下面 と の距離を大 き く す る こ と に よ り 、 接着 強度を確保 し た大き な端子電極の ま ま で浮遊容量の低減を 図 つ た 。 即 ち、 本発明の第 5 の態様において、 コ ィ ノレ をチ ッ プの上 部に寄せて形成 し、 コ イ ル と チ ッ プ下面の端子電極 と の距離を 確保す る よ う に した。
ま た、 本発明の第 6 の態様では、 端子電極が非形成のチ ッ プ 側面に 向けて コ イ ル を広げて形成する と共に、 当該コ イ ルがチ ッ プ側面よ り 露出す る場合はその露出部分を絶縁処理 して構成 し た。
図 8 〜図 1 0 に示すよ う に、 端子電極が無 く 浮遊容量の発生 が少な いチ ッ プ側面方向 にコ イ ル を広げ、 コ イ ル面積を拡大す る こ と に よ り 、 共振周波数を高 く 維持 し た ま ま でイ ン ダク タ ン ス値 ( L値) を高 く す る こ と がで き る 。 ま た、 同 じ L値を 少な い巻き数で実現で き る か ら、 その分コ イ ル形成工程を 削減で き る 。
ま た、 コ イ ルを大幅に広げて そ の側部をチ ッ プ側面に露出さ せた場合は、 信頼性確保のた め露出部分を樹脂等で絶縁処理す る と良い。
さ ら に、 本発明の第 7 の態様 と して は、 新規な製造方法 を提 供す る も のであ り 、
電気絶縁層 ( 1 ) を 間 に介 し、 同一平面状に配置さ れた複数 の導体パタ ー ン を順次積層 して一度に複数個のコ イ ル ( 3 ) を 形成 し た積層 ブロ ッ ク ( 2 1 ) を形成 し、
当該積層 ブロ ッ ク ( 2 1 ) を前記コ イ ル ( 3 ) の引 出パ 夕 一 ンが露出す る 方向に切断 し て複数個の ブロ ッ ク チ ッ プ ( 2 2 ) を形成 し、
当該ブロ ッ ク チ ッ プ ( 2 2 ) の両切断面 ( 2 2 a , 2 2 b ) 側に導体層 ( 2 4 , 2 5 ) を形成 し、
その後、 当該 ブロ ッ ク チ ッ プ ( 2 2 ) を チ ッ プ単位に切断す る ステ ッ プを有する も ので あ る 。
上記方法では、 細長形状の ブロ ッ ク チ ッ プの状態で電極形成 を行う も のであ り 、 その際、 チ ッ プ支持部分を確保で き る こ と か ら、 超小型チ ッ プの電極形成に有効であ る 。 更に、 通常のデ ィ ッ プ法 と は異な り 、 側面の端子電極幅を制御する 必要はな く 上下面電極あ る いは下面電極に接続すれば よ い。
ま た、 本発明の第 8 の態様 におけ る新機構造の積層イ ン ダク 夕 は次の構成を有す る も ので あ る 。
即ち、 電気絶縁層 と導体パ タ ー ンが交互に積層され、 各導体 パター ンの端部が順次接続さ れて 電気絶縁層体 ( 2 ) 中に積層 方向に重畳 した コ イ ル ( 3 ) が形成さ れる と共に、 当該コ イ ル ( 3 ) の始端お よび終端が引 き 出 さ れてチ ッ プ両端の端子電極 ( 4 , 5 ) に接続さ れた積層イ ン ダク 夕 ( 1 ) で あ っ て、 前記端子電極が、 前記コ イ ルが接続さ れる チ ッ プ端面 と チ ッ プ下面に形成さ れ、
前記チ ッ プ端面の周 り の面に端子電極を形成す る 際の回 り 込 み導体層が形成さ れて い る こ と を特徴 と す る も のであ る 。
上記の回 り 込み導体層 に よ り 、 チ ッ プ端面の電極と チ ッ プ下 面の電極と の接続が よ り 確実 と な り 、 且つ測定時に上面回 り 込 み電極部に測定端子を 当 て る こ と が可能 と な る 。 こ の回 り 込み 導体層の被 り 量は小さ い方が良いが、 5 0 〜 1 0 0 〃 mと する のが好適であ る 。
ま た、 本発明の第 9 の態様 にお いて、 前記チ ッ プ下面の端子 電極は積層工程時に形成さ れ、 且つ、 チ ッ プ端面の端子電極は 焼成後、 各々チ ッ プの角取 り を行 っ た後に形成さ れる こ と を特 徴 と す る も ので あ る 。
上記の よ う に チ ッ プの角取 り を行 う こ と に よ り 、 チ ッ プ取 り 扱い時の引 つ かか り を防止で き る 。 ま た、 角取 り を行 っ て も 上 記回 り 込み導体層の被 り に よ り 、 チ ッ プ端面の電極 と チ ッ プ上 下面の電極は確実に接続される 。 図面の簡単な説明
図 1 は、 本発明に係 る積層ィ ン ダク 夕 の内部構造を示す外観 透視図であ る 。
図 2 ( a ) 〜図 2 ( j ) は、 図 1 に示す積層イ ン ダク タ の製 造方法を示す工程図であ る 。
図 3 は本発明 に係 る積層イ ン ダク 夕 を示す図で、 図 3 ( a ) は外観斜視図、 図 3 ( b ) は側面図で あ る 。
図 4 は図 3 と は別の積層イ ン ダク 夕 を示す図で、 図 4 ( a ) は外観斜視図、 図 4 ( b ) は側面図で あ る 。
図 5 は本発明の一実施例に よ る端子電極の形状を示す積層ィ ン ダク 夕 の側断面図で あ る 。
図 6 は本発明の別の実施例に よ る構造を示す も のであ り 、 図 5 と は別の端子形状を示す積層ィ ン ダク 夕 の側断面図であ る 。 図 7 は本発明の更に別の実施例 に よ る構成で あ っ て、 コ イ ル の形成位置を示す積層ィ ン ダク 夕 の側断面図で あ る 。
図 8 は本発明の実施例 に よ る コ イ ルの形状を示す積層イ ン ダ ク タ の平透視図であ る 。
図 9 は図 8 と は別のコ イ ルの形状を示す図で、 図 9 ( a ) は 平透視図、 図 9 ( b ) は側断面図であ る 。
図 1 0 は図 9 と は別の コ イ ルの形状を示す平透視図であ る 。 図 1 1 ( a ) 〜図 1 1 ( i ) は積層イ ン ダク 夕 の ブロ ッ ク よ り チ ッ プを作製する 工程を示す図で あ る 。
図 1 2 は積層イ ン ダク 夕 の周波数特性を 示す図であ る 。
図 1 3 は電極形成時の導体の回 り 込みを示す図で、 図 1 3
( a ) は外観透視図、 図 1 3 ( b ) は要部側断面図で あ る 。
図 1 4 は従来の積層イ ン ダク 夕 ン ス を示す図で、 図 1 4
( a ) は外観斜視図、 図 1 4 ( b ) は側断面図であ る 。 発明 を実施す る ための最良の形態
以下、 図面に よ り 本発明の第 1 実施形態を説明する 。 尚、 説 明を簡略化す る ため、 以下の説明 において従来 と共通する 部分 について は同一の符号を用いた。
図 1 に示す よ う に、 本発明の積層イ ン ダク 夕 1 は、 磁性体あ る いは非磁性体よ り 成る 電気絶縁層 と 導体パタ ー ン を交互に積 層する と 共に、 積層 さ れた複数の導体パタ ー ン を各々接続 して 電気絶縁層体 2 中 に積層方向に重畳す る コ イ ル 3 を形成 し、 こ のコ イ ル 3 の両端をチ ッ プ両端の端子電極 4 , 5 に引 き 出 して 構成さ れた直方体状の積層チ ッ プであ る 。 こ こ で、 符号 6 は電 気絶縁層 に非磁性体を使用 し た場合のチ ッ プ上面に形成さ れた 方向マーカ であ る 。
本実施形態の コ イ ル構造は従来型 と ほぼ同 じであ る が、 チ ッ プ両端に形成 し た端子電極 4 , 5 の形状や構造が相違 して い る < 即ち、 従来型がチ ッ プ両端を包み込む よ う に して チ ッ プ側面 1 c お よびチ ッ プ上面 1 a お よび下面 1 b に亘つ て箱形の端子電 極 4 , 5 を形成 して い る の に対 し、 本発明ではチ ッ プ側面 1 c の端子電極を無 く し た点において従来構造 と相違する も のであ る 。
以下、 図 2 の工程図に基づいて上記積層 イ ン ダク 夕 1 のコ ィ ル形成方法を説明する 。 尚、 コ イ ル形成方法 と して、 セ ラ ミ ツ ク ス を シ一 ト 上に形成 して行 う シ ー ト 積層法や電気絶縁層 と 内 部導体パ タ ー ン を全て ス ク リ ー ン 印刷 にて形成す る 印刷積層法 が知 ら れてお り 、 こ こ で は印刷積層法に よ り 行 う こ と と す る が 勿論シー ト 積層法に よ る形成 も 可能で あ る 。
印刷積層法に よれば、 図 2 ( a ) の よ う に、 最初に両端の端 子電極 4 b、 5 b を 印刷する 。 こ れはチ ッ プ下面部の端子電極 で あ る 。 次に、 図 2 ( b ) 〜図 2 ( h ) に示す従来通 り の印刷 積層工程を経て所定タ ー ン数の周 回 コ イ ル を形成 し た後、 図 2 ( i ) で、 チ ッ プ上面の端子電極 4 a, 5 a を 印刷 し、 最後に 図 2 ( ) で、 マーカ 6 を 印刷 し て終了す る 。 後述す る よ う に チ ッ プ下面のみの電極形成の場合は片方のみの印刷で良いか ら 図 2 ( i ) の工程は不要 と な る 。 尚、 導体ペース ト は接着強度 を持たせる ためガラ ス入 り を使用 す る と良い。
こ こ で、 上記 した従来方法に よ る コ イ ル形成の一例 を説明す れば、 先ず、 図 2 ( b ) で、 誘電体セ ラ ミ ッ ク ス 1 1 を所定の 厚さ に な る まで繰 り 返 し印刷 · 積層 し、 図 2 ( c ) で、 その上 に コ イ ルの始端を端子電極側 に引 き 出すた めの引出パタ ー ン 1 2 を印刷す る 。 次に、 図 2 ( d ) で、 その下半面を覆 う よ う に 誘電体セ ラ ミ ッ ク ス 1 1 を 印刷 し、 図 2 ( e ) で、 前記誘電体 セ ラ ミ ッ ク ス 1 1 で覆われずに露出 し た引 出パ タ ー ン 1 2 の左 端に接続する形で L 字形のコ イ ルパタ ーン 1 3 を印刷 し、 こ れ にて コ イ ルの半夕 一 ン分を形成す る 。 次に、 図 2 ( f ) で、 上 記接続部分を覆 う よ う に、 そ の (即ち、 図面の) 上半面に誘電 体セ ラ ミ ッ ク ス 1 1 を印刷 し、 図 2 ( g ) で、 露出 して い る コ ィ ルパ タ ー ン 1 3 の右端に接続す る形で新たな逆 L字形の コ ィ ルノ、'タ ー ン 1 4 を印刷 し、 コ イ ルの他方の半夕 一 ン分を形成す る 。 以降、 上記図 2 ( d ) 〜図 2 ( g ) と 同様の工程を繰 り 返 し て所定タ ー ン数の周回 コ ィ ルが形成で き る 。
以上の工程を経て複数の コ イ ルが一括形成さ れた積層 ブ口 ッ ク が形成さ れ、 こ れをチ ッ プ単位に切断 · 焼成 し た後、 各チ ッ プの両端面に端子電極 4 , 5 を形成 し、 焼 き付け ' メ ツ キ処理 を す る こ と に よ り 、 図 1 に示す積層イ ン ダク タ 1 が作製で き る こ の図ではチ ッ プ側面に全 く 電極が出て い ない よ う に書かれて い る が、 チ ッ プ単体に端子電極を作製 し た場合、 プ ロ セ ス に よ つ て は若干の電極の回 り 込みがあ る場合があ る 。
こ の よ う に、 本実施形態で は、 端子電極 4 , 5 の張 り 出 し部 分に 当 た る チ ッ プ上下面 (図 1 の l a , l b ) の電極部分 (以 下、 電極張出部 4 a、 5 a、 4 b、 5 b と い う ) を コ ィ ノレ 3 を 形成す る 際の積層工程において 印刷に よ り 形成する よ う に した ので、 コ イ ル端部が接続され る チ ッ プ両端部分の電極形成にお いて は、 従来の よ う に厚みの制御が難 し く 複雑なデ ィ ッ プ法に よ ら ず、 複数のチ ッ プを一列 に並べておいてス ク リ ー ン印刷、 ス タ ン プ印刷、 あ る いは、 ス パ ッ 夕、 蒸着あ る いは簡易的なデ ィ ッ プ法等様々 な方法で一括形成する こ と が可能 と な っ た。 こ れに よ り 、 安価で寸法精度の高い電極形成が実現で き る 。
更に、 0 6 0 3 タ イ プの よ う な超小型チ ッ プの場合は、 チ ッ プ自体を支持す る部分が殆 ど無い ため、 従来の よ う なデ ィ ッ プ 方式に よ る 電極形成は不向 き であ つ た が、 本実施形態では電極 形成に際 し、 上記 し た ス ク リ ー ン印刷、 ス タ ン プ印刷、 ス パ ッ 夕 、 蒸着等の方法を採用 する こ と に よ り 、 こ の よ う な超小型チ ッ プに も確実に対応す る こ と がで き る 。 要す る に、 チ ッ プ側面 の端子電極幅を精密に制御す る 必要が無 く 、 容易 に形成で き る のであ る 。
と こ ろで、 本発明では、 電極張出部 4 a、 5 a、 4 b、 5 b を印刷 に よ り 形成す る 方式で あ る た め、 印刷す る 電極パタ ー ン に よ っ て種々の電極構造を 自 由 に実現で き る 。 例えば、 図 4 ( a ) お よ び図 4 ( b ) の よ う にチ ッ プ上下面 l a , l b に コ の字形に電極形成す る構造の他、 図 3 ( a ) お よ び図 3 ( b ) の よ う にチ ッ プ下面 1 b のみに L字形に張 り 出 し部を形成する こ と も 簡単に行え る も のであ る 。 こ れ ら は何れも チ ッ プ側面 1 c 側に は端子電極 4 , 5 を形成 して いないか ら 、 従来型に比べ て コ イ ル 3 と電極張出端部 と の近接を極力少な く で き、 両者間 の浮遊容量を低減す る こ と がで き る 。 こ れに よ り 、 共振周波数 を高 く で き高周波化が図れる と共に、 コ イ ルの Q値も 高 く で き る 。
こ こ で、 上記 し た 図 3 ( a ) お よび図 3 ( b ) に示す本発明 品 と、 図 1 4 ( a ) お よび図 1 5 ( b ) に示す従来品 との周波 数特性を図 1 2 に示 し比較す る と、 符号 ( Y ) で示す本発明品 は符号 ( X ) で示す従来品に比べて共振周波数が高い値に推移 して い る こ と が判 っ た。 因みに、 L値が 1 O n H程度のチ ッ プ において、 従来品の共振周波数 f 0 は 3 . 7 G H z , 本発明品 の共振周波数 f 1 は 4 . 5 G H z であ っ た。
次に、 上記 し た本第 1 実施形態の応用例 を説明する 。
図 5 は図 4 ( a ) お よび図 4 ( b ) の変形例であ っ て、 チ ッ プ上面の電極張出部 4 a、 5 aのサイ ズをチ ッ プ下面の電極張 出部 4 b、 5 b よ り 小さ く し た電極構造を示 して い る 。
図 4 ( a ) お よび図 4 ( b ) の電極構造の よ う に、 チ ッ プ上 面 l a に電極張出部 4 a , 5 aが存在する と、 チ ッ プ実装時の 半田付け性を確認 し易い と い う メ リ ッ ト は有 る が、 その半面、 こ の部分で浮遊容量が発生する と い う デメ リ ッ ト も有 る。 そ こ で、 図 5 の よ う にチ ッ プ上面の電極張出部 4 a, 5 a を小さ く し、 コ イ ル 3 と の距離を確保する こ と に よ り 、 上記 し た半田付 け性確認のメ リ ッ ト を維持 し た ま ま 浮遊容量の影響を 少な く す る こ と がで き る 。
ま た、 図 6 は別の変形例で あ る 。 こ こ では、 コ イ ル 3 の上端 部が引 き 出さ れる側の電極張出部 4 a を も う 一方の電極張出部 5 a よ り 大 き く し、 その大 き さ の差を コ イ ル捲き 出 し方向の 目 安 と する こ と で、 図 2 ( j ) に示すマーカ 6 の作製工程を削除 す る よ う に した も ので あ る 。
所謂、 導体間の浮遊容量は両者の電位差が大 き いほ ど顕著で あ る か ら 、 電位差の小さ い引 き出 しパ タ ー ンのあ る端子電極 4 側はコ イ ル 3 が接近 して も 浮遊容量が発生 し難いか ら 電極張出 部 4 a を大き く 形成 し、 比較的電位差の大 きい も う 片方の電極 張出部 5 a は浮遊容量が発生 し易いか ら極力小さ く して コ イ ル 3 と の距離を確保す る構成と し た も のであ る 。 か よ う な構成で あれば、 浮遊容量の増加はないか ら コ イ ル 3 の特性劣化は生 じ ない。
と こ ろで、 上記 した実施形態は何れも チ ッ プ上面におけ る端 子電極 4 , 5 と コ イ ル 3 との間の浮遊容量を減少する も のであ る が、 チ ッ プ下面の端子電極 4 , 5 と の間の浮遊容量は依然 と して存在 して い る 。 こ れは、 実装時の接着強度を確保する ため チ ッ プ下面の電極張出部 4 b 、 5 b を余 り 小さ く で き ない ため で あ る 。
こ の よ う な問題を解決する も の と して 図 7 に示す構成があ る c 図 7 は、 コ イ ル 3 の形成位置を極力チ ッ プの上部に寄せた構造 と して コ イ ル 3 とチ ッ プ下面の電極張出部 4 b 、 5 b と の距離 を確保する よ う に し た も のであ る 。 こ の場合、 チ ッ プ上面 と コ ィ ル 3 との距離は誘電体セ ラ ミ ッ ク ス 2 の破損等の問題を考慮 して 5 0 z m以上確保さ れて い る 。 尚、 こ の よ う なコ イ ル形成 位置の操作は図 2 ( b ) 〜図 2 ( h ) で説明 し た従来のコ イ ル 形成工程にて容易に行え る も ので あ る 。 コ イ ル形成順序 と して チ ッ プの上面を下 に して 上面か ら 積層 し、 積層数が少な い と こ ろ で コ イ ルを形成す る た めに、 積層数が多い場合よ り 厚みのバ ラ ツ キや凹凸 も 少な く 、 パタ ー ン精度の良好な 印刷が可能 と な る 。
本構成は、 コ イ ル 3 が接近す る チ ッ プ上面の電極張部 4 a、 5 a を極力小さ く して ( あ る いは、 張出部 4 a、 5 a を設けな く て も 良い) 浮遊量量の発生 を防止す る 一方、 チ ッ プ下面の電 極張出部 4 b、 5 b は大 き い ま ま に して、 接着強度を従来通 り に確保す る も のであ る 。
ま た、 別の例 と して、 図 8 〜図 1 0 は、 端子電極 4 , 5 が無 く 浮遊容量の発生が少ないチ ッ プの側面方向に コ イ ル 3 を広げ コ イ ル面積 を拡大 し た も ので あ る 。 こ れに よ り 、 共振周波数を 高 く 維持 し た ま ま で高 L値を得 る こ と がで き る 。
こ こ で、 図 8 の場合は、 コ イ ル形状をチ ッ プ側面側のみに広 げ、 端子電極 4 , 5 側には近接 し ない よ う に し た構造であ る 。 ま た、 図 9 ( a ) お よび図 9 ( b ) の場合は、 コ イ ル形状を端 子電極 4 , 5 側に も 広げて コ イ ル面積の更な る拡大を図 っ た構 造であ る 。 コ イ ル面積を拡大する こ と で 同 じ L 値を少ない巻き 数で実現す る こ と がで き る た め、 その分、 図 9 ( b ) に示すよ う に コ イ ル 3 をチ ッ プ上下方 向の 中央部に寄せて形成する こ と がで き、 コ イ ル 3 と 電極張出部 4 a、 4 b、 5 a、 5 b と の距 離を確保で き る か ら 、 コ イ ル 3 を端子電極側に広げて も 浮遊容 量の問題は発生 し な い。 ま た、 こ の構成は、 所定の L値を得る た めの コ イ ル形成工程数を少な く で き、 且つ、 L値のバラ ツ キ を抑え る こ と がで き る 。
図 1 0 の場合は、 コ イ ル 3 の側部がチ ッ プ側面に露出す る よ う に コ イ リレ 3 を大幅に広げた構造で あ る 。 こ の よ う に、 コ イ ル 3 の側部を露出 さ せ る こ と に よ り 、 更 に大 き な L 値を得る こ と がで き る 。 但 し、 こ の場合、 信頼性の面よ り 露出部分を樹脂等 で絶縁処理する 必要があ る 。
以上説明 し た 図 1 〜図 1 0 に示 し た本発明の実施形態は、 印 刷積層 して形成 し た プロ ッ ク を切断 して チ ッ プ単位 と し た後に 端子電極 4 , 5 を形成す る も のであ っ た。 デ ィ ッ プやス タ ン プ 印刷等でチ ッ プ端面に電極を形成する 際、 図 1 3 に示すよ う に チ ッ プ端面の周 り の面に導体の回 り 込みに よ る 僅かな導体層 1 6 が形成さ れる が、 浮遊容量の問題やチ ッ プ端面の電極 4 , 5 と電極張出部 4 b , 5 b と の接続性等を考慮 し、 回 り 込み導 体層 1 6 の被 り 量を 5 0〜 1 0 0 〃 m と して い る 。
チ ッ プは、 整列時、 あ る いはテー ピ ン グへの装填や取 り 出 し 時に引 つ かか ら ない よ う 、 端子電極を形成する 前にバ レル研磨 に よ っ て角取 り さ れる が、 上記 し た回 り 込み導体層 1 6 が電極 張出部 4 b, 5 b に少々被さ る こ と に よ っ て チ ッ プ端面の電極 4 , 5 と電極張出部 4 b, 5 b と の接続は確実 と な る 。 こ の よ う に、 少 し回 り 込みを大 き く する こ と に よ り 、 下面端子電極 と の接続性を高め る と 共に、 測定機の構造上容易な上か ら 測定端 子を 当 て る 方法が可能 と な り 、 端子面や下面に測定端子を 当て る複雑な方法を採 ら な く て も 測定が可能 と な る 。
次に、 チ ッ プサイ ズが 0 6 0 3 タ イ プの よ う な超小型チ ッ プ の作製に対応す る別の電極形成法 と しての別の実施形態を図 1 1 のチ ッ プ作製工程に基づいて説明する。
先ず、 図 2 ( b ) 〜図 2 ( h ) で示 した従来の印刷工程を絰 て 図 1 1 ( a ) に示す複数の コ イ ルが同一面上に一括形成さ れ た積層 ブロ ッ ク 2 1 を形成す る 。
次に、 図 1 1 ( b ) で、 こ の積層 ブロ ッ ク 2 1 を コ ィ ノレ引 出 パ タ ー ンが露出す る 方向 に短冊状に切断 し、 複数個の細長形状 の ブロ ッ ク チ ッ プ 2 2 を形成す る 。 こ の際、 ブロ ッ ク チ ッ プ 2 2 に は後工程で分割 し易い よ う 、 図 1 1 ( c ) の よ う に、 チ ッ プ単位の切れ 目 2 3 を入れておいて も 良い。
その後、 図 1 1 ( d ) の よ う に、 ブロ ッ ク チ ッ プ 2 2 の一方 の切断面 2 2 a を端子用の導体ペース ト P にデ ィ ッ プ し、 図 1 1 ( e ) の よ う に、 チ ッ プ側面側 に回 り 込みを有する 導体層 2 4 を形成す る 。 こ の一連の導体層 2 4 はチ ッ プ化 し た時の片端 の端子電極 4 と な る 。 尚、 導体層 2 4 の形成はデ ィ ッ プ方式以 外にス ノ ッ 夕 や蒸着等で行っ て も 良い。 ス ノ ッ 夕 の場合は、 図 1 1 ( h ) の よ う に、 ブロ ッ ク チ ッ プ 2 2 を近づけて並べる と 導体の回 り 込みは少な く 、 電極張出部 4 a、 4 b の小さ な端子 電極 4 が形成で き、 図 1 1 ( i ) のよ う に、 ブロ ッ ク チ ッ プ 2 2 を離 して並べ る と 導体の回 り 込みが大 き く な り 、 電極張出部 4 a、 4 b の大 き な端子電極 4 が形成で き る こ と にな る 。 従つ て、 ス ノ ッ 夕 に よ る 電極形成では、 ブロ ッ ク チ ッ プ 2 2 の整列 間隔を調整す る こ と に よ り 電極張出部の大 き さ を或程度調整す る こ と がで き る 。
次に、 図 1 1 ( f ) で、 ブロ ッ ク チ ッ プ 2 2 の も う 一方の切 断面 2 2 b を前記同様にデ ィ ッ プ して 導体層 2 5 を形成 ( こ の 一連の導体層 2 5 はチ ッ プ化 し た時の も う 一方の端子電極 5 と な る ) し、 最後に、 図 1 1 ( g ) で、 こ の ブロ ッ ク チ ッ プ 2 2 を長手方向にチ ッ プ単位で切 り 出 し、 各々 チ ッ プを焼成 して積 層イ ン ダク 夕 1 を作製する 。 尚、 焼成は図 1 1 ( b ) の工程の 後で行 っ て も 良い。
上記方法は、 電極張出部 4 a , 5 a、 4 b、 5 b の寸法精度 が図 1 〜図 1 0 について説明 したチ ッ プを個々 に分離 して取 り 扱 う 実施形態の場合に比べて やや低下す る も の の、 取 り 扱 う チ ッ プの形状は横長であ る ため電極形成の際の支持部分を確保で き る こ と か ら極めて有効であ る 。 ま た、 図示 し ない が前記図
1 〜図 1 0 に示 し た実施形態の よ う に積層工程中で予め積層 ブ ロ ッ ク 2 1 の上下面に電極張出部が印刷さ れて い る場合は、 図 1 1 ( d ) 〜 ( f ) の工程で導体の回 り 込みを考慮せず、 導体 層 を各々切断面 2 2 a、 2 2 b のみに平面的に形成すれば良い ので、 電極張出部の寸法精度は高 く で き る 。 こ の方法は、 特に 超小型チ ッ プの電極形成に対 して 好適であ る 。
以上説明 し た よ う に、 本発明の第 1 の態様に よれば、 端子電 極はチ ッ プ端面 と チ ッ プ下面、 あ る いは、 チ ッ プ端面 と チ ッ プ 上下面にのみに形成 し、 チ ッ プ側面に は形成 し ない構造 と した ので、 コ イ ル と端子電極の近接部分を極力減 ら す こ と がで き、 浮遊容量を低減する こ と がで き る 。 こ れに よ り 、 共振周波数を 高 く で き高周波化が図れる 。 ま た、 コ イ ルの Q値 も 改善さ れる ま た、 本発明の第 2 の態様に よ れば、 チ ッ プ上下面の端子電 極はコ イ ル形成のための積層工程において形成す る よ う に した ので、 従来のデ ィ ッ プ法に よ る 電極形成工程で はない、 安価で 自 由度のあ る形成方法が可能 と な る 。
ま た、 本発明の第 3 の態様に よ れば、 チ ッ プ上面の端子電極 面をチ ッ プ下面の端子電極面 よ り 小さ く し たので、 コ イ ル と チ ッ プ上面の端子電極間の浮遊容量を少な く で き る 。 こ れに よ り 、 更な る 高周波化が図れる 。
ま た、 本発明の第 4 の態様に よ れば、 コ イ ルの上端部が引 き 出さ れる側のチ ッ プ上面の端子電極面を も う 一方のチ ッ プ上面 の端子電極面よ り 大 き く 形成 し たので、 方向マーカ は不要 と な り マーカ の形成工程 を無 く す こ と がで き る ので、 その分コ ス ト ダウ ンが図れる 。 しか も 、 係 る電極構造に して も 浮遊容量は増 カロ し な いか ら コ イ ルの特性劣化は無い。
ま た、 本発明の第 5 の態様 に よ れば、 コ イ ル をチ ッ プの上部 に寄せて形成 し、 コ イ ル とチ ッ プ下面の端子電極 と の距離を確 保する よ う に し たので、 チ ッ プ実装時の接着強度を十分確保 し た状態でなお且つ浮遊容量の低減が図れる 。
ま た、 本発明の第 6 の態様 に よ れば、 端子電極が形成さ れて な いチ ッ プ側面に向けて コ イ ルを広げたので、 共振周波数を高 く 維持 し た ま ま で L 値を高 く する こ と がで き る 。 ま た、 同 じ L 値を少ない巻き数で実現で き る か ら、 コ イ ル形成工程数を少な く で き コ ス ト ダウ ン が図れる と 共に、 L値のノ ラ ツ キ を抑え る こ と がで き る 。
ま た、 コ イ ルの側部がチ ッ プ側面に露出する よ う に大幅 に広 げた場合には、 露出部分を樹脂等で絶縁処理す る こ と に よ り 信 頼性を確保で き る 。
さ ら に、 本発明の第 7 の態様では、 複数個のコ イ ルを形成 し た積層 ブロ ッ ク を切断 して複数個の ブロ ッ ク チ ッ プを形成 し、 当該ブロ ッ ク チ ッ プの両切断面側 に端子電極を形成 し、 その後 . チ ッ プ単位に切断す る よ う に し た ので、 電極形成の際のチ ッ プ 支持部分を確保で き る こ とか ら 、 超小型チ ッ プの電極形成に有 効であ る 。
ま た、 本発明の第 8 の態様では、 電極形成時にチ ッ プ端面の 周 り の面に回 り 込み導体層が形成される こ と に よ り 、 チ ッ プ端 面の電極と電極張出部 と の接続は確実 と な る 。
ま た、 本発明の第 9 の態様では、 チ ッ プ端面の電極形成前に 各々チ ッ プの角取 り を行 う よ う に し たので、 チ ッ プ取 り 扱い時 の引 つ かか り を無 く し、 安定 し た実装が可能と な る 。 ま た、 角 取 り を行っ て も 上記回 り 込み導体層 に よ り 、 チ ッ プ端面の電極 と チ ッ プ上下面の電極 (張出電極) は確実に接続さ れる 。

Claims

言青 求 の 範 囲
1 . 電気絶縁層 と導体パター ン が交互に積層され、 各導体 パター ン の端部が順次接続されて電気絶縁層体 ( 2 ) 中に積層 方向に重畳 したコ イ ル ( 3 ) が形成される と共に、 当該コ イ ル ( 3 ) の始端および終端が引 き出されてチ ッ プ両端の端子電極 ( 4, 5 ) に接続された積層イ ン ダク タ ( 1 ) において、 前記 端子電極を、 チ ッ プ側面 ( 1 c ) を除き、 少な く と も前記コ ィ ルが接続される チ ッ プ端面 ( I d ) とチ ヅ プ下面 ( l b ) に形 成 したイ ンダク 夕。
2 . 前記端子電極 ( 4 , 5 ) を上記チ ッ プ端面とチ ッ プ下面 だけでな く 、 チ ッ プ上下面 ( 1 a, l b ) に も形成した請求項 1 の イ ンダク 夕。
3 . 上記チ ッ プ上下面の上記端子電極は積層工程で形成され る請求項 1 に記載の積層ィ ンダク 夕。
4 . 上記チ ッ プ上面の端子電極面を上記チ ッ プ下面の端子電 極面よ り 小さ く 形成 した請求項 1 に記載の積層ィ ンダク夕。
5 . 上記コイ ルの上端部が引 き出される側のチ ッ プ上面の端 子電極面を も う 一方のチ ッ プ上面の端子電極面よ り 大き く 形成 し、 コ イ ル捲き出 し方向の 目安と した こ と を特徵とする請求項 1 に載の積層ィ ンダク 夕、。
6 . 上記コイ ルを上記チ ヅ プの上部に寄せて形成し、 コ イ ル とチ ッ プ下面の端子電極との距離を確保する よ う に した請求項 1 の積層イ ンダク 夕。
7 . 上記端子電極が非形成のチ ッ プ側面方向にコイ ルを広げ て形成する と共に、 当該コ イ ルがチ ッ プ側面よ り露出する場合 は、 その露出部分を絶縁処理する こ と を特徴と する請求項 1 の 積層ィ ンダク 夕。
8 . 電気絶縁層 ( 1 ) を間に介 し、 同一平面状に配置された 複数の導体パタ ーン を順次積層 して一度に複数個のコ イ ル
( 3 ) を形成した積層ブロ ッ ク ( 2 1 ) を形成 し、
当該積層ブロ ッ ク ( 2 1 ) を前記コ イ ル ( 3 ) の引出パター ンが露出する方向に切断 して複数個のブロ ッ クチ ッ プ ( 2 2 ) を形成 し、
当該ブロ ッ ク チ ッ プ ( 2 2 ) の両切断面 ( 2 2 a, 2 2 b ) 側に導体層 ( 2 4 , 2 5 ) を形成 し、
その後、 当該ブロ ッ ク チ ッ プ ( 2 2 ) をチ ッ プ単位に切断す る積層ィ ンダク タの製造方法。
9 . 電気絶縁層 と導体パターンが交互に積層され、 各導体パ ターンの端部が順次接続されて電気絶縁層体 ( 2 ) 中に積層方 向に重畳したコ イ ル ( 3 ) が形成される と共に、 当該コイ ル ( 3 ) の始端お よび終端が引 き出されてチ ッ プ両端の端子電極 ( 4 , 5 ) に接続された積層イ ンダク タ ( 1 ) であって、 前記端子電極が、 前記コイ ルが接続されるチ ッ プ端面とチ ッ プ下面に形成さ れ、
前記チ ッ ブ端面の周 り の面に端子電極を形成する際の回 り 込 み導体層が形成されてい る積層ィ ンダク タ 。
1 0 . 前記チ ッ プ下面の端子電極は積層工程時に形成され、 且つ、 チ ッ プ端面の端子電極は焼成後、 各々チ ッ プの角取 り を 行った後に形成される請求項 9 に記載の積層イ ンダク 夕。
補正害の請求の範囲
[2001年 1 月 1 6日 (1 6. 01. 01 ) 国際事務局受理:出願当初の請求の範囲 4, 5 及び 9は取り下げられた;出願当初の請求の範囲 1 ,2, 3, 6,7及び 1 0は補正された。
(2頁) ]
1 . (補正後) 電気絶緣層 と導体パターンが交互に積層 さ れ、 各導体パター ンの端部が順次接続されて電気絶縁層体 ( 2 ) 中 に積層方向に重畳したコ イ ル ( 3 ) が形成される と共に、 当該 コ イル ( 3 ) の始端および終端が引き出されてチ ッ プ両端の端 子電極 ( 4 , 5 ) に接続された積層イ ンダク タ ( 1 ) において、 前記端子電極が前記コ イ ルが接続されるチッ プ端面とチッ プ 下面に形成され、 前記各々端子電極の接続をチッ プ端面の端子 電極を形成する際の導体の回 り 込みによ り 形成されてい るィ ン ダク タ。
2 . (補正後) 前記端子電極 ( 4 , 5 ) を上記チ ッ プ端面とチ ッ プ下面だけでな く 、 チッ プ上下面 ( l a , l b ) に も形成し . チッ プ上面の端子電極の幅がチ ッ プ下面電極の幅よ り小さ く 形 成した請求項 1 の積層ィ ンダク タ。
3 . (補正後) 上記チッ プ上下面の上記端子電極は積層工程で 形成される請求項 1 又は 2 に記載の積層ィ ンダク 夕。
4. (削除)
5 . (削除)
6 . (補正後) 上記コ イ ルを上記チッ プの上部に寄せて形成し コイルとチッ プ下面の端子電極との距離を確保するよ う に した 請求項 1 、 2 又は 3 に記載の積層イ ンダク夕。
20 捕正された用紙 (条約第 19条)
7 . (補正後) 上記端子電極が非形成のチッ プ側面方向にコィ ルを広げて形成する と共に、 当該コイ ルがチッ プ側面よ り 露出 する場合は、 その露出部分を絶縁処理する こ と を特徴とする請 求項 1 、 2 , 3 又は 6 に記載の積層イ ンダク タ。
8 . (削除)
9 . (削除)
1 0 . (補正後) 前記チッ プ下面の端子電極は積層工程時に 形成され、 且つ、 チッ プ端面の端子電極は焼成後、 各々 チッ プ の角取 り を行っ た後に形成される請求項 1 に記載の積層ィ ンダ ク タ。
21
補正された用紙 (条約第 19条)
条約 1 9条に基づく説明
請求の範囲の請求項 1 は、 請求項 9 の構成要素を加え、 引用 例と の相違を明確に した。 本発明は、 小型のチッ プでも容易に端子電極が形成でき、 電 気的特性の向上が得 られる効果がある。 請求項 2 は、 請求項 4 の構成要素を加えた。 請求項 1 0 は、 補正後の請求項 1 に従属させた
PCT/JP2000/006227 1999-09-17 2000-09-12 Bobine d'inductance multicouche et procede de fabrication de ladite bobine d'inductance WO2001022443A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/831,310 US6452473B1 (en) 1999-09-17 2000-09-12 Multilayer inductor and method of manufacturing the same
EP00957120A EP1152438A4 (en) 1999-09-17 2000-09-12 MULTILAYER INDUCTOR AND MANUFACTURING METHOD

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP26415799 1999-09-17
JP11/264157 1999-09-17
JP2000245559A JP2001155938A (ja) 1999-09-17 2000-08-14 積層インダクタおよびその製造方法
JP2000/245559 2000-08-14

Publications (1)

Publication Number Publication Date
WO2001022443A1 true WO2001022443A1 (fr) 2001-03-29

Family

ID=26546376

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/006227 WO2001022443A1 (fr) 1999-09-17 2000-09-12 Bobine d'inductance multicouche et procede de fabrication de ladite bobine d'inductance

Country Status (4)

Country Link
US (1) US6452473B1 (ja)
EP (1) EP1152438A4 (ja)
JP (1) JP2001155938A (ja)
WO (1) WO2001022443A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324714A (ja) * 2001-02-21 2002-11-08 Tdk Corp コイル封入圧粉磁芯およびその製造方法
JP2003229311A (ja) * 2002-01-31 2003-08-15 Tdk Corp コイル封入圧粉磁芯およびその製造方法、コイルおよびその製造方法
JP2005116666A (ja) * 2003-10-06 2005-04-28 Matsushita Electric Ind Co Ltd 磁性素子
US6998952B2 (en) * 2003-12-05 2006-02-14 Freescale Semiconductor, Inc. Inductive device including bond wires
JP2005203826A (ja) * 2004-01-13 2005-07-28 Ngk Spark Plug Co Ltd 分波器
US7460000B2 (en) * 2004-01-23 2008-12-02 Murata Manufacturing Co. Ltd. Chip inductor and method for manufacturing the same
JP4019071B2 (ja) * 2004-07-12 2007-12-05 Tdk株式会社 コイル部品
JP2006086216A (ja) * 2004-09-14 2006-03-30 Tdk Corp インダクタンス素子
JP2007180428A (ja) * 2005-12-28 2007-07-12 Murata Mfg Co Ltd 電子部品及びその製造方法
US7524731B2 (en) * 2006-09-29 2009-04-28 Freescale Semiconductor, Inc. Process of forming an electronic device including an inductor
US9001527B2 (en) * 2008-02-18 2015-04-07 Cyntec Co., Ltd. Electronic package structure
JP2011071457A (ja) * 2008-12-22 2011-04-07 Tdk Corp 電子部品及び電子部品の製造方法
CN103430252B (zh) * 2011-04-06 2017-03-29 株式会社村田制作所 层叠型电感元件及其制造方法
KR101219003B1 (ko) * 2011-04-29 2013-01-04 삼성전기주식회사 칩형 코일 부품
JP5450675B2 (ja) * 2012-01-20 2014-03-26 東光株式会社 面実装インダクタとその製造方法
US8944681B2 (en) 2012-05-03 2015-02-03 General Electric Company Mobile X-ray machine with an anticollision device
US20140042230A1 (en) * 2012-08-09 2014-02-13 Infineon Technologies Ag Chip card module with separate antenna and chip card inlay using same
KR101983139B1 (ko) * 2013-03-14 2019-05-28 삼성전기주식회사 적층형 인덕터 및 적층형 인덕터 어레이
KR20150114747A (ko) * 2014-04-02 2015-10-13 삼성전기주식회사 칩형 코일 부품 및 그 실장 기판
KR20160000329A (ko) * 2014-06-24 2016-01-04 삼성전기주식회사 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
KR102052596B1 (ko) * 2014-06-25 2019-12-06 삼성전기주식회사 칩형 코일 부품 및 그 제조방법
JP6179491B2 (ja) * 2014-09-05 2017-08-16 株式会社村田製作所 表面実装インダクタ及びその製造方法
KR20160044337A (ko) * 2014-10-15 2016-04-25 삼성전기주식회사 칩 부품 및 그 제조방법
KR101659216B1 (ko) * 2015-03-09 2016-09-22 삼성전기주식회사 코일 전자부품 및 그 제조방법
KR20160124328A (ko) * 2015-04-16 2016-10-27 삼성전기주식회사 칩 부품 및 그 제조방법
JP6525319B2 (ja) * 2015-08-31 2019-06-05 アルプスアルパイン株式会社 シート状コイル部品とシート状コイル部品の実装体およびシート状コイル部品の実装方法
JP6409765B2 (ja) * 2015-12-28 2018-10-24 株式会社村田製作所 表面実装インダクタ
US10566129B2 (en) * 2016-09-30 2020-02-18 Taiyo Yuden Co., Ltd. Electronic component
KR102671964B1 (ko) * 2017-01-02 2024-06-05 삼성전기주식회사 코일 부품
US10461696B2 (en) 2017-10-23 2019-10-29 Analog Devices, Inc. Switched capacitor banks
US10469029B2 (en) 2017-10-23 2019-11-05 Analog Devices, Inc. Inductor current distribution
JP7127287B2 (ja) * 2018-01-29 2022-08-30 Tdk株式会社 コイル部品
KR102064073B1 (ko) * 2018-05-18 2020-01-08 삼성전기주식회사 인덕터
KR102680007B1 (ko) * 2018-12-10 2024-07-02 삼성전기주식회사 코일 전자 부품
KR102561931B1 (ko) * 2019-04-01 2023-08-01 삼성전기주식회사 코일 부품
KR102194723B1 (ko) * 2019-11-29 2020-12-23 삼성전기주식회사 칩형 코일 부품 및 그 제조방법
KR20210136741A (ko) * 2020-05-08 2021-11-17 삼성전기주식회사 코일 부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245228A (ja) * 1994-03-03 1995-09-19 Murata Mfg Co Ltd 表面実装型電子部品の製造方法
JPH10112409A (ja) * 1996-10-07 1998-04-28 Sumitomo Kinzoku Electro Device:Kk チップコイル
JPH1116758A (ja) * 1997-06-26 1999-01-22 Murata Mfg Co Ltd 電子部品の製造方法
JPH11204367A (ja) * 1998-01-19 1999-07-30 Murata Mfg Co Ltd チップ状電子部品およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258813A (ja) * 1988-08-24 1990-02-28 Murata Mfg Co Ltd 積層型インダクタ
JPH05267025A (ja) * 1992-03-23 1993-10-15 Towa Electron Kk チップ部品の製造法及び電子部品の製造法
JP3248294B2 (ja) * 1993-03-26 2002-01-21 松下電器産業株式会社 チップインダクタ及びその製造方法
JP2714343B2 (ja) * 1993-07-30 1998-02-16 コーア株式会社 高周波コイルおよびその製造方法
JPH0917634A (ja) * 1995-06-28 1997-01-17 Murata Mfg Co Ltd 積層型インダクタ
JP3147785B2 (ja) * 1996-09-02 2001-03-19 株式会社村田製作所 チップ状電子部品
JP3438859B2 (ja) * 1996-11-21 2003-08-18 ティーディーケイ株式会社 積層型電子部品とその製造方法
JP3550282B2 (ja) * 1997-10-01 2004-08-04 京セラ株式会社 光ファイバの保護膜除去用ストリッパ
JP3351738B2 (ja) * 1998-05-01 2002-12-03 太陽誘電株式会社 積層インダクタ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245228A (ja) * 1994-03-03 1995-09-19 Murata Mfg Co Ltd 表面実装型電子部品の製造方法
JPH10112409A (ja) * 1996-10-07 1998-04-28 Sumitomo Kinzoku Electro Device:Kk チップコイル
JPH1116758A (ja) * 1997-06-26 1999-01-22 Murata Mfg Co Ltd 電子部品の製造方法
JPH11204367A (ja) * 1998-01-19 1999-07-30 Murata Mfg Co Ltd チップ状電子部品およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1152438A4 *

Also Published As

Publication number Publication date
US6452473B1 (en) 2002-09-17
EP1152438A1 (en) 2001-11-07
EP1152438A4 (en) 2003-05-28
JP2001155938A (ja) 2001-06-08

Similar Documents

Publication Publication Date Title
WO2001022443A1 (fr) Bobine d&#39;inductance multicouche et procede de fabrication de ladite bobine d&#39;inductance
JP3686908B2 (ja) 積層型コイル部品及びその製造方法
JP2001023822A (ja) 積層フェライトチップインダクタアレイおよびその製造方法
JP2002198236A (ja) コモンモードチョークコイル
JP2002305111A (ja) 積層インダクタ
JP2002270428A (ja) 積層チップインダクタ
JP2002151342A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2002093623A (ja) 積層インダクタ
JPS60244097A (ja) 混成電子回路
JP2002064016A (ja) 積層インダクタ
JP2004079973A (ja) Lc複合部品
JP3444226B2 (ja) 積層インダクタ
US20200220266A1 (en) Antenna element and method for manufacturing antenna element
JP2002064017A (ja) 薄形トランスおよびその製造方法
JP3126244B2 (ja) 高周波lc複合部品
JP3111899B2 (ja) チップアンテナ
JP3810291B2 (ja) コイルチップ部品
CN219393157U (zh) 一种具有内嵌式磁屏蔽结构的叠层片式共模电感器
JP3109414B2 (ja) チップアンテナの製造方法
JPH0536252Y2 (ja)
JP2003077739A (ja) チップ型インダクタ
JPH0521243A (ja) 高周波用薄膜トランスおよび高周波用薄膜インダクタ
JP2000003813A (ja) 積層インダクタ
JP2002313629A (ja) チップ型インダクタ
CN116344182A (zh) 一种具有磁屏蔽结构的叠层片式共模电感器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09831310

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2000957120

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2000957120

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2000957120

Country of ref document: EP