JP2003077739A - チップ型インダクタ - Google Patents
チップ型インダクタInfo
- Publication number
- JP2003077739A JP2003077739A JP2001262270A JP2001262270A JP2003077739A JP 2003077739 A JP2003077739 A JP 2003077739A JP 2001262270 A JP2001262270 A JP 2001262270A JP 2001262270 A JP2001262270 A JP 2001262270A JP 2003077739 A JP2003077739 A JP 2003077739A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- coil
- type inductor
- conductor film
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 Ｑ値の低下を防ぎ、浮遊容量の発生による共
振周波数の低下を抑えることができ、必要十分な半田フ
ィレットを形成できるようにする。 【解決手段】 絶縁材料からなるチップ素体１０の長手
方向外周面に螺旋状の導体膜パターンからなるコイル２
０が形成され、該コイルの外周が絶縁層２４で覆われ、
それぞれコイル端末に接続するように両端部に外部電極
２６が設けられている構造のチップ型インダクタであ
る。前記チップ素体は、その両端部の下面若しくは上面
と下面に凸部１４を有する形状をなし、該凸部表面に外
部電極が形成されており、チップ端面の凸部を除く端面
領域の少なくとも一部の導体膜が除去されて無導体面２
２となっている。
振周波数の低下を抑えることができ、必要十分な半田フ
ィレットを形成できるようにする。 【解決手段】 絶縁材料からなるチップ素体１０の長手
方向外周面に螺旋状の導体膜パターンからなるコイル２
０が形成され、該コイルの外周が絶縁層２４で覆われ、
それぞれコイル端末に接続するように両端部に外部電極
２６が設けられている構造のチップ型インダクタであ
る。前記チップ素体は、その両端部の下面若しくは上面
と下面に凸部１４を有する形状をなし、該凸部表面に外
部電極が形成されており、チップ端面の凸部を除く端面
領域の少なくとも一部の導体膜が除去されて無導体面２
２となっている。
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装に対応し
たチップ型インダクタに関し、更に詳しく述べると、絶
縁材料からなるチップ素体の長手方向外周面に螺旋状の
導体膜からなるコイルを形成し、コイル外周を絶縁層で
保護し、それぞれコイル端末に接続するように両端部に
外部電極を設けた構造のチップ型インダクタに関するも
のである。このチップ型インダクタは、例えば携帯機器
などの高周波回路で使用される。
たチップ型インダクタに関し、更に詳しく述べると、絶
縁材料からなるチップ素体の長手方向外周面に螺旋状の
導体膜からなるコイルを形成し、コイル外周を絶縁層で
保護し、それぞれコイル端末に接続するように両端部に
外部電極を設けた構造のチップ型インダクタに関するも
のである。このチップ型インダクタは、例えば携帯機器
などの高周波回路で使用される。
【０００２】
【従来の技術】チップ型インダクタの一形式として、両
方の外部電極の配置方向がコイル軸方向に一致する構造
がある。この形式は、原理的に構造に方向性が無いため
に、回路基板に対するチップの置き方が変わっても磁界
の発生方向は変わらない（即ち電磁気的特性に変化がな
い）利点があり、従来から印刷積層方式とレーザ加工方
式とで実現されている。
方の外部電極の配置方向がコイル軸方向に一致する構造
がある。この形式は、原理的に構造に方向性が無いため
に、回路基板に対するチップの置き方が変わっても磁界
の発生方向は変わらない（即ち電磁気的特性に変化がな
い）利点があり、従来から印刷積層方式とレーザ加工方
式とで実現されている。
【０００３】印刷積層方式は、電気絶縁層と導体パター
ンを交互に印刷積層して導体パターンを順次接続し、電
気絶縁体中で積層方向に重畳したコイルを形成し、該コ
イルの両端部をそれぞれ引出導体によって積層体チップ
外表面の外部電極に接続する構造である。
ンを交互に印刷積層して導体パターンを順次接続し、電
気絶縁体中で積層方向に重畳したコイルを形成し、該コ
イルの両端部をそれぞれ引出導体によって積層体チップ
外表面の外部電極に接続する構造である。
【０００４】レーザ加工方式は、絶縁材料からなるチッ
プ素体の表面全体に導体膜を形成しておき、レーザ加工
によって中央部外周に螺旋状の溝を掘り、コイルとする
ものである。チップ素体は、両端部も中央部も、コイル
軸に垂直な断面は全て正方形状である。両端部に外部電
極が形成され、コイル外周面が絶縁樹脂で被覆され保護
される構造になっている。
プ素体の表面全体に導体膜を形成しておき、レーザ加工
によって中央部外周に螺旋状の溝を掘り、コイルとする
ものである。チップ素体は、両端部も中央部も、コイル
軸に垂直な断面は全て正方形状である。両端部に外部電
極が形成され、コイル外周面が絶縁樹脂で被覆され保護
される構造になっている。
【０００５】
【発明が解決しようとする課題】いずれにしても従来構
造では、ディップ法などによって、チップ両端部を包み
込むように外部電極が設けられているため、コイルで発
生する磁界がチップ両端面に存在している外部電極を貫
通することになり、渦電流の発生によってＱ値が低下す
る問題があった。
造では、ディップ法などによって、チップ両端部を包み
込むように外部電極が設けられているため、コイルで発
生する磁界がチップ両端面に存在している外部電極を貫
通することになり、渦電流の発生によってＱ値が低下す
る問題があった。
【０００６】その問題を解決するために、チップ端部の
外周面のみに印刷により外部電極を形成することも考え
られるが、チップ端面の電極面が無いと、実装時の半田
付けの際に半田フィレットが形成されず、そのため半田
付け強度が低くなり、また半田付け確認・検査が行い難
く、信頼性に欠ける等の欠点が生じる。
外周面のみに印刷により外部電極を形成することも考え
られるが、チップ端面の電極面が無いと、実装時の半田
付けの際に半田フィレットが形成されず、そのため半田
付け強度が低くなり、また半田付け確認・検査が行い難
く、信頼性に欠ける等の欠点が生じる。
【０００７】更に、チップの全外周に外部電極があるた
め、コイルと外部電極との間に大きな浮遊容量が発生
し、その結果、共振周波数が低下する問題も生じる。
め、コイルと外部電極との間に大きな浮遊容量が発生
し、その結果、共振周波数が低下する問題も生じる。
【０００８】本発明の目的は、Ｑ値の低下を防ぎ、浮遊
容量の発生による共振周波数の低下を抑えることがで
き、必要十分な大きさの半田フィレットを形成できるよ
うなチップ型インダクタを提供することである。
容量の発生による共振周波数の低下を抑えることがで
き、必要十分な大きさの半田フィレットを形成できるよ
うなチップ型インダクタを提供することである。
【０００９】
【課題を解決するための手段】本発明は、絶縁材料から
なるチップ素体の長手方向外周面に螺旋状の導体膜パタ
ーンからなるコイルが形成され、該コイルの外周が絶縁
層で覆われ、それぞれコイル端末に接続するように両端
部に外部電極が設けられている構造のチップ型インダク
タである。本発明においては、前記チップ素体は、本体
部の両端部の下面若しくは上面と下面に凸部を有する形
状をなし、該凸部表面に外部電極が形成されており、チ
ップ素体端面の凸部外側面を除く端面領域の少なくとも
一部が無導体面になっており、その点に特徴がある。
なるチップ素体の長手方向外周面に螺旋状の導体膜パタ
ーンからなるコイルが形成され、該コイルの外周が絶縁
層で覆われ、それぞれコイル端末に接続するように両端
部に外部電極が設けられている構造のチップ型インダク
タである。本発明においては、前記チップ素体は、本体
部の両端部の下面若しくは上面と下面に凸部を有する形
状をなし、該凸部表面に外部電極が形成されており、チ
ップ素体端面の凸部外側面を除く端面領域の少なくとも
一部が無導体面になっており、その点に特徴がある。
【００１０】このような構成では、チップ本体部の端面
に殆ど導体膜が無いために、コイルで発生した磁界が導
体膜を貫通することが無く、渦電流の発生に起因するＱ
値の低下を抑制できる。また、凸部の外側面に外部電極
が形成されているため、実装時の半田付けの際に良好な
半田フィレットが形成される。
に殆ど導体膜が無いために、コイルで発生した磁界が導
体膜を貫通することが無く、渦電流の発生に起因するＱ
値の低下を抑制できる。また、凸部の外側面に外部電極
が形成されているため、実装時の半田付けの際に良好な
半田フィレットが形成される。
【００１１】チップ素体としては、本体部の両端部の下
面のみに凸部を有する形状をなし、チップ端面の上端縁
からチップ本体部の厚み以下の端面領域の導体膜が除去
されて無導体面となり、導体膜が残っている領域の高さ
によって半田付けフィレットの大きさを制御するような
構成が望ましい。
面のみに凸部を有する形状をなし、チップ端面の上端縁
からチップ本体部の厚み以下の端面領域の導体膜が除去
されて無導体面となり、導体膜が残っている領域の高さ
によって半田付けフィレットの大きさを制御するような
構成が望ましい。
【００１２】コイルとなる導体膜パターンは、レーザに
よる螺旋状の溝掘り加工によって形成されており、その
溝の両端がチップの両端部の縁まで達するように構成す
るのが好ましい。これによってチップ全長を利用したコ
イルが形成できる。ここで、チップ外周面の、コイルと
して機能していない端部寄りの導体膜が除去されている
構造が好ましい。これによって、コイルから発生する磁
界を遮断する導体膜が更に少なくなる。コイルから発生
する磁界は、コイルの端で磁界が一番密であるので、こ
の部分の不要な導体を除去することは非常に重要であ
る。
よる螺旋状の溝掘り加工によって形成されており、その
溝の両端がチップの両端部の縁まで達するように構成す
るのが好ましい。これによってチップ全長を利用したコ
イルが形成できる。ここで、チップ外周面の、コイルと
して機能していない端部寄りの導体膜が除去されている
構造が好ましい。これによって、コイルから発生する磁
界を遮断する導体膜が更に少なくなる。コイルから発生
する磁界は、コイルの端で磁界が一番密であるので、こ
の部分の不要な導体を除去することは非常に重要であ
る。
【００１３】チップ素体は、例えば誘電体セラミックス
製とし、そのチップ幅とチップ最大厚が異なる寸法比を
有する形状とするのが好ましい。このような形状異方性
を利用することで、チップの向き（方向）を制御可能で
ある。その場合、特にチップ幅がチップ最大厚より大き
くなるように設定すると、実装時にチップを安定化する
ことができる。
製とし、そのチップ幅とチップ最大厚が異なる寸法比を
有する形状とするのが好ましい。このような形状異方性
を利用することで、チップの向き（方向）を制御可能で
ある。その場合、特にチップ幅がチップ最大厚より大き
くなるように設定すると、実装時にチップを安定化する
ことができる。
【００１４】チップ素体は、コイル軸に直交する断面形
状が、凸部を形成した両端部分では矩形状であるのに対
して、中間部分は矩形の４隅部を切除したような８角形
状であって、矩形に相当する各主要面での最大幅をＷ1
とし、中央面の幅をＷ2 としたとき、 ０．９≧（Ｗ1 −Ｗ2 ）／Ｗ1 ≧０．１ であり、且つ全稜線部での曲率半径Ｒが、 Ｒ＜０．０３mm とするのがよい。両端の外部電極形成部分を断面４角形
状にすることで実装安定性を維持し、中間のコイル形成
部分を断面８角形とすることにより面間角度が鈍角とな
り、コイルパターンの断線が起こり難くなるし、チップ
焼成後のバレル研磨による角取りを上記のように小さく
できる。また上記の寸法範囲が好ましいのは、実装の際
の吸着安定性、並びにコイルパターンの接続の信頼性の
両立を図ることができるからである。
状が、凸部を形成した両端部分では矩形状であるのに対
して、中間部分は矩形の４隅部を切除したような８角形
状であって、矩形に相当する各主要面での最大幅をＷ1
とし、中央面の幅をＷ2 としたとき、 ０．９≧（Ｗ1 −Ｗ2 ）／Ｗ1 ≧０．１ であり、且つ全稜線部での曲率半径Ｒが、 Ｒ＜０．０３mm とするのがよい。両端の外部電極形成部分を断面４角形
状にすることで実装安定性を維持し、中間のコイル形成
部分を断面８角形とすることにより面間角度が鈍角とな
り、コイルパターンの断線が起こり難くなるし、チップ
焼成後のバレル研磨による角取りを上記のように小さく
できる。また上記の寸法範囲が好ましいのは、実装の際
の吸着安定性、並びにコイルパターンの接続の信頼性の
両立を図ることができるからである。
【００１５】チップ素体は、その凸部の外側面が本体部
の端面よりも若干内側に位置するように段差を設けた構
造が好ましい。この構造によって、チップ本体部の端面
の導体膜を研削などの手法で容易に除去することが可能
となる。
の端面よりも若干内側に位置するように段差を設けた構
造が好ましい。この構造によって、チップ本体部の端面
の導体膜を研削などの手法で容易に除去することが可能
となる。
【００１６】本発明に係るチップ型インダクタは、両端
部の下面若しくは上面と下面に凸部を有するチップ素体
の外表面に導体膜を形成し、外周面の導体膜にレーザ加
工によって螺旋溝を掘ることでコイルを形成し、チップ
素体端面の少なくとも凸部外側面を残して端面領域の導
体膜をレーザ加工、研削、あるいはサンドブラストなど
により除去し、コイルの外周を絶縁層で覆い、露出して
いる導体膜を半田濡れ性の良好な材料でメッキ処理して
外部電極を形成する方法で製造することができる。
部の下面若しくは上面と下面に凸部を有するチップ素体
の外表面に導体膜を形成し、外周面の導体膜にレーザ加
工によって螺旋溝を掘ることでコイルを形成し、チップ
素体端面の少なくとも凸部外側面を残して端面領域の導
体膜をレーザ加工、研削、あるいはサンドブラストなど
により除去し、コイルの外周を絶縁層で覆い、露出して
いる導体膜を半田濡れ性の良好な材料でメッキ処理して
外部電極を形成する方法で製造することができる。
【００１７】
【実施例】図１は本発明に係るチップ型インダクタの一
実施例を示す説明図であり、内部構造を明らかにするた
めに製造工程で表している。
実施例を示す説明図であり、内部構造を明らかにするた
めに製造工程で表している。
【００１８】まず、図１のＡに示すようなチップ素体を
用意する。チップ素体１０は、絶縁材料（ここではアル
ミナセラミックスを使用している）からなり、直方体状
の本体部１２の下面両端のみに凸部１４が一体的に設け
られている構造である。本体部１２は、厚み寸法よりも
幅寸法の方が大きい矩形断面形状を呈し、凸部１４は本
体部１２の全幅にわたって設けられる平板状である。こ
のようなチップ素体１０は、セラミックス材料の一体成
形及びその後の焼成により容易に製作することができ
る。
用意する。チップ素体１０は、絶縁材料（ここではアル
ミナセラミックスを使用している）からなり、直方体状
の本体部１２の下面両端のみに凸部１４が一体的に設け
られている構造である。本体部１２は、厚み寸法よりも
幅寸法の方が大きい矩形断面形状を呈し、凸部１４は本
体部１２の全幅にわたって設けられる平板状である。こ
のようなチップ素体１０は、セラミックス材料の一体成
形及びその後の焼成により容易に製作することができ
る。
【００１９】次に、図１のＢに示すように、このチップ
素体１０の外表面全体に導体膜１６を形成する。導体材
料は、銀でもよいし銅などでもよいが、ここでは銀ペー
ストを塗布し焼き付けることで導体膜１６を形成してい
る。メッキなどで導体膜を形成してもよい。
素体１０の外表面全体に導体膜１６を形成する。導体材
料は、銀でもよいし銅などでもよいが、ここでは銀ペー
ストを塗布し焼き付けることで導体膜１６を形成してい
る。メッキなどで導体膜を形成してもよい。
【００２０】図１のＣに示すように、レーザ加工により
導体膜１６を除去することで螺旋状に溝１８を形成し、
螺旋状の導体パターンによるコイル２０を形成する。こ
こでは、螺旋状の溝１８を、チップの一方の端縁から始
まり他方の端縁で終わるように形成している。このよう
にすることで、チップ全長を使用したコイルが形成でき
る。導体膜パターン幅は、必要なコイルターン数などに
応じて適宜設計する。
導体膜１６を除去することで螺旋状に溝１８を形成し、
螺旋状の導体パターンによるコイル２０を形成する。こ
こでは、螺旋状の溝１８を、チップの一方の端縁から始
まり他方の端縁で終わるように形成している。このよう
にすることで、チップ全長を使用したコイルが形成でき
る。導体膜パターン幅は、必要なコイルターン数などに
応じて適宜設計する。
【００２１】次に、図１のＤに示すように、チップ端面
の凸部を除く端面領域の導体膜を除去する。これによっ
て、チップ本体部の両端面はセラミックスの素地が現
れ、無導体面２２となる。この領域の導体膜の除去は、
レーザ加工でもよいが、広い面積にわたっているため
に、機械的な研削などで行う方が効率的である。チップ
端面で導体膜を残す領域は、凸部の外側面のみでもよい
し、それよりもやや上方まで残してもよい。導体膜を残
す範囲に応じて、後述するように、半田フィレットの大
きさを制御することができる。
の凸部を除く端面領域の導体膜を除去する。これによっ
て、チップ本体部の両端面はセラミックスの素地が現
れ、無導体面２２となる。この領域の導体膜の除去は、
レーザ加工でもよいが、広い面積にわたっているため
に、機械的な研削などで行う方が効率的である。チップ
端面で導体膜を残す領域は、凸部の外側面のみでもよい
し、それよりもやや上方まで残してもよい。導体膜を残
す範囲に応じて、後述するように、半田フィレットの大
きさを制御することができる。
【００２２】図１のＥに示すように、チップの両端面及
び凸部を残してコイル（導体膜）の外周部を絶縁層２４
で覆う。ここでは、絶縁性樹脂を塗布し、硬化させるこ
とで形成している。その他、樹脂とセラミックスとを混
合した絶縁材料を塗布し、焼き付ける方法でもよい。
び凸部を残してコイル（導体膜）の外周部を絶縁層２４
で覆う。ここでは、絶縁性樹脂を塗布し、硬化させるこ
とで形成している。その他、樹脂とセラミックスとを混
合した絶縁材料を塗布し、焼き付ける方法でもよい。
【００２３】最後に、図１のＦに示すように、チップの
凸部の導体膜表面に半田濡れ性の良好な材料からなるメ
ッキ層を形成して外部電極２６とする。例えば、まずニ
ッケルメッキを行い、次に半田メッキを施す方法などが
好ましい。
凸部の導体膜表面に半田濡れ性の良好な材料からなるメ
ッキ層を形成して外部電極２６とする。例えば、まずニ
ッケルメッキを行い、次に半田メッキを施す方法などが
好ましい。
【００２４】この構造のチップ型インダクタは、チップ
端面に導体膜が無いために、コイルで発生した磁界が導
体膜で遮断されることが無く、そのためＱ値は高くな
る。
端面に導体膜が無いために、コイルで発生した磁界が導
体膜で遮断されることが無く、そのためＱ値は高くな
る。
【００２５】このようなチップ型インダクタは、図２に
示すように、回路基板３０の接続ランド３２の上に載置
され、半田付けにより接続される。半田付けの際に、チ
ップの凸部の外側面の外部電極２６に半田フィレット３
４が形成される。このように半田フィレットが形成され
るために、半田付け強度は高まり、且つ半田付けの検査
なども容易に確認できる。チップ端面において、図２の
Ａでは凸部１４の外側面の領域のみに外部電極２６が形
成されているのに対して、図２のＢでは凸部１４の外側
面の領域よりもやや大きく外部電極２６が形成されてい
る。図２から分かるように、チップ端面における外部電
極形成領域を制御することで半田フィレット３４の大き
さを変えることができる。従って、必要な半田フィレッ
トの大きさを確保できる最小限度の面積となるように、
チップ端面における外部電極形成領域の大きさを設定す
ればよい。
示すように、回路基板３０の接続ランド３２の上に載置
され、半田付けにより接続される。半田付けの際に、チ
ップの凸部の外側面の外部電極２６に半田フィレット３
４が形成される。このように半田フィレットが形成され
るために、半田付け強度は高まり、且つ半田付けの検査
なども容易に確認できる。チップ端面において、図２の
Ａでは凸部１４の外側面の領域のみに外部電極２６が形
成されているのに対して、図２のＢでは凸部１４の外側
面の領域よりもやや大きく外部電極２６が形成されてい
る。図２から分かるように、チップ端面における外部電
極形成領域を制御することで半田フィレット３４の大き
さを変えることができる。従って、必要な半田フィレッ
トの大きさを確保できる最小限度の面積となるように、
チップ端面における外部電極形成領域の大きさを設定す
ればよい。
【００２６】図３は、本発明に係るチップ型インダクタ
の他の実施例を示す説明図であり、端面の導体膜除去後
の状態を示している。これらは、図１のＤに相当する状
態であるので、対応する部分に同一符号を付し、それら
についての説明は省略する。ここでは、チップ外周のコ
イルとして機能していない両端寄りの導体膜もレーザ加
工などにより除去され、チップ素体の素地が現れている
（それによる無導体部分を符号３８で示す）。このよう
に、コイルとして機能しない導体膜を除去することによ
り、コイル端部から発生する磁界を遮断する導体膜の形
成領域が更に小さくなり、Ｑ値が一層向上する。
の他の実施例を示す説明図であり、端面の導体膜除去後
の状態を示している。これらは、図１のＤに相当する状
態であるので、対応する部分に同一符号を付し、それら
についての説明は省略する。ここでは、チップ外周のコ
イルとして機能していない両端寄りの導体膜もレーザ加
工などにより除去され、チップ素体の素地が現れている
（それによる無導体部分を符号３８で示す）。このよう
に、コイルとして機能しない導体膜を除去することによ
り、コイル端部から発生する磁界を遮断する導体膜の形
成領域が更に小さくなり、Ｑ値が一層向上する。
【００２７】なお図３のＡでは、チップ端面に残る導体
膜１６の領域の高さを凸部の高さにほぼ一致させてお
り、これは図２のＡに対応する構造である。図３のＢで
は、チップ端面に残る導体膜１６の領域の高さを凸部の
高さよりも高く設定しており、これは図２のＢに対応す
る構造である。前記のように、実装時の半田フィレット
の大きさは、チップに残る導体膜の領域高さで決まるの
で、このようにして外部電極の形状を自由に変えること
で、半田フィレットの形状も制御できることになる。
膜１６の領域の高さを凸部の高さにほぼ一致させてお
り、これは図２のＡに対応する構造である。図３のＢで
は、チップ端面に残る導体膜１６の領域の高さを凸部の
高さよりも高く設定しており、これは図２のＢに対応す
る構造である。前記のように、実装時の半田フィレット
の大きさは、チップに残る導体膜の領域高さで決まるの
で、このようにして外部電極の形状を自由に変えること
で、半田フィレットの形状も制御できることになる。
【００２８】図４は、本発明に係るチップ型インダクタ
の更に他の実施例を示す説明図である。チップ素体は、
図４のＡに示すように、その両端部の上面と下面の両方
に凸部を有する形状をなし、外表面全体に導体膜１６が
形成され、螺旋状に溝１８をレーザ加工で形成すること
で、螺旋状の導体パターンによるコイル２０が形成され
る。このように上面と下面の両方に凸部が設けられてい
る場合は、螺旋状の溝１８を、チップの一方の端縁の中
央から始まり他方の端縁の中央で終わるように形成する
のが望ましい。そして、チップの凸部を除く端面領域の
導体膜を除去し無導体部２２とする。その後、図４のＢ
に示すように、チップの両端面及び凸部を残してコイル
（導体膜）の外周部を絶縁層２４で覆う。例えば、絶縁
樹脂を塗布し硬化させることで形成する。
の更に他の実施例を示す説明図である。チップ素体は、
図４のＡに示すように、その両端部の上面と下面の両方
に凸部を有する形状をなし、外表面全体に導体膜１６が
形成され、螺旋状に溝１８をレーザ加工で形成すること
で、螺旋状の導体パターンによるコイル２０が形成され
る。このように上面と下面の両方に凸部が設けられてい
る場合は、螺旋状の溝１８を、チップの一方の端縁の中
央から始まり他方の端縁の中央で終わるように形成する
のが望ましい。そして、チップの凸部を除く端面領域の
導体膜を除去し無導体部２２とする。その後、図４のＢ
に示すように、チップの両端面及び凸部を残してコイル
（導体膜）の外周部を絶縁層２４で覆う。例えば、絶縁
樹脂を塗布し硬化させることで形成する。
【００２９】チップは、そのチップ幅／チップ最大厚が
１でないようにすることにより、形状異方性がつき、整
列し易くなる。特に、上下面に外部電極が存在する図４
のような場合には、チップが上下方向に関して対称とな
るため、上下に向くように配列すればよく、上下の区別
は必要ないため、バルク対応（袋詰め梱包）が可能とな
る。
１でないようにすることにより、形状異方性がつき、整
列し易くなる。特に、上下面に外部電極が存在する図４
のような場合には、チップが上下方向に関して対称とな
るため、上下に向くように配列すればよく、上下の区別
は必要ないため、バルク対応（袋詰め梱包）が可能とな
る。
【００３０】図５は、本発明で用いるチップ素体の他の
例を示す説明図である。チップ素体４０は、コイル軸に
直交する断面形状が、凸部を形成した両端部分４２では
矩形状であるのに対して、中間部分４４は矩形の４隅部
を切除したような８角形状である。このように、両端部
分４２（外部電極を形成する部分）を断面４角形とする
ことで実装安定化に寄与でき、中間部分（コイルを形成
する部分）のみ断面８角形とすることで面間角度が鈍角
となり導体膜のパターン切れが生じ難くなる。
例を示す説明図である。チップ素体４０は、コイル軸に
直交する断面形状が、凸部を形成した両端部分４２では
矩形状であるのに対して、中間部分４４は矩形の４隅部
を切除したような８角形状である。このように、両端部
分４２（外部電極を形成する部分）を断面４角形とする
ことで実装安定化に寄与でき、中間部分（コイルを形成
する部分）のみ断面８角形とすることで面間角度が鈍角
となり導体膜のパターン切れが生じ難くなる。
【００３１】ここで矩形に相当する各主要面での最大幅
をＷ1 とし、中央面の幅をＷ2 としたとき、 ０．９≧（Ｗ1 −Ｗ2 ）／Ｗ1 ≧０．１ とすることにより、実装時の吸着に障害が生じないよう
にチップ上面の面積を広くできるし、且つチップの面間
角度を大きくできる。従って、チップ素体焼成後のバレ
ル研磨による角取りを曲率半径Ｒ＜０．０３mmと小さく
でき、作業効率は向上する。
をＷ1 とし、中央面の幅をＷ2 としたとき、 ０．９≧（Ｗ1 −Ｗ2 ）／Ｗ1 ≧０．１ とすることにより、実装時の吸着に障害が生じないよう
にチップ上面の面積を広くできるし、且つチップの面間
角度を大きくできる。従って、チップ素体焼成後のバレ
ル研磨による角取りを曲率半径Ｒ＜０．０３mmと小さく
でき、作業効率は向上する。
【００３２】図６は、本発明で用いるチップ素体の更に
他の例を示す説明図である。チップ素体５０は、その凸
部５２の外側面５２ａが本体部５４の端面５４ａよりも
若干内側に位置するような段差を有する形状に成形され
ている。このような構造とすることによって、チップ端
面の導体膜のみを研削などの手法で容易に除去すること
が可能となる。チップ端面を研削すると、凸部５２の外
側面５２ａと本体部５４の端面５４ａとの位置の違いか
ら、凸部５２の外側面５２ａの導体膜は研削されず残る
からである。
他の例を示す説明図である。チップ素体５０は、その凸
部５２の外側面５２ａが本体部５４の端面５４ａよりも
若干内側に位置するような段差を有する形状に成形され
ている。このような構造とすることによって、チップ端
面の導体膜のみを研削などの手法で容易に除去すること
が可能となる。チップ端面を研削すると、凸部５２の外
側面５２ａと本体部５４の端面５４ａとの位置の違いか
ら、凸部５２の外側面５２ａの導体膜は研削されず残る
からである。
【００３３】
【発明の効果】本発明は上記のように、両端部の下面あ
るいは上面と下面に凸部を有するチップ素体を用い、そ
の本体部の端面領域の導体膜が除去され、凸部に外部電
極が形成されている構造のチップ型インダクタであるか
ら、コイルで発生する磁界が妨げられることがなく、Ｑ
値の低下を防ぎ、浮遊容量の発生による共振周波数の低
下を抑えることができ、しかも必要十分な半田フィレッ
トを形成できる。そのため、電気的特性が向上し、実装
時の半田付け強度の向上を図り、半田付けの確認・検査
を容易に行うことができ、信頼性が向上する。
るいは上面と下面に凸部を有するチップ素体を用い、そ
の本体部の端面領域の導体膜が除去され、凸部に外部電
極が形成されている構造のチップ型インダクタであるか
ら、コイルで発生する磁界が妨げられることがなく、Ｑ
値の低下を防ぎ、浮遊容量の発生による共振周波数の低
下を抑えることができ、しかも必要十分な半田フィレッ
トを形成できる。そのため、電気的特性が向上し、実装
時の半田付け強度の向上を図り、半田付けの確認・検査
を容易に行うことができ、信頼性が向上する。
【図１】本発明に係るチップ型インダクタの一実施例を
示す工程説明図。
示す工程説明図。
【図２】半田付け時の接続状態を示す説明図。
【図３】本発明に係るチップ型インダクタの他の実施例
を示す説明図。
を示す説明図。
【図４】本発明に係るチップ型インダクタの更に他の実
施例を示す説明図。
施例を示す説明図。
【図５】本発明で用いるチップ素体の他の例を示す説明
図。
図。
【図６】本発明で用いるチップ素体の他の例を示す説明
図。
図。
１０ チップ素体
１２ 本体部
１４ 凸部
１６ 導体膜
１８ 螺旋状の溝
２０ コイル
２２ 無導体面
２４ 絶縁層
２６ 外部電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 榛葉 清志
東京都港区新橋５丁目36番11号 エフ・デ
ィー・ケイ株式会社内
Ｆターム(参考） 5E070 AA01 CC03 EA00
Claims (7)
- 【請求項１】 絶縁材料からなるチップ素体の長手方向
外周面に螺旋状の導体膜パターンからなるコイルが形成
され、該コイルの外周が絶縁層で覆われ、それぞれコイ
ル端末に接続するように両端部に外部電極が設けられて
いる構造のチップ型インダクタにおいて、 前記チップ素体は、本体部の両端部の下面若しくは上面
と下面に凸部を有する形状をなし、該凸部表面に外部電
極が形成されており、チップ端面の凸部外側面を除く端
面領域の少なくとも一部が無導体面になっていることを
特徴とするチップ型インダクタ。 - 【請求項２】 チップ素体は、本体部の両端部の下面の
みに凸部を有する形状をなし、チップ端面の上端縁から
チップ本体部の厚み以下の端面領域の導体膜が除去さ
れ、導体膜が残っている領域の高さによって半田付けフ
ィレットの大きさを制御する請求項１記載のチップ型イ
ンダクタ。 - 【請求項３】 コイルとなる導体膜パターンは、レーザ
による螺旋状の溝掘り加工によって形成されており、そ
の溝の両端がチップの両端部の縁に位置している請求項
１又は２記載のチップ型インダクタ。 - 【請求項４】 チップ外周面の、コイルとして機能して
いない端部寄りの導体膜が除去されている請求項３記載
のチップ型インダクタ。 - 【請求項５】 チップ素体は、そのチップ幅とチップ最
大厚が異なる寸法比率を有する請求項１乃至４のいずれ
かに記載のチップ型インダクタ。 - 【請求項６】 チップ素体は、コイル軸に直交する断面
形状が、凸部を形成した両端部分では矩形状であるのに
対して、中間部分は矩形の４隅部を切除したような８角
形状であって、矩形に相当する各主要面での最大幅をＷ
1 とし、中央面の幅をＷ2 としたとき、 ０．９≧（Ｗ1 −Ｗ2 ）／Ｗ1 ≧０．１ であり、且つ全稜線部での曲率半径Ｒが、 Ｒ＜０．０３mm である請求項１乃至５のいずれかに記載のチップ型イン
ダクタ。 - 【請求項７】 チップ素体は、その凸部の外側面がチッ
プ素体本体部の端面よりも僅かに内側に位置するように
段差を有する構造になっている請求項１乃至６のいずれ
かに記載のチップ型インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262270A JP2003077739A (ja) | 2001-08-30 | 2001-08-30 | チップ型インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262270A JP2003077739A (ja) | 2001-08-30 | 2001-08-30 | チップ型インダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003077739A true JP2003077739A (ja) | 2003-03-14 |
Family
ID=19089189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001262270A Pending JP2003077739A (ja) | 2001-08-30 | 2001-08-30 | チップ型インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003077739A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101521A (ja) * | 2003-08-21 | 2005-04-14 | Koa Corp | チップコイルおよびその実装基板 |
| JP2005223147A (ja) * | 2004-02-05 | 2005-08-18 | Koa Corp | チップコイル |
| JP2014082343A (ja) * | 2012-10-17 | 2014-05-08 | Murata Mfg Co Ltd | 巻線型電子部品 |
| KR101575037B1 (ko) | 2014-12-26 | 2015-12-14 | 주식회사 한라정밀엔지니어링 | 파워인덕터 필링장치 및 필링방법 |
| JP2017041589A (ja) * | 2015-08-21 | 2017-02-23 | Tdk株式会社 | コイル部品及びその製造方法、並びに、コイル部品を備える回路基板 |
-
2001
- 2001-08-30 JP JP2001262270A patent/JP2003077739A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101521A (ja) * | 2003-08-21 | 2005-04-14 | Koa Corp | チップコイルおよびその実装基板 |
| JP4532167B2 (ja) * | 2003-08-21 | 2010-08-25 | コーア株式会社 | チップコイルおよびチップコイルを実装した基板 |
| JP2005223147A (ja) * | 2004-02-05 | 2005-08-18 | Koa Corp | チップコイル |
| JP2014082343A (ja) * | 2012-10-17 | 2014-05-08 | Murata Mfg Co Ltd | 巻線型電子部品 |
| US9349524B2 (en) | 2012-10-17 | 2016-05-24 | Murata Manufacturing Co., Ltd. | Wire-wound electronic component |
| KR101575037B1 (ko) | 2014-12-26 | 2015-12-14 | 주식회사 한라정밀엔지니어링 | 파워인덕터 필링장치 및 필링방법 |
| JP2017041589A (ja) * | 2015-08-21 | 2017-02-23 | Tdk株式会社 | コイル部品及びその製造方法、並びに、コイル部品を備える回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4211591B2 (ja) | 積層型電子部品の製造方法および積層型電子部品 | |
| US7106161B2 (en) | Coil component | |
| US6218925B1 (en) | Electronic components | |
| EP1152438A1 (en) | Multilayer inductor and method of manufacturing the same | |
| KR20170053913A (ko) | 인덕터 및 그 제조방법 | |
| JP2020141079A (ja) | 受動部品及び電子機器 | |
| JP2019176109A (ja) | 受動部品及び電子機器 | |
| JP2002260925A (ja) | 積層チップインダクタ | |
| EP1367611A1 (en) | Inductor part, and method of producing the same | |
| JP2005191191A (ja) | 積層型チップインダクタ | |
| JP2005045103A (ja) | チップインダクタ | |
| US11456109B2 (en) | Coil component | |
| JP2003077739A (ja) | チップ型インダクタ | |
| JPH11273950A (ja) | 積層チップコイル部品 | |
| CN109659112B (zh) | 绕组用芯体及其制造方法、带绕组的电子部件 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JP2002064016A (ja) | 積層インダクタ | |
| JP6512161B2 (ja) | 電子部品 | |
| CN113393997B (zh) | 层叠线圈部件 | |
| CN210575373U (zh) | 贴片式电子元器件 | |
| JP2002313629A (ja) | チップ型インダクタ | |
| CN100568617C (zh) | 不可逆电路元件 | |
| JP3427007B2 (ja) | 積層チップコイル | |
| CN110676029A (zh) | 电感器 | |
| JP2003078377A (ja) | Ｌｃ複合チップ部品 |