JPH05267025A - チップ部品の製造法及び電子部品の製造法 - Google Patents

Abstract

(57)【要約】 【目的】 チップ部品及びチップインダクタ、チップコ
ンデンサ、チップ抵抗器等の電子部品を容易にして、生
産効率良く、かつ信頼性高く製造することを可能とす
る。 【構成】 絶縁基板１０上に、機能部パターンと一対の
電極パターンを有するチップパターン１１を集合的に形
成した後、一対の電極に沿うようにダイシング切削溝１
５を形成し、次いで、切削溝端面と一対の電極及び基板
裏面の一部をコの字状に囲むようにして端部電極膜１８
を形成し、次いで、この１枚基板の状態で該基板１０を
各チップ部品又は電子部品の個片に切断分離してチップ
部品又は電子部品を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリント基板等に搭載
するリードレスタイプのチップ部品の製造法及び高精
度、かつ高信頼性を必要とする高周波回路等で使用する
に適した電子部品の製造法に関するものである。

【０００２】

【従来の技術】従来、チップ部品の製造法としては、主
として次の３つの方法、即ち、基板の表面や内部層に厚
膜パターンを印刷、焼成した後、端部電極形成のため、
基板を短冊状に切断し、次いで、基板端面及び上下面を
コの字状にＡｇ−Ｐｄの塗布、焼成を行ない、次いで、
短冊状の基板をチップ状に分割してＮｉ、Ｐｂ−Ｓｎ等
のメッキ処理を施してチップ部品を得る第１の方法と、
基板の表面に薄膜技術により導体膜パターンを形成した
後、端部電極形成のために基板を短冊状に切断して、基
板端面及び上下面上にコの字状に薄膜技術により電極膜
を形成し、次いで短冊状基板をチップ状に分割してチッ
プ部品を得る第２の方法と、チップの両端にスリット状
に穴のあいた基板を使用し、厚膜抵抗体を印刷、焼成し
た後、スリット状の穴内周面と基板の上下面にコの字状
に薄膜技術により電極膜を形成し、次いで基板をチップ
状に分割してチップ部品を得る第３の方法がある。

【０００３】

【発明が解決しようとする問題点】従来の技術で述べた
もののうち第１の方法においては、端部電極の形成時に
基板を短冊状に切断してＡｇ−Ｐｄの塗布、焼成作業を
行うことや、短冊状の基板をチップ状に分割する作業が
必要であって生産性が著しく悪いばかりか、Ａｇ−Ｐｄ
の焼成温度が高く、薄膜チップに対して一般的に耐熱性
の点で適用できない等の問題点を有していた。

【０００４】又、第２の方法においては、第１の方法と
同様に、端部電極の形成時に基板を短冊状に切断して薄
膜の膜付作業を行なうことや、短冊状の基板をチップ状
に分割する作業が必要であって生産性が著しく悪い等の
問題点を有していた。

【０００５】又、第３の方法においては、薄膜チップ部
品を製造する場合に、フォトレジストの塗布、露光現像
等の作業を伴うが、穴あき基板であるためフォトレジス
トの均一な塗布が困難であり、又、穴あき基板の製造法
は一般的にアルミナ等のセラミック基板をグリーンシー
トの状態で型抜き法によって穴あけが行なわれるが、穴
の内周壁の状態が滑らかでないため、薄膜による端部電
極の形成時に膜の密着性が一様でなく、更には、穴あき
基板をグリーンシートの状態で型抜き法によって穴あけ
し、その後焼成を行って製造するが、焼成の際の収縮率
にバラツキがあり、寸法精度良くチップ部品を製造する
ことは困難である等の問題点を有していた。

【０００６】このように、いずれの方法においても、高
精度を特徴とする薄膜チップ部品を生産効率良く、かつ
信頼性高く製造することは困難であった。

【０００７】本発明は、このような従来の技術が有する
問題点に鑑みなされたもので、その目的とするところ
は、チップ部品及びチップインダクタ、チップコンデン
サ、チップ抵抗器等の電子部品を容易にして、生産効率
良く、かつ信頼性高く製造し得るようにしたものであ
る。

【０００８】

【問題点を解決するための手段】この目的のため、本発
明におけるチップ部品の製造法は、基板の表面に、薄膜
技術又は厚膜技術により機能部パターンと一対の電極パ
ターンを有するチップパターンを集合的に形成する第１
工程と、一対の電極に沿うようにダイシングにより基板
に切削溝を形成する第２工程と、薄膜技術及びメッキ技
術により切削溝の端面と基板表面上の一対の電極及び基
板裏面の一部をコの字状に囲むようにして端部電極膜を
形成する第３工程と、基板を各チップ部品の個片に切断
分離する第４工程から成る構成を特徴とし、又本発明に
おける電子部品の製造法は、基板上に銅を主体とした導
体膜パターンと絶縁膜パターンあるいは誘電体膜パター
ン、表面保護膜パターンを形成し、又は基板上に窒化タ
ンタル薄膜による抵抗体を形成し、更に表面保護層を形
成した後、チップ部品の製造法によるダイシング切削溝
の形成と端部電極膜の形成等によりチップインダクタあ
るいはチップコンデンサ、又はチップ抵抗器を得る構成
を特徴とするものである。

【０００９】

【実施例】実施例について図面を参照し、その作用と共
に説明すると、チップ部品は図１から図５に示されてい
る工程により製造される。

【００１０】更に説明すると、先ず、第１工程として、
アルミナ等の基板１０の表面に、機能部パターン１２と
一対の電極パターン１３、１４を有するチップパターン
１１を薄膜技術又は厚膜技術等の手段により例えば規則
的に整列された枡目状に形成する（図１参照）。

【００１１】次いで、第２工程として、基板１０におけ
る両端列のチップパターン１１の電極パターン１３（又
は１４）と各列の相隣れるチップパターン１１の電極パ
ターン１３、１４間に沿ってダイシングによる切削溝１
５を形成する。なお、切削溝１５は基板１０を横断する
ことなく、基板端部１６は残し、基板１０が分割されな
いようにする（図２参照）。

【００１２】次いで、第３工程として、薄膜技術及びメ
ッキ技術により全チップパターン１１における基板表面
の電極パターン１３、１４上と切削溝１５の切削端面１
７及び基板裏面の切削溝１５の近接部分に端部電極膜１
８を略コの字状に囲むように形成する（図３及び図４参
照）。なお、端部電極膜１８は、基板１０及び一対の電
極パターン１３、１４との密着性を保つための第１膜層
１９と耐半田性に寄与する第２膜層２０及び半田濡れ性
に寄与する第３膜層２１の３層構造で形成されており、
第１膜層１９は、Ｃｒ、ＮｉＣｒ合金、Ｔｉ等であり、
第２膜層２０はＮｉ等であり、又、第３膜層２１はＳｎ
−Ｐｄ、Ｓｎ等である。

【００１３】又、膜形成方法としては、第１膜層１９は
スパッタリング、蒸着、イオンプレーディング等の真空
成膜法を用い、第２膜層２０及び第３膜層２１は真空成
膜法又はメッキ法のいずれかを用いる。なお、第２膜層
２０及び第３膜層２１をメッキ法で行う場合は、第１膜
層１９と第２膜層２０との密着性を良くするため、第１
膜層１９をＮｉＣｒ合金又はＴｉを下地膜としてＣｕ、
Ｐｄ、Ｎｉ、Ａｕ、Ａｇ等の膜構成にすることができ
る。

【００１４】因みに、０．６３５mm厚のアルミナ基板１
０にダイシング切削溝１５を０．３mmの幅で形成し、第
１膜層１９としてマスクスパッタリングによりＮｉＣｕ
−Ｐｄ膜を形成し、第２膜層２０としてＮｉを電解メッ
キにて形成し、更に第３膜層２１としてＳｎ−Ｐｄを電
解メッキにて形成した結果、膜密着性、耐半田性、半田
濡れ性共良好な結果が得られた。

【００１５】そして、第４工程として、基板１０を各チ
ップ部品の個片に切断分離（図５参照）し、これにより
チップ部品が製造される。具体的には、図５に示されて
いるように、ベースフイルム２２上に、端部電極膜１８
を形成した基板１０を貼り、ダイシング溝２３を入れて
個片に分割し、その後、ベースフイルム２２から外して
テーピングする。又、個片分割は、ベースフイルムに貼
らずにレーザースクライブにて切断分割することもでき
る。

【００１６】以上詳述した本発明に係るチップ部品の製
造法を応用すれば、薄膜チップインダクタ、薄膜チップ
コンデンサ、薄膜チップ抵抗器等の薄膜電子部品の製造
が容易となる。そこで、この電子部品の製造法を図面を
参照して更に説明すると、薄膜チップインダクタは図６
及び図７に例示されているように、基板１０上に、Ｎｉ
Ｃｒ合金を下地膜とし、Ｃｕを主導体として真空成膜法
及びメッキ法にて成膜し、フォトエッチング法にて第１
導体膜パターン３０を形成する。この時の膜厚はＮｉＣ
ｒ合金数百Å、Ｃｕは５μ前後である。なお、ＮｉＣｒ
合金を下地膜として用いるのは、膜密着性の向上のため
であり、Ｔｉ等を用いることもできる。又、Ｃｕを主導
体として用いるのは、インダクタとして抵抗値の小さい
材料が適しているためであり、抵抗値の小さい材料とし
てはＡｇが最も優れ、比抵抗ρ＝１．５９μΩ-cmであ
り、次にＣｕでρ＝１．６７μΩ-cmであるが、Ａｇは
非常にマイグレーションが発生しやすく、信頼性上問題
であるため、Ｃｕを用いた。

【００１７】第１導体膜パターン３０を形成後、感光性
ポリイミドにより絶縁膜パターン３１を形成し、次い
で、第２導体膜パターン３２を第１導体膜パターン３０
と同様の方法で形成する。この時、第１導体膜パターン
３０と第２導体膜パターン３２は絶縁膜パターン３１の
スルーホール３３を通して接続されている。次いで、第
２導体膜パターン３３上に表面保護膜パターン３４を感
光性ポリイミドにより形成する。これにより基板１０の
表面に機能部パターン１２及び一対の電極パターン１
３、１４が形成される。以降は前記チップ部品の製造法
によるダイシング切削溝の形成と第１膜層１９、第２膜
層２０及び第３膜層２１の３層構造になる端部電極膜１
８の形成及び基板の切断分離により薄膜チップインダク
タを得る。

【００１８】又、薄膜チップコンデンサは図８及び図９
に示されているように、基板１０上に、ＮｉＣｕ合金を
下地膜とし、Ｃｕを主導体として真空成膜法及びメッキ
法にて成膜し、フォトエッチング法にて第１導体膜パタ
ーン４０を形成する。この時の膜厚はＮｉＣｕ合金数百
Å、Ｃｕは５μ前後である。なお、ＮｉＣｕ合金を下地
膜として用いるのは、膜密着性の確保であり、Ｃｕを主
導体として用いるのは比抵抗が小さく、かつＡｇに比べ
てマイグレーションの危険性が少ないためである。

【００１９】第１導体膜パターン４０を形成した後、感
光性ポリイミドにより誘電体膜パターン４１を形成し、
次いで、第２導体膜パターン４２を第１導体膜パターン
４０と同様の方法で形成し、次いで、第２導体膜パター
ン４２上に表面保護膜パターン４３を感光性ポリイミド
により形成する。これにより基板１０の表面に機能部パ
ターン１２及び一対の電極パターン１３、１４が形成さ
れる。以降はチップ部品製造法によるダイシング切削溝
の形成と第１膜層１９、第２膜層２０及び第３膜層２１
の３層構造になる端部電極膜１８の形成及び基板の切断
分離により薄膜チップコンデンサを得る。

【００２０】更に又、薄膜チップ抵抗器は図１０及び図
１１に示されているように、基板１０上に、窒化タンタ
ル薄膜による抵抗体５０と一対の電極パターン１３、１
４としての表面電極膜を真空成膜法にて成膜し、フォト
エッチングによりパターン形成する。なお、表面電極膜
はＮｉＣｕ合金、Ｔｉ等窒化タンタル薄膜と密着性の良
いものを下地膜として、Ｎｉ、Ｐｄ、Ａｕ、Ｃｕ等を使
用する。次いで、抵抗体５０をトリミングした後、表面
保護膜パターン５１をポリイミド等により形成する。こ
れにより基板１０の表面に機能部パターン１２及び一対
の電極１３、１４が形成される。以降はチップ部品製造
法によるダイシング切削溝の形成と第１膜層１９、第２
膜層２０及び第３膜層２１の３層構造になる端部電極膜
１８の形成及び基板の切断分離により薄膜チップ抵抗器
を得る。

【００２１】

【発明の効果】しかして、本発明によれば、機能部パタ
ーンと一対の電極パターンを有するチップパターンが縦
横に規則的に整列された１枚基板の状態で端部電極膜を
形成することができるので、従来の短冊状に分割した状
態での端部電極膜の形成に比して生産効率を大幅に向上
させることができる。

【００２２】又、一部の厚膜チップ抵抗器に行なわれて
いる穴あき基板を使用し、厚膜抵抗体の集合体を印刷、
焼成し後で一活して薄膜技術により端部電極膜を形成す
るという従来方法は、穴あき基板のためにフォトレジス
トの塗布、露光、現像等が必要となる薄膜チップ部品に
対してはスピンコート等によるフォトレジストの均一な
塗布が難しく適用が難しいが、本発明方法によれば穴の
ない平坦な基板を使用するため、薄膜チップ部品に対し
ても容易にパターンを形成することができる。

【００２３】更に又、一部の厚膜チップ抵抗器に使用さ
れている穴あき基板は、アルミナ等のセラミック基板を
グリーンシートの状態で金型により穴を打ち抜き、しか
る後に高温焼成にて製造するが、穴内周面の状態が金型
の摩擦により滑らかでなく、しかも高温焼成時の収縮率
のバラツキによって寸法を精度良く出すことは難しい
が、本発明方法によれば、基板の表面にチップパターン
を集合的に形成後ダイシングにより切削溝を形成するた
め、切削溝内面の表面状態が非常に滑らかであって膜の
密着性が良く、又、既に焼成された基板にダイシングに
よる切削溝加工を行なうために寸法精度が良好である。

【００２４】以上要するに本発明によれば、チップ部
品、更にはチップインダクタ、チップコンデンサ、チッ
プ抵抗器等の電子部品を生産効率良く、かつ信頼性高く
製造することができる。

【図面の簡単な説明】

【図１】基板上にチップパターンの集合体を形成した本
発明のチップ部品製造法の第１工程を示す斜視図であ
る。

【図２】ダイシング切削溝を形成した第２工程を示す斜
視図である。

【図３】端部電極膜を形成した第３工程を示す斜視図で
ある。

【図４】チップ単体での拡大縦断面図である。

【図５】基板をチップ部品個片に切断した第４工程を示
す斜視図である。

【図６】本発明方法によって得られたチップインダクタ
の平面図である。

【図７】図６のＡ−Ａ線に沿った断面図である。

【図８】本発明方法によって得られたチップコンデンサ
の平面図である。

【図９】図８のＢ−Ｂ線に沿った断面図である。

【図１０】本発明方法によって得られたチップ抵抗器の
平面図である。

【図１１】図１０のＣ−Ｃ線に沿った断面図である。

【符号の説明】

１０ 基板 １１ チップパターン １２ 機能部パターン １３、１４ 電極パターン １５ 切削溝 １８ 端部電極膜 ３０、３２ 導体膜パターン ３１ 絶縁膜パターン ３４ 表面保護膜パターン ４０、４２ 導体膜パターン ４１ 誘電体膜パターン ４３ 表面保護膜パターン ５０ 抵抗体 ５１ 表面保護膜パターン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 プエル・アレハンドロ 神奈川県秦野市室町２番44号 東和エレク トロン株式会社内 (72)発明者 渡辺 豊 神奈川県秦野市室町２番44号 東和エレク トロン株式会社内 (72)発明者 山崎 巧 神奈川県秦野市室町２番44号 東和エレク トロン株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 基板の表面に、機能部パターンと一対の
   電極パターン有するチップパターンを薄膜技術又は厚膜
   技術等により集合的に形成する第１工程と、前記一対の
   電極パターンに沿うようにダイシングにより前記基板に
   切削溝を形成する第２工程と、薄膜技術及びメッキ技術
   により前記一対の電極パターンをそれぞれ覆う端部電極
   膜を形成する第３工程と、前記基板を各チップ部品の個
   片に切断分離する第４工程との各工程の結合から成るこ
   とを特徴とするチップ部品の製造法。
2. 【請求項２】 基板上に、薄膜技術による銅を主体とし
   た導体膜パターンとポリイミドによる絶縁膜パターン及
   び表面保護膜パターンを形成した後、請求項１の記載の
   製造法により端部電極膜を形成してチップインダクタを
   得ることを特徴とする電子部品の製造法。
3. 【請求項３】 基板上に、薄膜技術による銅を主体とし
   た導体膜パターンとポリイミドによる誘電体膜パターン
   及び表面保護膜パターンを形成した後、請求項１の記載
   の製造法により端部電極膜を形成してチップコンデンサ
   を得ることを特徴とする電子部品の製造法。
4. 【請求項４】 基板上に、窒化タンタル薄膜による抵抗
   体とポリイミド等による表面保護膜パターンを形成した
   後、請求項１の記載の製造法により端部電極膜を形成し
   てチップ抵抗器を得ることを特徴とする電子部品の製造
   法。