JP2006086216A - インダクタンス素子 - Google Patents
インダクタンス素子 Download PDFInfo
- Publication number
- JP2006086216A JP2006086216A JP2004267234A JP2004267234A JP2006086216A JP 2006086216 A JP2006086216 A JP 2006086216A JP 2004267234 A JP2004267234 A JP 2004267234A JP 2004267234 A JP2004267234 A JP 2004267234A JP 2006086216 A JP2006086216 A JP 2006086216A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- inductance element
- multilayer inductor
- element according
- side surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】 浮遊容量を低減し、Qを向上させることが可能なインダクタンス素子を提供すること。
【解決手段】 積層型インダクタL1は、帯状の導体10と、帯状の導体10を覆うと共に電気絶縁性を有する外装部20と、導体10の両端部にそれぞれ接続される複数の外部電極3,5と、を備える。外装部20は、導体10の端部における長手方向に交差し且つ互いに隣り合わない2つの第1の側面20a,20bと、導体10の幅広面に対向する第2の側面とを有する。各外部電極3,5は、各第1の側面20a,20b上で導体10の幅方向にわたって形成された電極部分3,5をそれぞれ有すると共に、第2の側面に実質的に形成されていない。
【選択図】 図2
【解決手段】 積層型インダクタL1は、帯状の導体10と、帯状の導体10を覆うと共に電気絶縁性を有する外装部20と、導体10の両端部にそれぞれ接続される複数の外部電極3,5と、を備える。外装部20は、導体10の端部における長手方向に交差し且つ互いに隣り合わない2つの第1の側面20a,20bと、導体10の幅広面に対向する第2の側面とを有する。各外部電極3,5は、各第1の側面20a,20b上で導体10の幅方向にわたって形成された電極部分3,5をそれぞれ有すると共に、第2の側面に実質的に形成されていない。
【選択図】 図2
Description
本発明は、インダクタンス素子に関する。
この種のインダクタンス素子として、帯状の導体と、当該導体を覆うと共に電気絶縁性を有する外装部と、導体の両端部にそれぞれ接続される複数の外部電極とを備えたものが知られている(例えば、特許文献1を参照)。
特許文献1に記載されたインダクタンス素子は、積層型インダクタである。この積層型インダクタでは、電気絶縁層と帯状の導体パターンとが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体(外装部)の中に積層方向に重畳したコイルが形成される。このコイルの始端及び終端は、コイルの軸心方向に平行で且つ互いに隣り合わないチップ両端面に引き出されて、端子電極(外部電極)に接続されている。端子電極は、コイルの軸心方向に平行で且つ各チップ端面に隣り合うチップ側面には形成されておらず、各チップ端面とコイルの軸心方向に交差するチップ上下面とに形成されている。
特開2001−155938号公報
しかしながら、特許文献1に記載されたインダクタンス素子には、次のような問題が生じる。
上述したような構成のインダクタンス素子では、インダクタ成分として機能する帯状の導体の端部と外部電極との間に浮遊容量が発生し易い。特に、特許文献1に記載されたインダクタンス素子では、帯状の導体の幅広面と対向する位置に外部電極の一部が形成されているため、当該外部電極の一部と導体の端部とが重なる面積が大きく、導体の端部と外部電極との間に発生する浮遊容量も大きくなってしまう。この結果、特許文献1に記載されたインダクタンス素子では、インダクタンス素子の重要な特性であるQ(quality factor)が著しく低下してしまう。
本発明の目的は、浮遊容量を低減し、Qを向上させることが可能なインダクタンス素子を提供することにある。
本発明に係るインダクタンス素子は、帯状の導体と、導体を覆うと共に電気絶縁性を有する外装部と、導体の両端部にそれぞれ接続される複数の外部電極と、を備えており、外装部は、導体の端部における長手方向に交差し且つ互いに隣り合わない2つの第1の側面と、導体の幅広面に対向する第2の側面とを有し、各外部電極は、各第1の側面上で導体の幅方向にわたって形成された電極部分をそれぞれ有すると共に、第2の側面に実質的に形成されていないことを特徴とする。
本発明に係るインダクタンス素子では、導体の端部がそれぞれ接続される各外部電極が、各第1の側面上で導体の幅方向にわたって形成された電極部分をそれぞれ有すると共に、第2の側面に実質的に形成されていないので、導体とその外部電極とが重なる面積を十分小さなものとすることができる。その結果、浮遊容量が低減し、Qの向上が図れることとなる。
また、導体の幅は、その導体の厚みの2倍以上に設定されていることが好ましい。この場合、Qの向上が図れると共に、導体の断面積の増加により直流抵抗を低減することができる。
また、外装部は、導体の幅広面を含む面に交差し且つ各第1の側面と隣り合う第3の側面を更に有しており、各外部電極は、第3の側面の一部に形成されると共に、第1の側面に形成された電極部分に電気的に連続する電極部分をそれぞれ更に有することが好ましい。この場合、はんだ付け面積を確保しやすくなり、インダクタンス素子の実装強度を確保することができる。
また、外装部は、導体の幅広面を含む面に交差し且つ各第1の側面と隣り合うと共に導体を挟んで第3の側面と対向するように位置する第4の側面を更に有しており、各外部電極は、第4の側面の一部に形成されると共に、第1の側面に形成された電極部分に電気的に連続する電極部分をそれぞれ更に有することが好ましい。この場合、はんだ付け面積を更に確保しやすくなり、インダクタンス素子の実装強度を十分に確保することができる。
また、外装部は、各第1の側面と隣り合うと共に導体を挟んで互いに対向するように位置する第3の側面を更に有しており、第3の側面を実装面と規定して、第3の側面は導体の幅広面を含む面に交差していることが好ましい。この場合、実装面に隣接する外装面について、第1の側面のみに外部電極が存在し、第2の側面に外部電極が実質的に存在しないこととなる。この結果、Qの向上をより一層図れることとなる。
また、導体は、その導体の厚さ方向に複数並設されていることが好ましい。この場合、単数の導体に比べて長手方向に垂直な導体の断面積が大きくなるため、直流抵抗を低減させることができる。
また、外装部は、複数の絶縁体を含み、導体は、複数の絶縁体のうち少なくとも1つの絶縁体に形成された導体パターンにより構成され、複数の絶縁体は、導体パターンの厚さ方向に積層されていることが好ましい。この場合、積層型のインダクタンス素子が実現されることとなる。
また、導体は、その長手方向に沿って直線状に伸びていることが好ましい。また、導体は、軸心方向が導体の幅広面に直交する方向に沿って伸びるコイル状部分を有していることが好ましい。
本発明によれば、浮遊容量を低減し、Qを向上させることが可能なインダクタンス素子を提供することができる。
本発明の実施形態に係るインダクタンス素子について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。本実施形態は、本発明を積層型インダクタに適用したものである。
(第1実施形態)
まず、図1〜図4に基づいて、第1実施形態に係る積層型インダクタL1の構成を説明する。図1は、第1実施形態に係る積層型インダクタを示す斜視図である。図2(a)は第1実施形態に係る積層型インダクタの長手方向での断面構成を説明するための図であり、(b)は第1実施形態に係る積層型インダクタの長手方向に直交する方向での断面構成を説明するための図である。図3は、第1実施形態に係る積層型インダクタに含まれる素子を示す分解斜視図である。図4は、第1実施形態に係る積層型インダクタに含まれる外装部を示す斜視図である。
まず、図1〜図4に基づいて、第1実施形態に係る積層型インダクタL1の構成を説明する。図1は、第1実施形態に係る積層型インダクタを示す斜視図である。図2(a)は第1実施形態に係る積層型インダクタの長手方向での断面構成を説明するための図であり、(b)は第1実施形態に係る積層型インダクタの長手方向に直交する方向での断面構成を説明するための図である。図3は、第1実施形態に係る積層型インダクタに含まれる素子を示す分解斜視図である。図4は、第1実施形態に係る積層型インダクタに含まれる外装部を示す斜視図である。
積層型インダクタL1は、図1に示されるように、直方体形状の素子1と、一対の端子電極(外部電極)3,5とを備えている。素子1は、図2に示されるように、その長手方向に沿って直線状に伸びる導体10と、外装部20とを有している。外装部20は、図3に示されるように、積層される複数(本実施形態においては、7層)の非磁性体グリーンシート(絶縁体)21〜27を含んでいる。実際の積層型チップインダクタL1は、非磁性体グリーンシート21〜27間の境界が視認できない程度に一体化されている。
外装部20(素子1)は、図4に示されるように、2つの第1の側面20a,20bと、2つの第2の側面20c,20dと、第3の側面20eと、第4の側面20fと、を有している。第1の側面20a,20b同士は、X軸方向で見て互いに対向するように位置している。第2の側面20c,20d同士は、Y軸方向で見て互いに対向するように位置している。第3の側面20eと第4の側面20fとは、Z軸方向で見て互いに対向するように位置している。したがって、第1の側面20a,20b同士は互いに隣り合わず、また、第2の側面20c,20d同士も互いに隣り合わない。第3の側面20eと第4の側面20fとも、互いに隣り合わない。第1の側面20a,20bは、第3の側面20e及び第4の側面20fとそれぞれ互いに隣り合う。
第1の側面20a,20bは、導体10の長手方向と直交している。第2の側面20c,20d、第3の側面20e及び第4の側面20fは、導体10の長手方向に平行である。第3の側面20eは、積層型インダクタL1が回路基板(図示せず)に実装されたときに、当該回路基板に対向する面(実装面)である。
各端子電極3,5は、第1の電極部分3a,5aと第2の電極部分3b,5bとを含んでおり、第1の電極部分3a,5aと第2の電極部分3b,5bとは互いに電気的に連続している。第1の電極部分3a,5aは、第1の側面20a,20b上で導体10の幅方向(図4のZ軸方向)にわたってそれぞれ形成されている。これにより、本実施形態では、第1の側面20a,20bの全面を覆うように第1の電極部分3a,5aが形成されることとなる。
第2の電極部分3b,5bは、第3の側面20eの一部に形成されている。詳細には、第2の電極部分3b,5bは、第3の側面20eと第1の側面20a,20bとの稜に沿って、第3の側面20eの両端部にそれぞれ形成されている。すなわち、第2の電極部分3b,5b同士は、互いに所定の間隔を有し、電気的に絶縁されている。
各端子電極3,5は、第2の側面20c,20dに実質的に形成されていない。素子1では、各頂点及び各稜が湾曲して形成されている。このため、第1の側面20a,20bの全面に第1の電極部分3a,5aを形成した場合、当該第1の電極部分3a,5aが第2の側面20c,20dに最大で100μm程度回り込んで形成されることとなる。したがって、実質的とは、各端子電極3,5(第1の電極部分3a,5a等)を形成する上で第2の側面20c,20dに形成されてしまう電極部分を含むこととする。
導体10は、図2(b)に示されるように、幅広面Sを有し、幅Wが厚さTよりも大きい帯状の導体である。各幅広面Sは第2の側面20c,20dに対して平行となっており、各幅広面Sに対して第1の側面20a,20bが直交方向に位置している。すなわち、第3の側面20e又は第4の側面20fに垂直な方向(図4のZ軸方向)から見た場合に、幅広面Sを第3及び第4の側面20e,20fに平行とした構成に比べて、導体10と第2の電極部分3b,5bとが重なる面積が小さなものとなっている。なお、幅Wは、厚さTの2倍以上の大きさであることが好ましい。
導体10は、図3に示されるように、非磁性体グリーンシート24上に形成された帯状の導体パターン10aにより形成される。導体パターン10aは、各端部が非磁性体グリーンシート24の両縁部に向かって直線状に伸びて、略I字形状をなしている。導体パターン10aの端部は、非磁性体グリーンシート24の縁部に引き出され、非磁性体グリーンシート24の端面に露出している。すなわち、導体パターン10aの端部は、図2にも示されるように、第1の側面20a,20bに向かって伸びると共に、第1の側面20a,20bに形成された第1の電極部分3a,5aに接続することにより、対応する端子電極3,5に電気的に接続している。
導体パターン10aは、同じ幅である必要はなく、非磁性体グリーンシート24の縁部近傍、すなわち第1の電極部分3a,5aの近傍で若干幅広に形成されていてもよい。このような構成とすることで、導体10の端部と第1の電極部分3a,5aとの接続信頼性が向上される。
非磁性体グリーンシート21〜27は、電気絶縁性を有するガラス系セラミックグリーンシートである。非磁性体グリーンシート21〜27は、例えば、ストロンチウム、カルシウム、アルミナ及び酸化珪素からなるセラミック組成物であって、その組成はガラス70wt%、アルミナ粉30wt%であると好ましい。
続いて、上述した構成の積層型インダクタL1の製造方法について説明する。
まず、非磁性体グリーンシート21〜27を用意する。次に、非磁性体グリーンシート24に導体パターン10aを形成する。この導体パターン10aは、銀又はニッケルを主成分としたペーストを非磁性体グリーンシート24上にスクリーン印刷することにより形成される。一方、非磁性体グリーンシート21〜23,25〜27には、導体パターンが形成されていない。
次に、各非磁性体グリーンシート21〜27を、図3に示すように積層した後に、所定温度(例えば、約900℃)で焼成する。このように、完成後の素子1は、例えば、長手方向の長さが0.6mm、幅が0.3mm、高さが0.3mmとなるように形成される。また、焼成後の導体パターン10aは、例えば、幅Wが40μm、厚さTが12μmとなるように設計される。
次に、焼成した素子1に端子電極3,5を形成する。端子電極3,5は、銀又は銅を主成分としたペーストを素子1に塗布後、所定温度(例えば、約700℃)で焼き付けを行うことにより形成される。その後、焼き付けを行った端子電極3,5に更に電気めっきを施すことにより、積層型インダクタL1が形成される。この電気めっきには、例えば、Ni、Sn等を用いることができる。なお、端子電極3,5は、銀又は銅を主成分としたペーストの印刷とディップ方式とを双方用いることで形成してもよい。
以上のように、本第1実施形態によれば、外装部20は、導体10の端部における長手方向に交差し且つ互いに隣り合わない2つの第1の側面20a,20bと、導体10の幅広面Sに対向する第2の側面20c,20dとを有する。また、導体10の両端がそれぞれ接続される各端子電極3,5は、第1の側面20a,20b上に導体10の幅方向にわたって形成された第1の電極部分3a,5aを有すると共に、第2の側面20c,20dに実質的に形成されていない。これにより、浮遊容量が低減し、Qの向上が図れることとなる。
また、本実施形態では、導体10の幅Wは、厚さTの2倍以上に設定されているので、Qの向上が図れると共に、導体10の断面積の増加により直流抵抗を低減することができる。
また、本実施形態では、外装部20は、導体10の幅広面Sを含む面に交差し且つ各第1の側面20a,20bと隣り合う第3の側面20eを有しており、各端子電極3,5は、第3の側面20eの一部に形成されると共に、第1の側面20a,20bに形成された第1の電極部分3a,5aに電気的に連続する第2の電極部分3b,5bをそれぞれ有する。これにより、はんだ付け面積を確保しやすくなり、インダクタンス素子の実装強度を確保することができる。
また、本実施形態では、外装部20は、各第1の側面20a,20bと隣り合うと共に導体10を挟んで互いに対向するように位置する第3の側面20eを有しており、第3の側面20eを実装面と規定して、第3の側面20eは導体10の幅広面Sを含む面に交差している。この場合、実装面に隣接する外装面20について、第1の側面20a,20bのみに端子電極3,5が存在し、第2の側面20c,20dに端子電極3,5が実質的に存在しないこととなる。この結果、Qの向上をより一層図れることとなる。
また、本実施形態では、外装部20は、複数の非磁性グリーンシート21〜27を含み、導体10は、各非磁性グリーンシート21〜27のうち少なくとも1つの非磁性グリーンシートに形成された導体パターン10aにより構成され、各非磁性グリーンシート21〜27は、導体パターン10aの厚さ方向に積層されている。この場合、積層型インダクタL1が実現されることとなる。
(第2実施形態)
まず、図5に基づいて、第2実施形態に係る積層型インダクタL2の構成を説明する。図5(a)は第2実施形態に係る積層型インダクタを示す斜視図であり、図5(b)は第2実施形態に係る積層型インダクタの断面構成を説明するための図である。第2実施形態に係る積層型インダクタL2は、端子電極3,5の構成の点で第1実施形態に係る積層型インダクタL1と相違する。
まず、図5に基づいて、第2実施形態に係る積層型インダクタL2の構成を説明する。図5(a)は第2実施形態に係る積層型インダクタを示す斜視図であり、図5(b)は第2実施形態に係る積層型インダクタの断面構成を説明するための図である。第2実施形態に係る積層型インダクタL2は、端子電極3,5の構成の点で第1実施形態に係る積層型インダクタL1と相違する。
積層型インダクタL2は、図5(a)に示されるように、素子1と、一対の端子電極3,5とを備えている。素子1は、図5(b)に示されるように、導体10と外装部20とを有している。
各端子電極3,5は、第1の電極部分3a,5aと、第2の電極部分3b,5bと、第3の電極部分3c,5cとを含んでおり、第1の電極部分3a,5aと第2の電極部分3b,5bと第3の電極部分3c,5cとは互いに電気的に連続している。第3の電極部分3c,5cは、第4の側面20fの一部に形成されている。詳細には、第3の電極部分3c,5cは、第4の側面20fと第1の側面20a,20bとの稜に沿って、第3の側面20eの両端部にそれぞれ形成されている。すなわち、第3の電極部分3c,5c同士は、互いに所定の間隔を有し、電気的に絶縁されている。積層型インダクタL2においても、各端子電極3,5は、第2の側面20c,20dに実質的に形成されていない。
以上のように、本第2実施形態では、外装部20は、導体10の幅広面Sを含む面に交差し且つ各第1の側面20a,20bと隣り合うと共に、導体10を挟んで第3の側面20eと対向するように位置する第4の側面20fを有している。各端子電極3,5は、第4の側面20fの一部に形成されると共に、第1の側面20a,20bに形成された第1の電極部分3a,5aに電気的に連続する第3の電極部分3c,5cをそれぞれ更に有する。この場合、はんだ付け面積を更に確保しやすくなり、積層型インダクタL2の実装強度を十分に確保することができる。
ここで、第1及び第2実施形態に係る積層型インダクタL1,L2におけるQの高周波数特性の測定結果を説明する。第1及び第2実施形態に係る積層型インダクタL1,L2の有用性を示すための対比例1〜3として、図6〜9に示される積層型インダクタ100〜102を用いた。なお、積層型インダクタ100〜102は、下記以外の点においては上述した積層型インダクタL1,L2と同じ構成である。
積層型インダクタ100は、端子電極103,105と導体10とを備えている。端子電極103,105は、図7(a)に示されるように、第2の側面20c,20dの一部についても形成されている。詳細には、端子電極103,105の一部が、第2の側面20c,20dに回り込むように、第2の側面20c,20dの両端部にそれぞれ実質的に形成されている。すなわち、第2の側面20c,20dに形成された端子電極103,105の一部は、それぞれ互いに所定の間隔を有し、電気的に絶縁されている。導体10の各幅広面Sは、図7(b)に示されるように、第3の側面20e及び第4の側面20fに対向している。
積層型インダクタ101は、端子電極3,5と導体10とを備えている。端子電極3,5は、図8(a)に示されるように、第1の側面20a,20bと第3の側面20e及び第4の側面20fの一部とに形成され、積層型インダクタL2の端子電極3,5と同じ構成となっている。導体10の各幅広面Sは、図8(b)に示されるように、第3の側面20e及び第4の側面20fに対向している。
積層型インダクタ102は、端子電極103,105と導体10とを備えている。端子電極103,105は、図9(a)に示されるように、第2の側面20c,20dの一部についても形成され、積層型インダクタ100の端子電極103,105と同じ構成となっている。導体10の各幅広面Sは、図9(b)に示されるように、第2の側面20c,20dに対向している。
測定結果を図6に示す。特性A1は第1実施形態に係る積層型インダクタL1のQの周波数特性を示し、特性A2は第2実施形態に係る積層型インダクタL2のQの周波数特性を示している。特性B1は、対比例1に係る積層型インダクタ100のQの周波数特性を示し、特性B2は対比例2に係る積層型インダクタ101のQの周波数特性を示し、特性B3は対比例3に係る積層型インダクタ102のQの周波数特性を示している。図6に示されるように、第1及び第2実施形態に係る積層型インダクタL1,L2は、対比例1〜3に係る積層型インダクタ100〜102よりもQが大きい。第1及び第2実施形態に係る積層型インダクタL1,L2のQが対比例1〜3に係る積層型インダクタ100〜102のQよりも大きくなる傾向は、800MHz以上の高周波数帯域において特に顕著となっている。
(第3実施形態)
まず、図4、図10及び図11に基づいて、第3実施形態に係る積層型インダクタL3の構成を説明する。図10(a)は第3実施形態に係る積層型インダクタを示す斜視図であり、(b)は第3実施形態に係る積層型インダクタの断面構成を説明するための図である。図11は、第3実施形態に係る積層型インダクタに含まれる素子を示す分解斜視図である。第3実施形態に係る積層型インダクタL3は、導体10の構成の点で第1実施形態に係る積層型インダクタL1と相違する。
まず、図4、図10及び図11に基づいて、第3実施形態に係る積層型インダクタL3の構成を説明する。図10(a)は第3実施形態に係る積層型インダクタを示す斜視図であり、(b)は第3実施形態に係る積層型インダクタの断面構成を説明するための図である。図11は、第3実施形態に係る積層型インダクタに含まれる素子を示す分解斜視図である。第3実施形態に係る積層型インダクタL3は、導体10の構成の点で第1実施形態に係る積層型インダクタL1と相違する。
積層型インダクタL3は、図10(a)に示されるように、素子1と一対の端子電極3,5とを備えている。素子1は、図10(b)に示されるように、導体10,10と外装部20とを有している。外装部20は、図11に示されるように、積層される複数(本実施形態においては、8層)の非磁性体グリーンシート21〜28を含んでいる。実際の積層型チップインダクタL3は、非磁性体グリーンシート21〜28間の境界が視認できない程度に一体化されている。
導体10,10は、図10(b)に示されるように、それぞれ互いに所定の間隔を有し、電気的に絶縁されて厚さT方向に並設されている。各導体10,10の各幅広面Sは第2の側面20c,20dに対して平行となっており、各幅広面Sに対して第1の側面20a,20bが直交方向に位置している。すなわち、図4のZ軸方向から見た場合に、幅広面Sを第3及び第4の側面20e,20fに平行とした構成に比べて、各導体10,10と第2の電極部分3b,5bとが重なる面積が小さなものとなっている。
また、導体10,10は、図11に示されるように、非磁性体グリーンシート24,25上に形成された帯状の導体パターン10a,10aにより形成される。一方、非磁性体グリーンシート21〜23,26〜28には、導体パターンが形成されていない。導体パターン10a,10aは、第1実施形態に係る導体パターン10aと同様の構成である。また、積層型インダクタL3の製造方法についても、非磁性体グリーンシート21〜28を積層して素子1(外装部20)とする点を除いて、第1実施形態に係る積層型インダクタL1の製造方法と同様である。
以上のように、本第3実施形態では、導体10,10は、その導体10,10の厚さ方向に複数並設されている。この場合、単数の導体に比べて長手方向に垂直な導体の断面積が大きくなるため、直流抵抗を低減させることができる。また、導体の数によりインダクタンス値の調整をすることができる。
(第4実施形態)
まず、図4、図12及び図13に基づいて、第4実施形態に係る積層型インダクタL4の構成を説明する。図12(a)は第4実施形態に係る積層型インダクタを示す斜視図であり、(b)は第4実施形態に係る積層型インダクタの断面構成を説明するための図である。図13は、第4実施形態に係る積層型インダクタに含まれる素子を示す分解斜視図である。第4実施形態に係る積層型インダクタL4は、導体11がコイル状導体12を有している点で第1実施形態に係る積層型インダクタL1と相違する。
まず、図4、図12及び図13に基づいて、第4実施形態に係る積層型インダクタL4の構成を説明する。図12(a)は第4実施形態に係る積層型インダクタを示す斜視図であり、(b)は第4実施形態に係る積層型インダクタの断面構成を説明するための図である。図13は、第4実施形態に係る積層型インダクタに含まれる素子を示す分解斜視図である。第4実施形態に係る積層型インダクタL4は、導体11がコイル状導体12を有している点で第1実施形態に係る積層型インダクタL1と相違する。
積層型インダクタL4は、図12(a)に示されるように、素子1と一対の端子電極3,5とを備えている。素子1は、図12(b)に示されるように、導体11と外装部20とを有している。外装部20は、図13に示されるように、積層される複数(本実施形態においては、8層)の非磁性体グリーンシート21〜28を含んでいる。実際の積層型チップインダクタL4は、非磁性体グリーンシート21〜28間の境界が視認できない程度に一体化されている。
導体11は、コイル状導体12及び引き出し導体13,14からなる。また、導体11は、幅広面Sを有し、幅広面Sが第2の側面20c,20dに対して平行となっている。コイル状導体12は、軸心方向が第2の側面20c,20dと直交しており、軸心方向に重畳されて形成されている。引き出し導体13,14は、一端がコイル状導体12の両端部より引き出されて、他端が第1の側面20a,20b上に形成された第1の電極部分3a,5aへと接続されている。すなわち、図4のZ方向から見た場合に、幅広面Sを第3及び第4の側面20e,20fに平行とした構成に比べて、各引き出し導体13,14と第2の電極部分3b,5bとが重なる面積が小さなものとなっている。
コイル状導体12は、非磁性体グリーンシート23〜26上に形成された帯状の導体パターン12a〜12dにより構成される。また、引き出し導体13,14は、非磁性体グリーンシート23〜26上に形成された帯状の導体パターン13a,14aにより構成される。本実施形態においては、導体パターン12aと導体パターン13aとが一体となって形成され、導体パターン12dと導体パターン14aとが一体となって形成されている。一方、非磁性体グリーンシート21,22,27,28には、導体パターンが形成されていない。
導体パターン12aは、コイル状導体12の略1/2ターン分に相当し、非磁性体グリーンシート23上で略L字状に形成されている。導体パターン12bは、コイル状導体12の略3/4ターン分に相当し、非磁性体グリーンシート24上で略U字状に形成されている。導体パターン12cは、コイル状導体12の略3/4ターン分に相当し、非磁性体グリーンシート25上で略C字状に形成されている。導体パターン12dは、コイル状導体12の略1/4ターン分に相当し、非磁性体グリーンシート26上で略I字状に形成されている。導体パターン12a〜12dは、その端部同士が非磁性体グリーンシート23〜25に形成された貫通電極15a〜15cにより電気的に接続され、コイル状導体12を形成する。
以上のように、本第4実施形態では、導体11は、軸心方向が導体11の幅広面に直交する方向に沿って伸びるコイル状導体12を有している。この場合であっても、浮遊容量を低減し、Qの向上が図れることとなる。
本発明は、上述した実施形態に限定されるものではない。例えば、各端子電極3,5は、上述した第1及び第2実施形態に示された構成に限られるものではない。例えば、各端子電極3,5は第1の電極部分3a,5aのみを有していてもよい。また、外装部20は、その形状が直方体形状に限られるものではない。
各電極部分3a〜3c,5a〜5cは、対応する各側面20a,20b,20e,20f上に導体10の幅方向にわたって形成されているが、これに限られない。すなわち、図14(a)及び図15(a)に示されるように、導体10の幅方向に沿って各側面20a,20b,20e,20fの両端から所定の間隔を有するように形成されていてもよい。
導体10は、図2又は図10に示されるように、積層型インダクタに1つ又は導体10の厚さ方向に2つ備えられていたが、これに限られない。すなわち、図16に示されるように、導体10の厚さ方向に併設されている一対の導体10,10が更に導体10の幅方向に対になって併設され、積層型インダクタが4つの導体10を備えていてもよい。
また、導体10は図2、図5又は図10に示されるように、素子1の長手方向に沿って直線状に伸びるが、これに限られない。すなわち、導体10は、幅広面を含む平面内において、ジグザグ形状、蛇行形状あるいはクランク形状等、その他直線形状以外の様々な形状であってもよい。
引き出し導体13,14(導体パターン13a,14a)と端子電極3,5との接続位置は、図12(a)に示されるように、第4の側面20f寄りの位置に限られない。すなわち、引き出し導体13,14(導体パターン13a,14a)と端子電極3,5との接続位置は、第1の電極部分における第4の側面20fと第3の側面20eとの中間の位置であってもよい。また、第3の側面20e寄りの位置であってもよい。さらに、引き出し導体13,14のいずれか一方が第4の側面20f寄りであって、引き出し導体13,14のいずれか他方が第3の側面20e寄りであってもよい。
また、引き出し導体13,14(導体パターン13a,14a)と第2の電極部分3b,5bとを接続してもよい。この場合、引き出し導体13,14(導体パターン13a,14a)は、コイル状導体12の第3の側面20e寄りの両角または第4の側面20f寄りの両角から引き出されて、第3の側面20eに向かって伸びることとなる。
本実施の形態においては、非磁性グリーンシートを積層すること(グリーンシート積層工法)により素子1を構成しているが、これに限られることなく、印刷積層工法等その他の方法により素子1を構成するようにしてもよい。
1…素子、3,5…端子電極、3a,5a…第1の電極部分、3b,5b…第2の電極部分、3c,5c…第3の電極部分、10,11…導体、10a,12a〜12d,13a,14a…導体パターン、12…コイル状導体、13,14…引き出し導体、15a〜15c…貫通電極、20…外装部、20a,20b…第1の側面、20c,20d…第2の側面、20e…第3の側面、20f…第4の側面、21〜28…非磁性体グリーンシート、103,105…端子電極、L1〜L4,100〜102…積層型インダクタ、S…幅広面
Claims (9)
- 帯状の導体と、
前記導体を覆うと共に電気絶縁性を有する外装部と、
前記導体の両端部にそれぞれ接続される複数の外部電極と、を備えており、
前記外装部は、前記導体の前記端部における長手方向に交差し且つ互いに隣り合わない2つの第1の側面と、前記導体の幅広面に対向する第2の側面とを有し、
前記各外部電極は、前記各第1の側面上で前記導体の幅方向にわたって形成された電極部分をそれぞれ有すると共に、前記第2の側面に実質的に形成されていないことを特徴とするインダクタンス素子。 - 前記導体の幅は、当該導体の厚みの2倍以上に設定されていることを特徴とする請求項1に記載のインダクタンス素子。
- 前記外装部は、前記導体の前記幅広面を含む面に交差し且つ前記各第1の側面と隣り合う第3の側面を更に有しており、
前記各外部電極は、前記第3の側面の一部に形成されると共に、前記第1の側面に形成された前記電極部分に電気的に連続する電極部分をそれぞれ更に有することを特徴とする請求項1に記載のインダクタンス素子。 - 前記外装部は、前記導体の前記幅広面を含む面に交差し且つ前記各第1の側面と隣り合うと共に前記導体を挟んで前記第3の側面と対向するように位置する第4の側面を更に有しており、
前記各外部電極は、前記第4の側面の一部に形成されると共に、前記第1の側面に形成された前記電極部分に電気的に連続する電極部分をそれぞれ更に有することを特徴とする請求項3に記載のインダクタンス素子。 - 前記外装部は、前記各第1の側面と隣り合うと共に前記導体を挟んで互いに対向するように位置する第3の側面を更に有しており、
前記第3の側面を実装面と規定して、前記第3の側面は前記導体の前記幅広面を含む面に交差していることを特徴とする請求項1に記載のインダクタンス素子。 - 前記導体は、当該導体の厚さ方向に複数並設されていることを特徴とする請求項1に記載のインダクタンス素子。
- 前記外装部は、複数の絶縁体を含み、
前記導体は、前記複数の絶縁体のうち少なくとも1つの絶縁体に形成された導体パターンにより構成され、
前記複数の絶縁体は、前記導体パターンの厚さ方向に積層されていることを特徴とする請求項1に記載のインダクタンス素子。 - 前記導体は、その長手方向に沿って直線状に伸びていることを特徴とする請求項1に記載のインダクタンス素子。
- 前記導体は、軸心方向が前記導体の前記幅広面に直交する方向に沿って伸びるコイル状部分を有していることを特徴とする請求項1に記載のインダクタンス素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004267234A JP2006086216A (ja) | 2004-09-14 | 2004-09-14 | インダクタンス素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004267234A JP2006086216A (ja) | 2004-09-14 | 2004-09-14 | インダクタンス素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006086216A true JP2006086216A (ja) | 2006-03-30 |
Family
ID=36164487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004267234A Pending JP2006086216A (ja) | 2004-09-14 | 2004-09-14 | インダクタンス素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006086216A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012156192A (ja) * | 2011-01-24 | 2012-08-16 | Tdk Corp | 積層型電子部品及び電子部品の実装構造 |
JP2013183009A (ja) * | 2012-03-01 | 2013-09-12 | Tdk Corp | 積層型コイル部品 |
JP2021193716A (ja) * | 2020-06-08 | 2021-12-23 | 株式会社村田製作所 | インダクタ |
CN114724800A (zh) * | 2021-01-07 | 2022-07-08 | Tdk株式会社 | 层叠电感器、及层叠电感器的安装结构 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5972708U (ja) * | 1982-11-05 | 1984-05-17 | 株式会社村田製作所 | チツプインダクタ |
JPH0729737A (ja) * | 1993-07-09 | 1995-01-31 | Murata Mfg Co Ltd | チップインダクタ |
JP2001155938A (ja) * | 1999-09-17 | 2001-06-08 | Fdk Corp | 積層インダクタおよびその製造方法 |
JP2002093623A (ja) * | 2000-09-20 | 2002-03-29 | Fdk Corp | 積層インダクタ |
JP2002305111A (ja) * | 2001-04-05 | 2002-10-18 | Fdk Corp | 積層インダクタ |
JP2003332141A (ja) * | 2002-05-15 | 2003-11-21 | Tdk Corp | チップ型コモンモードチョークコイル |
-
2004
- 2004-09-14 JP JP2004267234A patent/JP2006086216A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5972708U (ja) * | 1982-11-05 | 1984-05-17 | 株式会社村田製作所 | チツプインダクタ |
JPH0729737A (ja) * | 1993-07-09 | 1995-01-31 | Murata Mfg Co Ltd | チップインダクタ |
JP2001155938A (ja) * | 1999-09-17 | 2001-06-08 | Fdk Corp | 積層インダクタおよびその製造方法 |
JP2002093623A (ja) * | 2000-09-20 | 2002-03-29 | Fdk Corp | 積層インダクタ |
JP2002305111A (ja) * | 2001-04-05 | 2002-10-18 | Fdk Corp | 積層インダクタ |
JP2003332141A (ja) * | 2002-05-15 | 2003-11-21 | Tdk Corp | チップ型コモンモードチョークコイル |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012156192A (ja) * | 2011-01-24 | 2012-08-16 | Tdk Corp | 積層型電子部品及び電子部品の実装構造 |
US8994476B2 (en) | 2011-01-24 | 2015-03-31 | Tdk Corporation | Multilayer electronic component and mounted structure of electronic component |
JP2013183009A (ja) * | 2012-03-01 | 2013-09-12 | Tdk Corp | 積層型コイル部品 |
JP2021193716A (ja) * | 2020-06-08 | 2021-12-23 | 株式会社村田製作所 | インダクタ |
JP7279688B2 (ja) | 2020-06-08 | 2023-05-23 | 株式会社村田製作所 | インダクタ |
CN114724800A (zh) * | 2021-01-07 | 2022-07-08 | Tdk株式会社 | 层叠电感器、及层叠电感器的安装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4019071B2 (ja) | コイル部品 | |
US8334746B2 (en) | Electronic component | |
KR101386947B1 (ko) | 적층 콘덴서 | |
US6590486B2 (en) | Multilayer inductor | |
JP4539630B2 (ja) | 積層型インダクタ | |
US20160172100A1 (en) | Electronic component and common mode choke coil | |
JP2007317786A (ja) | 積層コンデンサ | |
WO2015037374A1 (ja) | インダクタおよび帯域除去フィルタ | |
JP2001313212A (ja) | 積層型コイル及びその製造方法 | |
JP4442154B2 (ja) | 積層型アレイ部品 | |
JP2018206950A (ja) | コイル部品 | |
JP2002093623A (ja) | 積層インダクタ | |
JP2020102491A (ja) | 積層コイル部品 | |
JPH09129458A (ja) | コイル部品 | |
JP2008078226A (ja) | 積層型インダクタ | |
JP2006086216A (ja) | インダクタンス素子 | |
US10937583B2 (en) | Laminated electronic component | |
JP4506425B2 (ja) | インダクタ部品 | |
JP2007214509A (ja) | 積層型電子部品 | |
KR101963267B1 (ko) | 적층 인덕터 및 그 실장기판 | |
CN113903546A (zh) | 层叠线圈部件 | |
CN107871586B (zh) | 层叠型电子部件的制造方法 | |
JP2006173790A (ja) | 積層型lc複合部品 | |
JP6252020B2 (ja) | 静電気保護部品及び静電気保護部品の製造方法 | |
JP7180329B2 (ja) | 積層コイル部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070918 |