JP2005203826A

JP2005203826A - 分波器

Info

Publication number: JP2005203826A
Application number: JP2004005049A
Authority: JP
Inventors: Manabu Wakita; 学脇田; Hironori Sugiyama; 博紀杉山; Katsuhisa Murakami; 勝久村上
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2004-01-13
Filing date: 2004-01-13
Publication date: 2005-07-28

Abstract

【課題】周波数特性の向上を図れる分波器を提供する。
【解決手段】分波器が、一主面上に配置される、入力電極、出力電極、および接地電極と、基板間界面に配置され、出力電極に対応する欠落領域を含み、かつ接地電極に電気的に接続される平板電極と、入力電極から入力された所定の周波数より高い高周波信号を出力電極に伝達するフィルタ回路と、を備える。平板電極が出力電極に対応する欠落領域を有するため、出力電極に対する平板電極の影響が低減され、周波数特性を向上させることができる。
【選択図】図３

Description

本発明は、例えば、携帯電話機、無線ＬＡＮ等の無線機器の回路部品として用いられる分波器に関する。

無線通信等に利用する複数の周波数の信号を分離するために分波器が用いられる。分波器によって複数の周波数の信号を分離することで、例えば、単一のアンテナによって複数の周波数の信号を受信することができる。
分波器では、複数の周波数の信号を分離するために、ハイパスフィルタ、ローパスフィルタを用いることが多い。
なお、ハイパスフィルタは、比較的に高周波の信号を取り扱うことから、外部からの影響を受け易い。このため、ハイパスフィルタ回路をシールド電極上に配置する技術が開示されている（特許文献１参照）。
特開２００２−４３８８３号公報

ここで、無線通信等で用いられる信号がより高周波になる傾向がある。このため、高周波の信号から高調波を除去する必要性が高まっている。例えば、基本波の２次高調波に加えて、３次高調波をも効果的に減衰することが必要となる場合がある。
上記に鑑み、本発明は周波数特性の向上を図れる分波器を提供することを目的とする。

Ａ．上記目的を達成するために、本発明に係る分波器は、複数の基板が積層されてなる多層基板を有する分波器であって、一主面上に配置される、高周波信号が入力される入力電極、高周波信号が出力される出力電極、および接地のための接地電極と、前記一主面に対向する基板間界面に配置される、前記出力電極に対応する欠落領域を含み、かつ前記接地電極に電気的に接続される平板電極と、前記入力電極から入力された所定の周波数より高い高周波信号を前記出力電極に伝達するフィルタ回路と、を具備することを特徴とする。

フィルタ回路によって、入力電極からの信号を分離し、所定の周波数より高い高周波信号を出力電極に伝達することができる。また、平板電極を接地することで、入力電極、出力電極と他の基板との間の干渉を低減できる。
このとき、平板電極が出力電極に対応する欠落領域を有する。このため、出力電極に対する平板電極の影響が低減され、フィルタ回路自体の特性を効果的に発揮させることができる。即ち、フィルタ回路によって入力電極に入力される高周波信号から高調波を効果的に除去して出力電極に出力することが可能となる。

なお、この欠落領域は、基板の層方向から見て、出力電極と重なるが、その形状は特に問題とはならない。即ち、出力電極の形状と欠落領域の形状が異なってもよい（例えば、一方が矩形で他方が円形）。

Ｂ．本発明に係る分波器は、複数の基板が積層されてなる多層基板を有する分波器であって、一主面上に配置される、第１の周波数の信号とこの第１の周波数より高い第２の周波数の信号の少なくともいずれかが入力される入力電極、前記第１の周波数の信号が出力される第１の出力電極、前記第２の周波数の信号が出力される第２の出力電極、および接地のための接地電極と、前記一主面に対向する第１の基板間界面に配置される、前記第２の出力電極に対応する欠落領域を含み、かつ前記接地電極に電気的に接続される第１の平板電極と、前記入力電極から入力される第１の周波数の信号を前記第１の出力電極に伝達し、前記入力電極から入力される第２の周波数の信号を前記第２の出力電極に伝達するフィルタ回路と、を具備することを特徴とする。

フィルタ回路によって、入力電極から入力される第１、第２の周波数の信号をそれぞれ第１、第２の出力電極に分離して出力することができる。また、第１の平板電極を接地することで、入力電極、第１、第２の出力電極と他の基板との間の干渉を低減できる。
このとき、第１の平板電極が第２の出力電極に対応する欠落領域を有する。このため、第２の出力電極に対する平板電極の影響が低減され、入力電極に入力される高周波信号から第２の周波数の高調波を効果的に除去して第２の出力電極に出力することが可能となる。

なお、この欠落領域は、基板の層方向から見て、第２の出力電極と重なるが、その形状は特に問題とはならない。即ち、第２の出力電極の形状と欠落領域の形状が異なってもよい（例えば、一方が矩形で他方が円形）。

・ここで、前記フィルタ回路が、前記入力電極から入力される前記第１、第２の周波数の信号から、前記第２の周波数の信号を遮断し、前記第１の周波数の信号を前記第１の出力電極に伝達するローパスフィルタ回路と、前記入力電極から入力される前記第１、第２の周波数の信号から、前記第１の周波数の信号を遮断し、前記第２の周波数の信号を前記第２の出力電極に伝達するハイパスフィルタ回路と、を備えてもよい。
フィルタ回路を、ローパスフィルタ回路と、ハイパスフィルタ回路とに区分することができる。

・また、前記ローパスフィルタ回路が、前記第１の基板間界面に対向する第２の基板間界面に配置される、前記第１の出力電極に電気的に接続される第２の平板電極を備えても差し支えない。
第１、第２の平板電極をキャパシタとして機能させることができる。
このとき、第２の平板電極が第１の平板電極の欠落領域と重ならないことが、第２の平板電極と第２の出力電極との干渉を低減する上で好ましい。

本発明によれば周波数特性の向上を図れる分波器を提供できる。

（第１実施形態）
図１は本発明の第１の実施形態に係る分波器１０の回路構成を表す図である。
図１に示すように分波器１０は、２つの出力端子Ｐ１，Ｐ２、入力端子Ｐ３、出力端子Ｐ１に接続されたローパスフィルタＬＦ，出力端子Ｐ２に接続されたハイパスフィルタＨＦを備える。
ローパスフィルタＬＦは、キャパシタ（コンデンサ：容量素子）Ｃ１，Ｃ２、インダクタ（インダクタンス素子）Ｌ１を備える。ハイパスフィルタＨＦは、キャパシタＣ３〜Ｃ７、インダクタＬ２，Ｌ３を備える。キャパシタＣ２，Ｃ５，Ｃ７は接地のための接地端子（「グランド端子」ともいう）Ｇを介して接地される。

入力端子Ｐ３は、例えばアンテナに接続され、第１、第２の周波数（例えば、２．４ＧＨｚ、５．０ＧＨｚ）の信号が入力される。
入力端子Ｐ３から入力された信号は周波数に応じて出力端子Ｐ１，Ｐ２に分離して出力される。即ち、ローパスフィルタＬＦによって、低周波側の第１の周波数（例えば、２．４ＧＨｚ）の信号は第１の出力端子Ｐ１に出力される。また、ハイパスフィルタＨＦによって、高周波側の第２の周波数（例えば、５．０ＧＨｚ）の信号は第２の出力端子Ｐ２に出力される。
なお、キャパシタＣ５とインダクタＬ２，キャパシタＣ６とインダクタＬ３を逆にしても分波器１０の特性はほぼ同様である。

図２は、本発明の第１の実施形態に係る分波器１０の外観を表す図である。
分波器１０は、基板１０１〜１１６を重ね合わせて構成される。基板１０１〜１１６に、例えば、ガラスセラミック（誘電率εｒ＝７．９、ｔanδ＝４．８×１０^-3）からなる２０１２（２．０mm×１．２５mm）タイプの基板を用い、厚膜印刷により銀ペースト等を印刷した電極パターンが形成される。これらの基板１０１〜１１６を高さ０．９５ｍｍ程度に積層することで分波器１０が構成される。
なお、基板１０１〜１１６は、ガラスセラミック以外のセラミック素材であっても良い。

各基板１０１〜１１６の側辺には所定の端子となる切欠部１１〜１６が形成されている。この切欠部１１〜１６は、積層時に基板１０１〜１１６の積層方向で一致し、積層方向に延びる溝部を構成する。この溝部に銀ペーストを印刷することで、出力端子Ｐ１，Ｐ２、入力端子Ｐ３、および接地端子Ｇとして機能することとなる。

図３は、分波器１０を構成する多層基板１０１〜１１６を分離した状態を表す分解斜視図である。また、図４は、基板１０１を基板上方から見た状態を表す正面図である。
分波器１０では、基板１０１〜１０３，１１３〜１１５が、ローパスフィルタＬＦとして機能し、基板１０３〜１１３がハイパスフィルタＨＦとして機能する。即ち、分離されたローパスフィルタＬＦ（ＬＦ１，ＬＦ２）の間にハイパスフィルタＨＦが配置され、基板１０３，１１３は、ローパスフィルタＬＦ、ハイパスフィルタＨＦで共通に用いられる共通基板である。

基板１０１は、ランドパターン（実装用の電極のパターン）１００１〜１００６を下面に有する。ランドパターン１００１、１００２は出力端子Ｐ１，Ｐ２に，ランドパターン１００３は入力端子Ｐ３に、ランドパターン１００４〜１００６は接地端子Ｇにそれぞれ対応する。
ここで、基板１０１の外周に沿って、第１、第２の出力端子（ランドパターン１００１、１００２）、入力端子（ランドパターン１００３）の間に、接地端子（ランドパターン１００４〜１００６）が配置されている。これは、第１、第２の出力端子、入力端子を互いに遮蔽し、信号の干渉（混入）を防止するためである。

基板１０１は、その上面に接地（アース）用の平板電極１０１１および接続部１０１２の電極パターンを有する。平板電極１０１１は、接続部１０１２によって、接地端子Ｇに接続され、後述する平板電極１０２１を基板１０１から遮蔽し、分波器１０の動作の安定化を図っている。
平板電極１０１１は出力端子Ｐ２のランドパターン１００２に対応する欠落領域（平板電極１０２１のパターンが形成されない領域）１０１３を有する。即ち、平板電極１０１１はランドパターン１００２と上下に重なり合わない。
なお、この欠落領域１０１３は、基板１０１，１０２の積層方向から見て、ランドパターン１００２と重なるが、その形状は特に問題とはならない。即ち、ランドパターン１００２の形状と欠落領域１０１３の形状が異なってもよい（例えば、一方が矩形で他方が円形）。また、欠落領域１０１３が窓形状（欠落領域１０１３の外周に平板電極１０１１の枠を有する）であっても差し支えない。

平板電極１０１１が欠落領域１０１３を有することから、ランドパターン１００２と平板電極１１１１間の干渉が低減され、出力端子Ｐ２から出力される第２の周波数の信号の高調波が低減される。具体的には、ランドパターン１００２と平板電極１０１１との間に生じる浮遊容量を低減し、ハイパスフィルタＨＦ本来の機能を発揮させることで、高調波を効果的に低減することができる。なお、この詳細は後述する。

基板１０２は、キャパシタＣ２用の平板電極１０２１および接続部１０２２の電極パターンを有する。なお、この平板電極１０２１が基板１０２の欠落領域１０１３と重ならないようにして、平板電極１０２１の遮蔽が不完全になるのを防止している。
基板１０３は、接地（アース）用の平板電極１０３１および接続部１０３２の電極パターンを有する。
基板１０４は、キャパシタＣ５用の平板電極１０４１の電極パターンを有する。平板電極１０４１は、後述するビア（層間接続配線）１０５３と電気的に接続される。

基板１０５は、接地（アース）用の平板電極１０５１および接続部１０５２の電極パターンを有する。平板電極１０５１は、窓（平板電極１０５１が形成されない領域）を有し、この窓内に基板１０５を上下に貫通するビア１０５３が配置される。ビア１０５３は平板電極１０４１および後述のビア１０６２と電気的に接続される。
基板１０６は、キャパシタＣ７用の平板電極１０６１の電極パターンおよび基板１０６を上下に貫通するビア１０６２を有する。ビア１０６２はビア１０５３および後述のビア１０７２と電気的に接続される。

基板１０７は、インダクタＬ２として機能する線路１０７１の電極パターンを有する。線路１０７１の両端に基板１０７を上下に貫通するビア１０７２，１０７３を有する。ビア１０７２は、ビア１０６２と電気的に接続される。ビア１０７３は、平板電極１０６１および後述のビア１０８２と電気的に接続される。
基板１０８は、インダクタＬ３として機能する線路１０８１の電極パターンを有する。線路１０８１の一端に基板１０８を上下に貫通するビア１０８２を有する。ビア１０８２は、ビア１０７３、後述のビア１０９２と電気的に接続される。また、線路１０８１の他端は後述のビア１０９３と電気的に接続される。
基板１０９は、キャパシタＣ６用の平板電極１０９１の電極パターンを有する。平板電極１０９１の外および内に基板１０９を上下に貫通するビア１０９２、１０９３が配置される。ビア１０９２は、ビア１０８２および後述のビア１１０３と電気的に接続される。ビア１０９３は、線路１０８１の端部と電気的に接続される。

基板１１０は、キャパシタＣ６用の平板電極１１０１、接続部１１０２の電極パターン、および基板１１０を上下に貫通するビア１１０３を有する。ビア１１０３は、ビア１０９２および後述のビア１１１２と電気的に接続される。平板電極１１０１は後述のビア１１１３と電気的に接続される。
基板１１１は、キャパシタＣ４用の平板電極１１１１の電極パターン、および基板１１２を上下に貫通するビア１１１２を有する。また、平板電極１１１１内に基板１１１を上下に貫通するビア１１１３を有する。ビア１１１２は、ビア１１０３および後述のビア１１２２と電気的に接続される。ビア１１１３は、平板電極１１０１と電気的に接続される。

基板１１２は、キャパシタＣ３，Ｃ４両用の平板電極１１２１および平板電極１１２１に接続され、かつ基板１１２を上下に貫通するビア１１２２を有する。ビア１１２２は、ビア１１１２と電気的に接続される。
基板１１３は、キャパシタＣ１，Ｃ３両用の平板電極１１３１および接続部１１３２の電極パターンを有する。平板電極１１３１は、後述のビア１１４２と電気的に接続される。
基板１１４は、キャパシタＣ１用の平板電極１１４１および基板１１４を上下に貫通するビア１１４２を有する。ビア１１４２は、平板電極１１３１および後述のビア１１５２と電気的に接続される。
基板１１５は、インダクタＬ１として機能する線路１１５１を有する。線路１１５１の一端に基板１１５を上下に貫通するビア１１５２が配置される。ビア１１５２はビア１１４２と電気的に接続される。
基板１１６は、特段のパターンを有せず、主として基板１１５を保護するためのものである。

前述のように、切欠部１１〜１６の銀ペーストを介して、基板１０１〜１１６に形成されたパターン同士が電気的に接続される。即ち、基板１０１下面のランドパターン１００１，基板１０２の平板電極１０２１，基板１１４の平板電極１１４１，基板１１５の線路１１５１の一端が接続される（出力端子Ｐ１）。また、基板１０１下面のランドパターン１００２，基板１１０の平板電極１１０１が接続される（出力端子Ｐ２）。基板１０１下面のランドパターン１００３，基板１１３の平板電極１１３１が接続される（入力端子Ｐ３）。基板１０１下面のランドパターン１００４〜１００６と基板１０１上面の平板電極１０１１，基板１０３の平板電極１０３１，基板１０５の平板電極１０５１が接続される（接地端子Ｇ）。
線路１０７１，１０８１，１１５１の線幅は、例えば１００μｍに設定される。

また、基板１０４の平板電極１０４１、基板１０５のビア１０５３，基板１０６のビア１０６２，基板１０７のビア１０７２が互いに接続される（ｖｉａ１）。基板１０６の平板電極１０６１、基板１０７のビア１０７３，基板１０８のビア１０８２，基板１０９のビア１０９２，基板１１０のビア１１０３，基板１１１のビア１１１２，基板１１２のビア１１２２が互いに接続される（ｖｉａ２）。基板１０８の線路１０８１の端部，基板１０９のビア１０９３が互いに接続される（ｖｉａ３）。基板１１０の平板電極１１０１，基板１１１のビア１１１３が互いに接続される（ｖｉａ４）。基板１１３の平板電極１１３１，基板１１４のビア１１４２，基板１１５のビア１１５２が互いに接続される（ｖｉａ５）。

基板１０２の平板電極１０２１は、接地端子Ｇと電気的に接続された基板１０１，１０３の平板電極１０１１，１０３１によって挟まれている。この結果、平板電極１０２１は、基板１０２、平板電極１０１１との間で第１のキャパシタＣ２１を基板１０３、平板電極１０３１との間で第２のキャパシタＣ２２を形成する。そして、これら第１、第２のキャパシタが並列に接続されることで全体として１つのキャパシタＣ２として機能することになる（Ｃ２＝Ｃ２１＋Ｃ２２）。

平板電極１０１１，１０３１が接地されることで平板電極１０２１は外界から電気的に遮蔽される。平板電極１０１１に欠落領域１０１３があっても、この欠落領域１０１３に平板電極１０２１が対応しないことから、欠落領域１０１３の存在が平板電極１０２１を遮蔽する上で問題とはならない。
ランドパターン１００２は、平板電極１０１１の欠落領域１０１３に対応していることから、平板電極１０１１との干渉が回避される。ランドパターン１００２は平板電極１０３１と距離が離れていることから平板電極１０３１との間の干渉（例えば、浮遊容量の発生）は特に問題とはならない。

基板１０４の平板電極１０４１は、接地端子Ｇと電気的に接続された基板１０３，１０５の平板電極１０３１，１０５１によって挟まれている。この結果、平板電極１０４１は、基板１０４、平板電極１０３１との間で第１のキャパシタＣ５１を基板１０５、平板電極１０５１との間で第２のキャパシタＣ５２を形成する。そして、これら第１、第２のキャパシタが並列に接続されることで全体として１つのキャパシタＣ５として機能することになる（Ｃ５＝Ｃ５１＋Ｃ５２）。このように上下にキャパシタを構成したのは、平板電極１０４１の面積を大きくすることなく全体の容量Ｃ５を大きくするためである。
平板電極１０３１，１０５１が接地されることで平板電極１０４１は外界から電気的に遮蔽される。

平板電極１０６１は、基板１０６，平板電極１０５１との間にキャパシタＣ７を構成する。平板電極１１０１は基板１１０，平板電極１０９１との間にキャパシタＣ６を構成する。平板電極１１２１は基板１１２，平板電極１１１１との間にキャパシタＣ４を構成する。平板電極１１３１は基板１１３，平板電極１１２１との間にキャパシタＣ３を構成する。平板電極１１４１は基板１１４，平板電極１１３１との間にキャパシタＣ１を構成する。

（比較例）
図５は、比較例たる分波器１０ｘを構成する多層基板１０１〜１１６を分離した状態を表す分解斜視図である。
この比較例では基板１０１ｘ上の平板電極１０１５が欠落領域を有せず、ランドパターン１００２に対応する箇所にも平板電極１０１５が配置されている。
分波器１０と同様に、分波器１０ｘは入力端子Ｐ３から入力された信号を周波数により区分して出力端子Ｐ１，Ｐ２に出力することができる。
後述のように、平板電極１０１５が欠落領域を有しないことから、分波器１０ｘは分波器１０と周波数特性が相違する。

（第２実施形態）
本発明の第２の実施形態に係る分波器２０について説明する。
分波器２０の回路構成および外観は第１の実施形態とほぼ同様なので説明を省略する。
図６は、分波器２０を構成する多層基板２０１〜２１６を分離した状態を表す分解斜視図である。
分波器２０の基板２０１〜２１６は、積層の順序が異なるものの、分波器１０の基板１０１〜１１６とほぼ対応する。即ち、基板２０１、２１６は、基板１０１，１１６にそれぞれ対応する。基板２０２〜２１５は、基板１１５〜１０２にそれぞれ対応する。これは基板２０２〜２１５の積層の順序が基板１０２〜１１５とは逆であることを意味する。

基板２０２に積層されているのが基板１１５に対応する基板２０３となっている。この結果、基板２０１〜２０５がローパスフィルタＬＦを，基板２０５〜２１５がハイパスフィルタＨＦを構成することとなり、ローパスフィルタＬＦ、ハイパスフィルタＨＦが上下に配置される（基板２０５は両者に共通）。
また、分波器１０では３つの基板１０２〜１０３でキャパシタＣ２が構成されていたのに対して、分波器２０では２つの基板２０１〜２０２のみでキャパシタＣ２が構成されている。このことから、基板２０２の平板電極２０２１は基板１０２の平板電極１０２１よりも面積を大きくして、キャパシタＣ２の容量が分波器１０と分波器２０とでほぼ同一になるようにしている。

さらに、積層の順序の関係で、基板２０３，２０５〜２１２，２１４と基板１１５、１１３〜１０６，１０４とでビアの有無の関係が逆になっている。
即ち、基板２０３はビアを有しないのに対して、基板１１５はビア１１５２を有する。基板２０５はビア２０５３を有するのに対して、基板１１３はビアを有しない。基板２０６はビアを有しないのに対して、基板１１２はビア１１２２を有する。基板２０７はビア２０７２のみを有するのに対して、基板１１１は２つのビア１１２２、１１２３を有する。基板２０８は２つのビア２０８３、２０８４を有するのに対して、基板１１０はビア１１０３のみを有する。基板２０９はビア２０９２のみを有するのに対して、基板１０９は２つのビア１０９２、１０９３を有する。基板２１０は２つのビア２１０２、２１０３を有するに対して、基板１０８はビア１０８２のみを有する。基板２１１はビア２１１２のみを有するのに対して、基板１０７は２つのビア１０７２、１０７３を有する。基板２１２は２つのビア２１２２、２１２３を有するのに対して、基板１０６はビア１０６２のみを有する。基板２１４はビア２１４２を有するのに対して、基板１０４はビアを有しない。
この他の構成は第１の実施形態と特段の相違はないので、説明を省略する。

（分波器の特性）
図７〜９はそれぞれ、本発明の第１、第２の実施形態に係る分波器１０、２０と比較例に係る分波器１０９の周波数特性を表したグラフである。
このグラフは、入力端子Ｐ３での高周波信号の信号強度Ｗ３と出力端子Ｐ１から出力される信号強度Ｗ１の比（Ｗ１／Ｗ３）の周波数による変化を表す。横軸が高周波信号の周波数ｆ［ＧＨｚ］、縦軸が信号強度比（Ｗ１／Ｗ３）［ｄＢ］に対応する。

図７から示されるように、分波器１０では出力端子Ｐ２の基準周波数５ＧＨｚで信号強度比（Ｗ２／Ｗ３）が大きく、その高調波である１０ＧＨｚ，１５ＧＨｚで信号強度比（Ｗ２／Ｗ３）が小さくなっている。即ち、分波器１０は、基準周波数５ＧＨｚの信号を通過し、その高調波である１０ＧＨｚ（２次高調波），１５ＧＨｚ（３次高調波）の信号をカットしている（減衰させる）。また、図８に示されるように、分波器２０もほぼ同様の特性を有することが判る（３次高調波（１５ＧＨｚ）の付近で特性が下に凸）。
一方、図９に示されるように、比較例に係る分波器１０ｘでは、基準周波数５ＧＨｚおよび２次高調波１０ＧＨｚでは、分波器１０，２０と近似する特性が得られているが、３次高調波１５ＧＨｚでは減衰が小さくなっている（信号強度比（Ｗ２／Ｗ３）が大きい）。

以上のように、基板１０１、２０１上面の平板電極１０１１，２０１１が、下面のランドパターン１００２，２００２に対応するに欠落領域１０１３、２０１３を有することで、分波器１０，２０の周波数特性が向上することができる。
そして、これは基板１０２，２０１より上方に配置される基板の配置の影響をさほど受けないことが判る。基板１０２，２０２では、平板電極１０２１，２０２１の面積が異なっているが、その影響をほとんど受けていない。

接地される平板電極１０１１，２０１１に高周波側の出力端子Ｐ２に接続されるランドパターン１００１，２００１に対応する欠落領域１０１３，２０１３を有すことで周波数特性が良好となり、高調波、特に３次高調波をより効果的にカットしている。
この周波数特性はハイパスフィルタＨＦが本来有する周波数特性である。言い換えれば、ハイパスフィルタＨＦは、単なるハイパスフィルタとしてではなく、むしろバンドパスフィルタ（ＢＰＦ）に近い特性を有し、基準周波数５ＧＨｚより高周波の信号を減衰させる。

本発明に係る分波器の回路構成を表す図である。本発明の第１実施形態に係る分波器の外観を表す図である。本発明の第１実施形態に係る分波器を構成する多層基板を分離した状態を表す分解斜視図である。本発明の第１実施形態に係る分波器を構成する最下層の基板を表す正面図である。比較例たる分波器を構成する多層基板を分離した状態を表す分解斜視図である。本発明の第２実施形態に係る多層分波器を構成する基板を分離した状態を表す分解斜視図である。本発明の第１実施形態に係る分波器の周波数特性を表したグラフである。本発明の第２実施形態に係る分波器の周波数特性を表したグラフである。比較例に係る分波器の周波数特性を表したグラフである。

符号の説明

１０…分波器
ＬＦ…ローパスフィルタ
ＨＦ…ハイパスフィルタ
Ｐ１，Ｐ２…出力端子
Ｐ３…入力端子
Ｇ…接地端子
Ｌ１〜Ｌ３…インダクタ
Ｃ１〜Ｃ７…キャパシタ
１０１〜１１６…基板
１１〜１６…切欠部
１００１〜１００６…ランドパターン
１０１１…平板電極
１０１３…欠落領域

Claims

複数の基板が積層されてなる多層基板を有する分波器であって、
一主面上に配置される、高周波信号が入力される入力電極、高周波信号が出力される出力電極、および接地のための接地電極と、
前記一主面に対向する基板間界面に配置される、前記出力電極に対応する欠落領域を含み、かつ前記接地電極に電気的に接続される平板電極と、
前記入力電極から入力された所定の周波数より高い高周波信号を前記出力電極に伝達するフィルタ回路と、
を具備することを特徴とする分波器。
複数の基板が積層されてなる多層基板を有する分波器であって、
一主面上に配置される、第１の周波数の信号とこの第１の周波数より高い第２の周波数の信号の少なくともいずれかが入力される入力電極、前記第１の周波数の信号が出力される第１の出力電極、前記第２の周波数の信号が出力される第２の出力電極、および接地のための接地電極と、
前記一主面に対向する第１の基板間界面に配置される、前記第２の出力電極に対応する欠落領域を含み、かつ前記接地電極に電気的に接続される第１の平板電極と、
前記入力電極から入力される第１の周波数の信号を前記第１の出力電極に伝達し、前記入力電極から入力される第２の周波数の信号を前記第２の出力電極に伝達するフィルタ回路と、
を具備することを特徴とする分波器。
前記フィルタ回路が、
前記入力電極から入力される前記第１、第２の周波数の信号から、前記第２の周波数の信号を遮断し、前記第１の周波数の信号を前記第１の出力電極に伝達するローパスフィルタ回路と、
前記入力電極から入力される前記第１、第２の周波数の信号から、前記第１の周波数の信号を遮断し、前記第２の周波数の信号を前記第２の出力電極に伝達するハイパスフィルタ回路と、を備える
ことを特徴とする請求項２記載の分波器。
前記ローパスフィルタ回路が、
前記第１の基板間界面に対向する第２の基板間界面に配置される、前記第１の出力電極に電気的に接続される第２の平板電極を備える
ことを特徴とする請求項３記載の分波器。