JPH1116758A - 電子部品の製造方法 - Google Patents

電子部品の製造方法

Info

Publication number
JPH1116758A
JPH1116758A JP9187875A JP18787597A JPH1116758A JP H1116758 A JPH1116758 A JP H1116758A JP 9187875 A JP9187875 A JP 9187875A JP 18787597 A JP18787597 A JP 18787597A JP H1116758 A JPH1116758 A JP H1116758A
Authority
JP
Japan
Prior art keywords
electrode
cutting
gap
cutting blade
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9187875A
Other languages
English (en)
Other versions
JP3425712B2 (ja
Inventor
Toshiya Sasaki
俊哉 佐々木
Kazuyoshi Uchiyama
一義 内山
Masahiko Kawaguchi
正彦 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP18787597A priority Critical patent/JP3425712B2/ja
Publication of JPH1116758A publication Critical patent/JPH1116758A/ja
Application granted granted Critical
Publication of JP3425712B2 publication Critical patent/JP3425712B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【課題】 切断用ブレードの摩耗を抑制することが可能
で、かつ、電極をパターニングする工程などにおいて用
いられる処理液が基板上に停滞せず、ファインな線形
(パターン)を得ることが可能な電子部品の製造方法を
提供する。 【解決手段】 ユニット基板1の表面の切断ラインA上
にある電極(接続電極)2aに、所定の幅Wgのギャッ
プGを形成し、切断用ブレードにより、ギャップGを挟
んで対向する一対の電極パターン2のそれぞれの一部を
切削しつつ、ユニット基板1のギャップ部分を切断する
ことにより、互いに対向する2つの切断端面に接続電極
2a,2aを露出させる。また、ギャップGの幅Wg
を、Wg≦Wb−2α(Wb:切断用ブレードの厚み,
α:切断用ブレードの厚み方向への切断位置ずれ量)と
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品の製造方
法に関し、詳しくは、表面に電極を配設してなるユニッ
ト基板(親基板)を、所定の切断ラインに沿って切断す
ることにより、切断端面に電極の露出した素子を得る工
程を含む電子部品の製造方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】基板表
面に電極パターン(薄膜コイルパターン)を配設してな
るチップ型コイル部品は、例えば、図5に示すように、
複数の電極パターン52が配設され、かつ、その表面
が、絶縁・保護膜53により被覆されたユニット基板5
1を、所定の切断ラインA及びBに沿って切断し、個々
の素子54を切り出す工程を経て製造されている。
【0003】なお、上記絶縁・保護膜53としては、表
面の平滑性、絶縁性、耐熱性、及びチップの小型化にと
もなう微細加工への適性などの見地から、例えばポリイ
ミドなどの樹脂材料やガラス系材料などが用いられてい
る。
【0004】ところで、小型化を要求されるチップ型の
電子部品、特に基板表面に電極パターン(薄膜コイルパ
ターン)が配設されたチップ型コイル部品などにおいて
は、性能を維持、向上させようとすると、電極パターン
を形成することが可能な面積をいかに広く確保すること
ができるかが重要になる。
【0005】そこで、ユニット基板51を所定の位置で
切断して、個々の素子54を切り出す方法として、ダイ
シングブレードを用いて切断するダイシング工法が広く
用いられている。このダイシング工法は、加工精度に優
れているばかりでなく、絶縁・保護膜53も同時に切断
することが可能で、スクライブブレーク工法などのよう
に切断しろを形成する必要がなく、チップ外周部まで電
極パターン52を形成することが可能で、電極パターン
の形成に使用することが可能な面積を広くとることがで
きるという利点がある。
【0006】図6は、図5に示すユニット基板51から
切り出された素子54に、切断端面51bに露出してい
る接続電極52と導通する外部電極55を形成した状態
を示す断面図である。
【0007】ところで、各素子54を切り出すにあたっ
て、ダイシング工法を用い、基板51aの端面に接続電
極52aを露出させようとすると、図5に示すような電
極パターンの場合、ダイシングブレードの全幅で接続電
極(金属)52aを切削することが必要になる。一般
に、接続電極(金属)52aはユニット基板51に比べ
て切削抵抗が大きいため、ダイシングブレードの摩耗が
激しく、ダイシングブレードの目詰りによる切削力の低
下を招くとともに、これに起因してユニット基板51に
チッピングが発生するという問題点がある。
【0008】また、図5に示すような電極パターンの場
合、各列R1,R2,R3……の電極パターンがそれぞ
れ切れ目なく連続しているため、製造工程で、電極をパ
ターニングする際のスピン現像やスピンエッチングなど
を行う場合に、遠心力により処理液が各列R1,R2,
……間に停滞し、ファインな線形(パターン)得ること
ができなかったり、エッチング残りが生じたりするとい
う問題点がある。なお、図7において、ハッチングを付
した部分Dが処理液の溜まりやすい部分である。
【0009】本発明は、上記問題点を解決するものであ
り、表面に電極を配設してなるユニット基板(親基板)
を切断することにより、切断端面に電極の露出した構造
を有する電子部品を製造するにあたって、切断用ブレー
ドの摩耗が少なく、基板のチッピングの発生を抑制する
ことが可能で、しかも、基板上に処理液が停滞せず、フ
ァインな線形(パターン)得ることが可能な電子部品の
製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子部品の製造方法は、表面に電極を配設
してなるユニット基板(親基板)を、所定の切断ライン
に沿って切断することにより、切断端面に電極の露出し
た素子を得る工程を含む電子部品の製造方法において、
ユニット基板の表面の切断ライン上にある電極に、所定
の幅Wgのギャップを形成し、切断用ブレードにより、
前記ギャップを挟んで対向する一対の電極のそれぞれを
切削しつつ、切断ラインに沿ってユニット基板のギャッ
プ部分を切断することにより、互いに対向する2つの切
断端面に電極を露出させる工程を含むことを特徴として
いる。
【0011】ユニット基板の表面の切断ライン上にある
電極に、所定の幅Wgのギャップを形成し、切断用ブレ
ードにより、ギャップを挟んで対向する一対の電極のそ
れぞれを切削しつつ、切断ラインに沿ってユニット基板
のギャップ部分を切断することにより、互いに対向する
2つの切断端面に電極を確実に露出させることが可能に
なり、外部電極との接続信頼性を向上させることが可能
になる。また、電極にギャップを形成するようにしてい
るので、切断用ブレードが、その全幅で電極(金属)を
切削するのではなく、ギャップ部分を除いた部分のみを
切削することになるため、切断用ブレードの摩耗の抑
制、長寿命化を図ることが可能になる。また、切断用ブ
レードの目詰りによる切削力の低下やこれから生じるユ
ニット基板のチッピングの発生を抑制して、電極と外部
電極との接続信頼性を向上させることができるようにな
る。また、電極にギャップが形成されており、電極をパ
ターニングする際などにおいて用いられる処理液がギャ
ップを流通し、ユニット基板上に停滞することがないた
め、ファインな線形(パターン)得ることが可能にな
る。
【0012】また、本発明の電子部品の製造方法は、前
記ギャップの幅Wgが、下記の式(1)の要件を満たすこ
と Wg≦Wb−2α ……(1) Wb:切断用ブレードの厚み α :切断用ブレードの厚み方向への切断位置ずれ量 を特徴としている。
【0013】ギャップの幅Wgを、Wg≦Wb−2αと
することにより、切断位置のずれがある場合にも、切断
用ブレードの全幅で電極(金属)を切削することを回避
して切断用ブレードの摩耗を抑制しつつ、電極の一部を
確実に切削して、基板の切断端面に電極を露出させるこ
とが可能になり、本発明をより実効あらしめることがで
きる。
【0014】また、本発明の電子部品の製造方法は、前
記切断端面に露出する電極が、電極と外部電極との接続
のための引き出された接続電極であることを特徴として
いる。
【0015】切断端面に露出する電極が、外部電極との
接続のための引き出された接続電極である形態において
は、接続電極を切断端面に露出させて、外部電極に確実
に接続することが可能になり、接続信頼性を向上させる
ことができるようになるとともに、電子部品の高Q化を
図ることが可能になり、効率よく高性能の電子部品を製
造することが可能になる。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を示し
てその特徴とするところをさらに詳しく説明する。
【0017】この実施形態では、図4に示すように、セ
ラミックからなる基板1aの表面に、外部との接続のた
めの接続電極2aを含む薄膜コイルパターン(電極パタ
ーン)2を配設し、かつ、薄膜コイルパターン2の配設
面を、絶縁・保護膜(被覆材)3により被覆してなる素
子4の、接続電極2aを露出させた端面に、接続電極2
aと導通するように外部電極5を配設した構造を有する
チップ型コイル部品を製造する場合を例にとって説明す
る。
【0018】まず、セラミックからなるユニット基板上
に、スパッタ、蒸着、イオンプレーティング、メッキ、
厚膜印刷などの成膜方法により、Ag、Cuなどの金属
からなる電極膜を成膜する。
【0019】次に、電極膜を既知の方法でエッチングす
ることにより、図1に示すような、接続電極2aを含む
複数の薄膜コイルパターン(電極パターン)2が表面に
形成されたユニット基板1を形成する。
【0020】なお、この薄膜コイルパターン2の互いに
隣接する接続電極2a,2aの間には、幅Wg≦Wb−
2α(但し、Wbはユニット基板1の切断に用いられる
切断用ブレード(ダイシングブレード)6(図1(a))
の厚み,αは切断用ブレード6の厚み方向への切断位置
ずれ量)のギャップ(溝)Gが形成されている。
【0021】それから、図2に示すように、薄膜コイル
パターン2の形成されたユニット基板1の表面を覆うよ
うに、ポリイミドなどの樹脂材料、あるいはガラスペー
ストなどの無機絶縁材料からなる絶縁・保護膜3を形成
する。
【0022】次いで、ユニット基板1を、厚みWbの切
断用ブレード6(図1(a))を用い、ギャップ(溝)G
の中央部を、切断ラインAに沿ってダイシングカット
(一次カット)する。これにより切断された電極の端面
は切断端面に露出する。その後、切断ラインBに沿って
ダイシングカット(二次カット)することにより、個々
の素子4を切り出す(図3)。
【0023】それから、個々の素子4の、接続電極2a
が露出した切断端面1b(図4)を含む部分に、例え
ば、Ag、Cu、Cr、Niなどの金属をスパッタリン
グ法や、スパッタリングとメッキを併用する方法などに
より、接続電極2aと導通するように外部電極5を形成
し、図4に示すような電子部品(チップ型コイル部品)
を得る。
【0024】なお、外部電極5は、個々の素子4を切り
出した後に形成してもよいが、切断ラインAに沿って一
次カットした後、複数の素子を含む短冊状の基板の段階
で形成し、その後、外部電極の形成された短冊状の基板
をカットして個々の電子部品(チップ型コイル部品)に
分割することも可能である。そして、その場合には、個
々の素子を切り出してから外部電極を形成する場合に比
べて製造工程を簡略化することが可能になる。
【0025】上記実施形態の方法では、薄膜コイルパタ
ーン2の互いに隣接する接続電極2a,2aの間にギャ
ップGを形成しているので、切断用ブレードの全幅で接
続電極(金属)2aを切削することを回避して、切断用
ブレードの摩耗を軽減することができる。また、切断用
ブレードの目詰りによる切削力の低下やこれから生じる
基板のチッピングの発生を抑制して、接続電極2aと外
部電極5の接続信頼性を向上させることができる。
【0026】また、ギャップ(溝)Gの幅Wgが、Wg
≦Wb−2α(但し、Wbはユニット基板1の切断に用
いられる切断用ブレード(ダイシングブレード)6(図
1(a))の厚み,αは切断用ブレード6の厚み方向への
切断位置ずれ量)の要件を満たすようにしているので、
図1(a)に示すように、切断位置が、本来の位置よりα
だけ切断用ブレード6の厚み方向にずれたとしても、確
実に隣接する二つの接続電極2a,2aの一部を切削し
て切断端面1b(図4)に露出させることが可能にな
り、外部電極5との接続信頼性を向上させることができ
る。
【0027】また、上記実施形態の方法では、薄膜コイ
ルパターン2と外部電極5との接続のための接続電極2
aを切断端面1b(図4)に露出させるようにしている
ので、チップ型コイル部品の高Q化、大インダクタンス
化、あるいは、低浮遊容量化を図ることが可能になり、
効率よく性能の向上を図ることができる。
【0028】また、ギャップGを形成するようにしてい
るので、薄膜コイルパターン2をパターニングする際な
どにおいて用いられる処理液がギャップ(溝)Gから周
辺部に流出し、ユニット基板1上に停滞することがない
ため、ファインな線形(パターン)得ることができる。
【0029】なお、上記の実施形態では、チップ型コイ
ル部品を製造する場合を例にとって説明したが、本発明
は、チップ型コイル部品に限らず、基板の表面に抵抗、
コンデンサなどの素子パターン(電極)を形成してなる
種々の電子部品に適用することが可能である。
【0030】また、上記の実施形態では、ユニット基板
の一方の面にのみ電極パターンが形成されている場合に
ついて説明したが、両面に電極パターンが形成されてい
る場合にも本発明を適用することが可能である。
【0031】また、上記実施形態では、電極パターン上
に絶縁・保護膜を形成した後、ユニット基板を切断用ブ
レードを用いて切断するようにした場合について説明し
たが、絶縁・保護膜を形成する前に切断することも可能
である。また、本発明は、絶縁・保護膜を形成しない電
子部品を製造する場合にも適用することが可能である。
【0032】本発明は、さらにその他の点においても上
記実施形態に限定されるものではなく、発明の要旨の範
囲内において、種々の応用、変形を加えることが可能で
ある。
【0033】
【発明の効果】上述のように、本発明の電子部品の製造
方法は、切断用ブレードにより、前記ギャップを挟んで
対向する一対の電極のそれぞれを切削しつつ、切断ライ
ンに沿ってユニット基板のギャップ部分を切断すること
により、互いに対向する2つの切断端面に電極を露出さ
せるようにしているので、電極を切断端面に確実に露出
させることが可能になり、外部電極との接続信頼性を向
上させることができる。また、電極にギャップを形成す
るようにしているので、切断用ブレードが、その全幅で
電極(金属)を切削するのではなく、ギャップ部分を除
いた部分のみを切削することになるため、切断用ブレー
ドの摩耗を抑制し、切断用ブレードの寿命を延ばすこと
ができる。
【0034】また、切断用ブレードの目詰りによる切削
力の低下やこれから生じる基板のチッピングの発生を抑
制して、電極と外部電極の接続信頼性を向上させること
ができる。
【0035】また、電極にギャップを形成するようにし
ているので、電極をパターニングする際などにおいて用
いられる処理液がギャップを流通し、ユニット基板上に
停滞することがないため、ファインな線形(パターン)
得ることができる。
【0036】また、ギャップの幅Wgを、Wg≦Wb−
2α(但し、Wbはユニット基板の切断に用いられる切
断用ブレードの厚み,αは切断用ブレード6の厚み方向
への切断位置ずれ量)とすることにより、切断位置にず
れがある場合にも、切断用ブレードの全幅で電極(金
属)を切削することを回避して切断用ブレードの摩耗を
抑制しつつ、電極の一部を確実に切削して、基板の切断
端面に電極を露出させることが可能になり、本発明をよ
り実効あらしめることができる。
【0037】また、切断端面に露出する電極が、外部電
極との接続のための引き出された接続電極である形態の
場合、接続電極を切断端面に露出させて、外部電極に確
実に接続することが可能になり、接続信頼性を向上させ
ることができるようになるとともに、効率よく高性能の
電子部品を製造することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態にかかる電子部品の製造方
法の一工程において、表面に薄膜コイルパターンを形成
したユニット基板を示す図であり、(a)は平面図、(b)
は要部を示す、(a)のA−A線断面図である。
【図2】本発明の一実施形態にかかる電子部品の製造方
法の一工程において、薄膜コイルパターンが形成された
ユニット基板の表面に、絶縁・保護膜を配設した状態を
示す平面図である。
【図3】本発明の一実施形態にかかる電子部品の製造方
法の一工程において、ユニット基板を切断ラインに沿っ
て、切断した状態を示す平面図である。
【図4】本発明の一実施形態にかかる電子部品の製造方
法により製造された電子部品(チップ型コイル部品)を
示す斜視図である。
【図5】従来のユニット基板に形成されている電極パタ
ーンを示す図である。
【図6】従来の電子部品の製造方法により製造された電
子部品を示す正面断面図である。
【図7】従来のユニット基板の処理液の溜まりやすい部
分を示す図である。
【符号の説明】
1 ユニット基板 1a 個々の素子を構成する基板 1b 切断端面 2 電極パターン(薄膜コイルパターン) 2a 接続電極 3 絶縁・保護膜 4 素子 5 外部電極 6 切断用ブレード(ダイシングブレー
ド) A,B 切断ライン G ギャップ(溝) Wg ギャップの幅 Wb 切断用ブレードの厚み

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】表面に電極を配設してなるユニット基板
    (親基板)を、所定の切断ラインに沿って切断すること
    により、切断端面に電極の露出した素子を得る工程を含
    む電子部品の製造方法において、 ユニット基板の表面の切断ライン上にある電極に、所定
    の幅Wgのギャップを形成し、 切断用ブレードにより、前記ギャップを挟んで対向する
    一対の電極のそれぞれを切削しつつ、切断ラインに沿っ
    てユニット基板のギャップ部分を切断することにより、
    互いに対向する2つの切断端面に電極を露出させる工程
    を含むことを特徴とする電子部品の製造方法。
  2. 【請求項2】前記ギャップの幅Wgが、下記の式(1)の
    要件を満たすこと Wg≦Wb−2α ……(1) Wb:切断用ブレードの厚み α :切断用ブレードの厚み方向への切断位置ずれ量 を特徴とする請求項1記載の電子部品の製造方法。
  3. 【請求項3】前記切断端面に露出する電極が、外部電極
    との接続のための引き出された接続電極であることを特
    徴とする請求項1又は2記載の電子部品の製造方法。
JP18787597A 1997-06-26 1997-06-26 電子部品の製造方法 Expired - Fee Related JP3425712B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18787597A JP3425712B2 (ja) 1997-06-26 1997-06-26 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18787597A JP3425712B2 (ja) 1997-06-26 1997-06-26 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH1116758A true JPH1116758A (ja) 1999-01-22
JP3425712B2 JP3425712B2 (ja) 2003-07-14

Family

ID=16213745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18787597A Expired - Fee Related JP3425712B2 (ja) 1997-06-26 1997-06-26 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3425712B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001022443A1 (fr) * 1999-09-17 2001-03-29 Fdk Corporation Bobine d'inductance multicouche et procede de fabrication de ladite bobine d'inductance
JP2018137352A (ja) * 2017-02-22 2018-08-30 Tdk株式会社 電子部品の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001022443A1 (fr) * 1999-09-17 2001-03-29 Fdk Corporation Bobine d'inductance multicouche et procede de fabrication de ladite bobine d'inductance
JP2001155938A (ja) * 1999-09-17 2001-06-08 Fdk Corp 積層インダクタおよびその製造方法
US6452473B1 (en) 1999-09-17 2002-09-17 Fdk Corporation Multilayer inductor and method of manufacturing the same
JP2018137352A (ja) * 2017-02-22 2018-08-30 Tdk株式会社 電子部品の製造方法

Also Published As

Publication number Publication date
JP3425712B2 (ja) 2003-07-14

Similar Documents

Publication Publication Date Title
KR100474032B1 (ko) 인덕터부품 및 그 인덕턴스값 조정방법
JP2002280810A (ja) 方向性結合器
JP3239806B2 (ja) 電子部品の製造方法
US6194248B1 (en) Chip electronic part
JPH11144904A (ja) チップ電子部品
CN115603694A (zh) Tc-saw器件、用于制作tc-saw器件的方法
JPH1116758A (ja) 電子部品の製造方法
JPS58170058A (ja) 光集積化半導体装置
EP0484558A1 (en) High frequency coil and method of manufacturing the same
JP3765563B2 (ja) 電子部品
CN111180205B (zh) 芯片电容器及芯片电容器的制造方法
JP4504577B2 (ja) チップ形抵抗器の製造方法
US11315708B1 (en) Chip resistor
JP2005078874A (ja) ジャンパーチップ部品及びジャンパーチップ部品の製造方法
US20220320012A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JPH07283060A (ja) 薄膜チップインダクタの製造方法
JPH08115840A (ja) 薄膜チップインダクタの製造方法
JP2654655B2 (ja) 抵抗器の製造方法
JPH03265206A (ja) チップ形圧電部品とその製造方法
JP4029201B2 (ja) サーミスタ素子の製造方法
JP4303833B2 (ja) 多連チップ抵抗器とその製造方法
JPH08107035A (ja) 薄膜チップインダクタの製造方法
JPH06140807A (ja) 誘電体フィルタ
JPH08172302A (ja) 高誘電率合成樹脂平面フィルタ
JPH07106910A (ja) チップ型圧電共振子およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100509

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100509

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees