CN116344182A - 一种具有磁屏蔽结构的叠层片式共模电感器 - Google Patents

一种具有磁屏蔽结构的叠层片式共模电感器 Download PDF

Info

Publication number
CN116344182A
CN116344182A CN202310118708.6A CN202310118708A CN116344182A CN 116344182 A CN116344182 A CN 116344182A CN 202310118708 A CN202310118708 A CN 202310118708A CN 116344182 A CN116344182 A CN 116344182A
Authority
CN
China
Prior art keywords
pole piece
layer
magnetic shielding
inductor
common mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310118708.6A
Other languages
English (en)
Inventor
詹卓锐
魏云昊
肖倩
刘季超
徐鹏飞
王智会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhenhua Ferrite and Ceramic Electronics Co Ltd
Original Assignee
Shenzhen Zhenhua Ferrite and Ceramic Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhenhua Ferrite and Ceramic Electronics Co Ltd filed Critical Shenzhen Zhenhua Ferrite and Ceramic Electronics Co Ltd
Priority to CN202310118708.6A priority Critical patent/CN116344182A/zh
Publication of CN116344182A publication Critical patent/CN116344182A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/34Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36Electric or magnetic shields or screens
    • H01F27/366Electric or magnetic shields or screens made of ferromagnetic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/34Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本申请提供了一种具有磁屏蔽结构的叠层片式共模电感器,包括磁屏蔽层,磁屏蔽层的内部形成有中空槽部;连接层,设于中空槽部中,连接层的外壁与中空槽部的内壁之间间隔形成环形槽部,连接层的顶面和底面分别与磁屏蔽层连接;介质层,填充于环形槽部中;两个相对间隔设置的电感,各电感设于介质层中并卷绕连接层设置,各电感的两端分别伸出介质层并伸入磁屏蔽层中。本申请通过将两个相对间隔设置的电感设于介质层中,并将各电感卷绕连接层设置,并且在介质层的外侧形成磁屏蔽层,该磁屏蔽层可将位于其内部的介质层、两个电感和连接层包围,从而可有效提高对电感的抑制辐射干扰能力,提高叠层片式共模电感器的广泛适应性。

Description

一种具有磁屏蔽结构的叠层片式共模电感器
技术领域
本申请属于电子元器件技术领域,更具体地说,是涉及一种具有磁屏蔽结构的叠层片式共模电感器。
背景技术
电感器作为磁性元件的重要组成部分,被广泛应用于电力电子线路中,尤其在电源电路中更是不可或缺的部分。在电源电路中,由于整流二极管和滤波电容以及电感中的电流或电压急剧变化,产生电磁干扰源,同时输入电源中也存在工频以外的高次谐波噪声,这些干扰若不加以扼制,将对负载设备造成损害。
目前,采用LTCC(low temperature co-fired ceramics,低温共烧陶瓷技术)工艺制备而成的叠层片式共模电感器虽然具有共模信号抑制和对差模信号的干扰等功能,但其抑制辐射干扰的能力依旧不能满足要求,适应性较差。
发明内容
本申请实施例的目的在于提供一种具有磁屏蔽结构的叠层片式共模电感器,以解决相关技术中存在的:目前的叠层片式共模电感器抑制辐射干扰的能力不足,适应性较差的问题。
为实现上述目的,本申请实施例采用的技术方案是:
提供一种具有磁屏蔽结构的叠层片式共模电感器,包括:
磁屏蔽层,所述磁屏蔽层的内部形成有中空槽部;
连接层,设于所述中空槽部中,所述连接层的外壁与所述中空槽部的内壁之间间隔形成环形槽部,所述连接层的顶面和底面分别与所述磁屏蔽层连接;
介质层,填充于所述环形槽部中;
两个相对间隔设置的电感,各所述电感设于所述介质层中并卷绕所述连接层设置,各所述电感的两端分别伸出所述介质层并伸入所述磁屏蔽层中。
此结构,本申请通过将两个相对间隔设置的电感设于介质层中,并将各电感卷绕连接层设置,并且在介质层的外侧形成磁屏蔽层,该磁屏蔽层可将位于其内部的介质层、两个电感和连接层包围,从而可有效提高对电感的抑制辐射干扰能力,提高叠层片式共模电感器的广泛适应性。
在一个实施例中,所述磁屏蔽层和所述连接层为由铁氧体材料制成的导磁体。
此结构,可使磁芯体积缩小很多,适应元器件向小型化、轻量化放行发展的需要。
在一个实施例中,各所述电感为螺旋电感。
此结构,螺旋电感相对于分立绕线电感,具有成本低、更易集成、功耗小、噪声小等优点。通过增加线圈的厚度,可以减小电感的欧姆损耗,适合低频电感的优化设计。
在一个实施例中,各所述电感包括两个平行间隔设置的卷绕电极和连接两个所述卷绕电极的电极层;所述介质层中分别形成有容置各所述卷绕电极的第一孔位和容置各所述电极层的第二孔位,各所述第一孔位与相应所述第二孔位连通;所述磁屏蔽层上分别设有供各所述卷绕电极伸入的开孔。
此结构,通过第一孔位可实现各卷绕电极位于介质层中的部分的丝印成型,通过第二孔位可实现各电极层的丝印成型,通过开孔可实现各卷绕电极伸入磁屏蔽层中的部分的丝印成型。
在一个实施例中,各所述卷绕电极包括螺旋电极和与所述螺旋电极的外端连接的连接电极,相邻两个所述螺旋电极的内端通过相应所述电极层连接。
此结构,第二孔位为垂直过孔,通过第二孔位中丝印形成的电极层可实现两个螺旋电极的连接。
在一个实施例中,各所述螺旋电极包括第一极片、与所述第一极片的一端垂直的第二极片、与所述第二极片远离所述第一极片的一端垂直并与所述第一极片平行的第三极片、与所述第三极片远离所述第二极片的一端垂直并与所述第二极片平行的第四极片、与所述第四极片远离所述第三极片的一端垂直并与所述第三极片平行的第五极片和与所述第五极片远离所述第四极片的一端垂直并与所述第四极片平行的第六极片,所述第六极片远离所述第五极片的一端设有相应所述连接电极。
此结构,通过将各螺旋电极设置为第一极片、第二极片、第三极片、第四极片、第五极片和第六极片,从而可实现螺旋状构型,绕卷成目标圈数。
在一个实施例中,各所述连接电极的宽度大于相应所述螺旋电极的宽度。
此结构,通过将各连接电极的宽度做大,便于各连接电极与外部器件的连接。
在一个实施例中,各所述电感为由银材料制成的导电体。
此结构,银电极具有电势稳定,电极结构牢固,温度滞后性小,可在高温下使用的优点。
在一个实施例中,所述介质层的中部形成有避让孔,所述避让孔中填充印刷有所述连接层。
此结构,各电感绕连接层卷绕设置,即连接层设于电感的内部,并通过磁屏蔽层实现对各电感的包覆,可从内外实现对各电感的包夹,进一步提高抑制辐射干扰的效果。
在一个实施例中,所述介质层为由低介电常数陶瓷材料制成的绝缘体。
此结构,低介电常数陶瓷材料能够降低基板与金属电极间的交互耦合损耗,缩短信号传播的延迟时间。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或示范性技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的叠层片式共模电感器的立体结构示意图;
图2为图1的分解示意图;
图3为图2的透视图;
图4为本申请实施例提供的电感的立体结构示意图;
图5为本申请实施例提供的卷绕电极的立体结构示意图。
其中,图中各附图主要标记:
1、磁屏蔽层;11、中空槽部;12、开孔;
2、连接层;21、环形槽部;
3、介质层;31、第一孔位;32、第二孔位;33、避让孔;
4、电感;41、卷绕电极;411、螺旋电极;4111、第一极片;4112、第二极片;4113、第三极片;4114、第四极片;4115、第五极片;4116、第六极片;412、连接电极;42、电极层。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件,它可以是直接连接到另一个元件或间接连接至该另一个元件上。
此外,术语“第一”、“第二”、“第三”、“第四”、“第五”、“第六”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”、“第四”、“第五”、“第六”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。“若干”的含义是一个或一个以上,除非另有明确具体的限定。
在本申请的描述中,需要理解的是,术语“中心”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在整个说明书中参考“一个实施例”或“实施例”意味着结合实施例描述的特定特征,结构或特性包括在本申请的至少一个实施例中。因此,“在一个实施例中”或“在一些实施例中”的短语出现在整个说明书的各个地方,并非所有的指代都是相同的实施例。此外,在一个或多个实施例中,可以以任何合适的方式组合特定的特征,结构或特性。
请参阅图1至图3,现对本申请实施例提供的具有磁屏蔽结构的叠层片式共模电感器进行说明。该具有磁屏蔽结构的叠层片式共模电感器包括磁屏蔽层1、连接层2、介质层3和两个电感4。其中,磁屏蔽层1可呈长方体构型,磁屏蔽层1的内部形成有中空槽部11,该中空槽部11可呈长方体构型。中空槽部11中设有连接层2,连接层2的外壁与中空槽部11的内壁之间间隔形成环形槽部21。连接层2可呈长方体构型,其具有顶面、与顶面平行的底面和连接顶面与底面的四个侧面,上述的“连接层2的外壁”可理解为四个侧面。连接层2的顶面和底面分别与磁屏蔽层1连接,具体地,连接层2的顶面与中空槽部11的顶面连接,连接层2的底面与中空槽部11的底面连接。介质层3填充于环形槽部21中,从而可实现介质层3对连接层2的包裹,磁屏蔽层1对介质层3的包裹。两个电感4相对间隔设置,两个电感4可平行间隔设置,各电感4设于介质层3中,且各电感4卷绕连接层2设置,即以连接层2为绕线的主体,各电感4的中部卷绕形成供连接层2穿过的孔位。各电感4的两端分别伸出介质层3并伸入磁屏蔽层1中,各电感4的伸出端可与磁屏蔽层1的外壁持平。
此结构,本申请通过将两个相对间隔设置的电感4设于介质层3中,并将各电感4卷绕连接层2设置,并且在介质层3的外侧形成磁屏蔽层1,该磁屏蔽层1可将位于其内部的介质层3、两个电感4和连接层2包围,从而可有效提高对电感4的抑制辐射干扰能力,提高叠层片式共模电感器的广泛适应性。
本申请提供的具有磁屏蔽结构的叠层片式共模电感器,是采用LTCC工艺制备而成的,该具有磁屏蔽结构的叠层片式共模电感器的制备方法包括以下步骤:
1、流延:将配制好的混料在流延设备中进行流延工艺,得到具有一定厚度的生瓷带,供后续进一步使用。混料可在制浆步骤中完成,混料的组分及成分配比等参数,可以根据叠层片式共模电感器的性能进行调节,在此不作唯一限定。
2、裁切:将上述呈卷状式的生瓷带切割成目标尺寸大小的单片式料带,以满足后续工艺的需求。其中,料带的尺寸大小可以根据制备的叠层片式共模电感器的尺寸大小来进行确定。
在一些实施例中,即生产者可从厂商直接购买已经切好的料带,该料带符合生产制备叠层片式共模电感器的要求,从而可省略流延步骤和裁切步骤。
3、印刷:采用丝网印刷工艺,以真空吸力固定料带于多孔工作台上,各料带上开孔后再填充,并通过丝印机在各料带上的对应位置分别丝印形成上述介质层3、连接层2和电感4。
4、叠片:将印刷完毕后的多个料带按顺序堆叠。其中,叠片中可使用CCD(Charge-coupled Device,电荷耦合元件)镜头实现多个料带的堆叠,从而有助于提高对位精度。各料带上的磁屏蔽层1、连接层2、介质层3和电感4经堆叠后形成具有厚度的块状体或片状体。
5、均压:将叠片后的多个料带压制成型,使各料带上的磁屏蔽层1、介质层3、电感4和连接层2对位压制混合预成品,该预成品具有完整的磁屏蔽层1、介质层3、电感4和连接层2。其中,通过压力机可对叠片后的多个料带的上方和下方进行同时施压,以提高压制成型后的产品效果。均压可采用热压或等静压等方式进行,防止分层的出现。
6、切割:通过切割机按照目标尺寸大小将预成品进行分割。
7、排胶烧结:将切下来的产品放置在烧结炉内的承烧板上,设定好产品烧结的温度曲线后进行烧结。在保证温度均匀的前提下,缓慢进行加热升温,以实现产品的排胶烧结,烧结温度约850℃-900℃。
排胶烧结关系到产品中气体多少、颗粒之间的结合程度以及基板的机械强度的高低。烧结工艺的关键是烧结曲线和炉膛温度的一致性,决定了烧结后基板的平整度和收缩率。升温速率不宜过快,否则会导致烧结后基板的平整度差、收缩率减小,甚至会发生翘曲。采用烧结炉,优化排胶升温速率和保温时间与产品的尺寸、层数和金属化量的关系。通常先排胶再烧结,共需要排胶炉和烧结炉。
8、后处理:对烧结后的产品进行端电极处理,并对成型后的产品进行检验,得到满足要求的具有磁屏蔽结构的叠层片式共模电感器。其中,检验可分为目检和测试,目检主要检测外观,如平整度、一致性、导带是否光滑等;测试利用测试仪在测试软件支持下,验证产品布线的连接线,判断LTCC基板电性能是否合格。
在一个实施例中,作为本申请实施例提供的具有磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,磁屏蔽层1和连接层2为由铁氧体材料制成的导磁体。具体地,磁屏蔽层1和连接层2是在印刷步骤中进行开孔、填孔后再经印刷成型。通常将初始磁导率大于5000的锰锌铁氧体材料称为高磁导率铁氧体,高磁导率铁氧体的主要特性是磁导率特别高,一般均达到10000以上,从而可使磁芯体积缩小很多,适应元器件向小型化、轻量化放行发展的需要。
在一个实施例中,请参阅图4,作为本申请实施例提供的具有磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,各电感4为螺旋电感。两个相对设置的电感4为螺旋电感,不同中心频率的共模电感器对应有不同的螺旋电感的层数和圈数,螺旋电感的层数不同,即可以理解为螺旋电感的长度不同,即不同中心频率的共模电感器对应有不同的螺旋电感的长度和圈数。在本申请实施例中,两个电感4的长度和圈数相同。此结构,螺旋电感相对于分立绕线电感,具有成本低、更易集成、功耗小、噪声小等优点。通过增加线圈的厚度,可以减小电感4的欧姆损耗,适合低频电感的优化设计。
在一个实施例中,请参阅图3和图4,作为本申请实施例提供的具有磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,各电感4包括两个卷绕电极41和电极层42;介质层3中分别形成有容置各卷绕电极41的第一孔位31和容置各电极层42的第二孔位32,各第一孔位31与相应第二孔位32连通。具体地,各电感4中的两个卷绕电极41平行间隔设置,两个卷绕电极41的尾端可通过电极层42实现连接,两个卷绕电极41的首端可穿过介质层3并伸入磁屏蔽层1中。各卷绕电极41位于第一孔位31中的部分和各电极层42位于第二孔位32中的部分是在印刷步骤中对各料带开孔、填孔等步骤实现的。磁屏蔽层1上分别设有供各卷绕电极41伸入的开孔12,各卷绕电极41位于开孔12中的部分也是在印刷步骤中对各料带开孔、填孔等步骤实现的。此结构,通过第一孔位31可实现各卷绕电极41位于介质层3中的部分的丝印成型,通过第二孔位32可实现各电极层42的丝印成型,通过开孔12可实现各卷绕电极41伸入磁屏蔽层1中的部分的丝印成型。
在一个实施例中,请参阅图4和图5,作为本申请实施例提供的具有磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,各卷绕电极41包括螺旋电极411和与螺旋电极411的外端连接的连接电极412,相邻两个螺旋电极411的内端通过相应电极层42连接。具体地,各螺旋电极411与相应第一孔位31对位设置,各连接电极412与相应开孔12对位设置。上述“螺旋电极411的内端”可理解为螺旋电极411靠近连接层2的一端,上述“螺旋电极411的外端”可理解为远离连接层2的另一端。相邻两个螺旋电极411的内端通过由相应第二孔位32经丝印成型的电极层42实现连接。此结构,第二孔位32为垂直过孔,通过第二孔位32中丝印形成的电极层42可实现两个螺旋电极411的连接。第二孔位32的孔深决定了电极层42的厚度,也会对叠层片式共模电感器的性能造成影响,故第一孔位31、第二孔位32和开孔12的深度都可以根据需要进行对应性调节,在此都不作唯一限定。
在一个实施例中,请参阅图5,作为本申请实施例提供的具有磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,各螺旋电极411包括第一极片4111、第二极片4112、第三极片4113、第四极片4114、第五极片4115和第六极片4116。其中,第二极片4112与第一极片4111远离连接层2的一端连接,第二极片4112垂直于第一极片4111,相邻两个第一极片4111的另一端通过相应电极层42实现连接。第三极片4113与第二极片4112远离第一极片4111的一端连接,第三极片4113垂直于第二极片4112,且第三极片4113平行于第一极片4111,第三极片4113的长度大于第一极片4111的长度。第四极片4114与第三极片4113远离第二极片4112的一端连接,第四极片4114垂直于第三极片4113,且第四极片4114平行于第二极片4112,第四极片4114的长度大于第二极片4112的长度。第五极片4115与第四极片4114远离第三极片4113的一端连接,第五极片4115垂直于第四极片4114,且第五极片4115平行于第三极片4113,第五极片4115的长度大于第三极片4113的长度。第六极片4116与第五极片4115远离第四极片4114的一端连接,第六极片4116垂直于第五极片4115,且第六极片4116平行于第四极片4114,第六极片4116的长度大于第四极片4114的长度。连接电极412与第六极片4116远离第五极片4115的一端连接,连接电极412平行于第五极片4115,且连接电极412和第五极片4115分别位于第六极片4116的两侧。对应地,各第一孔位31的构型与相应螺旋电极411的构型保持一致,在此不再对各第一孔位31的构型作详细说明。此结构,通过将各螺旋电极411设置为第一极片4111、第二极片4112、第三极片4113、第四极片4114、第五极片4115和第六极片4116,从而可实现螺旋状构型,绕卷成目标圈数。当然,在其它实施例中,卷绕电极41的圈数也可以根据实际需要进行调节,在此不作唯一限定。
在一个实施例中,请参阅图5,作为本申请实施例提供的具有磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,各连接电极412的宽度大于相应螺旋电极411的宽度。具体地,各螺旋电极411中的第一极片4111、第二极片4112、第三极片4113、第四极片4114、第五极片4115和第六极片4116的宽度和厚度相同,长度不同;连接电极412的厚度和螺旋电极411的厚度相同,连接电极412的长度和宽度分别与螺旋电极411的长度和宽度不相同。此结构,通过将各连接电极412的宽度做大,便于各连接电极412与外部器件的连接。
在一个实施例中,请参阅图1和图5,磁屏蔽层1可呈长方体构型,其具有顶面、底面、两个窄形侧面和两个宽形侧面。各连接电极412也可呈长方体构型,各连接电极412的厚度明显小于磁屏蔽层1的厚度,各连接电极412具有顶面、底面、两个窄形侧面和两个宽形侧面,其中,各连接电极412的一个宽形侧面与磁屏蔽层1的相应窄形侧面持平,各连接电极412的一个窄形侧面与磁屏蔽层1的相应宽形侧面持平,即磁屏蔽层1的各窄形侧面上分别设有两个连接电极412的宽形侧面,磁屏蔽层1的各宽形侧面上分别设有两个连接电极412的窄形侧面。此结构,将各连接电极412的侧面分别设于磁屏蔽层1的不同侧面,可调节连接方向及角度,方便与外部器件的连接。
在一个实施例中,作为本申请实施例提供的具有磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,各电感4为由银材料制成导电体。此结构,银电极具有电势稳定,电极结构牢固,温度滞后性小,可在高温下使用的优点。
在一个实施例中,请参阅图3,作为本申请实施例提供的具有磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,介质层3的中部形成有避让孔33,避让孔33中填充印刷有连接层2。具体地,避让孔33是由各料带在印刷步骤中开孔形成,在各料带的避让孔33中填充连接层2,并在叠片步骤后堆叠形成一定厚度的连接层2。此结构,各电感4绕连接层2卷绕设置,即连接层2设于电感4的内部,并通过磁屏蔽层1实现对各电感4的包覆,可从内外实现对各电感4的包夹,进一步提高抑制辐射干扰的效果。
在一个实施例中,作为本申请实施例提供的具有磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,介质层3为由低介电常数陶瓷材料制成的绝缘体。此结构,低介电常数陶瓷材料能够降低基板与金属电极间的交互耦合损耗,缩短信号传播的延迟时间。
以上所述仅为本申请的可选实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本申请的保护范围之内。

Claims (10)

1.一种具有磁屏蔽结构的叠层片式共模电感器,其特征在于,包括:
磁屏蔽层,所述磁屏蔽层的内部形成有中空槽部;
连接层,设于所述中空槽部中,所述连接层的外壁与所述中空槽部的内壁之间间隔形成环形槽部,所述连接层的顶面和底面分别与所述磁屏蔽层连接;
介质层,填充于所述环形槽部中;
两个相对间隔设置的电感,各所述电感设于所述介质层中并卷绕所述连接层设置,各所述电感的两端分别伸出所述介质层并伸入所述磁屏蔽层中。
2.如权利要求1所述的具有磁屏蔽结构的叠层片式共模电感器,其特征在于:所述磁屏蔽层和所述连接层为由铁氧体材料制成的导磁体。
3.如权利要求1所述的具有磁屏蔽结构的叠层片式共模电感器,其特征在于:各所述电感为螺旋电感。
4.如权利要求1所述的具有磁屏蔽结构的叠层片式共模电感器,其特征在于:各所述电感包括两个平行间隔设置的卷绕电极和连接两个所述卷绕电极的电极层;所述介质层中分别形成有容置各所述卷绕电极的第一孔位和容置各所述电极层的第二孔位,各所述第一孔位与相应所述第二孔位连通;所述磁屏蔽层上分别设有供各所述卷绕电极伸入的开孔。
5.如权利要求4所述的具有磁屏蔽结构的叠层片式共模电感器,其特征在于:各所述卷绕电极包括螺旋电极和与所述螺旋电极的外端连接的连接电极,相邻两个所述螺旋电极的内端通过相应所述电极层连接。
6.如权利要求5所述的具有磁屏蔽结构的叠层片式共模电感器,其特征在于:各所述螺旋电极包括第一极片、与所述第一极片的一端垂直的第二极片、与所述第二极片远离所述第一极片的一端垂直并与所述第一极片平行的第三极片、与所述第三极片远离所述第二极片的一端垂直并与所述第二极片平行的第四极片、与所述第四极片远离所述第三极片的一端垂直并与所述第三极片平行的第五极片和与所述第五极片远离所述第四极片的一端垂直并与所述第四极片平行的第六极片,所述第六极片远离所述第五极片的一端设有相应所述连接电极。
7.如权利要求5所述的具有磁屏蔽结构的叠层片式共模电感器,其特征在于:各所述连接电极的宽度大于相应所述螺旋电极的宽度。
8.如权利要求1-7任一项所述的具有磁屏蔽结构的叠层片式共模电感器,其特征在于:各所述电感为由银材料制成的导电体。
9.如权利要求1-7任一项所述的具有磁屏蔽结构的叠层片式共模电感器,其特征在于:所述介质层的中部形成有避让孔,所述避让孔中填充印刷有所述连接层。
10.如权利要求1-7任一项所述的具有磁屏蔽结构的叠层片式共模电感器,其特征在于:所述介质层为由低介电常数陶瓷材料制成的绝缘体。
CN202310118708.6A 2023-01-17 2023-01-17 一种具有磁屏蔽结构的叠层片式共模电感器 Pending CN116344182A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310118708.6A CN116344182A (zh) 2023-01-17 2023-01-17 一种具有磁屏蔽结构的叠层片式共模电感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310118708.6A CN116344182A (zh) 2023-01-17 2023-01-17 一种具有磁屏蔽结构的叠层片式共模电感器

Publications (1)

Publication Number Publication Date
CN116344182A true CN116344182A (zh) 2023-06-27

Family

ID=86884738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310118708.6A Pending CN116344182A (zh) 2023-01-17 2023-01-17 一种具有磁屏蔽结构的叠层片式共模电感器

Country Status (1)

Country Link
CN (1) CN116344182A (zh)

Similar Documents

Publication Publication Date Title
KR100479625B1 (ko) 칩타입 파워인덕터 및 그 제조방법
JP2004128506A (ja) 積層型コイル部品及びその製造方法
JP5078340B2 (ja) コイル内蔵基板
JP2002260925A (ja) 積層チップインダクタ
US6992556B2 (en) Inductor part, and method of producing the same
CN101326677B (zh) 非可逆电路元件
JP2002190410A (ja) 積層型トランス
US7382211B2 (en) Non-reciprocal circuit device
JP4947289B2 (ja) 非可逆回路素子
CN219626456U (zh) 一种具有磁屏蔽结构的叠层片式共模电感器
CN219393157U (zh) 一种具有内嵌式磁屏蔽结构的叠层片式共模电感器
CN109659112B (zh) 绕组用芯体及其制造方法、带绕组的电子部件
JP2004363553A (ja) 基板と積層電子部品と基板の製造方法
CN116344182A (zh) 一种具有磁屏蔽结构的叠层片式共模电感器
JP3444226B2 (ja) 積層インダクタ
CN115985654A (zh) 一种具有内嵌式磁屏蔽结构的叠层片式共模电感器
US7012485B2 (en) Miniature wideband RF choke
JPH05121241A (ja) インダクタンス部品およびその製造方法
JPH05121240A (ja) インダクタンス部品およびその製造方法
CN215221004U (zh) Pcb线圈及射频器件
JP2001093734A (ja) 積層インダクタおよびその製造方法
KR100596502B1 (ko) 적층형 칩 타이프 파워 인덕터 및 그 제조 방법
JPH09199331A (ja) コイル部品およびその製造方法
JPH09167714A (ja) コイル部品の製造方法
CN115985867A (zh) 一种半导体集成电路螺旋电感

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination