TWI421664B - Voltage switching circuit - Google Patents

Voltage switching circuit Download PDF

Info

Publication number
TWI421664B
TWI421664B TW96142625A TW96142625A TWI421664B TW I421664 B TWI421664 B TW I421664B TW 96142625 A TW96142625 A TW 96142625A TW 96142625 A TW96142625 A TW 96142625A TW I421664 B TWI421664 B TW I421664B
Authority
TW
Taiwan
Prior art keywords
voltage
level
output
terminal
signal
Prior art date
Application number
TW96142625A
Other languages
English (en)
Other versions
TW200837524A (en
Inventor
Tomohiro Oka
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW200837524A publication Critical patent/TW200837524A/zh
Application granted granted Critical
Publication of TWI421664B publication Critical patent/TWI421664B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

電壓切換電路
本發明是有關使用於對記憶單元之資料的讀出及寫入時切換複數的電壓使用的EEPROM之電壓切換電路。
EEPROM(Electrically Erasable Programmable Read－only Memory)是如圖4所示，選擇由位址端子A1~An輸入的位址的記憶元件，在寫入時將由資料端子D0~Dm輸入的資料寫入所被選擇的記憶元件，在讀出時將被記憶於所選擇的記憶元件的資料輸出至資料端子D0~Dm。
在此，寫入時對浮遊閘極注入或放出電荷，因此需要比電源電壓更高的電壓，所以切換複數的電壓來對字元線供給的電路構成為必要(例如參照專利文獻1)。
[專利文獻1]特願平10－64209號公報
如上述，需要切換複數的電壓之電壓切換電路，例如使用圖5所示構成的切換電路。
該圖5所示的電壓切換電路是使用NMOS電晶體N100，N101，N102來進行3個以上的複數、例如3個的輸出電壓的切換者。從端子T101輸入使電壓Vdd昇壓後的電壓Vhh，從端子T103輸入使電壓Vdd降壓後的電壓 Vll。
在此，從端子Tout輸出電源電壓的電壓Vdd時，使「H」位準的EVdd信號從端子T100輸入至NMOS電晶體N100的閘極，將NMOS電晶體N100設為開啟狀態。
此時，其他的NMOS電晶體N101，N102是將端子T102及端子T104設為「L」位準，以能夠分別對閘極施加「L」位準的方式設為關閉狀態。
並且，從端子Tout輸出電源電壓的電壓Vhh時，使「H」位準的EVhh信號從端子T102經由緩衝器B1來輸入至位準位移器L101，且位準位移器L101會將「H」位準(電壓Vhh)輸出至NMOS電晶體N101的閘極。藉此，將NMOS電晶體N101設為開啟狀態，對端子Tout輸出電壓Vhh。
此時，其他的NMOS電晶體N100，N102是將端子T100及端子T104設為「L」位準，以能夠分別對閘極施加「L」位準的方式設為關閉狀態。
又，從端子Tout輸出電源電壓的電壓Vll時，使「H」位準的EVll信號從端子T104輸入至NMOS電晶體N102的閘極。藉此，將NMOS電晶體N102設為開啟狀態，對端子Tout輸出電壓Vll。
此時，其他的NMOS電晶體N100，N101是將端子T100及端子T102設為「L」位準，以能夠分別對閘極施加「L」位準的方式設為關閉狀態。
然而，上述電壓切換電路是所被輸出的電壓會形成 NMOS開關的臨界值電壓Vth量降低的電壓，例如無法使半導體裝置的電源之Vdd電壓降低下輸出。
又，當圖5所示的Vhh為在半導體裝置所生成的電壓時，在輸出Vhh時，形成輸出Vhh－Vth。
為了從OUT端子輸出所望的電壓，可考量生成NMOS開關的臨界值電壓Vth量的高電壓，施加於閘極，但由低消費電力的觀點來看是不理想的。
並且，單純使用PMOS開關時，必須將PMOS開關及變換電壓的位準位移器中所使用的PMOS電晶體的阱電位設成在輸出的電壓中最大者，因此需要經常持續生成Vhh，由低消費電力的觀點來看是不理想的。
本發明是有鑑於上述情事而研發者，其目的是在於提供一種不使複數的電壓比電晶體的臨界值電壓更低，以低消費電力輸出的電壓切換電路。
本發明的電壓切換電路，係藉由選擇信號來選擇所被輸入的複數個電壓，從輸出端子輸出所被選擇的電壓之電壓切換電路，其特徵係具有：第1PMOS電晶體，其係將使半導體裝置的邏輯電路動作的電源電壓輸出至上述輸出端子；第2PMOS電晶體，其係將比上述電源電壓高的第1電壓輸出至上述輸出端子；第3PMOS電晶體，其係將比上述電源電壓低的第2 電壓輸出至上述輸出端子；及阱電位控制部(例如由實施形態的反相器(inverter)I1及I2及電晶體P1及P2所構成)，其係對上述輸出端子輸出電源電壓及第2電壓時，將上述第1及第3電晶體的阱電壓設為電源電壓，對上述輸出端子輸出第1電壓時，將上述第1及第3電晶體的阱電壓設為第1電壓。
本發明的電壓切換電路，其中，上述第1PMOS電晶體的源極會被連接於電源電壓，上述第2PMOS電晶體的源極會被連接於第1電壓，上述第3PMOS電晶體會被連接於第2電壓，第1，第2及第3PMOS電晶體的汲極會被連接至上述輸出端子，在第1，第2及第3PMOS電晶體的閘極輸入分別選擇的控制信號。
本發明的電壓切換電路，其中，上述阱電位控制電路更具有：第4PMOS電晶體，其係源極會被連接於上述電源電壓，輸出上述第1電壓的第1控制信號會被輸入至閘極；及第5PMOS電晶體，其係對源極連接該第4PMOS電晶體的汲極，上述第1控制信號所被反轉的信號會被輸入至閘極，汲極會被連接至輸出端子，又，上述第4PMOS電晶體的汲極會被連接至第1及第3PMOS電晶體的阱。
本發明的電壓切換電路，其中，使輸出電壓從電源電壓變換至阱電壓的位準位移器的輸出會分別被連接至上述第1，第2及第3PMOS電晶體的閘極，藉由位準位移器來開啟/關閉控制選擇信號的電壓位準。
本發明的電壓切換電路，其中，具有NMOS電晶體，其係汲極會被連接至上述輸出端子，源極會被連接至上述第4PMOS電晶體的汲極，上述第1控制信號會被輸入至閘極。
如以上説明，若根據本發明，則藉由使半導體裝置的邏輯電路動作之電源電壓，從含高電壓的複數個輸入電壓，根據選擇信號來輸出任意的電壓時，利用PMOS電晶體作為切換輸出的開關，且對應於所輸出的電壓來控制切換輸出的PMOS電晶體的阱電壓，藉此不會有像以往那樣所被輸出的電壓降低的情況，因此不必生成比所望的電壓更高的電壓，可在電路全體成為低消費電力。
本發明的電壓切換電路是在EEPROM等中，使用於寫入或讀出需要複數的電源之半導體裝置，具有：從自外部供給的電源電壓，根據選擇信號來選擇藉由昇壓或降壓等所生成的複數個電壓，將所被選擇的電壓(電源電壓，被昇壓或降壓的電壓)由輸出端子輸出的機能，具備：將 使半導體裝置的邏輯電路動作的電源電壓輸出至輸出端子的第1PMOS電晶體、及將比電源電壓高的第1電壓輸出至上述輸出端子的第2PMOS電晶體、及將比電源電壓低的第2電壓輸出至上述輸出端子的第3PMOS電晶體、及對輸出端子輸出電源電壓及第2電壓時，將第1及第3電晶體的阱電壓設為電源電壓，對上述輸出端子輸出第1電壓時，將第1及第3電晶體的阱電壓設為第1電壓之阱電位控制部。
參照圖面來說明本發明之一實施形態的電壓切換電路1。圖1是表示同實施形態之電壓切換電路的構成例的方塊圖。
在該圖中，C1是2輸入的“或”電路(OR circuit)，L1~L6是將輸入電壓變換成所定電壓的輸出電壓而輸出的位準位移器，I1~I7是將輸入信號反轉輸出的反相器，P1~P7是各個獨立的n-阱(以下稱為阱)內所形成的p通道型的MOS(金屬-氧化物-半導體)FET(場效電晶體)電晶體，N1是n通道型的MOSFET。以下，將MOSFET記載為電晶體。並且，在圖1中，記載於電晶體P1~P7及N1的端子之「S」及「D」是分別表示源極端子及汲極端子。
例如，電壓切換電路1是輸入被昇壓的電壓Vhh1及電壓Vhh2、及被降壓的電壓Vll1及電壓Vll2，根據以下所述的控制信號，從端子Tout輸出電壓Vhh1，電壓Vhh2，電壓Vll1，電壓Vll2及電源電壓Vdd的其中之一 者。在此，為了驅動EEPROM內部的邏輯電路，而將從外部供給的Vdd，例如將藉由圖5所示的昇壓電路來昇壓者設為電壓Vhh1及電壓Vhh2，將降壓者設為電壓Vll1及電壓Vll2，成為Vhh2>Vhh1>Vdd>Vll1>Vll2的關係。
從端子T1及端子T4輸入的EVhh1信號是用以對電壓切換電路1使電壓Vhh1從端子Tout輸出的控制信號。
從端子T2及端子T5輸入的EVhh2信號是用以對電壓切換電路1使電壓Vhh2從端子Tout輸出的控制信號。
從端子T3輸入的EVdd信號是用以對電壓切換電路1使電壓Vdd從端子Tout輸出的控制信號。
在本實施形態中是以各輸入為「H」位準的信號輸入的正邏輯來進行説明。並且，未特別表示「H」位準時，為電壓Vdd，「L」位準為接地電位。
從端子T7輸入的EVll1信號是用以對電壓切換電路1使電壓Vll1從端子Tout輸出的控制信號。
從端子T9輸入的EVll2信號是用以對電壓切換電路1使電壓Vll2從端子Tout輸出的控制信號。
從端子T6輸入電壓Vhh1，從端子T8輸入電壓Vhh2，從端子T10輸入電壓Vll1，從端子T11輸入電壓Vll2。
“或”電路O1是在2輸入端子的一方連接端子T1，在另一方連接端子T2，輸出端子會被連接至位準位移器L1。
位準位移器L1是緩衝器構成，被供給電壓Vdd( VDD1端子)及連接點Q的電壓(VDD2端子)作為電源，將從“或”電路O1輸入之信號的「H」位準的電壓由電壓Vdd變換成連接點Q的電壓，而從輸出端子輸出。
反相器I1是被供給連接點Q的電壓作為電源，輸入端子會被連接至位準位移器L1的輸出端子，將從位準位移器L1輸入的信號反轉輸出。
反相器12是被供給連接點Q的電壓作為電源，輸入端子會被連接至反相器I1的輸出端子，將從反相器I1輸入的信號反轉輸出。
電晶體P1是阱會被連接至連接點Q，對源極供給電壓Vdd(源極會被連接至電壓Vdd的配線)，閘極會被連接至反相器2的輸出端子。
電晶體P2是阱會被連接至連接點Q，源極會被連接至電晶體P1的汲極，閘極會被連接至反相器I1的輸出端子，汲極會被連接至端子Tout。
反相器I5是被供給Vdd作為電源，輸入端子會與端子T3連接，輸出端子會被連接至位準位移器L2。
位準位移器L2是緩衝器構成，被供給電壓Vdd(VDD1端子)及連接點Q的電壓(VDD2端子)作為電源，將從反相器I5輸入之信號的「H」位準的電壓由電壓Vdd變換成連接點Q的電壓，而從輸出端子輸出。
電晶體P3是阱會被連接至連接點Q，對源極供給電壓Vdd，閘極會被連接至位準位移器L2的輸出端子，汲極會被連接至端子Tout。
反相器I3是被供給Vdd作為電源，輸入端子會與端子T4連接，輸出端子會被連接至位準位移器L3。
位準位移器L3是緩衝器構成，被供給電壓Vdd(VDD1端子)及從端子T6輸入的電壓Vhh1(VDD2端子)作為電源，將從反相器I3輸入之信號的「H」位準的電壓由電壓Vdd變換成電壓Vhh1，而從輸出端子輸出。
電晶體P4是阱及源極會被連接至端子T6，閘極會被連接至位準位移器L3的輸出端子，汲極會被連接至端子Tout。
反相器I4是被供給Vdd作為電源，輸入端子會被連接至端子T5，輸出端子會被連接至位準位移器L4。
位準位移器L4是緩衝器構成，被供給電壓Vdd(VDD1端子)及從端子T5輸入的電壓Vhh2(VDD2端子)作為電源，將從反相器I4輸入之信號的「H」位準的電壓由電壓Vdd變換成電壓Vhh2，而從輸出端子輸出。
電晶體P5是阱及源極會被連接至端子T8，閘極會被連接至位準位移器L4的輸出端子，汲極會被連接至端子Tout。
反相器I6是被供給Vdd作為電源，輸入端子會被連接至端子T7，輸出端子會被連接至位準位移器L5。
位準位移器L5是緩衝器構成，被供給電壓Vdd(VDD1端子)及連接點Q的電壓(VDD2端子)作為電源，將從反相器I6輸入之信號的「H」位準的電壓由電壓Vdd變換成連接點Q的電壓，而從輸出端子輸出。
電晶體P7是阱會被連接至連接點Q，源極會被連接至端子T10，閘極會被連接至位準位移器L5的輸出端子，汲極會被連接至端子Tout。
反相器I7是被供給Vdd作為電源，輸入端子會被連接至端子T9，輸出端子會被連接至位準位移器L6。
位準位移器L6是緩衝器構成，被供給電壓Vdd(VDD1端子)及連接點Q的電壓(VDD2端子)作為電源，將從反相器I7輸入之信號的「H」位準的電壓由電壓Vdd變換成連接點Q的電壓，而從輸出端子輸出。
電晶體P6是阱會被連接至連接點Q，源極會被連接至端子T11，閘極會被連接至位準位移器L6的輸出端子，汲極會被連接至端子Tout。
電晶體N1是阱為接地電位，閘極會被連接至反相器I2的輸出端子，源極會被連接至連接點Q，汲極會被連接至端子Tout。
其次，利用圖1及圖2來說明本實施形態的電源切換電路的動作。圖2是表示輸入至各端子的控制信號、與此時的連接點Q的電壓及輸出電壓的關係表。
<為了從端子Tout輸出電壓Vdd，而將EVdd信號設為「H」位準時> 由於EVhh1信號及EVhh2信號皆為「L」位準，因此“或”電路O1是輸出「L」位準的信號。
而且，因為位準位移器L1是被輸入「L」位準的信 號，所以輸出「L」位準的信號，反相器I1是輸出「H」位準的信號，反相器I2是輸出「L」位準的信號。
藉此，電晶體P1是在閘極被施加「L」位準，因此形成開啟狀態。另一方面，電晶體P2是在閘極被施加「H」位準，因此形成關閉狀態。
又，由於反相器I5是EVdd信號會以「H」位準被供給，因此輸出「L」位準的信號。
藉此，電晶體P3是形成開啟狀態，對端子Tout輸出電壓Vdd。
然後，因為電晶體P1是開啟狀態，所以將連接點Q的電位設為電壓Vdd。
其結果，電晶體P1，P2，P3，P7及P6的阱的電位是形成電壓Vdd，位準位移器L1，L2，L5及L6的VDD2端子亦被供給電壓Vdd。
並且，反相器I3因為EVhh1信號為「L」位準，所以輸出「H」位準的信號，位準位移器L3是輸出「H」位準(電壓Vhh1)。
藉此，電晶體P4是阱的電位為Vhh1，在閘極被施加「H」位準(電壓Vhh1)，因此形成關閉狀態，不會從汲極輸出電壓Vhh1。
同様，反相器I4因為EVhh2信號為「L」位準，所以輸出「H」位準的信號，位準位移器L4是輸出「H」位準(電壓Vhh2)。
藉此，電晶體P5是阱的電位為Vhh2，在閘極被施壓 「H」位準(電壓Vhh2)，所以形成關閉狀態，不會從汲極輸出電壓Vhh2。
並且，反相器I6因為EVll1信號為「L」位準，所以輸出「H」位準的信號，位準位移器L5是輸出「H」位準(電壓Vdd)。
藉此，電晶體P7是阱的電位為Vdd，在閘極被施加「H」位準(電壓Vdd)，因此形成關閉狀態，不會從汲極輸出電壓Vll1。
同様，反相器I7因為EVll2信號為「L」位準，所以輸出「H」位準的信號，位準位移器L6是輸出「H」位準(電壓Vdd)。
藉此，電晶體P6是阱的電位為Vdd，在閘極被施加「H」位準(電壓Vdd)，因此形成關閉狀態，不會從汲極輸出電壓Vll2。
<為了從端子Tout輸出電壓Vhh1，而將EVhh1信號設為「H」位準時>
由於EVhh1信號為「H」位準，EVhh2信號為「L」位準，因此“或”電路O1是輸出「H」位準的信號。
而且，因為位準位移器L1是被輸入「H」位準的信號，所以輸出「H」位準(連接點Q的電壓)的信號，反相器I1是輸出「L」位準的信號，反相器I2是輸出「H」位準(連接點Q的電壓)的信號。
藉此，電晶體P1是在閘極被施加「H」位準，因此 形成關閉狀態。另一方面，電晶體P2是在閘極被施加「L」位準，因此形成開啟狀態。
另一方面，反相器I3因為EVhh1信號為「H」位準，所以輸出「L」位準的信號，位準位移器L3是輸出「L」位準。
藉此，電晶體P4是阱的電位為Vhh1，在閘極被施加「L」位準，因此形成開啟狀態，從汲極對端子Tout輸出電壓Vhh1。
其結果，電晶體P1，P2，P3，P7及P6的阱的電位是形成電壓Vhh1，位準位移器L1，L2，L5及L6的VDD2端子亦被供給電壓Vhh1。
並且，反相器I4因為EVhh2信號為「L」位準，所以輸出「H」位準的信號，位準位移器L4是輸出「H」位準(電壓Vhh2)。
藉此，電晶體P5是阱的電位為Vhh2，在閘極被施加「H」位準(電壓Vhh2)，因此形成關閉狀態，不會從汲極輸出電壓Vhh2。
又，由於反相器I5是EVdd信號會以「L」位準被供給，因此輸出「H」位準的信號。
而且，因為位準位移器L2是被輸入「H」位準，所以輸出「H」位準(電壓Vhh1)。
藉此，、電晶體P3是形成關閉狀態，不對端子Tout輸出電壓Vdd。
並且，反相器I6因為EVll1信號為「L」位準，所以 輸出「H」位準的信號，位準位移器L5是輸出「H」位準(電壓Vhh1)。
藉此，電晶體P7是阱的電位為Vhh1，在閘極被施加「H」位準(電壓Vhh1)，因此形成關閉狀態，不會從汲極輸出電壓Vll1。
同様，反相器I7因為EVll2信號為「L」位準，所以輸出「H」位準的信號，位準位移器L6是輸出「H」位準(電壓Vhh1)。
藉此，電晶體P6是阱的電位為Vhh1，在閘極被施加「H」位準(電壓Vhh1)，因此形成關閉狀態，不會從汲極輸出電壓Vll2。
並且，「為了從端子Tout輸出電壓Vhh2，而將EVhh2信號設為「H」位準時」的動作是與上述「為了從端子Tout輸出電壓Vhh1，而將EVhh1信號設為「H」位準時」的動作同様，因此省略說明。
<為了從端子Tout輸出電壓Vll1，而將Ell1信號設為「H」位準時>
由於EVhh1信號及EVhh2信號皆為「L」位準，因此“或”電路O1是輸出「L」位準的信號。
而且，位準位移器L1是被輸入「L」位準的信號，所以輸出「L」位準的信號，反相器I1是輸出「H」位準的信號，反相器I2是輸出「L」位準的信號。
藉此，電晶體P1是在閘極被施加「L」位準，因此形 成開啟狀態。另一方面，電晶體P2是在閘極被施加「H」位準，因此形成關閉狀態。
又，由於反相器I5是EVdd信號會以「L」位準被供給，因此輸出「H」位準的信號。
藉此，電晶體P3是形成關閉狀態，不會從汲極輸出電壓Vdd至端子Tout。
而且，因為電晶體P1是開啟狀態，所以將連接點Q的電位設為電壓Vdd。
其結果，電晶體P1，P2，P3，P7及P6的阱的電位是形成電壓Vdd，位準位移器L1，L2，L5及L6的VDD2端子亦被供給電壓Vdd。
並且，反相器I3因為EVhh1信號為「L」位準，所以輸出「H」位準的信號，位準位移器L3是輸出「H」位準(電壓Vhh1)。
藉此，電晶體P4是阱的電位為Vhh1，在閘極被施加「H」位準(電壓Vhh1)，因此形成關閉狀態，不會從汲極輸出電壓Vhh1。
同様，反相器I4因為EVhh2信號為「L」位準，所以輸出「H」位準的信號，位準位移器L4是輸出「H」位準(電壓Vhh2)。
藉此，電晶體P5是阱的電位為Vhh2，在閘極被施加「H」位準(電壓Vhh2)，因此形成關閉狀態，不會從汲極輸出電壓Vhh2。
並且，反相器I6因為EVll1信號為「H」位準，所以 輸出「L」位準的信號，位準位移器L5是輸出「L」位準。
藉此，電晶體P7是阱的電位為Vdd，在閘極被施加「L」位準，因此形成開啟狀態，從汲極對端子Tout輸出電壓Vll1。
並且，反相器I7因為EVll2信號為「L」位準，所以輸出「H」位準的信號，位準位移器L6是輸出「H」位準(電壓Vdd)。
藉此，電晶體P6是阱的電位為Vdd，在閘極被施加「H」位準(電壓Vdd)，因此形成關閉狀態，不會從汲極輸出電壓Vll2。
並且，「為了從端子Tout輸出電壓Vll2，而將EVll2信號設為「H」位準時」的動作是與上述「為了從端子Tout輸出電壓Vll1，而將EVll1信號設為「H」位準時」的動作同様，因此省略說明。
如上述，本發明是在於切換：電源電壓的電壓Vdd、及使該電壓Vdd昇壓而生成的電壓Vhh1及電壓Vhh2、及使電壓Vdd降壓而生成的電壓Vll1及電壓Vll2等複數的電壓，而從輸出端子亦即端子Tout輸出。
此時，從端子Tout輸出比電壓Vdd更高的電壓Vhh1及電壓Vhh2時，使輸出比電壓Vdd及電壓Vdd更低的電壓(Vll1，Vll2)之電晶體P3，P7，P6的阱形成從端子Tout輸出的電壓，且藉由位準位移器，將施加於閘極之「H」位準的電壓設為從端子Tout輸出的電壓，因此在電 晶體P3，P7，P6不會有洩漏的情況。
並且，在比電壓Vdd更高的電壓Vhh1及電壓Vhh2被輸出時，當電晶體P1及P2的臨界值電壓Vth高，或花費接通(Turn－on)時間時，因為寄生二極體(寄生雙極)會開啟，所以必須使各電晶體的阱的電位高速上昇至電壓Vhh1及電壓Vhh2。
因此，電晶體N1是在比電壓Vdd更高的電壓Vhh1及電壓Vhh2被輸出時形成開啟狀態，強制性地使阱的電位高速上昇至從端子Tout輸出的電壓(比電壓Vdd更高的電壓Vhh1及電壓Vhh2)。
此電晶體N1是必須在反相器I2所輸出的電位為形成「H」位準時高速成為開啟狀態，加上背閘效應，將臨界值電壓設定成比使用於其他邏輯電路的電晶體更低、例如成為0.1V程度的臨界值電壓。
其次，利用圖3來說明有關上述本實施形態的應用例。圖3是只取出以圖4的字元線選擇電路所選擇的字元線的1條之概念圖。
端子T12會被直接連接至記憶單元的電晶體的閘極所連接的字元線。
電晶體P10，P11及N2是構成將從端子T10輸入之由昇壓電路所供給的寫入電壓供給至字元線的寫入電壓輸入電路。在此，電晶體P10及電晶體P11是p通道型MOSFET，電晶體N2及電晶體N3是n通道型MOSFET。特別是電晶體N3與電晶體N1同様，臨界值電壓會被設 定成比使用於其他邏輯電路的電晶體的臨界值更低。
在此，之後説明的電晶體N3是經常形成開啟狀態。該開啟狀態的電壓會在對記憶單元之資料的寫入時、從記憶單元讀出資料的讀出時、或未被存取的待機時，分別藉由電壓切換電路1來切換。在此，使用於該圖3的電壓切換電路1是無圖1的電壓Vhh2及電壓V112的構成之切換3電源的構成。因此，無圖1的“或”電路O1，端子T1會被直接連接至位準位移器L1的輸入端子。
以下説明有關各個電壓的使用目的。
對記憶單元之資料的寫入時，以EVll1信號為「H」位準，EVdd信號及EVhh1信號為「L」位準，從端子Tout輸出的電壓Vll1會被施加於電晶體N3的閘極。
此時，在選擇字元線時，從端子T11選擇對應於圖3所示電路的字元線之選擇信號會被以「L」位準被輸入，反相器I8會輸出「H」位準。
藉此，由電晶體P11及電晶體N2所構成的反相器會輸出「L」位準，電晶體P10會形成開啟狀態，將從端子10輸入的昇壓電壓由端子T12供給至字元線。
另一方面，未被選擇時，從端子T11選擇對應於圖3所示電路的字元線之選擇信號會以「H」位準輸入，反相器I8會輸出「L」位準。
藉此，由電晶體P11及電晶體N2所構成的反相器會輸出「H」位準，電晶體P10會形成關閉狀態，對端子T12不輸出從端子10輸入的昇壓電壓。然後，藉由反相 器I8，字元線會被降至「L」位準。
在此，電壓Vll1是被設定成比電壓Vdd更低的電壓、例如對電壓Vdd而言低0.5V程度的電壓。
藉此，因為比從反相器I8輸出的「H」位準的電壓Vdd更低，所以電晶體N3的vgs(閘極－源極間電壓)會形成「－(負)」，當字元線被選擇時，藉由被輸出至端子T12的昇壓電壓，可防止往反相器I8的方向發生之洩漏電流的流出。
並且，對記憶單元之資料的讀出時，以EVhh1信號為「H」位準，EVdd信號及EVll1信號為「L」位準，從端子Tout輸出的電壓Vhh1會被施加於電晶體N3的閘極。
而且，待機時，以EVdd信號為「H」位準，EVhh1信號及EVll1信號為「L」位準，從端子Tout輸出的電壓Vdd會被施加於電晶體N3的閘極。
在此，電壓Vhh1是被設定成比電壓Vdd更高的電壓、例如比電壓Vdd高0.5V程度的電壓。
藉此，可使電晶體N3的開啟狀態的阻抗降低，可使字元線的升起高速化，可使來自記憶單元之資料的讀出速度提升。
並且，在被存取的待機時，以EVdd信號為「H」位準，EVhh1信號及EVll1信號為「L」位準，從端子Tout輸出的電壓Vdd會被施加於電晶體N3的閘極。
如上述，本實施形態的電壓切換電路可使用於時常因 應所需變更在EEPROM的字元線防止將字元線設為寫入電壓時的洩漏之電晶體N3的閘極電壓時。
藉此，在資料的讀出時，可高速升起連接至進行讀出的記憶單元之字元線，可縮短讀出時間，且在資料的寫入時，可使從昇壓電壓往電壓Vdd的洩漏電流減少。
[產業上的利用可能性]
由於可切換複數的電壓來正確地輸出，因此可適用於以複數的電壓來動作的攜帶電子機器等的用途。
1‧‧‧電壓切換電路
I1，I2，I3，I4，I5，I6，I7，I8‧‧‧反相器
L1，L2，L3，L4，L5，L6‧‧‧位準位移器
N1，N2，N3‧‧‧電晶體(n通道型MOSFET)
O1‧‧‧“或”電路
P1、P2，P3，P4，P5，P7‧‧‧電晶體(p通道型MOSFET)
P10，P11‧‧‧電晶體(p通道型MOSFET)
圖1是表示本發明之一實施形態的電壓切換電路的構成例的方塊圖。
圖2是表示從圖1的電壓切換電路的端子Tout輸出的電壓、與此時的控制信號及阱的電位的關係表。
圖3是表示圖1的電壓切換電路的應用例的概念圖。
圖4是表示EEPROM的構成的概要概念圖。
圖5是表示以往的電壓切換電路的構成方塊圖。
1‧‧‧電壓切換電路
I1，I2，I3，I4，I5，I6，I7，I8‧‧‧反相器
L1，L2，L3，L4，L5，L6‧‧‧位準位移器
N1‧‧‧電晶體(n通道型MOSFET)
P1、P2，P3，P4，P5，P7‧‧‧電晶體(p通道型MOSFET)
T1~T11‧‧‧端子
Vdd‧‧‧電壓
Q‧‧‧連接點
S‧‧‧源極端子
D‧‧‧汲極端子
Vll1，Vll2‧‧‧電壓

Claims (6)

  1. 一種電壓切換電路，係藉由控制信號來選擇所被輸入的複數個電壓，以從輸出端子輸出所被選擇的電壓之電壓切換電路，其特徵係具有：第1PMOS電晶體，其係將使半導體裝置的邏輯電路動作的電源電壓輸出至上述輸出端子；第2PMOS電晶體，其係將比上述電源電壓高的第1電壓輸出至上述輸出端子；第3PMOS電晶體，其係將比上述電源電壓低的第2電壓輸出至上述輸出端子；及阱電位控制部，其係對上述輸出端子輸出上述電源電壓及上述第2電壓時，將上述第1及第3電晶體的阱電壓設為上述電源電壓，對上述輸出端子輸出上述第1電壓時，將上述第1及第3電晶體的阱電壓設為上述第1電壓。
  2. 如申請專利範圍第1項之電壓切換電路，其中，上述第1PMOS電晶體的源極會被連接於上述電源電壓，上述第2PMOS電晶體的源極會被連接於上述第1電壓，上述第3PMOS電晶體會被連接於上述第2電壓，上述第1，第2及第3PMOS電晶體的汲極會被連接至上述輸出端子，在上述第1，第2及第3PMOS電晶體的閘極輸入分別選擇的信號。
  3. 如申請專利範圍第1項之電壓切換電路，其中，上述阱電位控制部更具有： 第4PMOS電晶體，其係源極會被連接於上述電源電壓，輸出上述第1電壓的第1信號會被輸入至閘極；及第5PMOS電晶體，其係對源極連接該第4PMOS電晶體的汲極，上述第1信號所被反轉的信號會被輸入至上述閘極，汲極會被連接至上述輸出端子，又，上述第4PMOS電晶體的汲極會被連接至第1及第3PMOS電晶體的阱。
  4. 如申請專利範圍第1~3項中任一項所記載的電壓切換電路，其中，使輸出電壓從上述電源電壓變換至上述阱電壓的位準位移器的輸出會分別被連接至上述第1，第2及第3PMOS電晶體的閘極，藉由上述位準位移器來開啟/關閉控制控制信號的電壓位準。
  5. 如申請專利範圍第3項之電壓切換電路，其中，具有NMOS電晶體，其係汲極會被連接至上述輸出端子，源極會被連接至上述第4PMOS電晶體的汲極，上述第1信號會被輸入至閘極。
  6. 如申請專利範圍第4項之電壓切換電路，其中，具有NMOS電晶體，其係上述汲極會被連接至上述輸出端子，上述源極會被連接至上述第4PMOS電晶體的汲極，上述第1信號會被輸入至閘極。
TW96142625A 2006-11-08 2007-11-08 Voltage switching circuit TWI421664B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006302215A JP4863844B2 (ja) 2006-11-08 2006-11-08 電圧切替回路

Publications (2)

Publication Number Publication Date
TW200837524A TW200837524A (en) 2008-09-16
TWI421664B true TWI421664B (zh) 2014-01-01

Family

ID=39364526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96142625A TWI421664B (zh) 2006-11-08 2007-11-08 Voltage switching circuit

Country Status (7)

Country Link
US (1) US7911259B2 (zh)
EP (1) EP2091153B1 (zh)
JP (1) JP4863844B2 (zh)
KR (1) KR101221177B1 (zh)
CN (1) CN101573869B (zh)
TW (1) TWI421664B (zh)
WO (1) WO2008056712A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012056266A1 (en) * 2010-10-27 2012-05-03 Freescale Semiconductor, Inc. Voltage switching circuitry, integrated device and integrated circuit, and method of voltage switching
US8494173B2 (en) * 2011-10-28 2013-07-23 Gn Resound A/S Integrated circuit with configurable output cell
CN104521146B (zh) * 2012-09-06 2017-09-22 松下知识产权经营株式会社 半导体集成电路
KR102208313B1 (ko) * 2014-10-30 2021-01-27 삼성전자주식회사 디스플레이 시스템 및 변환 장치
JP6498465B2 (ja) * 2015-02-09 2019-04-10 エイブリック株式会社 電源切替回路及び半導体装置
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US10063225B1 (en) * 2017-06-11 2018-08-28 Nanya Technology Corporation Voltage switching device and method
CN111342541B (zh) * 2018-12-19 2021-04-16 智原微电子(苏州)有限公司 电源切换电路
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
TWI792692B (zh) * 2021-11-18 2023-02-11 力晶積成電子製造股份有限公司 三態高壓開關電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW395096B (en) * 1998-08-13 2000-06-21 Winbond Electronics Corp Current switching circuit applying in a digital-to-analog converter and the method thereof
US6653890B2 (en) * 2001-11-01 2003-11-25 Renesas Technology Corporation Well bias control circuit
TW200524291A (en) * 2003-12-10 2005-07-16 Samsung Electronics Co Ltd Differential switching circuit and digital-to-analog converter
TW200620824A (en) * 2004-08-26 2006-06-16 Hynix Semiconductor Inc High voltage switching circuit of a NAND type flash memory device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1232973B (it) * 1987-12-01 1992-03-11 Sgs Microelettronica Spa Dispositivo di commutazione dell'alimentazione di tensione per memorie non volatili in tecnologia mos
US5157280A (en) * 1991-02-13 1992-10-20 Texas Instruments Incorporated Switch for selectively coupling a power supply to a power bus
JPH05258584A (ja) * 1992-03-11 1993-10-08 Sharp Corp 電源切換回路
US5331228A (en) * 1992-07-31 1994-07-19 Sgs-Thomson Microelectronics, Inc. Output driver circuit
US5430403A (en) * 1993-09-20 1995-07-04 Micrel, Inc. Field effect transistor with switchable body to source connection
TW295745B (zh) * 1995-04-26 1997-01-11 Matsushita Electric Ind Co Ltd
JP4354539B2 (ja) * 1995-12-20 2009-10-28 テキサス インスツルメンツ インコーポレイテツド Ｍｏｓトランジスタのボディ効果の制御
US5708581A (en) 1996-07-12 1998-01-13 Hewlett-Packard Company Method for maximizing feedforward orthogonality for minimizing servo system nuller instability
JP3648975B2 (ja) 1998-02-27 2005-05-18 セイコーエプソン株式会社 半導体記憶装置及びそれを用いた半導体装置
DE69823982D1 (de) * 1998-05-29 2004-06-24 St Microelectronics Srl Monolithisch integrierter Umschalter für elektrisch programmierbare Speicherzellenvorrichtungen
JP4321678B2 (ja) * 2003-08-20 2009-08-26 パナソニック株式会社 半導体集積回路
KR100735010B1 (ko) * 2005-09-08 2007-07-03 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 전압 발생회로
JP2008153415A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体集積回路およびその製造方法
JP2009141640A (ja) * 2007-12-06 2009-06-25 Seiko Instruments Inc 電源切換回路
US7639041B1 (en) * 2008-07-28 2009-12-29 Altera Corporation Hotsocket-compatible body bias circuitry with power-up current reduction capabilities

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW395096B (en) * 1998-08-13 2000-06-21 Winbond Electronics Corp Current switching circuit applying in a digital-to-analog converter and the method thereof
US6653890B2 (en) * 2001-11-01 2003-11-25 Renesas Technology Corporation Well bias control circuit
TW200524291A (en) * 2003-12-10 2005-07-16 Samsung Electronics Co Ltd Differential switching circuit and digital-to-analog converter
TW200620824A (en) * 2004-08-26 2006-06-16 Hynix Semiconductor Inc High voltage switching circuit of a NAND type flash memory device

Also Published As

Publication number Publication date
US7911259B2 (en) 2011-03-22
EP2091153B1 (en) 2012-06-20
JP4863844B2 (ja) 2012-01-25
WO2008056712A1 (fr) 2008-05-15
JP2008118582A (ja) 2008-05-22
US20100013547A1 (en) 2010-01-21
CN101573869A (zh) 2009-11-04
KR20090080067A (ko) 2009-07-23
EP2091153A1 (en) 2009-08-19
KR101221177B1 (ko) 2013-01-10
EP2091153A4 (en) 2011-06-08
TW200837524A (en) 2008-09-16
CN101573869B (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
TWI421664B (zh) Voltage switching circuit
KR100242782B1 (ko) 반도체장치및그제어회로
JP3389856B2 (ja) 半導体装置
US20070188194A1 (en) Level shifter circuit and method thereof
US7800426B2 (en) Two voltage input level shifter with switches for core power off application
KR100954110B1 (ko) 파워업 신호 생성회로 및 그를 이용한 집적회로
JP2002217708A (ja) 半導体回路
JP3863301B2 (ja) レベルシフター及びこれを用いた半導体メモリ装置
US7598791B2 (en) Semiconductor integrated apparatus using two or more types of power supplies
JPH11308092A (ja) レベルシフト回路及びこれを備える不揮発性メモリ
CN112910455B (zh) 输出电路
KR100656471B1 (ko) 입력 버퍼
US7317334B2 (en) Voltage translator circuit and semiconductor memory device
JP2012109018A (ja) 電圧発生装置
US8456216B2 (en) Level shifter
KR100302610B1 (ko) 고전압 구동 회로
KR100774459B1 (ko) 레벨 쉬프터
KR20150048427A (ko) 디스차지 회로
JP2990178B1 (ja) 負電圧レベルシフト回路
US6559704B1 (en) Inverting level shifter with start-up circuit
JP2012147278A (ja) 半導体装置
KR20070076112A (ko) 레벨 쉬프터
KR0125314B1 (ko) 어드레스 입력버퍼
JP3841573B2 (ja) トランジスタ回路
CN107437434B (zh) 高压电平位移电路和非易失性存储器