KR20070076112A - 레벨 쉬프터 - Google Patents

레벨 쉬프터 Download PDF

Info

Publication number
KR20070076112A
KR20070076112A KR1020060005124A KR20060005124A KR20070076112A KR 20070076112 A KR20070076112 A KR 20070076112A KR 1020060005124 A KR1020060005124 A KR 1020060005124A KR 20060005124 A KR20060005124 A KR 20060005124A KR 20070076112 A KR20070076112 A KR 20070076112A
Authority
KR
South Korea
Prior art keywords
level
output
inverter
nmos transistor
input signal
Prior art date
Application number
KR1020060005124A
Other languages
English (en)
Inventor
김현철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060005124A priority Critical patent/KR20070076112A/ko
Publication of KR20070076112A publication Critical patent/KR20070076112A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 레벨 쉬프터에 관한 것으로, 특히 입력신호의 레벨이 천이되는 시점에서 출력신호의 레벨이 천이되도록 함으로써 누설전류 발생 및 출력신호 지연을 방지하도록 하는데 목적이 있다. 이러한 목적의 본 발명은 입력신호(Vi)에 대응하여 승압전압을 출력하는 출력부로서의 인버터(230)와, 입력신호(Vi)의 레벨 변화를 상기 인버터(230)의 입력단자에 전달하는 레벨 쉬프팅부(210)와, 상기 인버터(230)의 출력신호(Vo) 레벨을 유지시키는 래치부(220)로 구성함을 특징으로 한다.

Description

레벨 쉬프터{LEVEL SHIFTER}
도1은 종래의 레벨 쉬프터의 회로도.
도2는 도1의 동작에 따른 각 노드의 전위를 보인 파형도.
도3은 본 발명의 레벨 쉬프터를 도시한 구성도.
도4는 도3에서 래치부의 상세 회로도.
* 도면의 주요부분에 대한 부호 설명 *
210 : 레벨 쉬프팅부 211,212,221,222,230 : 인버터
213,214,NM21,NM22 : 엔모스 트랜지스터
220 : 래치부 PM21,PM22 : 피모스 트랜지스터
본 발명은 반도체 소자에 관한 것으로, 특히 레벨 쉬프터에 관한 것이다.
일반적으로 레벨 쉬프터는 필요에 따라 기준 전압보다 높거나 낮은 전압을 생성하기 위해 서로 다른 전압 레벨의 전원전압을 사용하는 회로가 연결되는 부분에서 전압레벨을 변환하기 위해 사용하는 장치이다.
특히, 레벨 쉬프터는 반도체 메모리의 워드라인 드라이버 또는 블럭 셀력션 회로 등에 많이 사용된다.
반도체 메모리의 셀 트랜지스터는 누설전류를 줄이기 위하여 다른 노멀 트랜지스터 보다 상대적으로 큰 임계전압(Threshold Voltage)을 갖도록 설계한다. 셀 트랜지스터가 턴온되면 셀 캐패시터에 저장되어 있던 전하가 비트라인(또는 비트바 라인)에 실리거나(read 동작), 반대로 비트라인(또는 비트바 라인)으로부터 셀 캐패시터로 전달된다(write 동작).
이때, 셀 트랜지스터의 큰 임계전압에 의해 비트라인의 전압레벨이 충분히 상승하지 못하여 센스앰프가 이를 검출하지 못할 수도 있다. 이러한 문제는 메모리 셀 뿐만 아니라 데이타 입출력버스라인 등과 같은 반도체 메모리의 많은 부분에서 발생한다. 상기 문제점을 해결하기 위하여 워드라인의 활성화 전압레벨을 전원전압(Vcc) 보다 높은 내부 승압전압(Vppp)을 사용하여 워드라인을 구동한다.
그러나, 내부 승압전압(Vppp)은 전원전압(Vcc)에 의해 공급되는 전하를 축적하여 발생시키므로, 전원전압(Vcc)처럼 많은 량의 전력을 공급하는 것이 어렵다. 따라서 저소비 전력을 구현하기 위해서는 내부 승압전압(Vppp)을 가능한 한 적게 사용하는 것이 바람직하다.
내부 승압전압(Vppp)의 소비를 억제하기 위해서는 필요한 경우에만 내부 승압전압(Vppp)이 출력되도록 하고, 필요치 않은 경우에는 내부 승압전압(Vppp)의 발생 및 출력을 억제할 필요가 있다. 이를 위해 레벨 쉬프터가 사용된다.
도1은 종래의 레벨 쉬프터의 회로도로서 이에 도시된 바와 같이, 인버터(110)(120)(130)와, 엔모스 트랜지스터(NM1)(NM2)와, 피모스 트랜지스터(PM1)(PM2) 를 포함하여 구성된다.
입력신호(Vi)를 반전시키는 인버터(110)의 출력단자는 엔모스 트랜지스터(NM1)의 게이트에 연결되고, 상기 인버터(110)의 출력신호를 반전시키는 인버터(120)의 출력단자는 엔모스 트랜지스터(NM2)의 게이트에 연결된다.
상기 피모스 트랜지스터(PM1)와 제2피모스 트랜지스터(PM2)의 소오스는 내부 전압(V2)에 연결된다.
상기 피모스 트랜지스터(PM1)의 드레인은 엔모스 트랜지스터(NM1)의 드레인과 공통으로 연결되고, 상기 엔모스 트랜지스터(NM1)의 소오스는 접지된다. 상기 피모스 트랜지스터(PM2)의 드레인은 엔모스 트랜지스터(NM2)의 드레인과 공통으로 연결되고 상기 엔모스 트랜지스터(NM2)의 소오스는 접지된다.
또한, 상기 피모스 트랜지스터(PM1)의 게이트는 피모스 트랜지스터(PM2)와 엔모스 트랜지스터(NM2)의 드레인에 공통 연결되고, 상기 피모스 트랜지스터(PM2)의 게이트는 피모스 트랜지스터(PM1)와 엔모스 트랜지스터(NM1)의 드레인에 공통 연결된다.
상기 피모스 트랜지스터(PM2)와 엔모스 트랜지스터(NM2)의 공통 드레인은 인버터(130)의 입력단자에 연결되고, 상기 인버터(130)는 전압(V2) 또는 접지전압(VSS)을 출력한다.
이와같이 구성된 종래의 레벨 쉬프터에 대한 동작을 설명하면 다음과 같다.
입력신호(Vi)는 인버터(110)를 통해 반전되고 그 반전된 신호는 인버터(120)를 통해 다시 반전된다.
예를 들어, 입력신호(Vi)가 접지전압(Vss) 레벨에서 고전위(Vcc) 레벨로 바뀌면, 인버터(110)의 출력단자에 접속된 노드C의 전위는 고전위(Vcc) 레벨에서 접지전압(Vss) 레벨로 바뀌게 되며, 인버터(120)는 상기 노드C의 접지전압(Vss) 레벨의 신호를 반전하므로 노드D의 전위는 고전위(Vcc) 레벨로 바뀌게 된다.
이때, 노드D의 전위가 접지전압(Vss) 레벨에서 고전위(Vcc) 레벨로 바뀌므로 엔모스 트랜지스터(NM2)가 턴온되므로 노드B의 전위는 풀다운 구동에 의해 내부전압(Vpp) 레벨에서 접지전압(Vss) 레벨로 바뀌게 된다. 상기에서 Vpp>Vcc이다.
이에 따라, 엔모스 트랜지스터(NM2)의 턴온에 의해 노드B의 전위가 접지전압(Vss) 레벨이 되므로 피모스 트랜지스터(PM1)이 턴온되고, 상기 피모스 트랜지스터(PM1)의 턴온에 의해 노드A의 전위가 내부 전압(Vpp) 레벨이 되어 피모스 트랜지스터(PM2)는 턴오프 상태를 유지하게 된다.
따라서, 인버터(130)는 노드B의 접지전압(Vss) 레벨의 신호를 반전하여 내부전압(Vpp) 레벨의 신호를 출력하게 된다.
반대로, 입력신호(Vi)가 고전위(Vcc) 레벨에서 접지전압(Vss) 레벨로 바뀌면 인버터(110)에 의해 노드C의 전위는 고전위(Vcc) 레벨로 천이되고, 인버터(120)에 의해 노드D의 전위는 접지전압(Vss) 레벨로 천이된다.
이때, 노드C의 고전위(Vcc) 신호에 의해 엔모스 트랜지스터(NM1)가 턴온되고, 노드D의 접지전압(Vss) 전위에 의해 엔모스 트랜지스터(NM2)가 턴오프된다.
이에 따라, 상기 엔모스 트랜지스터(NM1)의 턴온에 의해 노드A의 전위가 접지전압(Vss) 레벨로 되므로 상기 접지전압(Vss)가 게이트 단자에 인가되는 피모스 트랜지스터(PM2)가 턴온되어 노드B의 전위가 내부 전압(Vpp) 레벨로 천이되고, 상기 노드B의 내부전압(Vpp) 레벨의 신호가 게이트 단자에 인가된 피모스 트랜지스터(PM1)는 턴오프되어 상기 노드A의 전위는 접지전압(Vss) 레벨을 유지하게 된다.
따라서, 인버터(130)는 노드B의 내부전압(Vpp) 레벨의 신호를 반전하여 접지전압(Vss) 레벨의 신호를 출력하게 된다.
즉, 도1의 레벨 쉬프터는 입력신호의 레벨이 변경될 때마다 상기 동작을 수행함으로써 도2의 파형도에 도시된 바와 같이 소정 전압 레벨(Vcc 또는 Vss)의 신호를 입력받아 다른 전압 레벨(Vss 또는 Vpp)의 신호를 출력하는 역할을 수행하는 것이다.
그러나, 종래에는 입력신호의 레벨이 변하는 순간에 모스 트랜지스터(PM1)(NM1) 또는 모스 트랜지스터(PM2)(NM2)가 동시에 턴온되는 구간이 발생하여 V2 전원과 접지 전원 간에 전류 통로가 형성됨에 따라 누설전류가 발생하고 이로 인해 출력신호가 지연되어 출력되는 문제점이 있었다.
그런데, 종래의 레벨 쉬프터를 구성하는 엔모스 트랜지스터(NM1)(NM2)의 전류 구동 능력을 충분히 크게 하여 피모스 트랜지스터(PM1)(PM2)의 스위칭 속도를 높이는 방법을 통해 상기 종래의 문제점을 개선하여 레벨 쉬프터의 동작 성능을 향상킬 수 있다.
하지만, 종래의 레벨 쉬프터에 대해 전류 구동 능력을 향상시키기 위해서는 스위칭 소자의 크기를 증가시켜야 하고 이는 레이아웃 면적의 증가를 초래하며, 아 울러 입력전압과 출력 전압의 레벨 차가 커질수록 엔모스 트랜지스터의 크기도 커져야 하는 문제점이 있다.
또한, 종래의 레벨 쉬프터는 엔모스 트랜지스터와 피모스 트랜지스터 간의 전류 구동 능력의 차로 인해 동작시간이 지연되는 문제점이 있다.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 입력신호의 레벨이 천이되는 시점에서 출력신호의 레벨이 천이되도록 함으로써 누설전류 발생 및 출력신호 지연을 방지하도록 창안한 레벨 쉬프터를 제공하는데 목적이 있다.
또한, 본 발명은 출력신호의 레벨을 일정하게 유지시키도록 함에 목적이 있다.
본 발명은 상기의 목적을 달성하기 위하여 입력신호에 대응하여 승압전압을 출력하는 출력부와, 입력신호의 레벨변화에 따라 상기 출력부의 입력단자 전위 레벨을 천이시키는 레벨 쉬프팅부와, 상기 출력부의 출력신호 레벨을 유지시키는 래치부를 포함하여 구성함을 특징으로 한다.
상기 출력부는 인버터로 구성함을 특징으로 한다.
상기 레벨 쉬프팅부는 입력신호를 순차적으로 반전하는 제1,제2 인버터와, 상기 제1,제2 인버터의 출력신호에 의해 턴온 또는 턴오프되어 출력부의 입력신호 레벨을 천이시키는 제1,제2 스위칭 소자를 포함하여 구성함을 특징으로 한다.
상기 제1,제2 스위칭 소자는 피모스 트랜지스터 또는 엔모스 트랜지스터로 구성함을 특징으로 한다.
이하, 본 발명을 설명하면 다음과 같다.
본 발명의 기술적 구성요지는 바람직한 실시 예에서 상세히 설명하기로 한다. 본 발명의 바람직한 실시 예에서는 구체적인 처리 흐름과 같은 많은 특정 상세 설명들을 기재함은 물론 도면을 첨부하여 본 발명에 대한 전반적인 이해를 돕기로 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략하기로 한다.
도3은 본 발명의 실시 예를 위한 레벨 쉬프터의 구성도로서 이에 도시한 바와 같이, 입력신호(Vi)에 대응하여 전압(Vpp 또는 Vss)을 출력하는 출력부로서의 인버터(230)와, 입력신호(Vi)의 레벨 변화를 상기 인버터(230)의 입력단자 레벨을 천이시키는 레벨 쉬프팅부(210)와, 상기 인버터(230)의 입력단자와 레벨 쉬프팅부(210)의 출력단자에 접속되어 상기 인버터(230)의 출력신호(Vo) 레벨을 유지시키는 래치부(220)로 구성한다.
상기 레벨 쉬프팅부(210)는 입력신호(Vi)를 순차적으로 반전하는 인버터(211)(212)와, 상기 인버터(211)의 고전위(Vcc) 출력 신호에 의해 턴온되어 내부 전압(V2)이 인버터(230)에 인가되도록 래치부(220)를 구동시키는 엔모스 트랜지스터(213)와, 상기 인버터(212)의 고전위 출력 신호에 의해 턴온되어 상기 인버터(230)의 입력단자 레벨을 접지 전압(Vss) 레벨로 천이시키는 엔모스 트랜지스터(214)로 구성한다.
상기 래치부(220)는 출력단자와 입력단자가 서로 공통 연결되는 인버터(221)(222)로 구성한다.
상기 인버터(221)(222)는 도4의 상세 회로도에 도시한 바와 같이 구성한다.
상기 인버터(221)는 내부 전압(Vpp)과 접지 전압(Vss) 사이에 피모스 트랜지스터(PM21)와 엔모스 트랜지스터(NM21)를 순차 직렬 연결하고, 상기 피모스 트랜지스터(PM21)와 엔모스 트랜지스터(NM21)의 게이트를 공통 접속하여 인버터(222)의 출력단자와 인버터(230)의 입력단자에 공통 연결하며, 상기 피모스 트랜지스터(PM21)와 엔모스 트랜지스터(NM21)의 공통 드레인을 레벨 쉬프팅부(210)에 구비된 엔모스 트랜지스터(213)의 드레인 단자와 상기 인버터(222)의 입력단자에 공통 연결하여 구성한다.
상기 인버터(222)는 내부 전압(Vpp)과 접지 전압(Vss) 사이에 피모스 트랜지스터(PM22)와 엔모스 트랜지스터(NM22)를 순차 직렬 연결하고, 상기 피모스 트랜지스터(PM22)와 엔모스 트랜지스터(NM22)의 게이트를 공통 접속하여 인버터(221)의 출력단자와 레벨 쉬프팅부(210)에 구비된 엔모스 트랜지스터(213)의 드레인 단자에 공통 연결하며, 상기 피모스 트랜지스터(PM22)와 엔모스 트랜지스터(NM22)의 공통 드레인을 레벨 쉬프팅부(210)에 구비된 엔모스 트랜지스터(214)의 드레인 단자와 인버터(230)의 입력단자에 공통 연결하여 구성한다.
이와 같이 구성한 본 발명의 실시 예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.
입력신호(Vi)가 레벨 쉬프팅부(210)에 입력되면 인버터(211)는 상기 입력신호(Vi)를 반전시켜 노드C의 전위 레벨을 천이시키고 인버터(212)는 상기 노드C의 신호를 반전시켜 노드(D)의 전위 레벨을 천이시킨다.
예를 들어, 입력신호(Vi)가 접지전압(Vss) 레벨에서 고전위(Vcc) 레벨로 바뀌면, 인버터(211)의 출력단자에 접속된 노드C의 전위가 고전위(Vcc) 레벨에서 접지전압(Vss) 레벨로 바뀌게 되며, 인버터(212)가 상기 노드C의 접지전압(Vss) 레벨의 신호를 반전시키므로 노드D의 전위가 고전위(Vcc) 레벨로 바뀌게 된다.
이때, 노드D의 전위가 접지전압(Vss) 레벨에서 고전위(Vcc) 레벨로 바뀌면 레벨 쉬프팅부(210)에 구비된 엔모스 트랜지스터(214)가 턴오프 상태에서 턴온 상태로 천이되므로 노드B의 전위가 내부전압(Vpp) 레벨에서 접지전압(Vss) 레벨로 바뀌게 된다. 상기에서 Vpp>Vcc이다.
따라서, 인버터(230)는 내부전압(Vpp) 레벨의 신호를 출력하게 된다.
이때, 래치부(220)는 상기 엔모스 트랜지스터(214)가 턴온되어 인버터(221)의 입력단자가 접지전압(Vss) 레벨로 천이되므로 상기 인버터(221)가 내부 전압(Vpp) 레벨의 신호를 출력하고 상기 인버터(221)의 내부 전압(Vpp) 레벨의 신호에 의해 인버터(222)가 접지전압(Vss) 레벨의 신호를 출력하게 된다.
즉, 래치부(220)에 구비된 인버터(221)는 엔모스 트랜지스터(214)의 턴온에 의해 피모스 트랜지스터(PM21)의 게이트 단자가 접지전압(Vss) 레벨로 천이되어 상기 피모스 트랜지스터(PM21)가 턴온되며 이로 인해 노드A의 전위가 내부 전압(Vpp) 레벨로 천이되어 유지되고, 상기 노드A의 내부전압(Vpp) 레벨 신호에 의해 인버터(222)는 엔모스 트랜지스터(NM22)가 턴온되어 상기 엔모스 트랜지스터(214)의 턴온에 의해 천이된 노드B의 접지전압(Vss) 레벨을 유지시키게 된다.
다시 말해서, 래치부(220)는 입력신호(Vi)의 레벨이 바뀌지 않는 한 상기 엔 모스 트랜지스터(214)의 턴온에 의해 접지전압(Vss) 레벨로 천이된 노드B의 전위 레벨을 유지시키는 것은 물론 노드A의 내부 전압(Vpp) 레벨도 유지시키게 된다.
따라서, 인버터(230)는 내부 전압(Vpp) 레벨의 신호를 안정적으로 출력하게 된다.
반대로, 입력신호(Vi) 레벨이 고전위(Vcc) 레벨에서 접지전압(Vss) 레벨로 천이되면 레벨 쉬프팅부(210)는 인버터(211)가 노드(C)로 고전위(Vcc) 신호를 출력하고 인버터(212)가 상기 노드C의 고전위(Vcc) 신호를 반전시켜 노드(D)의 전위를 접지전압(Vss) 레벨로 천이시키게 된다.
이때, 인버터(211)에서 출력되는 고전위(Vcc) 신호에 의해 엔모스 트랜지스터(213)가 턴온되므로 래치부(220)는 인버터(222)의 입력단자가 내부전압(Vpp) 레벨에서 접지전압(Vss) 레벨로 천이하게 된다.
이에 따라, 래치부(220)는 엔모스 트랜지스터(213)의 턴온에 의해 인버터(222)를 구성하는 피모스 트랜지스터(PM22)가 턴온되어 노드B의 전위가 접지전압(Vss) 레벨에서 내부전압(Vpp) 레벨로 천이되고, 상기 노드B의 내부전압(Vpp) 레벨 신호에 의해 인버터(221)를 구성하는 엔모스 트랜지스터(NM21)가 턴온됨으로 노드A의 접지전압(Vss) 레벨이 유지되게 된다.
따라서, 래치부(220)에 의해 노드B의 전위가 내부전압(Vpp) 레벨로 유지되므로 인버터(230)의 출력 신호는 접지전압(Vss) 레벨로 출력된다.
한편, 상기에서 본 발명의 바람직한 실시예에 대해 설명하였지만, 본 발명은 상기 실시 예에 한정되는 것이 아니라 본 발명과 관련된 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있을 것이다.
상기에서 상세히 설명한 바와 같이 본 발명은 레벨 쉬프팅부에 의해 입력신호의 레벨 천이가 바로 래치부에 전달되고 이로 인해 출력신호의 레벨 천이가 빠른 속도로 이루어짐으로 종래의 지연 처리를 해소시킬 수 있는 것은 물론 누설전류 발생도 방지할 수 있는 효과가 있다.

Claims (8)

  1. 입력신호에 대응하여 승압전압을 출력하는 출력 수단은,
    입력신호 레벨에 따라 상기 출력 수단의 입력신호 레벨을 천이시키는 레벨 쉬프팅 수단과,
    상기 출력 수단의 출력신호 레벨을 유지시키는 래치 수단을 포함하여 구성함을 특징으로 하는 레벨 쉬프터.
  2. 제1항에 있어서, 출력 수단은 인버터로 구성함을 특징으로 하는 레벨 쉬프터.
  3. 제1항에 있어서, 레벨 쉬프팅 수단은
    입력신호를 순차적으로 반전하는 제1,제2 인버터와,
    상기 제1,제2 인버터의 출력신호에 의해 턴온 또는 턴오프되어 출력 수단의 입력신호 레벨을 천이시키는 제1,제2 스위칭 소자를 포함하여 구성함을 특징으로 하는 레벨 쉬프터.
  4. 제3항에 있어서, 제1,제2 스위칭 소자는 피모스 트랜지스터 또는 엔모스 트랜지스터로 각기 구성함을 특징으로 하는 레벨 쉬프터.
  5. 제1항에 있어서, 래치 수단은
    출력수단의 입력단자와 레벨 쉬프팅 수단의 출력단자에 접속하여 구성함을 특징으로 하는 레벨 쉬프터.
  6. 제1항 또는 제5항에 있어서, 래치 수단은
    상호간에 출력단자와 입력단자가 공통 연결되는 제1,제2 인버터로 구성함을 특징으로 하는 레벨 쉬프터.
  7. 제6항에 있어서, 제1 인버터는
    내부 전압과 접지 전압 사이에 피모스 트랜지스터와 엔모스 트랜지스터를 순차 직렬 연결하고, 상기 피모스 트랜지스터와 엔모스 트랜지스터의 게이트를 공통 접속하여 제2 인버터의 출력단자와 출력 수단의 입력단자에 공통 연결하며, 상기 피모스 트랜지스터와 엔모스 트랜지스터의 공통 드레인을 레벨 쉬프팅 수단의 제1 출력단자와 상기 제2 인버터의 입력단자에 공통 연결하여 구성함을 특징으로 하는 레벨 쉬프터.
  8. 제6항에 있어서, 제2 인버터는
    내부 전압과 접지 전압 사이에 피모스 트랜지스터와 엔모스 트랜지스터를 순차 직렬 연결하고, 상기 피모스 트랜지스터와 엔모스 트랜지스터의 게이트를 공통 접속하여 제1 인버터의 출력단자와 레벨 쉬프팅 수단의 제1 출력 단자에 공통 연결 하며, 상기 피모스 트랜지스터와 엔모스 트랜지스터의 공통 드레인을 레벨 쉬프팅 수단의 제2 출력단자와 출력 수단의 입력단자에 공통 연결하여 구성함을 특징으로 하는 레벨 쉬프터.
KR1020060005124A 2006-01-17 2006-01-17 레벨 쉬프터 KR20070076112A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060005124A KR20070076112A (ko) 2006-01-17 2006-01-17 레벨 쉬프터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060005124A KR20070076112A (ko) 2006-01-17 2006-01-17 레벨 쉬프터

Publications (1)

Publication Number Publication Date
KR20070076112A true KR20070076112A (ko) 2007-07-24

Family

ID=38501105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060005124A KR20070076112A (ko) 2006-01-17 2006-01-17 레벨 쉬프터

Country Status (1)

Country Link
KR (1) KR20070076112A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044683B2 (en) 2009-03-16 2011-10-25 Samsung Electronics Co., Ltd. Logic circuit capable of level shifting
KR101526892B1 (ko) * 2013-10-31 2015-06-10 현대오트론 주식회사 전압 레벨 변환 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044683B2 (en) 2009-03-16 2011-10-25 Samsung Electronics Co., Ltd. Logic circuit capable of level shifting
KR101526892B1 (ko) * 2013-10-31 2015-06-10 현대오트론 주식회사 전압 레벨 변환 장치 및 방법

Similar Documents

Publication Publication Date Title
KR100363142B1 (ko) 3상태논리게이트회로를갖는반도체집적회로
US10068641B2 (en) Semiconductor storage device
US5541885A (en) High speed memory with low standby current
US20070188194A1 (en) Level shifter circuit and method thereof
JP2008118582A (ja) 電圧切替回路
US7688645B2 (en) Output circuit for a semiconductor memory device and data output method
JP3657243B2 (ja) レベルシフタ、半導体集積回路及び情報処理システム
US20150302918A1 (en) Word line decoders for dual rail static random access memories
US6590420B1 (en) Level shifting circuit and method
KR20070076112A (ko) 레벨 쉬프터
KR100311973B1 (ko) 로직 인터페이스 회로 및 이를 이용한 반도체 메모리 장치
US6885595B2 (en) Memory device
JP3255159B2 (ja) 半導体集積回路
JP2011159914A (ja) Ｅｓｄ保護回路及び半導体装置
KR100943708B1 (ko) 레벨 시프트 회로
JP3255158B2 (ja) 半導体集積回路
KR100774459B1 (ko) 레벨 쉬프터
RU2771447C1 (ru) Элемент входного регистра
KR100334536B1 (ko) 입력 버퍼를 포함하는 반도체 메모리 장치
KR100369357B1 (ko) 저 소비 전력 센스 앰프를 구비한 반도체 롬
KR100271651B1 (ko) 센스증폭기
KR100609994B1 (ko) 저 누설전류특성을 가지는 반도체 장치의 데이터 출력회로
KR0182011B1 (ko) 출력 데이타 안정화를 위한 라이트 드라이버
KR100280416B1 (ko) 파워스위칭회로
KR19980015391A (ko) 반도체 장치의 레벨쉬프터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application