TW201637101A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201637101A
TW201637101A TW105109222A TW105109222A TW201637101A TW 201637101 A TW201637101 A TW 201637101A TW 105109222 A TW105109222 A TW 105109222A TW 105109222 A TW105109222 A TW 105109222A TW 201637101 A TW201637101 A TW 201637101A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
oxide semiconductor
electrode
conductor
Prior art date
Application number
TW105109222A
Other languages
English (en)
Other versions
TWI635543B (zh
Inventor
秋元健吾
阪田淳一郎
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201637101A publication Critical patent/TW201637101A/zh
Application granted granted Critical
Publication of TWI635543B publication Critical patent/TWI635543B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

發明之目的在於提供包含具有穩定電特徵及使用氧化物半導體的形成的電晶體之高度可靠的半導體裝置。半導體裝置的製造方法包括下述步驟：在絕緣表面上，在閘極電極上形成氧化物半導體膜，以閘極絕緣膜介於氧化物半導體膜與極電極之間；在氧化物半導體膜上形成包含鈦、鉬、及鎢中至少之一的第一導體膜；在第一導體膜上，形成包含具有低於氫的負電性之金屬的第二導體膜；藉由蝕刻第一導體膜及第二導體膜，形成源極電極和汲極電極；以及，在氧化物半導體膜、源極電極、和汲極電極上形成接觸氧化物半導體膜的絕緣膜。

Description

半導體裝置
本發明係關於包含氧化物半導體的半導體裝置及其製造方法。
使用形成於絕緣表面上的半導體膜形成的薄膜電晶體是半導體裝置基本的半導體元件。由於基底可容許的溫度限制會限制薄膜電晶體的製造，所以，具有包含如下所述之主動層的薄膜電晶體成為用於半導體顯示裝置的電晶體之主流，所述主動層包含以相當低溫度沈積的非晶矽、以雷射光或觸媒元素來執行晶化的方式而取得之多晶矽、或類似者。
近年來，顯示半導體特徵。具有半導體特徵的金屬氧化物引起注意，其被稱為新穎半導體材料的氧化物半導體，具有由多晶矽取得的高遷移率以及具有由非晶矽取得的均勻元件特徵。金屬氧化物用於不同應用。舉例而言，氧化銦是習知的金屬氧化物且作為包含於液晶顯示裝置等中的透明電極的材料。具有半導體特徵的這些金屬氧化物 的實施例包含氧化鎢、氧化錫、氧化銦、及氧化鋅。已知有薄膜電晶體，其通道形成區由此類具有半導體特徵的金屬氧化物形成(專利文獻1及專利文獻2)。
[參考文獻]
專利文獻1：日本公開專利申請號2007-123861
專利文獻2：日本公開專利申請號2007-096055
用於半導體裝置的電晶體具有小的隨時間劣化造成的臨界電壓變化、以及開啟狀態電流的良好特性、等等。當使用具有小的隨時間劣化造成的臨界電壓變化之電晶體時，可以增加半導體裝置的可靠度。此外，當使用具有例如開啟電流等良好特徵之電晶體時，半導體裝置可以受更高頻率驅動。
本發明的目的在於提供高度可靠的半導體裝置之製造方法。或者，本發明的目的是提供可以高速操作的半導體裝置之製造方法。或者，本發明的目的是提供高度可靠的半導體裝置。或者，本發明的目的是提供可以高速操作的半導體裝置。
本發明的發明人們注意到存在於氧化物半導體膜中例如氫或水等雜質會隨著時間而對電晶體造成例如臨界電壓偏移等劣化。然後，他們想到使用低負電性金屬(具體而言，比氫還低的負電性金屬)所形成的導體膜作為用於源極電極或汲極電極之導體膜並形成於氧化物半導體膜上方 或下方，以致於存在於氧化物半導體膜中的例如氫或水等雜質由導體膜取出以及增加氧化物半導體膜的純度；結果，可以抑制導因於例如氫或水等雜質之隨著時間變化的電晶體劣化。藉由蝕刻等，將導體膜處理成所需形狀，以致於可以形成源極電極和汲極電極。
具體而言，根據本發明的一實施例，在製造具有以氧化物半導體膜用於主動層之電晶體的半導體裝置時，將第一導體膜形成為接觸氧化物半導體膜，第一導體膜係藉由使用例如鈦、鎢、或鉬等對氧化物半導體膜具有低接觸電阻之金屬材料而形成的。此外，將第二導體膜形成為與氧化物半導體膜重疊而以第一導體膜介於第二導體膜與氧化物半導體膜之間，接觸氧化物半導體膜，第二導體膜是藉由使用低負電性金屬、低負電性金屬化合物、或低負電性合金而形成的。然後，藉由蝕刻等，將第一導體膜及第二導體膜處理成所需形狀，因而形成源極電極和汲極電極。
或者，第一導體膜形成為接觸氧化物半導體膜，以及第二導體膜形成為與氧化物半導體膜重疊，以第一導體膜介於第二導體膜與氧化物半導體膜之間，然後，藉由蝕刻以移除第二導體膜。在此情形中，在移除第二導體膜之後，增加地形成使用低負電性金屬、低負電性金屬化合物、或低負電性合金形成的第三導體膜以致於與氧化物半導體膜重疊，以第一導體膜介於第三導體膜與氧化物半導體膜之間。然後，藉由蝕刻等，將第一導體膜及第三導體膜處理成所需形狀，因而形成源極電極和汲極電極。
又或者，第一導體膜形成為接觸氧化物半導體膜，以及第二導體膜形成為與氧化物半導體膜重疊，以第一導體膜介於第二導體膜與氧化物半導體膜之間，然後，藉由蝕刻以移除第二導體膜。接著，在移除第二導體膜之後，由低負電性金屬、低負電性金屬化合物、或低負電性合金形成的第三導體膜形成為與氧化物半導體膜重疊，以第一導體膜介於第三導體膜與氧化物半導體膜之間。又在第三導體膜上，使用例如鈦、鎢、或鉬等對氧化物半導體膜具有低接觸電阻的金屬材料而形成的第四導體膜形成為與氧化物半導體膜重疊。注意，在此情形中，可以在第一導體膜與第三導體膜之間形成第五導體膜，第五導體膜係由例如鈦、鎢、或鉬等對氧化物半導體膜具有低接觸電阻的金屬材料所形成的。然後，藉由蝕刻等，將第一導體膜、第三導體膜、及第四導體膜、或第一導體膜、第三導體膜、第四導體膜、及第五導體膜處理形成所需形狀，因而形成源極電極和汲極電極。
根據本發明的一實施例，以對氧化物半導體膜具有低接觸電阻的金屬材料用於形成源極電極和汲極電極之第一導體膜，第一導體膜接觸氧化物半導體膜，以致於降低源極或汲極電極與氧化物半導體膜之間的接觸電阻。因此，可以增加TFT的開啟電流及場效遷移率。此外，使用低負電性金屬、低負電性金屬化合物、或低負電性合金，形成第二導體膜及第三導體膜，以致於存在於氧化物半導體膜、閘極絕緣膜中、或氧化物半導體膜與另一絕緣膜之間 的介面處以及其近處的例如濕氣或氫等雜質由第二導體膜或第三導體膜阻擋或吸收。因此，藉由消除例如濕氣或氫等雜質，可以取得本質(i型)半導體或實質的i型半導體，以及，可以防止導因於雜質之例如臨界電壓偏移等電晶體特徵的劣化被提升，可以降低關閉電流。
關於低負電性金屬，可為鋁、鎂、等等。均包含上述金屬之一或更多的混合物、金屬化合物、或合金可以用於第二導體膜及第三導體膜。或者，例如選自鈦、鉭、鎢、鉬、鉻、釹、或鈧中的元素；含有上述元素中之一或更多作為成分的合金；含有上述元素中任合元素作為成分的氮化物等抗熱導體材料與鋁結合作為第二導體膜及第三導體膜。
注意，在對氧化物半導體膜具有低接觸電阻的上述金屬之中，鈦的負電性低於氫的負電性；因此，可以從氧化物半導體膜中容易地取出例如濕氣或氫等雜質。因此，以鈦用於第一導體膜、第四導體膜、及第五導體膜，以致於可以降低氧化物半導體膜中的雜質以及可以形成對氧化物半導體膜具有低接觸電阻之源極電極和汲極電極。
除了上述結構之外，當第二導體膜、第三導體膜、或第四導體膜曝露時，在降壓氛圍或惰性氣體氛圍下執行熱處理，以致於被吸收於第二導體膜、第三導體膜、或第四導體膜的表面或內部上的濕氣、氧、等等可以被移除。熱處理的溫度在200℃至450℃。執行熱處理，以致於存在於氧化物半導體膜、閘極絕緣膜中、或在氧化物半導體膜 與另一絕緣膜之間的介面以及其近處的例如濕氣或氫等雜質可以被第二導體膜、第三導體膜、或第四導體膜容易地阻擋或吸收。
在形成源極電極和汲極電極之後，可以形成單層絕緣膜或堆疊的複數絕緣膜以致於遮蓋源極電極、汲極電極、和氧化物半導體膜。具有高障壁特性的材料較佳地用於絕緣膜。舉例而言，關於具有高障壁特性的絕緣膜，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化铝膜、等等。當使用堆疊的複數絕緣膜時，在接近氧化物半導體膜的側上形成例如氧化矽膜或氧氮化矽膜等絕緣膜，此絕緣膜比具有障壁特性的絕緣膜具有更低的氮比例。然後，具有障壁特性的絕緣膜形成為與源極電極、汲極電極、和氧化物半導體膜重疊，而以具有較低氮比例的絕緣膜介於具有障壁特性與源極電極、汲極電極、和氧化物半導體膜之間。當使用具有障壁特性的絕緣膜時，可以防止濕氣或氧被吸附於導體膜的表面或內部。此外，可以防止例如濕氣或氫等雜質進入氧化物半導體膜、閘極絕緣膜、或氧化物半導體膜與另一絕緣膜之間的介面及其近處。
此外，在閘極電極與氧化物半導體膜之間，閘極絕緣膜可以形成為具有一結構，其中，使用具有高障壁特性的材料形成的絕緣膜、及例如氧化矽膜或氧氮化矽膜等具有較低氮比例的絕緣膜相堆疊。例如氧化矽膜或氧氮化矽膜等絕緣膜形成於具有障壁特性的絕緣膜與氧化物半導體膜之間。使用具有障壁特性的絕緣膜，以致於可以防止例如 濕氣或氫等在氛圍中的雜質、或是例如鹼金屬或重金屬等包含於基底中的雜質進入氧化物半導體膜、閘極絕緣膜、或氧化物半導體膜與另一絕緣膜之間的介面及其近處。
為了降低氧化物半導體膜中例如濕氣或氫等雜質，在形成氧化物半導體膜之後，在例如氮氛圍等惰性氣體氛圍或稀有氣體(氬、氦、等等)氛圍中且氧化物半導體膜曝露，執行熱處理。熱處理的溫度範圍較佳地大於或等於500℃且小於或等於750℃(或低於或等於玻璃基底的應變點之溫度)。注意，以未超過要使用的基底之可容許的溫度極限的溫度，執行此熱處理。
關於氧化物半導體，可以使用例如In-Sn-Ga-Zn-O為基礎的氧化物半導體等四成分金屬氧化物、例如In-Ga-Zn-O為基礎的氧化物半導體、In-Sn-Zn-O為基礎的氧化物半導體、In-Al-Zn-O為基礎的氧化物半導體、Sn-Ga-Zn-O為基礎的氧化物半導體、Al-Ga-Zn-O為基礎的氧化物半導體、及Sn-Al-Zn-O為基礎的氧化物半導體等三成分金屬氧化物、或例如In-Zn-O為基礎的氧化物半導體、Sn-Zn-O為基礎的氧化物半導體、Al-Zn-O為基礎的氧化物半導體、Zn-Mg-O為基礎的氧化物半導體、Sn-Mg-O為基礎的氧化物半導體、In-Mg-O為基礎的氧化物半導體、In-Ga-O為基礎的氧化物半導體等二成份金屬氧化物、In-O為基礎的氧化物半導體、Sn-O為基礎的氧化物半導體、及Zn-O為基礎的氧化物半導體。注意，在本說明書中，舉例而言，In-Sn-Ga-Zn-O為基礎的氧化物半導體意 指包含銦(In)、錫(Sn)、鎵(Ga)、及鋅(Zn)之金屬氧化物。對於成份比例並無特別限制。上述氧化物半導體可以包含矽。
或者，氧化物半導體可以由InMo3(ZnO)m(m>0)之化學式表示。此處，M代表選自Ga、Al、Mn、或Co之一或更多金屬元素。
注意，氧化物半導體膜中例如濕氣等雜質會由熱處理消除，以致於載子濃度增加且電阻降低。然後，當例如氧化矽膜或氧氮化矽膜等絕緣膜形成為接觸具有降低的電阻之氧化物半導體膜時，氧至少供應至與絕緣膜接觸的具有降低的電阻之氧化物半導體膜的區域，以致於載子濃度降低(較佳地，小於1×1018/cm3，更佳地小於或等於1×1014/cm3)且電阻增加。依此方式，在半導體裝置的製程中，藉由形成例如氧化矽膜或氧氮化矽膜等絕緣膜，可以控制氧化物半導體膜的載子濃度及電阻；因此，可以製造及提供具有良好電特徵和良好可靠度之薄膜電晶體的半導體裝置。
電晶體可以是底部閘極型電晶體、頂部閘極型電晶體、或底部接觸型電晶體。底部閘極型電晶體具有在絕緣表面上的閘極電極；在閘極電極上的閘極絕緣膜；在閘極絕緣膜上及與閘極電極重疊的氧化物半導體膜；在氧化物半導體膜上的源極電極和汲極電極；及在源極電極、汲極電極、和氧化物半導體膜上的絕緣膜。頂部閘極型電晶體具有在絕緣表面上的氧化物半導體膜；在氧化物半導體膜 上的閘極絕緣膜；與閘極絕緣膜上的氧化物半導體膜重疊及作為導體膜的閘極電極；源極電極；汲極電極；以及，在源極電極、汲極電極、和氧化物半導體膜上的絕緣膜。底部接觸型電晶體具有在絕緣表面上的閘極電極；在閘極電極上的閘極絕緣膜；在閘極絕緣膜上的源極電極和汲極電極；在源極電極和汲極電極上及與閘極絕緣膜上的閘極電極重疊之氧化物半導體膜；以及，在源極電極、汲極電極、和氧化物半導體膜上的絕緣膜。
關於熱處理，使用加熱爐中的熱處理或是快速熱退火法(RTA法)。關於RTA法，可以使用採用燈光源的方法、或短時間內執行熱處理而基底在受加熱的氣體中移動之方法。藉由使用RTA法，也能夠使熱處理所需時間小於0.1小時。注意，在使用玻璃基底作為基底的情形中，在高於或等於300℃且小於或等於玻璃基底的應變點之溫度下執行熱處理。
提供具有高可靠度的半導體裝置製造方法。此外，提供可以高速操作的半導體裝置製造方法。此外，可以提供高速操作的半導體裝置。
10‧‧‧脈衝輸出電路
11‧‧‧佈線
12‧‧‧佈線
13‧‧‧佈線
14‧‧‧佈線
15‧‧‧佈線
21‧‧‧輸入端子
22‧‧‧輸入端子
23‧‧‧輸入端子
24‧‧‧輸入端子
25‧‧‧輸入端子
26‧‧‧輸出端子
27‧‧‧輸出端子
31‧‧‧電晶體
32‧‧‧電晶體
33‧‧‧電晶體
34‧‧‧電晶體
35‧‧‧電晶體
36‧‧‧電晶體
37‧‧‧電晶體
38‧‧‧電晶體
39‧‧‧電晶體
40‧‧‧電晶體
41‧‧‧電晶體
42‧‧‧電晶體
43‧‧‧電晶體
51‧‧‧電源線
52‧‧‧電源線
53‧‧‧電源線
100‧‧‧基底
101‧‧‧閘極電極
102‧‧‧閘極絕緣膜
103‧‧‧氧化物半導體膜
104‧‧‧氧化物半導體膜
105a‧‧‧導體膜
105b‧‧‧導體膜
105c‧‧‧導體膜
105d‧‧‧導體膜
105e‧‧‧導體膜
106‧‧‧源極電極
107‧‧‧汲極電極
108‧‧‧氧化物半導體膜
109‧‧‧絕緣膜
110‧‧‧電晶體
111‧‧‧背閘極電極
112‧‧‧絕緣膜
120‧‧‧薄膜電晶體
126‧‧‧源極電極
127‧‧‧汲極電極
128‧‧‧氧化物半導體膜
129‧‧‧絕緣膜
130‧‧‧薄膜電晶體
136‧‧‧源極電極
137‧‧‧汲極電極
138‧‧‧氧化物半導體膜
139‧‧‧絕緣膜
140‧‧‧薄膜電晶體
146‧‧‧源極電極
147‧‧‧汲極電極
148‧‧‧氧化物半導體膜
149‧‧‧絕緣膜
300‧‧‧基底
301‧‧‧閘極電極
302‧‧‧閘極絕緣膜
303‧‧‧氧化物半導體膜
304‧‧‧氧化物半導體膜
305a‧‧‧導體膜
305b‧‧‧導體膜
306‧‧‧源極電極
307‧‧‧汲極電極
309‧‧‧絕緣膜
310‧‧‧薄膜電晶體
311‧‧‧通道保護膜
312‧‧‧背閘極電極
313‧‧‧絕緣膜
400‧‧‧基底
401‧‧‧閘極電極
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
404‧‧‧氧化物半導體膜
405a‧‧‧導體膜
405b‧‧‧導體膜
406‧‧‧源極電極
407‧‧‧汲極電極
409‧‧‧絕緣膜
410‧‧‧薄膜電晶體
700‧‧‧像素部
701‧‧‧訊號線驅動電路
702‧‧‧掃描線驅動電路
703‧‧‧像素
704‧‧‧電晶體
705‧‧‧顯示元件
706‧‧‧儲存電容器
707‧‧‧訊號線
708‧‧‧掃描線
710‧‧‧像素電極
711‧‧‧對立電極
712‧‧‧微囊
713‧‧‧汲極電極
714‧‧‧樹脂
800‧‧‧基底
801‧‧‧閘極電極
802‧‧‧閘極絕緣膜
803‧‧‧氧化物半導體膜
804‧‧‧氧化物半導體膜
805‧‧‧氧化物半導體膜
806‧‧‧導體膜
806a‧‧‧導體膜
806b‧‧‧導體膜
807‧‧‧源極電極
808‧‧‧汲極電極
809‧‧‧絕緣膜
813‧‧‧薄膜電晶體
814‧‧‧像素電極
815‧‧‧透明導體膜
816‧‧‧透明導體膜
819‧‧‧儲存電容器
820‧‧‧端子
821‧‧‧端子
822‧‧‧電容器佈線
1401‧‧‧薄膜電晶體
1402‧‧‧閘極電極
1403‧‧‧閘極絕緣膜
1404‧‧‧氧化物半導體膜
1406a‧‧‧導體膜
1406b‧‧‧導體膜
1407‧‧‧絕緣膜
1408‧‧‧絕緣膜
1410‧‧‧像素電極
1411‧‧‧對齊膜
1413‧‧‧對立電極
1414‧‧‧對齊膜
1415‧‧‧液晶
1416‧‧‧密封劑
1417‧‧‧間隔器
1420‧‧‧基底
1601‧‧‧液晶面板
1602‧‧‧散光板
1603‧‧‧稜鏡片
1604‧‧‧散光板
1605‧‧‧導光板
1606‧‧‧反光板
1607‧‧‧光源
1608‧‧‧電路基底
1609‧‧‧可撓印刷電路
1610‧‧‧可撓印刷電路
5300‧‧‧基底
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧掃描線驅動電路
5304‧‧‧訊號線驅動電路
5305‧‧‧時序控制電路
5601‧‧‧移位暫存器
5602‧‧‧取樣電路
5603‧‧‧電晶體
5604‧‧‧佈線
5605‧‧‧佈線
6031‧‧‧電晶體
6033‧‧‧發光元件
6034‧‧‧電極
6035‧‧‧電致發光層
6036‧‧‧電極
6037‧‧‧絕緣膜
6038‧‧‧堤部
6041‧‧‧電晶體
6043‧‧‧發光元件
6044‧‧‧電極
6045‧‧‧電致發光層
6046‧‧‧電極
6047‧‧‧絕緣膜
6048‧‧‧堤部
6051‧‧‧電晶體
6053‧‧‧發光元件
6054‧‧‧電極
6055‧‧‧電致發光層
6056‧‧‧電極
6057‧‧‧絕緣膜
6058‧‧‧堤部
7001‧‧‧機殼
7002‧‧‧顯示部
7011‧‧‧機殼
7012‧‧‧顯示部
7013‧‧‧支撐基部
7021‧‧‧機殼
7022‧‧‧顯示部
7031‧‧‧機殼
7032‧‧‧機殼
7033‧‧‧顯示部
7034‧‧‧顯示部
7035‧‧‧麥克風
7036‧‧‧揚音器
7037‧‧‧操作鍵
7038‧‧‧探針
7041‧‧‧機殼
7042‧‧‧顯示部
7043‧‧‧音頻輸入部
7044‧‧‧音頻輸出部
7045‧‧‧操作鍵
7046‧‧‧光接收部
圖1A至1E是剖面視圖，顯示半導體裝置的製造方法。
圖2是薄膜電晶體的俯視圖。
圖3A及3B是薄膜電晶體的剖面視圖，圖3C是薄膜 電晶體的俯視圖。
圖4A至4D是剖面視圖，顯示半導體裝置的製造方法。
圖5A至5D是剖面視圖，顯示半導體裝置的製造方法。
圖6A至6D是剖面視圖，顯示半導體裝置的製造方法。
圖7A至7E是薄膜電晶體的剖面視圖。
圖8是薄膜電晶體的俯視圖。
圖9A及9B是薄膜電晶體的剖面視圖，圖9C是薄膜電晶體的俯視圖。
圖10A至10E是薄膜電晶體的剖面視圖。
圖11是薄膜電晶體的俯視圖。
圖12A至12C是剖面視圖，顯示半導體裝置的製造方法。
圖13A及13B是剖面視圖，顯示半導體裝置的製造方法。
圖14A及14B是剖面視圖，顯示半導體裝置的製造方法。
圖15是俯視圖，顯示半導體裝置的製造方法。
圖16是俯視圖，顯示半導體裝置的製造方法。
圖17是俯視圖，顯示半導體裝置的製造方法。
圖18A是電子紙的俯視圖，圖18B是電子紙的剖面視圖。
圖19A及19B是半導體顯示裝置的方塊圖。
圖20A是訊號線驅動電路的圖，圖20B是時序圖。
圖21A及21B是顯示移位暫存器結構的電路圖。
圖22A是電路圖，圖22B是顯示移位暫存器的操作之時序圖。
圖23是液晶顯示裝置的剖面視圖。
圖24顯示液晶顯示裝置模鉭的結構之視圖。
圖25A至25C是發光裝置的剖面視圖。
圖26A至26E是均顯示包含半導體裝置的電子裝置。
圖27是使用氧化物半導體形成的逆交錯薄膜電晶體的剖面視圖。
圖28A及28B是圖27中的A-A’剖面的能帶圖。
圖29A是顯示正電位(+VG)施加至閘極(GI)的狀態，圖29B是顯示負電位(-VG)施加至閘極(GI)的狀態。
圖30是顯示真空能階、金屬的功函數(φM)及氧化物半導體的電子親和力(χ)之間的關係。
於下，將參考附圖，詳述本發明的實施例。但是，本發明不限於下述說明，以及，習於此技藝者將容易瞭解，在不悖離本發明的精神及範圍之下，可以依不同方式修改模式及細節。因此，本發明不應被解釋成侷限於下述實施例的說明。
本發明可以應用至包含例如微處理器、影像處理電路、RF標籤、及半導體顯示裝置等積體電路之任何種類的半導體裝置之製造。半導體裝置意指可以利用半導體特徵操作之任何裝置，半導體顯示裝置、半導體電路、及電子裝置都包含於半導體裝置的類別中。半導體顯示裝置在其類別中包含下述：液晶顯示裝置、設置以有機發光元件(OLED)為代表的發光元件用於每一像素之發光裝置、電子紙、數位微鏡裝置(DMD)、電漿顯示面板(PDP)、場發射顯示裝置(FED)、及使用半導體膜的電路元件包含於驅動電路中的其它半導體顯示裝置。
(實施例1)
將參考圖1A至1E、圖2、及圖3A至3C，以具有通道蝕刻結構的底部閘極型薄膜電晶體為例說明半導體裝置製造方法。
如圖1A所示，在基底100上形成閘極電極101。
作為基部膜的絕緣膜可以形成於基底100與閘極電極101之間。關於基部膜，可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氮化鋁膜、或氮氧化鋁膜的單層、或是這些膜中的複數膜之堆疊層。特別地，以例如氮化矽膜、氮氧化矽膜、氮化鋁膜、或氮氧化鋁膜等具有高障壁特性的絕緣膜用於基部膜，以致於可以防止例如濕氣或氫等氛圍中的雜質、或是例如鹼金屬或重金屬等包含於基底100中的雜質進入氧化物半導體膜、閘極絕緣膜或 氧化物半導體膜與另一絕緣膜之間的界面以及其近處。
在本說明書中，氧氮化物意指包含的氧比氮多之物質，以及，氮氧化物意指包含的氮比氧多之物質。
使用例如鉬、鈦、鉻、鉭、鎢、釹或鈧等金屬材料；或包含這些材料中的任何材料作為主成份的合金材料；或這些金屬中的任何金屬的氮化物的一或更多導體膜之單層或堆疊層，形成閘極電極101。注意，可以使用鋁或銅作為金屬材料，只要鋁或銅可以承受稍後製程中要執行的熱處理之溫度即可。鋁或銅較佳地與耐火金屬材料結合以防止耐熱問題及腐蝕問題。關於耐火材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧、等等。
舉例而言，關於閘極電極101的雙層結構，下述結構是較佳的：鉬膜堆疊於鋁膜上的雙層結構、鉬膜堆疊於銅膜上的雙層結構、氮化鈦膜或氮化鉭膜堆疊於銅膜上的雙層結構、以及氮化鈦膜及鉬層之雙層結構。關於層的堆疊結構，鎢層或氮化鎢層、鋁及矽的合金或鋁及鈦的合金、以及氮化鈦層或鈦層的堆疊層是較佳的。關於閘極電極101的三層結構，下述結構是較佳的：在中間層中含有鋁膜、鋁和矽的合金膜、鋁和鈦的合金膜、或鋁和釹的合金膜、在頂層及底層含有鎢膜、氮化鎢膜、氮化鈦膜、及鈦膜中的任何膜之堆疊結構。
此外，使用氧化銦、氧化銦和氧化錫的合金、氧化銦和氧化鋅的合金、氧化鋅、氧化鋁鋅、氧氮化鋁鋅、氧化鎵鋅等透光氧化物導體膜作為閘極電極101，以致於可以 增加像素部的孔徑比。
閘極電極101的厚度是10nm至400nm，較佳地100nm至200nm。在本實施例中，在用於閘極電極的導體膜由使用鎢靶的濺射法形成至具有150nm的厚度之後，以蝕刻將導體膜處理(圖型化)成所需形狀，因而形成閘極電極101。
接著，在閘極電極101上形成閘極絕緣膜102。藉由電漿增強CVD法、濺射法、等等，將閘極絕緣膜102形成為具有單層的氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、或氧化鉭膜、或其堆疊層。較佳的是，閘極絕緣膜102包含儘可能少的例如濕氣或氫等雜質。閘極絕緣膜102可以具有一結構，其中，使用具有高障壁特性的材料形成的絕緣膜以及例如氧化矽膜或氧氮化矽膜等具有較少比例的氮之絕緣膜相堆疊。在此情形中，例如氧化矽膜或氧氮化矽膜等絕緣膜形成於具有障壁特性的絕緣膜與氧化物半導體膜之間。關於具有高障壁特性的絕緣膜，舉例而言，可為氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜、等等。使用具有障壁特性的絕緣膜，以致於可以防止例如濕氣或氫等氛圍中的雜質、或例如鹼金屬或重金屬等包含於基底中的雜質進入氧化物半導體膜、閘極絕緣膜102、或氧化物半導體膜與另一絕緣膜之間的介面及其近處。此外，例如氧化矽膜或氧氮化矽膜等具有較少比例的氮之絕緣膜形成為接觸氧化物半導體膜，以致於可以防止由具有高障壁特性的材料形成的絕緣膜直接接 觸氧化物半導體膜。
在本實施例中，形成具有一結構之閘極絕緣膜102，在所述結構中，以濺射法形成的具有100nm厚度的氧化矽膜堆疊於以濺射法形成的具有50nm厚度的氮化矽膜上。
接著，在閘極絕緣膜102上形成氧化物半導體膜。以使用氧化物半導體作為靶的濺射法，形成氧化物半導體膜。此外，在稀有氣體(舉例而言，氬)氛圍、氧氛圍、或包含稀有氣體(舉例而言，氬)及氧的氛圍中，以濺射法形成氧化物半導體膜。
注意，在以濺射法形成氧化物半導體膜之前，藉由逆濺射，較佳地移除附著於閘極絕緣膜102的表面上的灰塵，在逆濺射中，導入氬氣以及產生電漿。逆濺射係一方法，其中，在氬氛圍中，使用RF電源以施加電壓至基底側，而未施加電壓至靶側，以及在基底的近處產生電漿，以修改表面。注意，可以使用氮氛圍、氦氛圍、或類似者以取代氬氛圍。或者，可以使用添加氧、氧化亞氮、或類似者之氬氛圍。或者，可以使用添加氯、四氯化氮、或類似者之氬氛圍。
關於氧化物半導體膜，可以使用上述氧化物半導體。
氧化物半導體膜的厚度設定在10nm至300nm，較佳地，20nm至100nm。在本實施例中，關於氧化物半導體膜，以使用包含銦(In)、鎵(Ga)、及鋅(Zn)的氧化物半導體靶(In2O3：Ga2O3：ZnO=1：1：1或1：1：2莫耳 比)。在本實施例中，使用DC濺射法，氬的流速的30sccm，氧的流速為15sccm，以及，基底溫度為室溫。
連續地形成閘極絕緣膜102和氧化物半導體膜，而不曝露至空氣。未曝露至空氣之連續的膜形成能夠在堆疊層之間取得未受例如水、碳氮化合物、等大氣成分或漂浮於空氣中的雜質元素污染的每一介面。因此，可以降低薄膜電晶體的特徵變化。
接著，如圖1A中所示，藉由蝕刻等，將氧化物半導體膜處理(圖型化)成所需形狀，因而島狀氧化物半導體膜103在島狀氧化物半導體膜103與閘極電極101重疊的位置中形成於閘極絕緣膜102上。
接著，在惰性氣體氛圍(例如氮、氦、氖、氬、等等)，對氧化物半導體膜103執行熱處理。當對氧化物半導體膜103執行熱處理時，形成消除濕氣或氫的氧化物半導體膜104。具體而言，在降壓的氛圍、例如氮氛圍等惰性氮體氛圍或稀有氣體氛圍、氧氣氛圍、或超乾空氣氛圍中(在使用穴環朝下雷射顯微(CRDS)系統的露點儀以執行測量的情形中，濕氣成份小於或等於20ppm(露點轉換，-55℃)，較佳地小於或等於1ppm，更佳地，小於或等於10ppb之空氣)，在高於或等於500℃且低於或等於750℃(或低於或等於玻璃基底的應變點)的溫度下，執行快速熱退火(RTA)處理約大於或等於一分鐘且小於或等於十分鐘，較佳地，在600℃約大於或等於三分鐘且小於或等於六分鐘。藉由RTA方法，執行短時間的脫水或脫 氫；因此，即使在高於玻璃基底的應變點之溫度下，仍然可以執行處理。注意，在形成島狀氧化物半導體膜103之後並非需要執行熱處理，以及，在形成島狀氧化物半導體膜103之前，可以對氧化物半導體膜執行熱處理。在形成氧化物半導體膜104之後，可以執行一次以上的熱處理。例如濕氣或氫等雜質可以由熱處理消除，以致於島狀氧化物半導體膜104變成本質(i型)半導體或實質上i型的半導體；因此，可以防止例如臨界電壓偏移等導因於雜質的電晶體特徵劣化提升並且可以降低關閉狀態電流。
在本實施例中，在基底溫度達到設定溫度的狀態中，在600℃下，在氮氛圍中執行熱處理6分鐘。此外，使用電熱爐的加熱方法、例如使用加熱氣體的氣體快速熱退火(GRTA)方法或是使用燈光的燈快速熱退火(LRTA)方法等快速加熱法可以用於熱處理。舉例而言，在使用電熱爐執行熱處理的情形中，溫度上升特徵較佳地設定在高於或等於0.1℃/分鐘且低於或等於20℃/分鐘，溫度下降特徵較佳地設定在高於或等於0.1℃/分鐘且低於或等於15℃/分鐘。
注意，在熱處理中，較佳的是濕氣、氫、等等不包含於氮或例如氦、氖、或氬等稀有氣體中。或者，較佳的是，導入於熱處理的設備中之氮或例如氦、氖、或氬等稀有氣體之純度設定為6N(99.9999%)或更大，較佳地高於或等於7N(99.99999%)(亦即，雜質濃度低於或等於1ppm，較佳地低於或等於0.1ppm)。
接著，如圖1C中所示般，在島狀氧化物半導體膜104上形成用於源極電極和汲極電極的導體膜。在本實施例中，使用低負電性金屬、低負電性金屬化合物、或低負電性合金形成的導體膜105b形成於使用例如鈦、鎢、或鉬等對氧化物半導體膜104具有低接觸電阻的金屬材料形成的導體膜105a上。
關於低負電性金屬，也可以使用鋁或鎂。均包含上述金屬之一或更多的金屬化合物、或合金也可以用於導體膜105b。當使用例如鋁等低抗熱材料時，鋁結合例如選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；含有這些元素中之一或更多的元素作為其成份的合金；或含有所述元素作為其成份的氮化物等抗熱導體材料，以致於可以增加導體膜105b的抗熱性。
導體膜105a的厚度較佳地為10nm至200nm，更佳地為50nm至150nm。導體膜105b的厚度較佳地為100nm至300nm，更佳地為150nm至250nm。在本實施例中，以濺射法形成的厚度100nm之鈦膜作為導體膜105a，以及，以濺射法形成的厚度200nm之鋁膜作為導體膜105b。
在本發明的一實施例中，使用低負電性金屬、低負電金屬化合物、或低負電性合金形成導體膜105b，以致於存在於氧化物半導體膜104、閘極絕緣膜102、或氧化物半導體膜104與另一絕緣膜之間介面及其近處之例如濕氣或氫等雜質由導體膜105b阻擋或吸收。因此，藉由消除 例如濕氣或氫等雜質，可以取得為本質(i型)半導體或實質上i型的半導體之氧化物半導體膜104，以及，可以防止例如臨界電壓偏移等導因於雜質之電晶體特徵劣化並可以降低關閉狀態電流。
上述結構之外，在降壓氛圍中、或例如氮氛圍等惰性氣體氛圍或稀有氣體(氬、氦、等等)氛圍中，使曝露的導體膜105b接受熱處理，以致於可以移除吸收於導體膜105b的表面或內部之濕氣、氧、等等。熱處理的溫度範圍是200℃至450℃。執行熱處理，以致於存在於氧化物半導體膜104、閘極絕緣膜102、或氧化物半導體膜104與另一絕緣膜之間的介面及其近處之例如濕氣或氫等雜質可以由導體膜105b容易地阻擋或吸收。
接著，如圖1D中所示，藉由蝕刻等，將導體膜105a和導體膜105b處理(圖型化)成所需形狀，因而形成源極電極106和汲極電極107。舉例而言，當鈦膜用於導體膜105a及鋁膜用於導體膜105b時，在使用含有磷酸的溶液以對導體膜105b執行濕蝕刻之後，使用含有氨及含氧水的溶液(過氧化銨混合物)，對導體膜105a執行濕蝕刻。具體而言，在本實施例中，使用Wako Pure Chemical Industries公司製造的Al蝕刻劑(含有2.0wt%的硝酸、9.8wt%的醋酸、及72.3wt%的磷酸)作為含有磷酸的溶液。此外，關於過氧化銨混合物，具體而言，使用31wt%的加氧水、28wt%的氨水、及水以5：2：2的體積比例混合的溶液。或者，可以使用含有氯(Cl2)、三氯化硼 (BCl3)、等等的氣體，對導體膜105a及導體膜105b執行乾蝕刻。
當藉由圖型化以形成源極電極106和汲極電極107時，蝕刻島狀氧化物半導體膜104的部份曝露部份，以致於在某些情形中形成溝槽(凹部)。在本實施例中，說明藉由蝕刻以形成具有溝槽(凹部)的島狀氧化物半導體膜108之情形。作為部份源極電極106和汲極電極107之導體膜105a接觸氧化物半導體膜108。此外，由於如上所述般使用對氧化物半導體膜108具有低接觸電阻的金屬材料來形成導體膜105a，所以降低源極電極106或汲極電極107與氧化物半導體膜108之間的接觸電阻。因此，可以增加TFT的開啟狀態電流及場效遷移率。
注意，如圖1E所示，在形成源極電極106和汲極電極107之後，形成絕緣膜109以致於遮蓋源極電極106、汲極電極107、以及氧化物半導體膜108。絕緣膜109較佳地包含儘可能少的濕氣或氫等雜質，以及，使用單層絕緣膜或堆疊的複數絕緣膜，形成絕緣膜109。具有高障壁特性的材料較佳地用於絕緣膜109。舉例而言，關於具有高障壁特性的絕緣膜，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜、等等。當使用堆疊的複數絕緣膜時，在接近氧化物半導體膜108的側上形成例如氧化矽膜或氧氮化矽膜等氮比例低於具有障壁特性的絕緣膜之絕緣膜。然後，形成具有障壁特性的絕緣膜以致於與源極電極106、汲極電極107、及氧化物半導體膜108重疊，而以 具有較低氮比例的絕緣膜位於具有障壁特性的絕緣膜與源極電極106、汲極電極107、及氧化物半導體膜108之間。當使用具有障壁特性的絕緣膜時，可以防止濕氣或氧被吸附於源極電極106和汲極電極107的表面或內部。此外，可以防止例如濕氣或氫等雜質進入氧化物半導體膜108、閘極絕緣膜102、或氧化物半導體膜108與另一絕緣膜之間的介面以及其近處。此外，例如氧化矽膜或氧氮化矽膜等具有較低氮比例的絕緣膜形成為接觸氧化物半導體膜108，以致於可以防止由具有高障壁特性的材料形成的絕緣膜直接接觸氧化物半導體膜。
在本實施例中，形成具有一結構的絕緣膜109，在所述結構中，以濺射法形成的厚度100nm的氮化矽膜堆疊於以濺射法形成的厚度200nm的氧化矽膜上。膜形成時的基底溫度可以高於或等於室溫且低於或等於300℃，在本實施例中為100℃。
設於源極電極106與汲極電極107之間的氧化物半導體膜108的曝露區域以及形成絕緣膜109的氧化矽膜設置成彼此接觸，以致於氧供應給與絕緣膜109接觸的氧化物半導體膜108的區域，以及，增加區域的電阻(載子濃度降低，較佳地，低於1×1018/cm3)，因而可以形成具有高電阻通道形成區的氧化物半導體膜108。
注意，在形成絕緣膜109之後，可以執行熱處理。較佳地，在高於或等於200℃且低於或等於400℃下，舉例而言，高於或等於250℃且低於或等於350℃下，在空氣 氛圍中、降低氛圍中、例如氮氛圍等惰性氣體氛圍或稀有氣體氛圍、氧氣氛圍、或超乾空氣氛圍中(在使用穴環朝下雷射顯微(CRDS)系統的露點儀以執行測量的情形中，濕氣含量小於或等於20ppm(露點轉換，-55℃)，較佳地小於或等於1ppm，更佳地，小於或等於10ppb之空氣)，執行熱處理。舉例而言，在本實施例中，在氮氛圍中，在250℃下執行熱處理一小時。或者，在形成導體膜105a和導體膜105b之前，以類似於對氧化物半導體膜執行熱處理的方式，執行短時間的高溫RTA處理。藉由熱處理，氧化物半導體膜108在與形成絕緣膜109的氧化矽膜接觸下受加熱。此外，增加氧化物半導體膜108的電阻。因此，可以提供電晶體的電特徵，以及，可以降低其電特徵變化。對於何時執行此熱處理並無特別限定，只要在形成絕緣膜109之後執行即可。當此熱處理也在另一步驟中作為熱處理時，舉例而言，形成樹脂膜的熱處理或用於降低透明導體膜的電阻之熱處理，可以防止步驟的數目增加。
圖2是圖1E中所示的半導體裝置的俯視圖。圖1E是圖2中的A1-A2剖面視圖。
電晶體110具有閘極電極101；在閘極電極101上的閘極絕緣膜102；在閘極絕緣膜102上的氧化物半導體膜108；在氧化物半導體膜108上的源極電極106和汲極電極107；以及，在源極電極106、汲極電極107、和氧化物半導體膜108上的絕緣膜109。
接著，在導體膜形成於絕緣膜109上之後，將導體膜圖型化，以致於如圖3A所示，背閘極電極111形成為與氧化物半導體膜108重疊。使用類似於閘極電極101或源極電極106和汲極電極107的材料及結構，形成背閘極電極111。
背閘極電極111的厚度為10nm至400nm，較佳地，100nm至200nm。在本實施例中，形成鈦膜、鋁膜、及鈦膜順序地堆疊之導體膜。然後，以微影法形成光阻掩罩，藉由蝕刻以移除不需要的部份以及將導體膜處理(圖型化)成所需形狀，因而形成背閘極電極111。
接著，如圖3B所示，絕緣膜112形成為遮蓋背閘極電極111。較佳地使用具有可以防止氛圍中的濕氣、氫、等等影響電晶體110的特徵之高障壁特性的材料，形成絕緣膜112。舉例而言，以電漿增強CVD法、濺射法、等等，使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等中的任何膜絕緣膜作為具有高障壁特性的絕緣膜，將絕緣膜112形成至具有單層或堆疊層。絕緣膜112較佳地形成為具有例如15nm至400nm的厚度，以取得有效的障壁特性。
在本實施例中，以電漿增強CVD法，形成絕緣膜至具有300nm厚的絕緣膜。在下述條件下，形成絕緣膜：矽烷氣體的流速是4sccm；一氧化二氮(N2O)是800sccm；及基底溫度是400℃。
圖3B中所示的半導體裝置的俯視圖顯示於圖3C 中。圖3B是圖3C中的A1-A2剖面視圖。
注意，在圖3B中，顯示背閘極電極111遮蓋整個氧化物半導體膜108的情形；但是，本發明的一實施例不限於此結構。背閘極電極111可以與包含於氧化物半導體膜108中的至少部份通道形成區重疊。
背閘極電極111可以處於浮動狀態，亦即，電隔離，或者處於施加電位的狀態。在後一狀態中，與閘極電極101相同位準的電位、或是例如接地等固定電位可以施加至背閘極電極111。施加至背閘極電極111的電位之位準可以受控，以致於可以控制電晶體110的臨界電壓。
如同在本實施例中般，將說明藉由儘可能移除含於氧化物半導體膜中的例如氫、水等雜質，電晶體的特徵如何受氧化物半導體膜的高純化影響。
圖27是使用氧化物半導體形成的逆交錯薄膜電晶體的剖面視圖。氧化物半導體膜(OS)設於閘極電極(GE)上而以閘極絕緣膜(GI)介於其間，以及，源極電極(S)和汲極電極(D)設於其上。
圖28A和28B是圖27的A-A’剖面之能帶圖(示意圖)。圖28A顯示源極電極和汲極電極之間的電壓是等電位(VD=0V)，圖28B顯示正電位(VD>0)施加至相對於源極電極之汲極電極的情形。
圖29A和29B是圖27的B-B’剖面之能帶圖(示意圖)。圖29A顯示正電位(+VG)施加至閘極電極(GE)以及載子(電子)在源極電極與汲極電極之間流動的狀態。圖 29B顯示負電位(-VG)施加至閘極電極(GE)以及關閉狀態(少數載子未流動)之狀態。
圖30顯示真空能階、金屬的功函數(φM)及氧化物半導體的電子親和力(χ)之間的關係。
由於金屬退化，所以費米能階(EF)位於導電帶。另一方面，一般而言，傳統的氧化物半導體是n型半導體體，且其費米能階較接近遠離位於能帶隙的中心之本質費米能階(Ei)的導電帶(Ec)。注意，已知氧化物半導體中的氫是施子且是使氧化物半導體為n型半導體的因素之一。
另一方面，根據本發明的一實施例，當負電性低於氫的金屬用於源極電極或汲極電極之導體膜時，從氧化物半導體移除n型雜質之氫，以及，氧化物半導體被高度純化以致於包含儘可能少的氧化物半導體的主成份除外的雜質，以便可使氧化物半導體成為本質(i型)半導體。亦即，非藉由添加雜質而是藉由移除僅可能多的例如氫或水等雜質至具有高純度，而使氧化物半導體變成i型的，以致於取得本質(i型)半導體或實質上本質(i型)半導體之氧化物半導體。藉由上述結構，如同箭頭所示般，費米能階(Ef)可以實質上接近與本質費米能階(Ei)相同的能階。
一般而言，氧化物半導體的能帶隙(Eg)是3.15eV，電子親和力(χ)是4.3eV。鈦(Ti)的功函數幾乎等於氧化物半導體的電子親和力(χ)，源極電極和汲極 電極由鈦(Ti)形成。在此情形中，在金屬與氧化物半導體之間的介面，未形成電子的肖特基(Schottky)障壁。
亦即，在金屬的功函數功函數(φM)等於氧化物半導體的電子親和力(χ)之情形中，當氧化物半導體與源極電極和汲極電極彼此接觸時能帶圖(示意圖)如圖28A中所示。
在圖28B中，黑點(‧)表示電子，以及，當正電位施加至汲極電極時，跨越障壁(h)的電子注入氧化物半導體中，以及流向汲極電極。在此情形中，障壁(h)的高度視閘極電壓和汲極電壓而變。當施加正汲極電壓時，障壁的高度(h)小於未施加電壓之圖28A的障壁，亦即，能帶隙(Eg)的1/2。
此時，如圖29A所示，在閘極絕緣膜與高度純化的氧化物半導體之間的介面的氧化物半導體側上，電子在能量上穩定的底部中移動。
在圖29B中，當負電位(反向偏壓)施加至閘極電極(GE)時，次要載子的電洞實質上為零；因此，電流實質上接近零。
舉例而言，即使當薄膜電晶體的通道寬度W是1×104μm以及其通道長度是3μm時，仍然可以取得小於或等於10-13A的關閉狀態電流及0.1V/dec.的次臨界擺幅(S值)(具有100nm厚度的閘極絕緣膜)。
依此方式，氧化物半導體膜被高度純化，以致於含有氧化物半導體的主成份除外的儘可能少的例如水或氫等雜 質，因而薄膜電晶體的操作可以是有利的。
(實施例2)
將參考圖4A至4D，以具有通道蝕刻結構的底部閘極型薄膜電晶體為例說明半導體裝置製造方法。
首先，如圖4A中所示，根據實施例1中所述的製造方法，在島狀氧化物半導體膜104上，使用對氧化物半導體膜104具有低接觸電阻之例如鈦、鎢、或鉬等金屬材料，形成導體膜105a，以及，在其上使用低負電性金屬、低負電性金屬化合物、或低負電性合金以形成導體膜105b。由於在實施1中已說明導體膜105a和導體膜105b的材料的種類、結構、及厚度範圍，所以，此處省略說明。在本實施例中，使用由濺射法形成的厚度100nm之鈦膜作為導體膜105a，以及使用由濺射法形成的厚度200nm之鋁膜作為導體膜105b。
在形成導體膜105a和導體膜105b之後，曝露的導體膜105b在降壓氛圍或例如氮氛圍等惰性氣體氛圍或稀有氣體(氬、氦、等等)氛圍中接受熱處理。熱處理的溫度範圍如同實施例1中一般為200℃至450℃。
接著，如圖4B中所示般，藉由蝕刻等以移除導體膜105b。蝕刻較佳地為濕蝕刻以防止導體膜105a被蝕刻。具體而言，在本實施例中，由於以鋁膜用於導體膜105b，所以，使用含有磷酸的溶液以執行濕蝕刻，舉例而言，使用Wako Pure Chemical Industries公司製造的Al蝕 刻劑(含有2.0wt%的硝酸、9.8wt%的醋酸、及72.3wt%的磷酸)，因而移除導體膜105b。注意，當用乾蝕刻以移除導體膜105b時，可以使用含有氯(Cl2)、三氯化硼(BCl3)、等等的氣體。注意，在執行乾蝕刻的情形中，由於導體膜105a(為鈦膜)及導體膜105b(為鋁膜)之間並無選擇性差異，所以，在蝕刻時可以控制乾蝕刻時間，以致於導體膜105a可以餘留。
存在於氧化物半導體膜104、閘極絕緣膜102中、或在氧化物半導體膜104與另一絕緣膜之間的介面以及其近處的例如濕氣或氫等雜質可以由導體膜105b阻隔或吸收。因此，導體膜105b被移除，以致於由導體膜105b阻隔或吸收的例如濕氣或氫等雜質也可以被移除。
接著，如圖4C所示，使用低負電性金屬、低負電性金屬化合物、或低負電性合金以在導體膜105a上形成導體膜105c。導體膜105c的材料種類及厚度範圍與導體膜105b相同。在本實施例中，以濺射法形成的厚度200nm的鋁膜作為導體膜105c。
在本發明的一實施例中，在移除導體膜105b之後，使用低負電性金屬、低負電性金屬化合物、或低負電性合金，形成導體膜105c。相較於已阻隔或吸收雜質的導體膜105b，導體膜105c容易阻隔或吸收例如濕氣或氫等雜質。因此，相較於實施例1的情形，存在於氧化物半導體膜104、閘極絕緣膜102中、或在氧化物半導體膜104與另一絕緣膜之間的介面以及其近處的例如濕氣或氫等雜質 可以被進一步吸收。因此，藉由消除例如濕氣或氫等雜質，可以取得本質(i型)半導體或實質上i型半導體之氧化物半導體膜104，以及，可以防止例如臨界電壓偏移等導因於雜質的電晶體特徵劣化提升並且可以降低關閉狀態電流。
在形成導體膜105c之後，曝露的導體膜105c在降壓氛圍中、或例如氮等惰性氣體氛圍或稀有氣體(氬、氦、等等)氛圍中再度接受熱處理。如同實施例1中般，熱處理的溫度範圍是200℃至450℃。執行熱處理，以致於存在於氧化物半導體膜104、閘極絕緣膜102、或氧化物半導體膜104與另一絕緣膜之間的介面及其近處之例如濕氣或氫等雜質可以由導體膜105c容易地阻隔或吸收。
接著，如圖4D中所示，藉由蝕刻等，將導體膜105a和導體膜105c處理(圖型化)成所需形狀，因而形成源極電極126和汲極電極127。舉例而言，當鈦膜用於導體膜105a及鋁膜用於導體膜105c時，在使用含有磷酸的溶液以對導體膜105b執行濕蝕刻之後，使用含有氨及含氧水的溶液(過氧化銨混合物)，對導體膜105a執行濕蝕刻。具體而言，在本實施例中，使用Wako Pure Chemical Industries公司製造的Al蝕刻劑(含有2.0wt%的硝酸、9.8wt%的醋酸、及72.3wt%的磷酸)作為含有磷酸的溶液。此外，關於過氧化銨混合物，具體而言，使用31wt%的加氧水、28wt%的氨水、及水以5：2：2的體積比例混合的溶液。或者，可以使用含有氯(Cl2)、三氯化硼 (BCl3)、等等的氣體，對導體膜105a及導體膜105c執行乾蝕刻。
當藉由圖型化以形成源極電極126和汲極電極127時，蝕刻島狀氧化物半導體膜104的部份曝露部份，以致於在某些情形中形成溝槽(凹部)。在本實施例中，說明藉由蝕刻以形成具有溝槽(凹部)的島狀氧化物半導體膜128之情形。作為部份源極電極126和汲極電極127之導體膜105a接觸氧化物半導體膜128。此外，由於如上所述般使用對氧化物半導體膜128具有低接觸電阻的金屬材料來形成導體膜105a，所以降低源極電極126或汲極電極127與氧化物半導體膜128之間的接觸電阻。因此，可以增加TFT的開啟狀態電流及場效遷移率。
然後，在形成源極電極126和汲極電極127之後，形成絕緣膜129以致於遮蓋源極電極126、汲極電極127、以及氧化物半導體膜128。絕緣膜129的材料種類、結構、及厚度範圍與實施例1中所述的絕緣膜109相同。在本實施例中，形成具有一結構的絕緣膜129，在所述結構中，以濺射法形成的厚度100nm的氮化矽膜堆疊於以濺射法形成的厚度200nm的氧化矽膜上。膜形成時的基底溫度可以高於或等於室溫且低於或等於300℃，在本實施例中為100℃。
設於源極電極126與汲極電極127之間的氧化物半導體膜128的曝露區域以及形成絕緣膜129的氧化矽膜設置成彼此接觸，以致於與絕緣膜129接觸的氧化物半導體膜 128的區域的電阻增加(載子濃度降低，較佳地，低於1×1018/cm3)，因而可以形成具有高電阻通道形成區的氧化物半導體膜128。
注意，在形成絕緣膜129之後，可以執行熱處理。關於熱處理的條件，可以參考實施例1中形成絕膜109之後執行的熱處理的條件。
根據製造方法形成的電晶體120具有閘極電極101；在閘極電極101上的閘極絕緣膜102；在閘極絕緣膜102上的氧化物半導體膜128；在氧化物半導體膜128上的源極電極126和汲極電極127；以及，在源極電極126、汲極電極127、和氧化物半導體膜128上的絕緣膜129。
接著，在導體膜形成於絕緣膜129上之後，將導體膜圖型化，以致於背閘極電極形成為與氧化物半導體膜128重疊。由於背閘極電極的材料種類、結構、及厚度範圍類似於實施例1中所述的背閘極電極111，所以，此處省略說明。
當形成背閘極電極時，絕緣膜形成為遮蓋背閘極電極。由於遮蓋背閘極電極的絕緣膜的材料種類、結構、及厚度範圍類似於實施例1中所述的絕緣膜112，所以，此處省略說明。
本實施例可以與上述實施例中的任何實施例適當地結合實施。
(實施例3)
將參考圖5A至5D，以具有通道蝕刻結構的底部閘極型薄膜電晶體為例說明半導體裝置製造方法。
首先，如圖5A中所示，根據實施例1中所述的製造方法，在島狀氧化物半導體膜104上，使用對氧化物半導體膜104具有低接觸電阻之例如鈦、鎢、或鉬等金屬材料，形成導體膜105a，以及，在其上使用低負電性金屬、低負電性金屬化合物、或低負電性合金以形成導體膜105b。由於在實施1中已說明導體膜105a和導體膜105b的材料的種類、結構、及厚度範圍，所以，此處省略說明。在本實施例中，使用由濺射法形成的厚度100nm之鈦膜作為導體膜105a，以及使用由濺射法形成的厚度200nm之鋁膜作為導體膜105b。
在形成導體膜105a和導體膜105b之後，曝露的導體膜105b在降壓氛圍或例如氮氛圍等惰性氣體氛圍或稀有氣體(氬、氦、等等)氛圍中接受熱處理。熱處理的溫度範圍如同實施例1中一般為200℃至450℃。
接著，如圖5B中所示般，藉由蝕刻等以移除導體膜105b。蝕刻較佳地為濕蝕刻以防止導體膜105a被蝕刻。具體而言，在本實施例中，由於以鋁膜用於導體膜105b，所以，使用含有磷酸的溶液以執行濕蝕刻，舉例而言，使用Wako Pure Chemical Industries公司製造的Al蝕刻劑(含有2.0wt%的硝酸、9.8wt%的醋酸、及72.3wt%的磷酸)，因而移除導體膜105b。注意，當用乾蝕刻以移除導體膜105b時，可以使用含有氯(Cl2)、三氯化硼 (BCl3)、等等的氣體。注意，在執行乾蝕刻的情形中，由於導體膜105a(為鈦膜)及導體膜105b(為鋁膜)之間並無選擇性差異，所以，在蝕刻時可以控制乾蝕刻時間，以致於導體膜105a可以餘留。
存在於氧化物半導體膜104、閘極絕緣膜102中、或在氧化物半導體膜104與另一絕緣膜之間的介面以及其近處的例如濕氣或氫等雜質可以由導體膜105b阻隔或吸收。因此，導體膜105b被移除，以致於由導體膜105b阻隔或吸收的例如濕氣或氫等雜質也可以被移除。
接著，如圖5C所示，使用低負電性金屬、低負電性金屬化合物、或低負電性合金以在導體膜105a上形成導體膜105c，以及，使用可以防止導體膜105c氧化的金屬材料以形成導體膜105d。導體膜105c的材料種類及厚度範圍與導體膜105b相同。導體膜105d的厚度較佳地為10nm至200nm，更佳地為50nm至150nm。在本實施例中，由濺射法形成的厚度200nm的鋁膜作為導體膜105c，以及，由濺射法形成的厚度100nm的鈦膜作為導體膜105d。
在本發明的一實施例中，在移除導體膜105b之後，使用低負電性金屬、低負電性金屬化合物、或低負電性合金，增加地形成導體膜105c。相較於已阻隔或吸收雜質的導體膜105b，導體膜105c容易阻隔或吸收例如濕氣或氫等雜質。因此，相較於實施例1的情形，存在於氧化物半導體膜104、閘極絕緣膜102中、或在氧化物半導體膜 104與另一絕緣膜之間的介面以及其近處的雜質可以被進一步降低。因此，藉由消除例如濕氣或氫等雜質，可以取得本質(i型)半導體或實質上i型半導體之氧化物半導體膜104，以及，可以防止例如臨界電壓偏移等導因於雜質的電晶體特徵劣化提升並且可以降低關閉狀態電流。
在形成導體膜105d之後，曝露的導體膜105d在降壓氛圍中、或例如氮等惰性氣體氛圍或稀有氣體(氬、氦、等等)氛圍中接受熱處理。如同實施例1中般，熱處理的溫度範圍是200℃至450℃。執行熱處理，以致於存在於氧化物半導體膜104、閘極絕緣膜102、或氧化物半導體膜104與另一絕緣膜之間的介面及其近處之例如濕氣或氫等雜質可以由導體膜105c容易地阻隔或吸收。
接著，如圖5D中所示，藉由蝕刻等，將導體膜105a、導體膜105c、及導體膜105d處理(圖型化)成所需形狀，因而形成源極電極136和汲極電極137。舉例而言，當鈦膜用於導體膜105a、鋁膜用於導體膜105c、及鈦膜用於導體膜105d時，在使用含有氨及含氧水的溶液(過氧化銨混合物)對導體膜105d執行濕蝕刻之後，可以使用含有磷酸的溶液以對導體膜105c執行濕蝕刻，然後，使用含有氨及含氧水的溶液(過氧化銨混合物)對導體膜105a執行濕蝕刻。具體而言，在本實施例中，使用Wako Pure Chemical Industries公司製造的Al蝕刻劑(含有2.0wt%的硝酸、9.8wt%的醋酸、及72.3wt%的磷酸)作為含有磷酸的溶液。此外，關於過氧化銨混合物，具體 而言，使用31wt%的加氧水、28wt%的氨水、及水以5：2：2的體積比例混合的溶液。或者，可以使用含有氯(Cl2)、三氯化硼(BCl3)、等等的氣體，對導體膜105a、導體膜105c、及導體膜105d執行乾蝕刻。
當藉由圖型化以形成源極電極136和汲極電極137時，蝕刻島狀氧化物半導體膜104的部份曝露部份，以致於在某些情形中形成溝槽(凹部)。在本實施例中，說明藉由蝕刻以形成具有溝槽(凹部)的島狀氧化物半導體膜138之情形。作為部份源極電極136和汲極電極137之導體膜105a接觸氧化物半導體膜138。此外，由於如上所述般使用對氧化物半導體膜具有低接觸電阻的金屬材料來形成導體膜105a，所以降低源極電極136或汲極電極137與氧化物半導體膜138之間的接觸電阻。因此，可以增加TFT的開啟狀態電流及場效遷移率。
然後，在形成源極電極136和汲極電極137之後，形成絕緣膜139以致於遮蓋源極電極136、汲極電極137、以及氧化物半導體膜138。絕緣膜139的材料種類、結構、及厚度範圍與實施例1中所述的絕緣膜109相同。在本實施例中，形成具有一結構的絕緣膜139，在所述結構中，以濺射法形成的厚度100nm的氮化矽膜堆疊於以濺射法形成的厚度200nm的氧化矽膜上。膜形成時的基底溫度可以高於或等於室溫且低於或等於300℃，在本實施例中為100℃。
設於源極電極136與汲極電極137之間的氧化物半導 體膜138的曝露區域以及形成絕緣膜129的氧化矽膜設置成彼此接觸，以致於氧供應至與絕緣膜139接觸的氧化物半導體膜138的區域以及區域的電阻增加(載子濃度降低，較佳地，低於1×1018/cm3)，因而可以形成具有高電阻通道形成區的氧化物半導體膜138。
注意，在形成絕緣膜139之後，可以執行熱處理。關於熱處理的條件，可以參考實施例1中形成絕膜109之後執行的熱處理的條件。
根據製造方法形成的電晶體130具有閘極電極101；在閘極電極101上的閘極絕緣膜102；在閘極絕緣膜102上的氧化物半導體膜138；在氧化物半導體膜138上的源極電極136和汲極電極137；以及，在源極電極136、汲極電極137、和氧化物半導體膜138上的絕緣膜139。
接著，在導體膜形成於絕緣膜139上之後，將導體膜圖型化，以致於背閘極電極形成為與氧化物半導體膜138重疊。由於背閘極電極的材料種類、結構、及厚度範圍類似於實施例1中所述的背閘極電極111，所以，此處省略說明。
當形成背閘極電極時，絕緣膜形成為遮蓋背閘極電極。由於遮蓋背閘極電極的絕緣膜的材料種類、結構、及厚度範圍類似於實施例1中所述的絕緣膜112，所以，此處省略說明。
本實施例可以與上述實施例中的任何實施例適當地結合實施。
(實施例4)
將參考圖6A至6D，以具有通道蝕刻結構的底部閘極型薄膜電晶體為例說明半導體裝置製造方法。
首先，如圖6A中所示，根據實施例1中所述的製造方法，在島狀氧化物半導體膜104上，使用對氧化物半導體膜104具有低接觸電阻之例如鈦、鎢、或鉬等金屬材料，形成導體膜105a，以及，在其上使用低負電性金屬、低負電性金屬化合物、或低負電性合金以形成導體膜105b。由於在實施1中已說明導體膜105a和導體膜105b的材料的種類、結構、及厚度範圍，所以，此處省略說明。在本實施例中，使用由濺射法形成的厚度100nm之鈦膜作為導體膜105a，以及使用由濺射法形成的厚度200nm之鋁膜作為導體膜105b。
在形成導體膜105a和導體膜105b之後，曝露的導體膜105b在降壓氛圍或例如氮氛圍等惰性氣體氛圍或稀有氣體(氬、氦、等等)氛圍中接受熱處理。熱處理的溫度範圍如同實施例1中一般為200℃至450℃。
接著，如圖6B中所示般，藉由蝕刻等以移除導體膜105b。蝕刻較佳地為濕蝕刻以防止導體膜105a被蝕刻。具體而言，在本實施例中，由於以鋁膜用於導體膜105b，所以，使用含有磷酸的溶液以執行濕蝕刻，舉例而言，使用Wako Pure Chemical Industries公司製造的Al蝕刻劑(含有2.0wt%的硝酸、9.8wt%的醋酸、及72.3wt% 的磷酸)，因而移除導體膜105b。注意，當用乾蝕刻以移除導體膜105b時，可以使用含有氯(Cl2)、三氯化硼(BCl3)、等等的氣體。注意，在執行乾蝕刻的情形中，由於導體膜105a(為鈦膜)及導體膜105b(為鋁膜)之間並無選擇性差異，所以，在蝕刻時可以控制乾蝕刻時間，以致於導體膜105a可以餘留。
存在於氧化物半導體膜104、閘極絕緣膜102中、或在氧化物半導體膜104與另一絕緣膜之間的介面以及其近處的例如濕氣或氫等雜質可以由導體膜105b阻隔或吸收。因此，導體膜105b被移除，以致於由導體膜105b阻隔或吸收的例如濕氣或氫等雜質也可以被移除。
接著，如圖6C所示，使用例如鈦、鎢、或鉬等對氧化物半導體膜104具有低接觸電阻的金屬材料所形成的導體膜105e、使用低負電性金屬、低負電性金屬化合物、或低負電性合金形成的導體膜105c、以及使用例如鈦、鎢、或鉬等可以防止導體膜105c氧化的金屬材料所形成的導體膜105d增加地形成於導體膜105a上。導體膜105e及導體膜105d的厚度範圍與導體膜105a相同。導體膜105c的材料種類及厚度範圍與導體膜105b相同。在本實施例中，由濺射法形成的厚度200nm的鋁膜作為導體膜105c，以及，由濺射法形成的厚度100nm的鈦膜作為導體膜105d，以及，由濺射法形成的厚度100nm的鈦膜作為導體膜105e。
在本發明的一實施例中，在移除導體膜105b之後， 使用低負電性金屬、低負電性金屬化合物、或低負電性合金，增加地形成導體膜105c。相較於已阻隔或吸收雜質的導體膜105b，導體膜105c容易阻隔或吸收例如濕氣或氫等雜質。因此，相較於實施例1的情形，存在於氧化物半導體膜104、閘極絕緣膜102中、或在氧化物半導體膜104與另一絕緣膜之間的介面以及其近處的雜質可以被進一步降低。因此，藉由消除例如濕氣或氫等雜質，可以取得本質(i型)半導體或實質上i型半導體之氧化物半導體膜104，以及，可以防止例如臨界電壓偏移等導因於雜質的電晶體特徵劣化提升並且可以降低關閉狀態電流。
在形成導體膜105d之後，曝露的導體膜105d在降壓氛圍中、或例如氮氛圍等惰性氣體氛圍或稀有氣體(氬、氦、等等)氛圍中再度接受熱處理。如同實施例1中般，熱處理的溫度範圍是200℃至450℃。執行熱處理，以致於存在於氧化物半導體膜104、閘極絕緣膜102、或氧化物半導體膜104與另一絕緣膜之間的介面及其近處之例如濕氣或氫等雜質可以由導體膜105c容易地阻隔或吸收。
接著，如圖6D中所示，藉由蝕刻等，將導體膜105a、導體膜105c、導體膜105d、及導體膜105e處理(圖型化)成所需形狀，因而形成源極電極146和汲極電極147。舉例而言，當鈦膜用於導體膜105a、鋁膜用於導體膜105c、鈦膜用於導體膜105d、及鈦膜用於導體膜105e時，在使用含有氨及含氧水的溶液(過氧化銨混合物)對導體膜105d執行濕蝕刻之後，可以使用含有磷酸 的溶液以對導體膜105c執行濕蝕刻，然後，使用含有氨及含氧水的溶液(過氧化銨混合物)對導體膜105e及導體膜105a執行濕蝕刻。具體而言，在本實施例中，使用Wako Pure Chemical Industries公司製造的Al蝕刻劑(含有2.0wt%的硝酸、9.8wt%的醋酸、及72.3wt%的磷酸)作為含有磷酸的溶液。此外，關於過氧化銨混合物，具體而言，使用31wt%的加氧水、28wt%的氨水、及水以5：2：2的體積比例混合的溶液。或者，可以使用含有氯(Cl2)、三氯化硼(BCl3)、等等的氣體，對導體膜105a、導體膜105c、導體膜105d、及導體膜105e執行乾蝕刻。
當藉由圖型化以形成源極電極146和汲極電極147時，蝕刻島狀氧化物半導體膜104的部份曝露部份，以致於在某些情形中形成溝槽(凹部)。在本實施例中，說明藉由蝕刻以形成具有溝槽(凹部)的島狀氧化物半導體膜148之情形。作為部份源極電極146和汲極電極147之導體膜105a接觸氧化物半導體膜148。此外，由於如上所述般使用對氧化物半導體膜148具有低接觸電阻的金屬材料來形成導體膜105a，所以降低源極電極146或汲極電極147與氧化物半導體膜148之間的接觸電阻。因此，可以增加TFT的開啟狀態電流及場效遷移率。
然後，在形成源極電極146和汲極電極147之後，形成絕緣膜149以致於遮蓋源極電極146、汲極電極147、以及氧化物半導體膜148。絕緣膜149的材料種類、結 構、及厚度範圍與實施例1中所述的絕緣膜109相同。在本實施例中，形成具有一結構的絕緣膜149，在所述結構中，以濺射法形成的厚度100nm的氮化矽膜堆疊於以濺射法形成的厚度200nm的氧化矽膜上。膜形成時的基底溫度可以高於或等於室溫且低於或等於300℃，在本實施例中為100℃。
設於源極電極146與汲極電極147之間的氧化物半導體膜148的曝露區域以及形成絕緣膜149的氧化矽膜設置成彼此接觸，以致於氧供應至與絕緣膜149接觸的氧化物半導體膜148的區域以及區域的電阻增加(載子濃度降低，較佳地，低於1×1018/cm3)，因而可以形成具有高電阻通道形成區的氧化物半導體膜148。
在形成絕緣膜149之後，可以執行熱處理。關於熱處理的條件，可以參考實施例1中形成絕膜109之後執行的熱處理的條件。
根據製造方法形成的薄膜電晶體140具有閘極電極101；在閘極電極101上的閘極絕緣膜102；在閘極絕緣膜102上的氧化物半導體膜148；在氧化物半導體膜148上的源極電極146和汲極電極147；以及，在源極電極146、汲極電極147、和氧化物半導體膜148上的絕緣膜139。
接著，在導體膜形成於絕緣膜149上之後，將導體膜圖型化，以致於背閘極電極形成為與氧化物半導體膜148重疊。由於背閘極電極的材料種類、結構、及厚度範圍類 似於實施例1中所述的背閘極電極111，所以，此處省略說明。
當形成背閘極電極時，絕緣膜形成為遮蓋背閘極電極。由於遮蓋背閘極電極的絕緣膜的材料種類、結構、及厚度範圍類似於實施例1中所述的絕緣膜112，所以，此處省略說明。
本實施例可以與上述實施例中的任何實施例適當地結合實施。
(實施例5)
在本實施例中，將參考圖7A至7E、圖8、及圖9A至9C，以具有通道保護結構的底部閘極型薄膜電晶體為例說明半導體裝置製造方法。注意，可以如同實施例1中一般地形成與實施例1相同的部份以及具有類似於實施例1的功能之部份，以及，以類似於實施例1的方式，執行與實施例1相同或類似的步驟；因此，省略其重複說明。
如圖7A中所示，閘極電極301形成於具有絕緣表面的基底300上。作為基部膜的絕緣膜可以設於基底300與閘極電極301之間。關於閘極電極301的材料、結構、及厚度，可以參考實施例1中閘極電極101的材料、結構、及厚度的說明。
接著，閘極絕緣膜302形成於閘極電極301上。關於閘極絕緣膜302的材料、結構、厚度、及製造方法，可以參考實施例1中閘極絕緣膜102的材料、厚度、結構、及 製造方法的說明。
接著，氧化物半導體膜303形成於閘極絕緣膜302上。關於島狀氧化物半導體膜303的材料、結構、厚度、及製造方法，可以參考實施例1中氧化物半導體膜103的材料、厚度、結構、及製造方法的說明。
接著，在降壓氛圍、例如氮氛圍或稀有氣體氛圍等惰性氣體氛圍、氧氣氛圍、或超乾空氣氛圍(在使用穴環朝下雷射顯微(CRDS)系統的露點儀以執行測量的情形中，在濕氣含量小於或等於20ppm(露點轉換，-55℃)，較佳地小於或等於1ppm，更佳地，小於或等於10ppb之空氣中)，對氧化物半導體膜103執行熱處理。關於對氧化物半導體膜303執行的熱處理，可以參考實施例1中對氧化物半導體膜103執行的熱處理之說明。氧化物半導體膜303在上述氛圍中接受熱處理，以致於如圖7B中所示般形成含於氧化物半導體膜303中的濕氣或氫被消除之島狀氧化物半導體膜304。例如濕氣或氫等雜質由熱處理消除，及島狀氧化物半導體膜304是本質(i型)半導體或實質上i型的半導體；因此，可以防止例如臨界電壓偏移等導因於雜質的電晶體特徵劣化提升並且可以降低關閉狀態電流。
接著，如圖7C中所示般，在氧化物半導體膜304上形成通道保護膜311以致與作為通道形成區的部份氧化物半導體膜304重疊。通道保護膜311可以防止作為通道形成區的氧化物半導體膜304的部份在稍後的步驟中受損 (舉例而言，導因於蝕刻時的蝕刻劑或電漿之厚度縮減)。因此，可以增進薄膜電晶體的可靠度。
使用包含氧的無機材料(例如氧化矽、氧氮化矽、或氮氧化矽)，形成通道保護膜311。以例如電漿增強CVD法或熱CVD法、或濺射法等蒸汽沈積法，形成通道保護膜311。在形成通道保護膜311之後，以蝕刻處理其形狀。此處，以由濺射法形成氧化矽膜及使用微影術形成的掩罩之蝕刻來處理氧化矽膜之方式，形成通道保護膜311。
通道保護膜311是例如氧化矽膜或氧氮化矽膜，當其由濺射法、PCVD法、等等形成以致接觸島狀氧化物半導體膜304時，氧供應至至少是接觸通道保護膜311的島狀氧化物半導體膜304的區域，由於載子濃度較佳地降至小於1×1018/cm3，更佳地小於或等於1×1014/cm3，因而形成高電阻氧化物半導體區，所以，所述區域的電阻增加。藉由形成通道保護膜311，氧化物半導體膜304在通道保護膜311與氧化物半導體膜304之間的介面近處具有高電阻氧化物半導體區。
接著，在島狀氧化物半導體膜304上，使用對氧化物半導體膜304具有低接觸電阻之例如鈦、鎢、或鉬等金屬材料，形成導體膜305a，以及，接續地形成使用低負電性金屬、低負電性金屬化合物、或低負電性合金形成的導體膜305b。關於導體膜305a和導體膜305b的材料的種類、結構、及厚度可以參考實施1中導體膜105a和導體 膜105b的材料的種類、結構、及厚度的說明。在本實施例中，使用由濺射法形成的厚度100nm之鈦膜作為導體膜305a，以及使用由濺射法形成的厚度200nm之鋁膜作為導體膜305b。
在本發明的一實施例中，使用低負電性金屬、低負電性金屬化合物、或低負電性合金，形成導體膜305b，以致於存在於氧化物半導體膜304、閘極絕緣膜302、或在氧化物半導體膜304與另一絕緣膜之間的介面及其近處之例如濕氣或氫等雜質由導體膜305b吸收。因此，藉由消除例如濕氣或氫等雜質，可以取得本質(i型)半導體或實質上i型半導體之氧化物半導體膜304，以及，可以防止例如臨界電壓偏移等導因於雜質的電晶體特徵劣化提升並且可以降低關閉狀態電流。
在形成導體膜305a和導體膜305b之後，曝露的導體膜305b在降壓氛圍或例如氮氛圍等惰性氣體氛圍或稀有氣體(氬、氦、等等)氛圍中接受熱處理。熱處理的溫度範圍如同實施例1中一般為200℃至450℃。
接著，如圖7D中所示般，藉由蝕刻等，將導體膜305a、及導體膜305b處理(圖型化)成所需形狀，因而形成源極電極306和汲極電極307。舉例而言，當鈦膜用於導體膜305a、及鋁膜用於導體膜305b時，在使用含有磷酸的溶液以對導體膜395b執行濕蝕刻之後，使用含有氨及含氧水的溶液(過氧化銨混合物)對導體膜305a執行濕蝕刻。具體而言，在本實施例中，使用Wako Pure Chemical Industries公司製造的Al蝕刻劑(含有2.0wt%的硝酸、9.8wt%的醋酸、及72.3wt%的磷酸)作為含有磷酸的溶液。此外，關於過氧化銨混合物，具體而言，使用31wt%的加氧水、28wt%的氨水、及水以5：2：2的體積比例混合的溶液。或者，可以使用含有氯(Cl2)、三氯化硼(BCl3)、等等的氣體，對導體膜305a及導體膜305b執行乾蝕刻。
作為部份源極電極306和汲極電極307的導體膜305a與氧化物半導體膜304接觸。此外，由於如上所述般使用對氧化物半導體膜具有低接觸電阻的金屬材料來形成導體膜305a，所以，源極電極306或汲極電極307與氧化物半導體膜304之間的接觸電阻降低。因此，可以增加TFT的開啟狀態電流及場效遷移率。
然後，如圖7E所示，在形成源極電極306和汲極電極307之後，形成絕緣膜309以致於遮蓋氧化物半導體膜304、源極電極306、汲極電極307、及通道保護膜311。關於絕緣膜309的材料種類、結構、及厚度範圍與實施例1中所述的絕緣膜109相同。在本實施例中，形成具有一結構的絕緣膜309，在所述結構中，由濺射法形成的厚度100nm的氮化矽膜堆疊於由濺射法形成的厚度200nm的氧化矽膜上。膜形成時的基底溫度可以高於或等於室溫且低於或等於300℃，在本實施例中為100℃。
注意，在形成絕緣膜309之後，可以執行熱處理。關於熱處理的條件，可以參考實施例1中形成絕膜109之後 執行的熱處理的條件。
圖7E中所示的半導體裝置的俯視圖顯示於圖8中。圖7E是圖8的C1-C2剖面視圖。
根據製造方法形成的薄膜電晶體310具有閘極電極301；在閘極電極301上的閘極絕緣膜302；在閘極絕緣膜302上的氧化物半導體膜304；在氧化物半導體膜304上的通道保護膜311；在氧化物半導體膜304上的源極電極306和汲極電極307；以及，在氧化物半導體膜304、源極電極306、汲極電極307、及通道保護膜311上的絕緣膜309。
接著，如圖9A所示，在導體膜形成於絕緣膜309上之後，將導體膜圖型化，以致於背閘極電極312形成為與氧化物半導體膜304重疊。由於背閘極電極312的材料種類、結構、及厚度範圍類似於實施例1中所述的背閘極電極111，所以，此處省略說明。
當形成背閘極電極312時，如圖9B所示，絕緣膜313形成為遮蓋背閘極電極。由於絕緣膜313的材料種類、結構、及厚度範圍類似於實施例1中所述的絕緣膜112，所以，此處省略說明。
圖9B中所示的半導體裝置的俯視圖顯示於圖9C中。圖9B是圖9C的C1-C2剖面視圖。
注意，在本實施例中，說明一實施例，其中，根據實施例1中所述的製造方法，形成源極電極和汲極電極；但是，本發明的一實施例不限於此結構。根據實施例2至4 中所述的任何製造方法，形成源極電極和汲極電極。
本實施例可以與上述實施例中的任何實施例適當地結合實施。
(實施例6)
在本實施例中，將參考圖10A至10E及圖11，以底部接觸型薄膜電晶體為例說明半導體裝置製造方法。注意，可以如同實施例1中一般地形成與實施例1相同的部份以及具有類似於實施例1的功能之部份，以及，以類似於實施例1的方式，執行與實施例1相同或類似的步驟；因此，省略其重複說明。
如圖10A中所示，閘極電極401形成於具有絕緣表面的基底400上。作為基部膜的絕緣膜可以設於基底400與閘極電極401之間。關於閘極電極401的材料、結構、及厚度，可以參考實施例1中閘極電極101的材料、結構、及厚度的說明。關於基部膜的材料、結構、及厚度，可以參考實施例1基部膜的材料、結構、及厚度的說明。
接著，閘極絕緣膜402形成於閘極電極401上。關於閘極絕緣膜402的材料、結構、厚度、及製造方法，可以參考實施例1中閘極絕緣膜102的材料、厚度、結構、及製造方法的說明。
接著，在閘極絕緣膜402上，順續地形成使用低負電性金屬、低負電性金屬化合物、或低負電性合金形成的導體膜405a、以及由對氧化物半導體膜404具有低接觸電 阻之例如鈦、鎢、或鉬等金屬材料形成導體膜405b。關於導體膜405a和導體膜405b的材料的種類、結構、及厚度可以參考實施1中導體膜105a和導體膜105b的材料的種類、結構、及厚度的說明。在本實施例中，使用由濺射法形成的厚度200nm之鋁膜作為導體膜405a，以及使用由濺射法形成的厚度100nm之鈦膜作為導體膜405b。
在形成導體膜405a和導體膜405b之後，曝露的導體膜405b在降壓氛圍或例如氮氛圍等惰性氣體氛圍或稀有氣體(氬、氦、等等)氛圍中接受熱處理。熱處理的溫度範圍如同實施例1中一般為200℃至450℃。舉例而言，當鋁膜用於導體膜405a、及鈦膜用於導體膜405b時，在使用含有氨及含氧水的溶液(過氧化銨混合物)對導體膜405b執行濕蝕刻之後，使用含有磷酸的溶液以對導體膜405a執行濕蝕刻。具體而言，在本實施例中，使用Wako Pure Chemical Industries公司製造的Al蝕刻劑(含有2.0wt%的硝酸、9.8wt%的醋酸、及72.3wt%的磷酸)作為含有磷酸的溶液。此外，關於過氧化銨混合物，具體而言，使用31wt%的加氧水、28wt%的氨水、及水以5：2：2的體積比例混合的溶液。或者，可以使用含有氯(Cl2)、三氯化硼(BCl3)、等等的氣體，對導體膜405a及導體膜405b執行乾蝕刻。
接著，如圖10B中所示般，藉由蝕刻等，將導體膜405a、及導體膜405b處理(圖型化)成所需形狀，因而形成源極電極406和汲極電極407。
然後，如圖10C所示，在閘極絕緣膜402、源極電極406、和汲極電極407上形成島狀氧化物半導體膜403。關於氧化物半導體膜403的材料、結構、厚度、及製造方法可以參考實施1中氧化物半導體膜103的材料、結構、厚度及製造方法的說明。
接著，在降壓氛圍、例如氮氛圍或稀有氣體氛圍等惰性氣體氛圍、氧氣氛圍、或超乾空氣氛圍(在使用穴環朝下雷射顯微(CRDS)系統的露點儀以執行測量的情形中，在濕氣含量小於或等於20ppm(露點轉換，-55℃)，較佳地小於或等於1ppm，更佳地，小於或等於10ppb之空氣中)，對島狀氧化物半導體膜403執行熱處理。關於對氧化物半導體膜403執行的熱處理，可以參考實施例1中對氧化物半導體膜103執行的熱處理之說明。氧化物半導體膜403在上述氛圍中接受熱處理，以致於如圖10D中所示般形成含於氧化物半導體膜403中的濕氣或氫被消除之島狀氧化物半導體膜404。例如濕氣或氫等雜質由熱處理消除，及島狀氧化物半導體膜404變成本質(i型)半導體或實質上i型的半導體；因此，可以防止例如臨界電壓偏移等導因於雜質的電晶體特徵劣化提升並且可以降低關閉狀態電流。
在本發明的一實施例中，使用低負電性金屬、低負電性金屬化合物、或低負電性合金，形成導體膜405a，以致於存在於氧化物半導體膜404、閘極絕緣膜402、或在氧化物半導體膜404與另一絕緣膜之間的介面及其近處之 例如濕氣或氫等雜質由導體膜405a吸收。因此，藉由消除例如濕氣或氫等雜質，可以取得本質(i型)半導體或實質上i型半導體之氧化物半導體膜404，以及，可以防止例如臨界電壓偏移等導因於雜質的電晶體特徵劣化提升並且可以降低關閉狀態電流。
作為部份源極電極406和汲極電極407的導體膜405b與氧化物半導體膜404接觸。此外，由於如上所述般使用對氧化物半導體膜具有低接觸電阻的金屬材料來形成導體膜405b，所以，源極電極406或汲極電極407與氧化物半導體膜404之間的接觸電阻降低。因此，可以增加TFT的開啟狀態電流及場效遷移率。
然後，如圖10E所示，在形成源極電極406和汲極電極407之後，形成絕緣膜409以致於遮蓋氧化物半導體膜404、源極電極406、和汲極電極307。絕緣膜409的材料種類、結構、及厚度範圍與實施例1中所述的絕緣膜109相同。在本實施例中，形成具有一結構的絕緣膜409，在所述結構中，由濺射法形成的厚度100nm的氮化矽膜堆疊於由濺射法形成的厚度200nm的氧化矽膜上。膜形成時的基底溫度可以高於或等於室溫且低於或等於300℃，在本實施例中為100℃。
注意，在形成絕緣膜409之後，可以執行熱處理。關於熱處理的條件，可以參考實施例1中形成絕膜109之後執行的熱處理的條件。
圖10E中所示的半導體裝置的俯視圖顯示於圖11 中。圖10E是圖11的B1-B2剖面視圖。
根據製造方法形成的薄膜電晶體410具有閘極電極401；在閘極電極401上的閘極絕緣膜402；在閘極絕緣膜402上的源極電極406和汲極電極407；在閘極絕緣膜402、源極電極406、和汲極電極407上的氧化物半導體膜404；以及，在氧化物半導體膜404、源極電極406、和汲極電極407上的絕緣膜409。
接著，在導體膜形成於絕緣膜409上之後，將導體膜圖型化，以致於背閘極電極2形成為與氧化物半導體膜404重疊。由於背閘極電極的材料種類、結構、及厚度範圍類似於實施例1中所述的背閘極電極111，所以，此處省略說明。
當形成背閘極電極時，絕緣膜形成為遮蓋背閘極電極。由於絕緣膜的材料種類、結構、及厚度範圍類似於實施例1中所述的絕緣膜112，所以，此處省略說明。
本實施例可以與上述實施例中的任何實施例適當地結合實施。
(實施例7)
在本實施例中，將參考圖12A至12C、圖13A至13C、圖14A及14B、圖15、圖16、及圖17，說明根據本發明的一實施例之半導體顯示裝置的製造方法。
在本說明書中，在連續膜形成時，在從使用濺射法的第一膜形成步驟至使用濺射法的第二膜形成步驟之處理期 間，將要處理的基底一直置於被控制為真空或惰性氣體氛圍(惰性氣體氛圍或稀有氣體氛圍)之氛圍中而不曝露至例如空氣等污染氛圍中。藉由連續的膜形成，可以形成膜並防止濕氣等再度附著至清潔的待處理基底。
在本說明書中，在相同的腔室中執行從第一膜形成步驟至第二膜形成步驟之處理是在連續形成的範圍內。
此外，下述也是在本說明書中的連續形成的範圍內：在多個腔室中執行從第一膜形成步驟至第二膜形成步驟的處理之情形中，基底在第一膜形成步驟之後轉移至另一腔室中而未曝露至空氣中及接受第二膜形成。
注意，在第一膜形成步驟與第二膜形成步驟之間，可以提供基底轉移步驟、對齊步驟、緩慢冷卻步驟、將基底加熱或降溫至第二膜形成步驟所需的溫度之步驟、等等。此處理也是在本說明書中連續形成的範圍之內。
在第一膜形成步驟與第二膜形成步驟之間可以提供例如清潔步驟、濕蝕刻、或光阻形成等使用液體的步驟。此情形不在本說明書中連續形成的範圍之內。
在圖12A中，關於透光基底800，可以使用熔融法或漂浮法製成的玻璃基底；或是表面上設有絕緣膜的例如不銹鋼合金基底等金屬基底。由例如塑膠等可撓合成樹脂形成的基底傾向於具有低的溫度上限，但是，只要基底能承受往後製程中的處理溫度，也可以作為基底800。塑膠基底的實施例包含聚對苯二甲酸乙二酯(PET)、聚醚碸(PES)、聚萘二甲酸乙二酯(PEN)、聚碳酸酯(PC)、聚醚 酮(PEEK)、聚硫碸(PSF)、聚醚醯亞胺(PEI)、聚芳酯(PAR)、聚對苯二甲酸丁二酯(PBT)、丙烯腈-丁二烯-丙乙烯樹脂、聚氯乙烯、聚丙烯、聚乙烯乙酯、丙烯酸樹脂等為代表的聚酯。
在往後要執行的熱處理的溫度高的情形中，使用應變點高於或等於730℃之基底作為玻璃基底。關於玻璃基底，舉例而言，使用例如矽酸鋁玻璃、硼矽酸鋁玻璃、或硼矽酸鋇玻璃等玻璃材料。注意，藉由含有的氧化鋇(BaO)比氧化硼多，可以取得抗熱的且更實用的玻璃基底。
注意，關於上述玻璃基底，可以使用由例如陶瓷基底、石英基底、或藍寶石基底等絕緣體形成的基底。或者，可以使用結晶玻璃等。
接著，在導體膜形成於基底800的整個表面上之後，執行第一微影步驟以形成光阻掩罩，以及，藉由蝕刻而移除導體膜的不需要部份以形成佈線和電極(包含閘極電極801、電容器佈線822、及第一端子821的閘極佈線)。此時，執行蝕刻，以致於至少閘極電極801的端部可以尾端漸細的。
使用例如鉬、鈦、鉻、鉭、鎢、釹或鈧等金屬材料；包含這些材料中的任何材料作為主成份的合金材料；或這些金屬中的任何金屬的氮化物中之一或更多之單層或堆疊層，形成導體膜。注意，可以使用鋁或銅作為金屬材料，只要鋁或銅可以承受往後製程中要執行的熱處理之溫度即 可。
舉例而言，關於具有二層結構的導體膜，下述結構是較佳的：鉬層堆疊於鋁層上的二層結構、鉬層堆疊於銅層上的二層結構、氮化鈦層或氮化鉭層堆疊於銅層上的二層結構、氮化鈦層及鉬層的二層結構。關於三層結構，下述結構是較佳的：含有鋁、鋁及矽的合金、鋁及鈦的合金、或鋁及釹的合金在中間層，而鎢、氮化鎢、氮化鈦、及鈦中任意者在頂層或底層。
此外，以透光氧化物導體膜用於部份電極和佈線以增加孔徑比。舉例而言，氧化銦、氧化銦和氧化錫的合金、氧化銦和氧化鋅的合金、氧化鋅、氧化鋁鋅、氧氮鋁鋅、氧化鎵鋅、等等可以作為氧化物導體膜。
閘極電極801、電容器佈線822、及第一端子821的厚度是10nm至400nm，較佳地100nm至200nm。在本實施例中，使用鎢靶，以濺射法將用於閘極電極的導體膜形成至具有100nm的厚度。然後，藉由蝕刻，將導體膜處理(圖型化)成所需形狀，因而形成閘極電極801、電容器佈線822、及第一端子821。
注意，作為基部膜的絕緣膜可以形成於基底800與閘極電極801、電容器佈線822、及第一端子821之間。關於基部膜，舉例而言，使用選自氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氮化鋁膜、及氮氧化鋁膜之一或更多膜的單層或堆疊層。特別地，例如氮化矽膜、氮氧化矽膜、氮化鋁膜、或氮氧化鋁膜等具有高障壁特性的絕緣 膜用於基部膜，以致於可以防止例如濕氣或氫等氛圍中的雜質、或是例如鹼金屬或重金屬等包含於基底800中的雜質進入氧化物半導體膜、閘極絕緣膜或氧化物半導體膜與另一絕緣膜之間的介面及其近處。
接著，如圖12B所示，在閘極電極801、電容器佈線822、及第一端子821上形成閘極絕緣膜802。以電漿增強CVD法、濺射法、等等，將閘極絕緣膜802可以形成至具有單層氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、或氧化鉭膜或其堆疊層。較佳的是閘極絕緣膜802包含儘可能少的例如濕氣或氫等雜質。閘極絕緣膜802可以具有一結構，其中，由具有高障壁特性的材料形成的絕緣膜及例如氧化矽膜或氧氮化矽膜等具有較低比例的氮之絕緣膜相堆疊。在此情形中，例如氧化矽膜或氧氮化矽膜等絕緣膜形成於具有障壁特性的絕緣膜與氧化物半導體膜之間。關於具有高障壁特性的絕緣膜，舉例而言，可為氧化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜、等等。使用具有障壁特性的絕緣膜，以致於可以防止例如濕氣或氫等氛圍中的雜質、或是例如鹼金屬或重金屬等包含於基底中的雜質進入氧化物半導體膜、閘極絕緣膜802、或在氧化物半導體膜與另一絕緣膜之間的介面及其近處。此外，例如氧化矽膜或氧氮化矽膜等具有較低氮比例的絕緣膜形成至接觸氧化物半導體膜，以致於可以防止由具有高障壁特性的材料形成的絕緣膜與氧化物半導體膜直接地接觸。
在本實施例中，形成具有一結構的閘極絕緣膜802，在所述結構中，以濺射法形成的具有100nm厚度的氧化矽膜堆疊於以濺射法形成的具有50nm厚度的氮化矽膜上。
接著，在閘極絕緣膜802上形成氧化物半導體膜之後，藉由蝕刻等，將氧化物半導體膜處理成所需形狀，因而形成島狀氧化物半導體膜803。使用氧化物半導體作為靶，以濺射法形成氧化物半導體膜。此外，在稀有氣體(舉例而言，氬)氛圍、氧氣氛圍、或包含稀有氣體(例如氬)及氧的氛圍中，以濺射法形成氧化物半導體膜。
注意，在以濺射法形成氧化物半導體膜之前，藉由逆濺射，較佳地移除附著於閘極絕緣膜802的表面上的灰塵，在逆濺射中，導入氬氣以及產生電漿。逆濺射係一方法，其中，在氬氛圍中，使用RF電源以施加電壓至基底側，而未施加電壓至靶側，以及在表面的近處產生電漿，以修改表面。注意，可以使用氮氛圍、氦氛圍、或類似者以取代氬氛圍。或者，可以使用添加氧、氧化亞氮、或類似者之氬氛圍。又或者，可以使用添加氯、四氯化氮、或類似者之氬氛圍。
關於用於形成通道形成區的氧化物半導體膜，可以使用上述具有半導體特徵的氧化物材料。
氧化物半導體膜的厚度設定在10nm至300nm，較佳地，20nm至100nm。此處，在本實施例中，使用含有銦(In)、鎵(Ga)、及鋅(Zn)的氧化物半導體靶 (In2O3：Ga2O3：ZnO=1：1：1或1：1：2莫耳比)，在基底與靶材之間的距離為100mm、壓力為0.6Pa、直流(DC)電源為0.5kW、及氛圍為氧氛圍(氧流量比為100%)之條件下，形成氧化物半導體膜。注意，由於可以降低灰塵及膜厚均勻，所以，脈衝式直流(DC)電源是較佳的。在本實施例中，關於氧化物半導體膜，藉由濺射設備，使用In-Ga-Zn-O為基礎的氧化物半導體靶，形成厚度30nm的非單晶膜。
注意，在電漿處理之後，形成氧化物半導體膜而不曝露至空氣，因而可以防止灰塵及濕氣附著至閘極絕緣膜802與氧化物半導體膜之間的介面。此外，由於可以減少灰塵及厚度分佈均勻，所以，脈衝式直流(DC)電源是較佳的。
較佳的是，氧化物半導體靶的相對密度大於或等於80%，更佳的是大於或等於95%，又較佳的是大於或等於99.9%。當使用具有高相對密度的靶時，所形成的氧化物半導體膜的雜質濃度可以降低，以及，可以取得具有高電特徵或可靠度之薄膜電晶體。
此外，也有多源濺射設備，其中，可以設置複數個不同材料的靶。藉由多源濺射設備，可以在相同腔室中形成堆疊的不同材料膜，或者，在相同腔室中，同時藉由放電而形成具有多種材料的膜。
此外，有濺射設備是在腔室內設有磁系統且用於磁控管濺射，及有用於ECR濺射的濺射設備，其中，使用微 波產生的電漿而未使用輝光放電。
此外，關於藉由濺射的膜形成法，也有反應濺射法及偏壓濺射法，在反應濺射法中，靶材物質及濺射氣體成份在膜形成期間彼此化學地反應以形成其薄的化合物膜，在偏壓濺射法中，在膜形成期間，電壓也施加至基底。
在藉由濺射法的膜形成時，以光或加熱器，在高於或等於400℃且低於或等於700℃下，將基底加熱。基底在膜形成時被加熱，因此，與膜形成同時地修復導因於濺射的損傷。
在形成氧化物半導體膜之前，較佳地執行預熱處理，以移除移留在濺射設備的內壁上、靶表面上、或是靶材中的濕氣或氫。關於預熱處理，可為在降壓下膜形成腔室的內部被加熱至從200℃至600℃之方法、當膜沈積腔室的內部被加熱時重複導入及排出氮或惰性氣體之方法、等等。在預熱處理之後，基底或濺射設備冷卻。然後，形成氧化物半導體膜而未曝露至空氣。在此情形中，較佳地以油而非水或類似者作為用於靶的冷卻劑。雖然當重複導入及排出氮氣而未加熱時可以取得某種程度的效果，但是，更佳的是以膜形成腔室的內部受加熱來執行處理。
在形成氧化物半導體膜之前、期間、或之後，使用低溫泵以移除濺射設備中的濕氣等等是較佳的。
在第二微影步驟中，以使用例如磷酸、醋酸、及硝酸的混合溶液之濕蝕刻，將氧化物半導體膜處理成所需形狀，因而可以形成島狀氧化物半導體膜803。島狀氧化物 半導體膜803形成為與閘極電極801重疊。在氧化物半導體膜的蝕刻時，例如檸檬酸或草酸等有機酸可以用於蝕刻劑。在本實施例中，使用TO07N(KANTO CHEMICAL CO.,Inc.的產品)的濕蝕刻，移除不需要的部份，因而形成島狀氧化物半導體膜803。此處，蝕刻不限於濕蝕刻，可以是乾蝕刻。
關於用於乾蝕刻的氣體，較佳地使用含氯(例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)等氯為基礎的氣體)的氣體。
或者，可以使用含有氟的氣體(例如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、三氟甲烷(CHF3))；溴化氫(HBr)；氧(O2)；這些氣體中任何添加例如氦(He)或氬(Ar)等稀有氣體之氣體；等等。
關於乾蝕刻法，可以使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。為將膜蝕刻成所需形狀，適當地調整蝕刻條件(施加至線圈狀電極的電力、施加至基底側上的電極之電力量、基底側上電極的溫度、等等)。
藉由清洗，將濕蝕刻後的蝕刻劑與蝕刻掉的材料一起移除。包含蝕刻劑及蝕刻掉的材料之廢液可以被純化及材料可以再使用。當從蝕刻後的廢液中收集及再使用包含於氧化物半導體膜中的例如銦等材料時，可以有效地使用資源及降低成本。
為了藉由蝕刻以取得所需形狀，可以視材料而適當地 調整蝕刻條件(例如蝕刻劑、蝕刻時間、及溫度)。
接著，如圖12C所示，在降壓氛圍、例如氮氛圍或稀有氣體氛圍等惰性氣體氛圍、氧氣氛圍、或超乾空氣氛圍(在使用穴環朝下雷射顯微(CRDS)系統的露點儀以執行測量的情形中，在濕氣含量小於或等於20ppm(露點轉換，-55℃)，較佳地小於或等於1ppm，更佳地，小於或等於10ppb之空氣中)，對島狀氧化物半導體膜803執行熱處理。當對氧化物半導體膜803執行熱處理時，形成氧化物半導體膜804。具體而言，在高於或等於500℃且低於或等於750℃(或低於或等於玻璃基底的應變點)的溫度下，執行快速熱退火(RTA)處理約大於或等於一分鐘且小於或等於十分鐘，較佳地，在650℃約大於或等於三分鐘且小於或等於六分鐘。藉由RTA方法，執行短時間的脫水或脫氫；因此，即使在高於玻璃基底的應變點之溫度下，仍然可以執行處理。注意，在形成島狀氧化物半導體膜803之後並非需要執行熱處理，以及，在執行蝕刻處理之前，可以對氧化物半導體膜執行熱處理。在形成島狀氧化物半導體膜803之後，可以執行一次以上的熱處理。
在本實施例中，在基底溫度達到設定溫度的狀態中，在600℃下，在氮氛圍中執行熱處理6分鐘。使用電熱爐的加熱方法、例如使用加熱氣體的氣體快速熱退火(GRTA)方法或是使用燈光的燈快速熱退火(LRTA)方法等快速加熱法可以用於熱處理。舉例而言，在使用電熱爐執行熱處理的情形中，溫度上升特徵較佳地設定在高於 或等於0.1℃/分鐘且低於或等於20℃/分鐘，溫度下降特徵較佳地設定在高於或等於0.1℃/分鐘且低於或等於15℃/分鐘。
注意，在熱處理中，較佳的是濕氣、氫、等等不包含於氮或例如氦、氖、或氬等稀有氣體中。或者，較佳的是，導入於熱處理的設備中之氮或例如氦、氖、或氬等稀有氣體之純度設定為6N(99.9999%)或更大，較佳地高於或等於7N(99.99999%)(亦即，雜質濃度低於或等於1ppm，較佳地低於或等於0.1ppm)。
注意，圖12C的D1-D2剖面視圖及E1-E2剖面視圖分別對應於圖15的俯視圖之D1-D2剖面視圖及E1-E2剖面視圖。
接著，如圖13A所示，以濺射法或真空蒸鍍法，在氧化物半導體膜804上形成用於源極電極和汲極電極的導體膜806。在本實施例中，使用導體膜806，在導體膜806中，使用低負電性金屬、低負電性金屬化合物、或低負電性合金形成的導體膜806b形成於形成於使用例如鈦、鎢、或鉬等對氧化物半導體膜804具有低接觸電阻的金屬材料形成的導體膜806a上。
關於低負電性金屬，也可以使用鋁或鎂。均包含上述金屬之一或更多的金屬之混合物、化合物、或合金可以用於導體膜806b。當使用例如鋁等低抗熱材料時，鋁結合例如選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之元素；含有這些元素中之一或更多的元素作為其成份的合金；或含有所 述元素作為其成份的氮化物等抗熱導體材料，以致於可以增加導體膜806b的抗熱性。
導體膜806a的厚度較佳地為10nm至200nm，更佳地為50nm至150nm。導體膜806b的厚度較佳地為100nm至300nm，更佳地為150nm至250nm。在本實施例中，以濺射法形成的厚度100nm之鈦膜作為導體膜806a，以及，以濺射法形成的厚度200nm之鋁膜作為導體膜806b。
在本發明的一實施例中，使用低負電性金屬、低負電金屬化合物、或低負電性合金形成導體膜806b，以致於存在於氧化物半導體膜804、閘極絕緣膜802、或氧化物半導體膜804與另一絕緣膜之間介面及其近處之例如濕氣或氫等雜質由導體膜806b阻擋或吸收。因此，藉由消除例如濕氣或氫等雜質，可以取得是本質(i型)半導體或實質上i型的半導體之氧化物半導體膜804，以及，可以防止例如臨界電壓偏移等導因於雜質之電晶體特徵劣化並可以降低關閉狀態電流。
上述結構之外，在降壓氛圍中、或例如氮氛圍等惰性氣體氛圍或稀有氣體(氬、氦、等等)氛圍中，使曝露的導體膜806b接受熱處理，以致於可以移除吸收於導體膜806b的表面或內部之濕氣、氧、等等。熱處理的溫度範圍是200℃至450℃。執行熱處理，以致於存在於氧化物半導體膜804、閘極絕緣膜802、或氧化物半導體膜804與另一絕緣膜之間的介面及其近處之例如濕氣或氫等雜質 可以由導體膜806b容易地阻擋或吸收。
接著，如圖13B中所示，執行第三微影步驟，藉由蝕刻等，將導體膜806a和導體膜806b處理(圖型化)成所需形狀，因而形成源極電極807和汲極電極808。舉例而言，當鈦膜用於導體膜806a及鋁膜用於導體膜806b時，在使用含有磷酸的溶液以對導體膜806b執行濕蝕刻之後，使用含有氨及含氧水的溶液(過氧化銨混合物)，對導體膜806a執行濕蝕刻。具體而言，在本實施例中，使用Wako Pure Chemical Industries公司製造的Al蝕刻劑(含有2.0wt%的硝酸、9.8wt%的醋酸、及72.3wt%的磷酸)作為含有磷酸的溶液。此外，關於過氧化銨混合物，具體而言，使用31wt%的加氧水、28wt%的氨水、及水以5：2：2的體積比例混合的溶液。或者，可以使用含有氯(Cl2)、三氯化硼(BCl3)、等等的氣體，對導體膜806a及導體膜806b執行乾蝕刻。
當藉由圖型化以形成源極電極807和汲極電極808時，蝕刻島狀氧化物半導體膜804的部份曝露部份，以致於在某些情形中形成溝槽(凹部)。在本實施例中，說明藉由蝕刻以形成具有溝槽(凹部)的島狀氧化物半導體膜805之情形。作為部份源極電極807和汲極電極808之導體膜806a接觸氧化物半導體膜805。此外，由於如上所述般使用對氧化物半導體膜具有低接觸電阻的金屬材料來形成導體膜806a，所以降低源極電極807或汲極電極808與氧化物半導體膜805之間的接觸電阻。因此，可以增加 TFT的開啟狀態電流及場效遷移率。
在第三微影步驟中，由與源極電極807和汲極電極808相同的材料形成的第二端子820餘留在端子部中。注意，第二端子802電連接至源極佈線(包含源極電極807和汲極電極808之源極佈線)。
此外，藉由使用由多色調掩罩形成的且具有複數厚度(舉例而言，二不同厚度)的複數區域之光阻掩罩，可以降低光阻掩罩的數目，造成製程簡化及更低成本。
注意，圖13B的D1-D2剖面視圖及E1-E2剖面視圖分別對應於圖16的D1-D2剖面視圖及E1-E2剖面視圖。
注意，在本實施例中，根據實施例1中所述的製造方法，形成源極電極和汲極電極；但是，可以根據實施例2至4中所述的任何製造方法，形成源極電極和汲極電極。
如圖14A所示，在形成源極電極807和汲極電極808之後，形成絕緣膜809以致於遮蓋源極電極807、汲極電極808、以及氧化物半導體膜805。絕緣膜809較佳地包含儘可能少的例如濕氣或氫等雜質，以及，使用單層絕緣膜或堆疊的複數絕緣膜，形成絕緣膜809。具有高障壁特性的材料較佳地用於絕緣膜809。舉例而言，關於具有高障壁特性的絕緣膜，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜、等等。當使用堆疊的複數絕緣膜時，在接近氧化物半導體膜805的側上形成例如氧化矽膜或氧氮化矽膜等氮比例低於具有障壁特性的絕緣膜之絕緣膜。然後，形成具有障壁特性的絕緣膜以致於與源極電極 807、汲極電極808、及氧化物半導體膜805重疊，而以具有較低氮比例的絕緣膜位於具有障壁特性的絕緣膜與源極電極807、汲極電極808、及氧化物半導體膜805之間。當使用具有障壁特性的絕緣膜時，可以防止濕氣或氧被吸附於源極電極807和汲極電極808的表面或內部。此外，可以防止例如濕氣或氫等雜質進入氧化物半導體膜805、閘極絕緣膜802、或氧化物半導體膜805與另一絕緣膜之間的介面以及其近處。此外，例如氧化矽膜或氧氮化矽膜等具有較低氮比例的絕緣膜形成為接觸氧化物半導體膜805，以致於可以防止由具有高障壁特性的材料形成的絕緣膜直接接觸氧化物半導體膜805。
在本實施例中，形成具有一結構的絕緣膜809，在所述結構中，以濺射法形成的厚度100nm的氮化矽膜堆疊於以濺射法形成的厚度200nm的氧化矽膜上。膜形成時的基底溫度可以高於或等於室溫且低於或等於300℃，在本實施例中為100℃。
設於源極電極807與汲極電極808之間的氧化物半導體膜805的曝露區域以及形成絕緣膜809的氧化矽膜設置成彼此接觸，以致於氧供應給與絕緣膜809接觸的氧化物半導體膜805的區域，以及，增加區域的電阻(載子濃度降低，較佳地，低於1×1018/cm3)，因而可以形成具有高電阻通道形成區的氧化物半導體膜805。
接著，在形成絕緣膜809之後，可以執行熱處理。在高於或等於200℃且低於或等於400℃下(舉例而言，高於 或等於250℃且低於或等於350℃)，在空氣氛圍中、降壓氛圍中、惰性氣體氛圍(氮、氦、氖、氬、等等)中，執行熱處理。舉例而言，在250℃下，在氮氛圍中執行第二熱處理一小時。或者，如同在先前熱處理中般，在高溫度下，執行RTA熱處理一段短時間。藉由熱處理，氧化物半導體膜805在與形成絕緣膜809的氧化矽接觸下被加熱。此外，氧化物半導體膜805的電阻增加。因此，可以增進電晶體的電特徵以及可以降低其電特徵變化。對於何時執行此熱處理並無特別限定，只要在形成絕緣膜809之後執行即可。當此熱處理也在另一步驟中作為熱處理時，舉例而言，形成樹脂膜的熱處理或用於降低透明導體膜的電阻之熱處理，可以防止步驟的數目增加。
經由上述步驟，可以製造薄膜電晶體813。
接著，以形成光阻掩罩以及蝕刻閘極絕緣膜802的方式，執行第四微影步驟，以致於接觸孔形成至曝露部份汲極電極808、第一端子821、及第二端子820。接著，移除光阻掩罩，然後形成透明導體膜。以濺射法、真空蒸鍍法、等等，以氧化銦(In2O3)、氧化銦-氧化錫合金(In2O3-SnO2，縮寫為ITO)、等等形成透明導體膜。以氫氯酸為基礎的溶液，蝕刻此材料。但是，由於特別是在蝕刻ITO時容易產生餘留物，所以，可以使用氧化銦-氧化鋅合金(In2O3-ZnO)以增進蝕刻處理力。此外，在用於降低透明導體膜的電阻之熱處理的情形中，熱處理也可以作為增加氧化物半導體膜805的電阻之熱處理，以致於可以 取得電晶體的電特徵增進及較少變化。
接著，以形成光阻掩罩及藉由蝕刻以移除不需要的部份之方式，執行第五微影步驟，以致於形成連接至汲極電極808的像素電極814、連接至第一端子821的透明導體膜815、及連接至第二端子820的透明導體膜816。
透明導體膜815和816作為連接至FPC(可撓電路)的佈線或電極。形成於第一端子821上的透明導體膜815是連接端子電極，作為閘極佈線的輸入端子。形成於第二端子820上的透明導體膜816是作為源極佈線的輸入端子之連接端子電極。
在第六微影步驟中，藉由使用閘極絕緣膜802及絕緣膜809作為介電質，電容器佈線822及像素電極814一起形成儲存電容器819。
圖14B顯示移除光阻掩罩之後的剖面視圖。注意，圖14B的D1-D2剖面視圖及E1-E2剖面視圖分別對應於圖17所示的D1-D2剖面視圖及E1-E2剖面視圖。
經由這六個微影步驟，使用六個光罩，可以完成儲存電容器819和包含薄膜電晶體813的像素薄膜電晶體部份，薄膜電晶體813是具有逆交錯結構之底部閘極型薄膜電晶體。藉由將薄膜電晶體及儲存電容器配置於像素部中的每一像素中，可以取得用於製造主動矩陣顯示裝置之複數個基底之一，在所述像素部中，眾多像素係以矩陣形式配置。在本說明書中，為方便起見，將此基底稱為主動矩陣基底。
在製造主動矩陣液晶顯示裝置的情形中，主動矩陣基底及設有對立電極之對立的基底彼此接合，而以液晶層介於其間。
或者，儲存電容器可以由與相鄰像素的閘極佈線重疊之像素電極形成，而以絕緣膜及閘極絕緣膜介於其間，不用設置電容器佈線。
在主動矩陣液晶顯示裝置中，以矩陣形式配置的像素電極被驅動以在螢幕上形成顯示圖案。具體而言，電壓施加至選取的像素電極與對應於像素電極的對立電極之間，以致於設於像素電極與對立電極之間的液晶層被光學地調變且此光學調變由觀視者視為顯示圖案。
在製造發光顯示裝置的情形中，在某些情形中包含有機樹脂膜的堤部設於有機發光元件之間。在該情形中，對有機樹脂膜執行的熱處理也作為增加氧化物半導體膜805的電阻之熱處理，以致於可以取得電晶體的電特徵增進及較少變化。
以氧化物半導體用於薄膜電晶體造成製造成本降低。特別地，例如濕氣、氫、或OH等雜質由熱處理減少，以及，增加氧化物半導體膜的純度。因此，不用使用超純的氧化物半導體靶或是膜沈積腔室中的露點降低之特別的濺射設備，就可以製造包含具有有利的電特徵之高度可靠的薄膜電晶體之半導體顯示裝置。
由於在通道形成區中的半導體膜是電阻增加的區域，所以，薄膜電晶體的電特徵是穩定的，以及，可以防止關 閉電流、或類似者增加。因此，可以提供包含具有有利的電特徵之高度可靠的薄膜電晶體之半導體顯示裝置。
本實施例可以與上述實施例結合實施。
(實施例8)
在本實施例中，將說明被稱為電子紙或數位紙的半導體顯示裝置之結構，其是使用本發明的製造方法形成的半導體顯示裝置之一。
藉由施加電壓以控制灰階且具有記憶特徵的顯示元件用於電子紙。具體而言，在用於電子紙的顯示元件中，使用下述顯示元件：例如非含水電泳顯示元件等顯示元件；利用PDLC(聚合物散佈液晶)方法的顯示元件，在PDLC方法中，液晶滴散佈於在二電極之間的高聚合物材料中；在二電極之間包含手性向列型液晶或膽茲液晶之顯示元件；在二電極之間包含帶電微粒及使用粒子移動法的顯示元件，在粒子移動法中，藉由使用電場以使帶電微粒子移動通過微粒子；等等。此外，非含水電泳顯示元件是一顯示元件，其中，有帶電微粒子散佈的散佈液體夾於二電極之間；一顯示元件，其中，有帶電微粒子散佈的散佈液體包含於二電極上，在二電極之間，***絕緣膜；一顯示元件，其中，具有不同帶電之不同顏色的半球形對絞球散佈於二電極之間的溶劑中；一顯示元件，包含微囊，其中，在二電極之間，眾多帶電微粒子散佈於溶液中；等等。
電子紙的像素部700、訊號線驅動電路701、及掃描線驅動電路702的俯視圖顯示於圖18A。
像素部700包含眾多像素703。從訊號線驅動電路701延伸的眾多訊號線707被導入於像素部700。來自掃描線驅動電路702的眾多掃描線708被導入於像素部700中。
每一像素703包含電晶體704、顯示元件705、及儲存電容器706。電晶體704的閘極電極連接至掃描線708之一。電晶體704的源極電極和汲極電極之一連接至訊號線707之一，而電晶體704的源極電極和汲極電極中的另一電極連接至顯示元件705的像素電極。
注意，在圖18A中，儲存電容器706並聯至顯示元件705，以致於可以儲存施加至顯示元件705的像素電極與對立電極之間的電壓；但是，在顯示元件705的記憶特性足夠高以致於可以維持顯示的情形中，無需設置儲存電容器706。
雖然圖18A中顯示主動矩陣像素部結構，其中，作為切換元件的一電晶體設於每一像素中，但是，本發明的一實施例的電子紙不限於此結構。眾多電晶體可以設於每一像素中。此外，除了電晶體之外，例如電容器、電阻、線圈等元件也可以連接至像素。
圖18B顯示以具有微囊的電子紙為例之設於每一像素703中的顯示元件705的剖視圖。
顯示元件705具有像素電極710、對立電極711、及 微囊712，藉由像素電極710和對立電極711，將電壓施加至微囊712。電晶體704的源極電極和汲極電極713之一連接至像素電極710。
在微囊712中，例如氧化鈦等帶正電白顏料及例如碳黑等帶負電黑顏料與例如油等散佈介質一起被封裝。根據施加至像素電極710的視頻訊號之電壓，電壓施加至像素電極與對立電極之間，帶負電的黑顏料被吸至正電極側，帶正電的白顏料被吸至負電極側，因而可以顯示灰階。
在圖18B中，使用透光樹脂714，將微囊712固定於像素電極710與對立電極711之間。但是，本發明旳一實施例不限於此結構，以及，由微囊712、像素電極710、及對立電極711形成的空間可以由例如空氣、惰性氣體等氣體填充。注意，在此情形中，使用黏著劑等，將微囊712較佳地固定至像素電極710與對立電極711之一或二者。
包含於顯示元件705中的微囊712的數目並非總是如圖18B所示般大於一。一顯示元件705可以具有眾多微囊712，或是眾多顯示元件705可以具有一微囊712。舉例而言，當二顯示元件710共用一微囊712時，正電壓施加至包含於顯示元件705之一中的像素電極710，負電壓施加至包含於其它顯示元件705中的像素電極710。在此情形中，在與有正電壓施加的像素電極710重疊的微囊712的區域中，黑顏料被吸至像素電極710側，白顏料被吸至對立電極側711側。另一方面，在與有負電壓施加的像素 電極710重疊的微囊712的區域中，白顏料被吸至像素電極710側，黑顏料被吸至對立電極側711側。
接著，以電泳電子紙為例，說明電子紙的具體驅動方法。
使用三週期來說明電子紙的操作：初始化週期、寫入週期、及固持週期。
在顯示的影像被切換之前，首先，在初始化週期中將像素部中每一像素的灰階等級統一以初始化顯示元件。顯示元件被初始化，因此，可以防止後影像餘留。具體而言，在電泳電子紙中，由包含於顯示元件705中的微囊712顯示的灰階被調整，以致於每一像素顯示白色或黑色。
在本實施例中，將說明初始化操作，其中，用於初始而顯示黑色的視頻訊號被輸入至像素，用於初始而顯示白色的視頻訊號被輸入至像素。舉例而言，在朝向對立電極711執行影像的顯示之電泳電子紙的情形中，首先，電壓施加至顯示元件705，以致於在微囊712中黑顏料被吸至對立電極711側，以及，白顏料被吸至像素電極710側。接著，電壓施加至顯示元件705，以致於在微囊712中白顏料被吸至對立電極711側，以及，黑顏料被吸至像素電極710側。
假使用於初始化的視頻訊號僅輸入至像素一次，則取決於初始化週期之前已顯示的灰階，微囊712中的顏料及黑顏料的轉換在中間串流結束，以及，當初始化週期終止 時，在這些像素之間要顯示的灰階可能有差異。因此，較佳的是相對於共同電壓Vcom為負的電壓-Vp施加至像素電極710一次以上，以致於可以顯示黑色，而相對於共同電壓Vcom為正的電壓Vp施加至像素電極710一次以上，以致於可以顯示黑色。
注意，當在初始化週期之前由每一像素的多個顯示元件顯示的灰階不同時，輸入用於初始化的視頻訊號的最少次數會不同。因此，在像素之間，用於初始化的視頻訊號的輸入次數會根據初始化週期之前已被顯示的灰階而變。在此情形中，共同電壓Vcom可以輸入至不需要輸入用於初始化的視頻訊號之像素。
注意，為了將用於初始化的視頻訊號之電壓Vp或電壓-Vp施加至像素電極710一次以上，在選取訊號的脈衝提供給每一掃描線的週期中，執行操作系列一次以上，其中，用於初始化的視頻訊號輸入至具有掃描線的線中的像素。當用於初始化的視頻訊號的電壓Vp或電壓-Vp施加至像素電極710一次以上時，微囊712中白顏料與黑顏料的轉換收歛，以及，防止像素之間的灰階等級差異，因而可以初始化像素部中的像素。
注意，在初始化週期中，在每一像素中，在顯示白色之後可以顯示黑色以取代在顯示黑色之後顯示白色。或者，在初始化週期中，在每一像素中，在顯示白色後，可以顯示黑色，然後顯示白色。
此外，對於像素部中的所有像素，啟動初始化週期的 時機不需相同。舉例而言，在每一像素之間、或是屬於相同線的每一像素之間、等等，啟動初始化週期的時機可以不同。
接著，在寫入週期中，具有影像資訊的視頻訊號輸入至像素。
當影像顯示於整個像素部上時，在一格週期中輸入選取訊號，在選取訊號中，電壓脈衝順序地移動經過所有掃描線。然後，在當脈衝出現在選取訊號中時的一格週期中，具有影像資訊的視頻訊號輸入至所有訊號線。
根據施加至像素電極710的視頻訊號之電壓，微囊712中的白顏料及黑顏料轉移至像素電極710側或對立電極711側，以致於顯示元件705顯示灰階。
注意，也是在寫入週期中，較佳的是，以類似於初始化週期中的方式，將視頻訊號的電壓施加至像素電極710一次以上。因此，在當選取訊號的脈衝供應給每一掃描線時的週期中，執行視頻訊號輸入至具有掃描線的線中的像素之操作序列至少一次。
接著，在固持週期中，在共同電壓Vcom經由訊號線而輸入至所有像素之後，選取訊號未輸入至掃描線或視頻訊號未輸入至訊號線。因此，由於除非正或負電壓施加至像素電極710與對立電極711之間，否則包含於顯示元件705中的微囊712中的白顏料及黑顏料之配置除保持在相同位置，所以，可以保持顯示元件705顯示的灰階。因此，在固持週期中也保持寫入週期中寫入的影像。
注意，改變用於電子紙的顯示元件之灰階等級所要求的電壓傾向於比用於液晶顯示裝置之液晶或例如有機發光元件等用於發光裝置之發光元件的電壓高。因此，在寫入週期中，作為像素中的切換元件之電晶體704的源極電極與汲極電極之間的電位差增加，以致於電晶體704的關閉狀態電流增加；因此，像素電極710的電位波動及失真影像容易發生。為了防止像素電極710的電位因電晶體704的關閉狀態電流而波動，增加儲存電容器706的容量是有效的。此外，不僅產生於像素電極710與對立電極711之間的電壓，甚至產生於訊號線707與對立電極711之間的電壓也施加至微囊712，以致於在某些情形中由顯示元件705顯示失真影像。為了防止產生失真影像，具有大面積的像素電極710及防止施加產生於訊號線707與對立電極711之間的電壓至微囊712是有效的。但是，如上所述，當儲存電容器706的容量增加以防止像素電極710的電位波動或像素電極710的面積增加以防止在顯示器上產生失真影像時，在寫入週期中應供應至像素的電流值增加，以致於耗費時間去輸入視頻訊號。在本發明的一實施例之電子紙中，作為像素中的切換元件之電晶體704具有高場效遷移率，以致於可以取得高的開啟狀態電流。因此，即使當儲存電容器706的容量增加時或即使當像素電極710的面積增加時，視頻訊號可以快速地輸入至像素。因此，可以抑制寫入週期的長度，以及，顯示的影像可以滑順地切換。此外，作為像素中的切換元件之電晶體704的源極電 極與汲極電極之間的電位差在寫入週期時增加，以致於電晶體704容易劣化。但是，在本發明的一實施例中，可以降低導因於隨著時間的劣化之電晶體704的臨界電壓變化，以致於可以增強電子紙的可靠度。
本實施例可以與上述實施例結合實施。
(實施例9)
圖19A是主動矩陣半導體顯示裝置的方塊圖實施例。像素部5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303及訊號線驅動電路5304設置於顯示裝置中的基底5300上。在像素部5301中，設置從訊號線驅動電路5304延伸的眾多訊號線、以及設置從第一掃描線驅動電路5302和第二掃描線驅動電路5303延伸的眾多掃描線。注意，包含顯示元件的像素以矩陣形式配置於掃描線與訊號線彼此交會的各別區域中。此外，顯示裝置中的基底5300經由例如可撓印刷電路(FPC)等連接點而連接至時序控制電路5305(也稱為控制器或控制IC)。
在圖19A中，第一掃描線驅動電路5302、第二掃描線驅動電路5303、及訊號線驅動電路5304形成於一個基底5300上，在基底5300中形成有像素部5301。因此，減少外部設置之例如驅動電路等構件數目，而能夠不僅縮小顯示裝置的尺寸，也能夠因組裝步驟及檢測步驟的數目減而降低成本。此外，在驅動電路設於基底5300之外部的情形中，佈線將需延伸且佈線的連接數目將增，但是， 藉由在基底5300上設置驅動電路，可以降低佈線的連接數目。因此，可以防止導因於驅動電路與像素部之間的的不良連接之產量下降。
注意，舉例而言，時序控制電路5305供應第一掃描線驅動電路啟動訊號(GSP1)及掃描線驅動電路時脈訊號(GCK1)給第一掃描線驅動電路5302。舉例而言，時序控制電路5305供應第二掃描線驅動電路啟動訊號(GSP2)及掃描線驅動電路時脈訊號(GCK2)給第二掃描線驅動電路5303。此外，時序控制電路5305供應訊號線驅動電路啟動訊號(SSP)、訊號線驅動電路時脈訊號(SCK)、視頻訊號資料(DATA，也簡稱為視頻訊號)、及佇鎖訊號(LAT)給訊號線驅動電路5304。注意，能夠省略第一掃描線驅動電路5302及第二掃描線驅動電路5303中之一。
圖19B顯示一結構，其中，具有較低驅動頻率的電路(例如第一掃描線驅動電路5302及第二掃描線驅動電路5303)形成於有像素部5301形成的一個基底5300上，以及，訊號線驅動電路5304形成於與像素部5301不同的基底上。在訊號線驅動電路5304中，例如用於取樣電路之類比開關等具有低驅動頻率的電路可以部份地形成於有像素部5301形成的一個基底5300上。依此方式，部份地採用面板上系統，以致於可以某種程度給予面板上系統的優點；舉例而言，防止導因於上述不良連接之產量下降、連接部的機械強度下降、等等，以及，因為組裝步驟及檢測步驟的數目下降而降低成本。此外，與所有像素部 5301、掃描線驅動電路5302、掃描線驅動電路5303、及訊號線驅動電路5304都形成於一個基底上作為面板上的系統，可以形成使用單晶半導體的情形中難以實現的具有寬廣面積的像素部。
接著，將說明由n通道電晶體形成訊號線驅動電路的結構。
圖20A中所示的訊號線驅動電路包含移位暫存器5601及取樣電路5602。取樣電路5602包含眾多切換電路5602_1至5602_N(N是自然數)。切換電路5602_1至5602_N均由眾多n通道電晶體5603_1至5603_k(k是自然數)構成。
以切換電路5602_1為例，說明訊號線驅動電路的連接關係。注意，於下述中將電晶體的源極電極和汲極電極之一表示為第一端子，而另一者表示為第二端子。
電晶體5603_1至5603_k的第一端子分別連接至佈線5604_1至5604_k。注意，視頻訊號輸入至佈線5604_1至5604_k中的每一者。薄膜電晶體5603_1至5603_k的第二端子分別連接至訊號線S1至Sk。電晶體5603_1至5603_k的閘極連接至移位暫存器5601。
移位暫存器5601具有藉由依序地輸出具有高位準(H位準)的訊號至佈線5605_1至5605_N以依序地選取切換電路5605_1至5605_N的功能。
切換電路5602_1具有控制導因於電晶體5603_1至5603_k的切換之佈線5604_1至5604_k與訊號線S1至Sk 之間的電連續性(第一端子與第二端子之間的導通)之功能，亦即，具有控制佈線5604_1至5604_k的電位是否供應至訊號線S1至Sk的功能。
接著，將參考圖20B中的時序圖，說明圖20A中的訊號線驅動電路的操作。在圖20B中，顯示自移位暫存器5601輸入至佈線5605_1至5605_N的訊號Sout_1至Sout_N及輸入至佈線5604_1至5604_k的訊號Vdata_1至Vdata_k的時序圖。
注意，訊號線驅動電路的一操作週期相當於顯示裝置中的一線週期。在圖20B中，顯示一線週期分成週期T1至TN的情形。週期T1至TN中的每一週期是用於將視頻訊號寫至被選取的線中的一像素之週期。
在T1至TN的週期中，移位暫存器5601依序地輸出H位準時序訊號給佈線5605_1至5605_N。舉例而言，在週期T1中，移位暫存器5601輸出H位準訊號至佈線5605_1。然後，開啟包含於切換電路5602_1中的電晶體5603_1至5603_k，以致於使佈線5604_1至5604_k及訊號線S1至SK導通。在此情形中，Data(S1)至Data(Sk)分別輸入至佈線5604_1至5604_k。Data(S1)至Data(Sk)經由電晶體5603_1至5603_k而寫入至被選取的列中的第一至第k行中的像素。如此，在週期T1至TN，視頻訊號依序地以k個行寫入至被選取的列中的像素中。
藉由將視頻訊號以複數行寫入至像素，可以降低視頻訊號的數目或佈線的數目。因此，可以降低至例如控制器 等外部電路的連接數目。藉由將視頻訊號寫入至每複數行的像素，可以延長寫入時間，且可以防止視頻訊號的不充份寫入。
接著，參考圖21A至21B及圖22A和22B，說明用於掃描線驅動電路或訊號線驅動電路之移位暫存器之一實施例。
移位暫存器包含第一至第N脈衝輸出電路10_1至10_N(N是大於或等於3的自然數)(請參見圖21A)。第一時脈訊號CK1、第二時脈訊號CK2、第三時脈訊號CK3、及第四時脈訊號CK4分別從第一佈線11、第二佈線12、第三佈線13、及第四佈線14供應至第一至第N脈衝輸出電路10_1至10_N。啟動脈衝SP1(第一啟動脈衝)從第五佈線15輸入至第一脈衝輸出電路10_1。來自先前的級之脈衝輸出電路10_(n-1)的訊號(稱為先前級訊號OUT(n-1))輸入至第二或後續的級中之第n脈衝輸出電路10_n(n是大於或等於2且小於或等於N的自然數)。來自第一脈衝輸出電路10_1之後的二個級之第三脈衝輸出電路10_3的訊號輸入至第一脈衝輸出電路10_1。以類似方式，來自於第n脈衝輸出電路10_n之後的二個級之第(n+2)脈衝輸出電路10_(n+2)的的訊號(稱為後續級訊號OUT(n+2))輸入至第二或後續的級中的第n脈衝輸出電路10_n。因此，各別級的脈衝輸出電路輸出要輸入至後續級的脈衝輸出電路及/或先前級之前的脈衝輸出電路之第一輸出訊號(OUT(1)(SR)至OUT(N)(SR))、以及輸出要輸 入至另一電路等的二輸出訊號(OUT(1)至OUT(N))。注意，如圖21A所示，後續級訊號OUT(n+2)未輸入至移位暫存器的最後二個級；因此，舉例而言，第二啟動脈衝SP2及第三啟動脈衝SP3可以分別地輸入至其。
注意，時脈訊號(CK)是以固定間隔而在H位準與L位準(低位準電壓)之間交替的訊號。第一至第四時脈訊號(CK1)至(CK4)均依序地延遲1/4週期。在本實施例中，藉由使用第一至第四時脈訊號(CK1)至(CK4)，執行脈衝輸出電路的驅動控制、等等。注意，在某些情形中，時脈訊號根據其所輸入的驅動電路而稱為GCK或SCK；但是，使用CK作為時脈訊號以作說明。
第一輸入端子21、第二輸入端子22、及第三輸入端子23電連接至第一至第四佈線11至14中的任一佈線。舉例而言，在圖21A中，第一脈衝輸出電路10_1的第一輸入端子21電連接至第一佈線11、第一脈衝輸出電路10_1的第二輸入端子22電連接至第二佈線12、以及第一脈衝輸出電路10_1的第三輸入端子23電連接至第三佈線13。此外，第二脈衝輸出電路10_2的第一輸入端子21電連接至第二佈線12、第二脈衝輸出電路10_2的第二輸入端子22電連接至第三佈線13、及第二脈衝輸出電路10_2的第三輸入端子23電連接至第四佈線14。
第一至第N脈衝輸出電路10_1至10_N均包含第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、及第 二輸出端子27(請參見圖21B)。在第一脈衝輸出電路10_1中，第一時脈訊號CK1輸入至第一輸入端子21；第二時脈訊號CK2輸入至第二輸入端子22；第三時脈訊號CK3輸入至第三輸入端子23；啟動脈衝輸入至第四輸入端子24；後續級訊號OUT(3)輸入至第五輸入端子25；第一輸出訊號OUT(1)SR從第一輸出端子26輸出；以及，第二輸出訊號OUT(1)從第二輸出端子27輸出。
接著，將參考圖22A，說明脈衝輸出電路的具體電路結構之實施例。
每一脈衝輸出電路10_1包含第一至第十三電晶體31至43(請參見圖22A)。除了上述第一至第五輸入端子21至25、第一輸出端子26、及第二輸出端子27之外，訊號或電源電位從供應第一高電源電位VDD的電源線51、供應第二高電源電位VCC的電源線52、及供應低電源電位VSS的電源線53供應至第一至第十三電晶體31至43。圖22A中的電源線的電源電位的關係如下所述：第一電源電位VDD大於或等於第二電源電位VCC，以及第二電源電位VCC高於第三電源電位VSS。第一至第四時脈訊號(CK1)至(CK4)均以規律間隔重複地變成H位準訊號及L位準訊號。當時脈訊號在H位準時，電位是VDD，當時脈訊號在L位準時，電位是VSS。藉由使電源線51的第一電源電位VDD高於電源線52的第二電源電位VCC，可以降低施加至電晶體的閘極電極之電位，可以降低電晶體的臨界電壓偏移，以及可以抑制電晶體的劣化， 而不會對電晶體的操作有不利影響。
在圖22A中，第一電晶體31的第一端子電連接至電源線51，第一電晶體31的第二端子電連接至第九電晶體39的第一端子，第一電晶體31的閘極電極電連接至第四輸入端子24。第二電晶體32的第一端子電連接至電源線53，第二電晶體32的第二端子電連接至第九電晶體39的第一端子，第二電晶體32的閘極電極電連接至第四電晶體34的閘極電極。第三電晶體33的第一端子電連接至第一輸入端子21，第三電晶體33的第二端子電連接至第一輸出端子26。第四電晶體34的第一端子電連接至電源線53，第四電晶體34的第二端子電連接至第一輸出端子26。第五電晶體35的第一端子電連接至電源線53，第五電晶體35的第二端子電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，第五電晶體35的閘極電極電連接至第四輸入端子24。第六電晶體36的第一端子電連接至電源線52，第六電晶體36的第二端子電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，第六電晶體36的閘極電極電連接至第五輸入端子25。第七電晶體37的第一端子電連接至電源線52，第七電晶體37的第二端子電連接至第八電晶體38的第二端子，第七電晶體37的閘極電極電連接至第三輸入端子23。第八電晶體38的第一端子電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，以及，第八電晶體38的閘極電極電連接至第二輸入端子22。第九電晶體39的第一端子 電連接至第一電晶體31的第二端子及第二電晶體32的第二端子，第九電晶體39的第二端子電連接至第三電晶體33的閘極電極及第十電晶體40的閘極電極，以及第九電晶體39的閘極電極電連接至電源線52。第十電晶體40的第一端子電連接至第一輸入端子21，第十電晶體40的第二端子電連接至第二輸出端子27，第十電晶體40的閘極電極電連接至第九電晶體39的第二端子。第十一電晶體41的第一端子電連接至電源線53，第十一電晶體41的第二端子電連接至第二輸出端子27，第十一電晶體41的閘極電極電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極。第十二電晶體42的第一端子電連接至電源線53，第十二電晶體42的第二端子電連接至第二輸出端子27，第十二電晶體42的閘極電極電連接至第七電晶體37的閘極電極。第十三電晶體43的第一端子電連接至電源線53，第十三電晶體43的第二端子電連接至第一輸出端子26，第十三電晶體43的閘極電極電連接至第七電晶體37的閘極電極。
在圖22A中，第三電晶體33的閘極電極、第十電晶體40的閘極電極、及第九電晶體39的第二端子相連接的連接的部份稱為節點A。第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端子、第六電晶體36的第二端子、第八電晶體38的第一端子、及第十一電晶體41的閘極電極連接的連接點稱為節點B(請參見圖22A)。
圖22B顯示包含圖22A中所示的眾多脈衝輸出電路之移位暫存器的時序圖。
注意，如圖22A所示般，藉由設置第二電源電位VCC施加至閘極電極的第九電晶體39，則在自舉操作前後具有下述優點。
未設置第二電源電位VCC施加至閘極電極的第九電晶體39時，假使節點A的電位由自舉操作推升時，第一電晶體31的第二端子之源極電極的電位上升至高於第一電源電位VDD的值。然後，第一電晶體31的第一端子，亦即電源線51，變成作為其源極電極。結果，在第一電晶體31中，施加高偏壓電壓且因而施加顯著的應力於閘極電極與源極電極之間以及閘極電極與汲極電極之間，這可能造成電晶體劣化。藉由設置閘極電極被供予第二電源電位VCC的第九電晶體39，可以防止第一電晶體31的第二端子的電位增加。換言之，第九電晶體39的配置可以降低施加於第一電晶體31的閘極電極和源極電極之間的負偏壓電壓的位準。因此，根據本實施例中的電路結構，可以降低施加於第一電晶體31的閘極與源極電極之間的負偏壓電壓，以致於可以進一步抑制導因於應力之第一電晶體31的劣化。
注意，第九電晶體39設置成經由其第一端子及第二端子而連接於第一電晶體31的第二端子與第三電晶體33的閘極電極之間。注意，當在本實施例中包含眾多脈衝輸出電路的移位暫存器包含於比掃描線驅動電路具有更多級 數目的訊號線驅動電路中時，可以省略第九電晶體39，這對於電晶體的數目降低是有利的。
注意，以氧化物半導體用於第一至第十三電晶體31至43的主動層；因此，可以降低薄膜電晶體的關閉電流，可以增加場效遷移率及開啟狀態電流，以及，可以降低電晶體的劣化程度；因此，可以降低電路故障。此外，相較於使用非晶矽形成的電晶體，使用氧化物半導體形成的電晶體因高電位施加至閘極電極造成的電晶體劣化程度低。因此，即使當第一電源供應電位VDD供應至供應第二電源電位VCC的電源線時，仍然可以執行類似操作，以及，可以降低設置於電路中的電源線的數目，以致於可以使電路微小化。
注意，即使當連接關係改變以致於從第三輸入端子23供應至第七電晶體37的閘極電極之時脈訊號以及從第二輸入端子22供應至第八電晶體38的閘極電極之時脈訊號分別從第二輸入端子22及第三輸入端子23供應時，仍然能夠取得類似的功效。在此情形中，在圖22A中所示的移位暫存器中，狀態從第七電晶體37及第八電晶體38均開啟的狀態改變至第七電晶體37關閉及第八電晶體38開啟的狀態，然後，改變至第七電晶體37及第八電晶體38關閉的狀態；因此，由第七電晶體37的閘極電極的電位下降及第八電晶體38的閘極電極的電位下降造成二次導因於第二輸入端子22及第三輸入端子23的電位下降之節點B的電位下降。另一方面，在圖22A中所示的移位暫 存器中，第七電晶體37及第八電晶體38的狀態以第七電晶體37及第八電晶體38都開啟、然後第七電晶體37開啟及第八電晶體38關閉、然後第七電晶體37及第八電晶體38關閉的方式改變之情形中，由第八電晶體38的閘極電極的電位下降，而使第二輸入端子22及第三輸入端子23的電位下降所造成的節點B的電位下降僅發生一次。因此，連接關係，亦即，時脈訊號CK3經由第三輸入端子23供應至第七電晶體37的閘極電極(下電極以及上電極)以及時脈訊號CK2經由第二輸入端子22供應至第八電晶體38的閘極電極(下閘極電極以及上閘極電極)之連接關係是較佳的。這是因為可以降低節點B的電位變化次數，因而降低雜訊。
以此方式，在第一輸出端子26的電位及第二輸出端子27的電位保持在L位準期間，H位準訊號規律地供應至節點B；因此，可以抑制脈衝輸出電路的故障。
本實施例可以與上述實施例自由地結合。
(實施例10)
在根據本發明的一實施例之液晶顯示裝置中，使用具有高遷移率及開啟狀態電流之高度可靠的薄膜電晶體，根據本發明的一實施例之液晶顯示裝置具有高對比及高可視度。在本實施例中，將說明根據本發明的一實施例之液晶顯示裝置的結構。
圖23是舉例說明之根據本發明的一實施例之液晶顯 示裝置的像素的剖面視圖。圖23中所示的薄膜電晶體1401具有形成於絕緣表面上的閘極電極1402、在閘極電極上的閘極絕緣膜1403、在閘極絕緣膜1403上且與閘極電極1402重疊的氧化物半導體膜1404、以及成對的導體膜1406a和導體膜1406b，成對的導體膜1406a和導體膜1406b作為源極電極和汲極電極且依序地堆疊於氧化物半導體膜1404上。此外，薄膜電晶體1401包含形成於氧化物半導體膜1404上的絕緣膜1407作為其成份。絕緣膜1407形成為遮蓋閘極電極1402、閘極絕緣膜1403、氧化物半導體膜1404、導體膜1406a、及導體膜1406b。
注意，在本實施例中，以根據實施例1中所述的製造方法形成的源極電極和汲極電極作為實施例；但是，可以使用根據實施例2至4中任何實施例所述的製造方法形成的源極電極和汲極電極。
絕緣膜1408形成於絕緣膜1407上。部份絕緣膜1407和絕緣膜1408設有開口，以及，像素電極1410形成為接觸開口中的複數個導體膜1406b之一。
此外，用於控制液晶元件的胞間隙之間隔器1417形成在絕緣膜1408上。絕緣膜被蝕刻成具有所需形狀，以致於形成間隔器1417。藉由散佈填充物於絕緣膜1408上也可以控制胞間隙。
對齊膜1411形成於像素電極1410上。此外，對立電極1413設置在與像素電極1410相對立的位置，對齊膜1414形成於接近像素電極1410的對立電極1413的側 上。對齊膜1411及對齊膜1414可以由例如聚醯亞胺或聚乙烯醇等有機樹脂形成。對它們的表面執行例如摩擦處理等對齊處理以使液晶分子以某方向對齊。藉由滾動由尼龍布等包覆的輥並施加壓力於對齊膜上，以致於以某方向摩擦對齊膜的表面，以執行摩擦。注意，不用對齊處理，藉由蒸鍍法，使用例如氧化矽等無機材料，也能夠形成具有對齊特徵的對齊膜1411和1414。
此外，液晶1415設置在像素電極1410與對立電極1413之間由密封劑1416圍繞的區域中。以分配法(滴放法)或浸漬法(抽取法)，執行液晶1415的注入。注意，填充物可以混合於密封劑1416中。
使用像素電極1410、對立電極1413、及液晶1415形成的液晶元件與濾光器重疊，在特定波長區域的光能夠通過濾光器。濾光器可以形成於設有對立電極1413的基底(對立基底)1420上。在例如丙烯酸為基礎的樹脂等有機樹脂塗敷於基底1420上之後，以微影術選擇性地形成濾光器，在所述有機樹脂中散佈有顏料。或者，在基底1420上塗敷丙烯酸為基礎的樹脂之後，藉由蝕刻以選擇性地形成濾光器，所述丙烯酸為基礎的樹脂中散佈有顏料。或者，以例如噴墨法等滴放法，選擇性地形成濾光器。
可以阻擋光的遮光膜形成於像素中，以致於防止看到導因於液晶1415的對齊之像素之間的差異之向錯。使用含有例如碳黑或鈦較低的氧化物等黑顏料的有機樹脂，形 成遮光膜。或者，鉻膜可以用於遮光膜。
舉例而言，使用例如包含氧化矽的氧化銦錫(ITSO)、氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、或摻雜鎵的氧化鋅(GZO)等透明導體材料，形成像素電極1410和對立電極1413。注意，本實施例說明以透光導體膜用於像素電極1410和對立電極1413來製造透射型液晶元件的實施例；但是，本發明的一實施例不限於此結構。根據本發明的一實施例之液晶顯示裝置可以是透反射式液晶顯示裝置或是反射式液晶顯示裝置。
雖然在本實施例中說明TN(扭曲向列)模式的液晶顯示裝置，但是，本發明的薄膜電晶體可以用於VA(垂直對齊)模式、OCB(光學補償雙折射)模式、IPS(平面中切換)模式等其它液晶顯示裝置。
或者，可以使用不需要對齊膜之呈現藍相位的液晶。藍相位是液晶相位之一，當膽茲液晶的溫度增加時正好在膽茲相位變成各向等性相位之前產生。由於藍相位在相當狹窄的溫度範圍內產生，所以，以含有5重量%或更高的掌性劑之液晶成份用於液晶1415，以擴展溫度範圍。包含呈現藍相位的液晶及掌性劑的液晶成份具有大於或等於10μsec且小於或等於100μsec的短響應時間、且是光學各向等性；因此，不需要對齊處理、以及視角相依性小。
圖24顯示本發明的液晶顯示裝置的結構之透視圖的實施例。圖24中所示的液晶顯示裝置設有液晶面板1601；第一散光板1602；稜鏡片1603；第二散光板 1604；導光板1605；反光板1606；光源1607；及電路基底1608，在液晶面板1601中，液晶元件形成於成對基底之間。
液晶面板1601；第一散光板1602；稜鏡片1603；第二散光板1604；導光板1605；及反光板1606依序地堆疊。光源1607設在導光板1605的端部。來自光源1607的光因第一散光板1602、稜鏡片1603、及第二散光板1604而在導光板1605內部散光，以均勻地照射液晶面板1601。
雖然在本實施例中使用第一散光板1602及第二散光板1604，但是，散光板的數目不限於此。散光板的數目可以是，或者可以是三或更大。只要散光板設在導光板1605與1601之間，就是可接受的。因此，散光板可以僅設在比稜鏡片1603更接近液晶面板1601的側，或是可以僅設在比稜鏡片1603更接近導光板1605的側上。
此外，稜鏡片1603的剖面不限於圖24中所示的鋸齒狀。稜鏡片1603可以具有使來自於導板1605的光聚光於液晶面板1601側上的形狀。
電路基底1608設有產生輸入至液晶面板1601的各種訊號之電路、處理訊號的電路、等等。在圖24中，電路基底1608及液晶面板1601經由可撓印刷電路(FPC)1609而彼此連接。注意，藉由使用玻璃上晶片(COG)法，電路可以連接至液晶面板1601，或者，藉由使用膜上晶片(COF)法，部份電路可以連接至FPC 1609。
圖24顯示一實施例，其中，電路基底1608設有控制光源1607的驅動之控制電路，控制電路及光源1607經由FPC 1610而彼此連接。注意，上述控制電路可以形成於液晶面板1601上。在該情形中，液晶面板1601及光源1607經由FPC或類似者而彼此連接。
雖然圖24顯示光源1607配置在液晶面板1601的端部之邊緣光型光源的實施例，但是，本發明的液晶顯示裝置可以是包含配置在液晶面板1601的正下方的光源1607之正下方型。
本實施例可以與任何上述實施例適當地結合實施。
(實施例11)
在本實施例中，將說明包含根據本發明的一實施例的薄膜電晶體用於像素之發光裝置的結構。在本實施例中，參考圖25A至25C，說明用於驅動發光元件的電晶體是n通道電晶體的情形中像素的剖面結構。雖然圖25A至25C中說明第一電極是陰極及第二電極是陽極的情形，但是，第一電極可以是陽極及第二電極可以是陰極。
圖25A是使用n通道電晶體作為電晶體6031、及從第一電極6034取出發光元件6033發出的光之情形中像素的剖面視圖。電晶體6031由絕緣膜6037遮蓋，以及，在絕緣膜6037上，形成具有開口的堤部6038。在堤部6038的開口中，第一電極6034部份地曝露，以及，第一電極6034、電致發光層6035、及第二電極6036依序地堆疊於 開口中。
以光可以透射的材料或厚度來形成第一電極6034，以及，使用具有低功函數的金屬、合金、導電化合物、其混合物等材料來形成第一電極6034。具體而言，可以使用例如Li或Cs等鹼金屬、例如Mg、Ca、或Sr等鹼土金屬、含有這些金屬之合金(例如，Mg：Ag、Al：Li、或Mg：In)、這些材料的化合物(例如氟化鈣、或氮化鈣)、或例如Yb或Er等稀土金屬。此外，在設置電子注入層的情形中，也可以使用例如鋁層等另一導體層。然後，第一電極6034形成至可使光透射的厚度(較佳地，約5nm至30nm)。此外，藉由形成厚度可使光透射之透光氧化物導體材料的透光導體層至接觸上述導體層且在上述導體層之上或之下，可以抑制第一電極6034的片電阻。或者，僅使用例如氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、或摻雜鎵的氧化鋅(GZO)等另一透光氧化物導體材料之導體層，以形成第一電極6034。此外，也可以使用氧化鋅(ZnO)以2%至20%混合於包含ITO及氧化矽的氧化銦錫(於下稱為ITSO)中或是混合於包含氧化矽的氧化銦中的混合物。在使用透光氧化物導體材料的情形中，較佳的是在電致發光層6035中設置電子注入層。
以使光反射或阻擋光的材料及厚度，形成第二電極6036，以及，使用適合作為陽極的材料來形成第二電極6036。舉例而言，包含氮化鈦、氮化鋯、鈦、鎢、鎳、 鉑、鉻、銀、鋁、等之一或更多的單層、氮化鈦膜及包含鋁作為主成份的膜之堆疊層、氮化鈦膜、包含鋁作為主成份的膜、及氮化鈦膜的三層結構、等等可以用於第二電極6036。
使用單層或複數層，形成電致發光層6035。當電致發光層6035由複數層形成時，考量載子的運輸特性，這些層可以分類成電洞注入層、電洞傳輸層、發光層、電子傳輸層、電子注入層、等等。在電致發光層6035除了包含發光層之外，也包含電洞注入層、電洞傳輸層、電子傳輸層、及電子注入層中至少之一的情形中，電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層依序地堆疊於第一電極6034上。注意，由於用於形成每一層的材料彼此混合，所以，每一層之間的邊界無需清楚，有邊界不清楚的情形。每一層可以由有機材料或無機材料形成。關於有機材料，可以使用高分子量材料、中分子量材料、及低分子量材料中的任何材料。注意，中分子量材料相當於低聚合物，其中，結構單元重複次數(聚合度)約為2至20。電洞注入層與電洞傳輸層之間的區別並非總是明顯的，在電洞傳輸特性(電洞遷移率)是特別重要的特徵方面是相同的。為了方便起見，與陽極接觸的層稱為電洞注入層，與電洞注入層接觸的層稱為電洞傳輸層。同理亦也可用於電子傳輸層及電子注入層；與陰極接觸的層稱為電子注入層，與電子注入層接觸的層稱為電子傳輸層。在某些情形中，發光層也作為電子傳輸層，因此也稱 為發光電子傳輸層。
在圖25A中所示的像素的情形中，如同中空箭頭所示般，從第一電極6034取出從發光元件6033發射的光。
接著，圖25B顯示電晶體6041是n通道電晶體、及從第二電極6046取出從發光元件6043發射的光之情形中像素的剖面圖。電晶體6041由絕緣膜6047遮蓋，以及，在絕緣膜6047上，形成具有開口的堤部6048。在堤部6048的開口中，第一電極6044部份地曝露，以及，第一電極6044、電致發光層6045、及第二電極6046依序地堆疊於開口中。
以光可以被反射或阻擋的材料或厚度來形成第一電極6044，以及，使用具有低功函數的金屬、合金、導電化合物、其混合物等材料來形成第一電極6044。具體而言，可以使用例如Li或Cs等鹼金屬、例如Mg、Ca、或Sr等鹼土金屬、含有這些金屬之合金(例如，Mg：Ag、Al：Li、或Mg：In)、這些材料的化合物(例如氟化鈣、或氮化鈣)、或例如Yb或Er等稀土金屬。此外，在設置電子注入層的情形中，也可以使用例如鋁層等另一導體層。
以使光透射的材料及厚度，形成第二電極6046，以及，使用適合作為陽極的材料來形成第二電極6046。舉例而言，例如氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、或摻雜鎵的氧化鋅(GZO)等另一透光氧化物導體材料用於形成第一電極6034。此外，氧化鋅(ZnO)以2%至20%混合於包含ITO及氧化矽的氧化銦錫(於下 稱為ITSO)中或是混合於包含氧化矽的氧化銦中的混合物也可以用於第二電極6046。此外，上述透光氧化物導體材料，包含氮化鈦、氮化鋯、鈦、鎢、鎳、鉑、鉻、銀、鋁、等之一或更多的單層、氮化鈦膜及包含鋁作為主成份的膜之堆疊層、氮化鈦膜、包含鋁作為主成份的膜、及氮化鈦膜的三層結構、等等可以用於第二電極6046。但是，在使用透光氧化物導體材料以外的材料之情形中，第二電極6046形成至厚度使光透射(較佳地，約5nm至30nm)。
以類似於圖25A的電致發光層6035之方式，形成電致發光層6045。
在使用圖25B中所示的像素之情形中，如中空箭頭所示般，從第二電極6046側取出發光元件6043發射的光。
接著，圖25C顯示電晶體6051是n通道電晶體、及從第一電極6054側及第二電極6056側取出從發光元件6053發射的光之情形中像素的剖面圖。電晶體6051由絕緣膜6057遮蓋，以及，在絕緣膜6057上，形成具有開口的堤部6058。在堤部6058的開口中，第一電極6054部份地曝露，以及，第一電極6054、電致發光層6055、及第二電極6056依序地堆疊於開口中。
以類似於圖25A的第一電極6034之方式，形成第一電極6054。以類似於圖25B的第二電極6046之方式，形成第二電極6056。以類似於圖25A的電致發光層6035之方式，形成電致發光層6055。
在使用圖25C中所示的像素之情形中，如中空箭頭所示般，從第一電極6054和第二電極6056二側取出發光元件6053發射的光。
本實施例可以與任何其它實施例適當地結合實施。
[實例1]
使用根據本發明的一實施例之半導體裝置，以致於可以提供高速操作的高度可靠的電子裝置。此外，使用根據本發明的一實施例之半導體裝置，以致於可以提供能夠顯示高對比及高觀視度的影像之高度可靠的電子裝置。
此外，在本發明的半導體裝置中，可以抑制製程中的熱處理溫度；因此，即使當薄膜電晶體形成於由耐熱性低於玻璃之例如塑膠等可撓合成樹脂形成的基底上時，仍然可以形成具有優良特徵的高度可靠的薄膜電晶體。因此，藉由使用根據本發明的一實施例之製造方法，可以提供高度可靠的、輕的、及可撓的半導體裝置。塑膠基底的實施例包含聚對苯二甲酸乙二酯(PET)、聚醚碸(PES)、聚萘二甲酸乙二酯(PEN)、聚碳酸酯(PC)、聚醚酮(PEEK)、聚硫碸(PSF)、聚醚醯亞胺(PEI)、聚芳酯(PAR)、聚對苯二甲酸丁二酯(PBT)、丙烯腈-丁二烯-丙乙烯樹脂、聚氯乙烯、聚丙烯、聚乙烯乙酯、丙烯酸樹脂等為代表的聚酯。
根據本發明的一實施例之半導體裝置可以用於顯示裝置、膝上型電腦、或設有記錄媒體的影像再生裝置(典型 地，再生例如數位多樣式碟片(DVD)等記錄媒體的內容之裝置)、以及具有用於顯示的顯示器(再生影像)。上述以外，使用根據本發明的一實施例之半導體裝置的電子設備可為行動電話、可攜式遊戲機、可攜式資訊終端、電子書讀取器、攝影機、數位靜態相機、目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(例如、汽車音響系統及數位音頻播放器)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)、販賣機、等等。圖26A至26E顯示這些電子裝置的具體實施例。
圖26A顯示電子書讀取器，電子書讀取器包含機殼7001、顯示部7002、等等。根據本發明的一實施例，根據本發明的一實施例之半導體顯示裝置可以用於顯示部7002。根據本發明的一實施例之半導體顯示裝置用於顯示部7002，以致於可以提供能夠顯示高對比及高觀視度的影像之高度可靠度的電子書讀取器。根據本發明的一實施例之半導體裝置可以用於用以控制電子書讀取器的驅動之積體電路，以致於可以提供能夠高速操作之高度可靠度的電子書讀取器。當使用可撓基底時，半導體裝置及半導體顯示裝置可以具有可撓性，因此，可以提供可撓的及輕的對使用者友善之電子書讀取器。
圖26B顯示顯示裝置，顯示裝置包含機殼7011、顯示部7012、支撐基部7013、等等。根據本發明的一實施例之半導體顯示裝置可以用於顯示部7012。根據本發明的一實施例之半導體顯示裝置用於顯示部7012，以致於 可以提供能夠顯示高對比及高觀視度的影像之高度可靠度的顯示裝置。根據本發明的一實施例之半導體裝置可以用於用以控制顯示裝置的驅動之積體電路，以致於可以提供能夠高速操作之高度可靠度的顯示裝置。注意，顯示裝置依其類別包含用於顯示資訊的所有顯示裝置，例如用於個人電腦、用於接收電視廣播、及用於顯示廣告的顯示裝置。
圖26C顯示包含機殼7021、顯示部7022、等等之顯示裝置。根據本發明的一實施例之半導體顯示裝置可以用於顯示部7022。根據本發明的一實施例之半導體顯示裝置用於顯示部7022，以致於可以提供能夠顯示高對比及高觀視度的影像之高度可靠的顯示裝置。根據本發明的一實施例之半導體裝置可以用於用以控制顯示裝置的驅動之積體電路，以致於可以提供能夠高速操作之高度可靠度的顯示裝置。當使用可撓基底時，半導體裝置及半導體顯示裝置可以具有可撓性，因此，可以提供可撓的及輕的對使用者友善之顯示裝置。因此，如圖26C所示，可以使用固定於布等的顯示裝置，以及，可以可觀地加大顯示裝置的應用範圍。
圖26D顯示可攜式遊戲機，其包含機殼7031、機殼7032、顯示部7033、顯示部7034、麥克風7035、揚音器7036、操作鍵7037、探針7038、等等。根據本發明的一實施例之半導體顯示裝置用於顯示部7033及顯示部7034，以致於可以提供能夠顯示高對比及高觀視度的影像 之高度可靠的可攜式遊戲機。根據本發明的一實施例之半導體裝置可以用於用以控制可攜式遊戲機的驅動之積體電路，以致於可以提供能夠高速操作之高度可靠度的可攜式遊戲機。雖然圖26D中顯示的可攜式遊戲機包含二個顯示部7033和7034，但是，包含於可攜式遊戲機中的顯示部的數目不限於二個。
圖26E顯示行動電話，其包含機殼7041、顯示部7042、音頻輸入部7043、音頻輸出部7044、操作鍵7045、光接收部7046、等等。光接收部7046中收到的光被轉換成電訊號，因此，可以下載外部影像。根據本發明的一實施例之半導體顯示裝置用於顯示部7042。根據本發明的一實施例之半導體顯示裝置用於顯示部7042，以致於可以提供能夠顯示高對比及高觀視度的影像之高度可靠的顯示裝置。根據本發明的一實施例之半導體裝置可以用於用以控制行動電話的驅動之積體電路，以致於可以提供能夠高速操作之高度可靠度的行動電話。
本實例可以與上述任何實施例適當地組合實施。
本申請案根據2009年10月21日向日本專利局申請之日本專利申請序號2009-242256，其整體內容於此一併列入參考。
106‧‧‧源極電極
107‧‧‧汲極電極
108‧‧‧氧化物半導體膜
109‧‧‧絕緣膜
110‧‧‧電晶體
A1-A2‧‧‧剖面視圖

Claims (10)

  1. 一種半導體裝置，包含：基底；閘極電極，在該基底之上；第一絕緣膜，在該閘極電極之上，該第一絕緣膜包含矽及氮；第二絕緣膜，在該第一絕緣膜之上，該第二絕緣膜包含矽及氧；氧化物半導體膜，在該第二絕緣膜之上，該氧化物半導體膜包含銦及氧；源極電極，在該氧化物半導體膜之上；汲極電極，在該氧化物半導體膜之上；第三絕緣膜，在該氧化物半導體膜、該源極電極及該汲極電極之上，該第三絕緣膜包含矽及氧；第四絕緣膜，在該第三絕緣膜之上，該第四絕緣膜包含矽及氮；以及像素電極，在該第四絕緣膜之上，該像素電極電連接至該源極電極與該汲極電極之一，其中，該第三絕緣膜與該氧化物半導體膜的頂表面相接觸且比該第四絕緣膜厚，其中，該源極電極包含具有低於氫的負電性之金屬，且其中，該汲極電極包含具有低於氫的負電性之金屬。
  2. 一種半導體裝置，包含： 基底；閘極電極，在該基底之上；第一絕緣膜，在該閘極電極之上，該第一絕緣膜包含矽及氮；第二絕緣膜，在該第一絕緣膜之上，該第二絕緣膜包含矽、氧及氮；氧化物半導體膜，在該第二絕緣膜之上，該氧化物半導體膜包含銦及氧；源極電極，在該氧化物半導體膜之上；汲極電極，在該氧化物半導體膜之上；第三絕緣膜，在該氧化物半導體膜、該源極電極及該汲極電極之上，該第三絕緣膜包含矽、氧及氮；第四絕緣膜，在該第三絕緣膜之上，該第四絕緣膜包含矽及氮；以及像素電極，在該第四絕緣膜之上，該像素電極電連接至該源極電極與該汲極電極之一，其中，該第三絕緣膜與該氧化物半導體膜的頂表面相接觸且比該第四絕緣膜厚，其中，該源極電極包含具有低於氫的負電性之金屬，且其中，該汲極電極包含具有低於氫的負電性之金屬。
  3. 一種半導體裝置，包含：基底；閘極電極，在該基底之上； 第一絕緣膜，在該閘極電極之上，該第一絕緣膜包含矽及氮；第二絕緣膜，在該第一絕緣膜之上，該第二絕緣膜包含矽及氧；氧化物半導體膜，在該第二絕緣膜之上，該氧化物半導體膜包含銦及氧；源極電極，在該氧化物半導體膜之上；汲極電極，在該氧化物半導體膜之上；第三絕緣膜，在該氧化物半導體膜、該源極電極及該汲極電極之上，該第三絕緣膜包含矽及氧；第四絕緣膜，在該第三絕緣膜之上，該第四絕緣膜包含矽及氮；以及像素電極，在該第四絕緣膜之上，該像素電極電連接至該源極電極與該汲極電極之一；以及第五絕緣膜，在該氧化物半導體膜與該源極電極、該汲極電極及該第三絕緣膜之每一者之間，該第五絕緣膜包含矽及氧，其中，該第五絕緣膜與該氧化物半導體膜及該第三絕緣膜相接觸，其中，該第四絕緣膜與該第三絕緣膜相接觸，其中，該第三絕緣膜的厚度及第五絕緣膜的厚度的和大於該第四絕緣膜的厚度，其中，該源極電極包含具有低於氫的負電性之金屬，且 其中，該汲極電極包含具有低於氫的負電性之金屬。
  4. 一種半導體裝置，包含：基底；閘極電極，在該基底之上；第一絕緣膜，在該閘極電極之上，該第一絕緣膜包含矽及氮；第二絕緣膜，在該第一絕緣膜之上，該第二絕緣膜包含矽、氧及氮；氧化物半導體膜，在該第二絕緣膜之上，該氧化物半導體膜包含銦及氧；源極電極，在該氧化物半導體膜之上；汲極電極，在該氧化物半導體膜之上；第三絕緣膜，在該氧化物半導體膜、該源極電極及該汲極電極之上，該第三絕緣膜包含矽、氧及氮；第四絕緣膜，在該第三絕緣膜之上，該第四絕緣膜包含矽及氮；以及像素電極，在該第四絕緣膜之上，該像素電極電連接至該源極電極與該汲極電極之一；以及第五絕緣膜，在該氧化物半導體膜與該源極電極、該汲極電極及該第三絕緣膜之每一者之間，該第五絕緣膜包含矽及氧，其中，該第五絕緣膜與該氧化物半導體膜及該第三絕緣膜相接觸，其中，該第四絕緣膜與該第三絕緣膜相接觸， 其中，該第三絕緣膜的厚度及第五絕緣膜的厚度的和大於該第四絕緣膜的厚度，其中，該源極電極包含具有低於氫的負電性之金屬，且其中，該汲極電極包含具有低於氫的負電性之金屬。
  5. 如申請專利範圍第4項之半導體裝置，其中，該第五絕緣膜包含矽、氧及氮。
  6. 如申請專利範圍第1至4項中任一項之半導體裝置，其中，該氧化物半導體膜的全部與該閘極電極重疊且在該閘極電極的周長以內延伸。
  7. 如申請專利範圍第1至4項中任一項之半導體裝置，其中，該源極電極及該汲極電極與該氧化物半導體膜的側緣相接觸。
  8. 如申請專利範圍第1至4項中任一項之半導體裝置，其中，該氧化物半導體膜的載子濃度小於1×1018/cm3。
  9. 如申請專利範圍第8項之半導體裝置，其中，該載子濃度至少為1×1014/cm3。
  10. 如申請專利範圍第1至9項中任一項之半導體裝置，其中，該氧化物半導體膜包含In-Ga-Zn-O為基礎的氧化物半導體。
TW105109222A 2009-10-21 2010-10-18 半導體裝置 TWI635543B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009242256 2009-10-21
JP2009-242256 2009-10-21

Publications (2)

Publication Number Publication Date
TW201637101A true TW201637101A (zh) 2016-10-16
TWI635543B TWI635543B (zh) 2018-09-11

Family

ID=43879615

Family Applications (3)

Application Number Title Priority Date Filing Date
TW101127542A TWI538022B (zh) 2009-10-21 2010-10-18 半導體裝置
TW099135446A TWI512978B (zh) 2009-10-21 2010-10-18 半導體裝置及其製造方法
TW105109222A TWI635543B (zh) 2009-10-21 2010-10-18 半導體裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW101127542A TWI538022B (zh) 2009-10-21 2010-10-18 半導體裝置
TW099135446A TWI512978B (zh) 2009-10-21 2010-10-18 半導體裝置及其製造方法

Country Status (5)

Country Link
US (4) US8470650B2 (zh)
JP (9) JP5600549B2 (zh)
KR (5) KR20130130879A (zh)
TW (3) TWI538022B (zh)
WO (1) WO2011048925A1 (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR102526493B1 (ko) 2009-07-31 2023-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101913995B1 (ko) 2009-07-31 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104733540B (zh) 2009-10-09 2019-11-12 株式会社半导体能源研究所 半导体器件
WO2011048925A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011058882A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
KR20120106950A (ko) * 2009-11-13 2012-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제작 방법 및 트랜지스터
KR102513073B1 (ko) * 2009-11-13 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011058865A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102628681B1 (ko) * 2010-02-05 2024-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
EP2786404A4 (en) 2011-12-02 2015-07-15 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
WO2013094547A1 (en) * 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102412138B1 (ko) 2012-01-25 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2013183001A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
KR102141977B1 (ko) 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI611511B (zh) 2012-08-31 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
KR102484987B1 (ko) 2012-09-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102370069B1 (ko) 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
CN103904126B (zh) * 2012-12-26 2016-08-24 深圳市金誉半导体有限公司 薄膜晶体管
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI679772B (zh) 2013-05-16 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
CN105264668B (zh) * 2013-05-20 2019-04-02 株式会社半导体能源研究所 半导体装置
US9035301B2 (en) 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TWI635750B (zh) 2013-08-02 2018-09-11 半導體能源研究所股份有限公司 攝像裝置以及其工作方法
TWI678740B (zh) * 2013-09-23 2019-12-01 日商半導體能源研究所股份有限公司 半導體裝置
US9627413B2 (en) * 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6204209B2 (ja) * 2014-01-27 2017-09-27 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
US9964799B2 (en) * 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
DE102015220346A1 (de) 2015-10-19 2017-04-20 Hella Kgaa Hueck & Co. Radom
DE102015223327A1 (de) * 2015-11-25 2017-06-01 Hella Kgaa Hueck & Co. Radom
KR102568632B1 (ko) * 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
CN106057909B (zh) * 2016-07-22 2019-03-05 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
CN108172627B (zh) * 2016-12-07 2020-11-06 清华大学 一种薄膜晶体管及其制备方法
KR102044244B1 (ko) * 2016-12-13 2019-12-02 (주)웨이비스 질화물계 전자소자 및 그 제조방법
CN106876476B (zh) * 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN106847932B (zh) * 2017-04-13 2019-10-22 上海天马微电子有限公司 一种薄膜晶体管、阵列基板、显示装置及薄膜晶体管制造方法
US11069722B2 (en) * 2017-05-31 2021-07-20 Sharp Kabushiki Kaisha Active matrix substrate and method of manufacturing same
CN109166801A (zh) * 2018-07-27 2019-01-08 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法、阵列基板
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
JP2021034591A (ja) * 2019-08-26 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法
CN114823730A (zh) * 2022-04-20 2022-07-29 广州华星光电半导体显示技术有限公司 显示面板和显示装置

Family Cites Families (254)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017962Y2 (ja) 1980-10-08 1985-05-31 十条エンジニアリング株式会社 フアクシミリ装置における原稿検出装置
JPS6017962A (ja) 1983-07-11 1985-01-29 Canon Inc 薄膜トランジスタ
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0425178Y2 (zh) 1985-08-15 1992-06-16
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03290973A (ja) * 1990-04-09 1991-12-20 Casio Comput Co Ltd 薄膜トランジスタメモリ
US5198379A (en) * 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
JP2934874B2 (ja) * 1990-05-21 1999-08-16 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH0548096A (ja) * 1991-08-07 1993-02-26 Hitachi Ltd 薄膜トランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0792491A (ja) 1993-09-21 1995-04-07 Matsushita Electric Ind Co Ltd アクティブマトリクス表示装置用薄膜トランジスタ基板
US5475246A (en) * 1993-12-20 1995-12-12 General Electric Company Repair line structure for thin film electronic devices
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5650358A (en) * 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100192370B1 (ko) * 1996-01-10 1999-06-15 구자홍 액정표시장치의 제조방법
JPH1140814A (ja) 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JP3599972B2 (ja) * 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4545260B2 (ja) 1998-12-03 2010-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
US6207472B1 (en) * 1999-03-09 2001-03-27 International Business Machines Corporation Low temperature thin film transistor fabrication
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CA2322714A1 (en) * 1999-10-25 2001-04-25 Ainissa G. Ramirez Article comprising improved noble metal-based alloys and method for making the same
JP3581073B2 (ja) * 2000-03-07 2004-10-27 シャープ株式会社 イメージセンサおよびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6982194B2 (en) * 2001-03-27 2006-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4395612B2 (ja) 2001-09-26 2010-01-13 カシオ計算機株式会社 液晶表示素子
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003249658A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 有機半導体装置
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
EP1367659B1 (en) * 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101012491B1 (ko) * 2003-12-04 2011-02-08 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7504663B2 (en) * 2004-05-28 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a floating gate electrode that includes a plurality of particles
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
CN100444405C (zh) 2004-07-02 2008-12-17 中华映管股份有限公司 双栅级薄膜电晶体与像素结构及其制造方法
JP4877873B2 (ja) 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
EP1624333B1 (en) 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP4576982B2 (ja) 2004-11-09 2010-11-10 日本精工株式会社 ボールねじ装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006101152A1 (ja) * 2005-03-23 2006-09-28 National Institute Of Advanced Industrial Science And Technology 不揮発性メモリ素子
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4675680B2 (ja) * 2005-05-30 2011-04-27 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5198066B2 (ja) * 2005-10-05 2013-05-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
EP1981085A4 (en) * 2006-01-31 2009-11-25 Idemitsu Kosan Co TFT SUBSTRATE, REFLECTIVE TFT SUBSTRATE, AND METHOD OF MANUFACTURING THE SAME
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
TW200736786A (en) * 2006-03-31 2007-10-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5060738B2 (ja) 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128091B2 (ja) * 2006-08-04 2013-01-23 三菱電機株式会社 表示装置及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4748456B2 (ja) * 2006-09-26 2011-08-17 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR100829570B1 (ko) 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI325180B (en) * 2007-01-30 2010-05-21 Au Optronics Corp Manufacturing method of thin film transistor and manufacturing method of semiconductor device
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
KR101326134B1 (ko) 2007-02-07 2013-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2008198643A (ja) 2007-02-08 2008-08-28 Sharp Corp 結晶質半導体膜の製造方法およびアクティブマトリクス基板の製造方法
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR20080099084A (ko) 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100858617B1 (ko) * 2007-05-10 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101334182B1 (ko) 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
JP2009043748A (ja) * 2007-08-06 2009-02-26 Seiko Epson Corp 半導体装置および電気光学装置
US7611930B2 (en) * 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP2009047967A (ja) * 2007-08-21 2009-03-05 Seiko Epson Corp 電気光学装置及び電子機器
KR101484297B1 (ko) 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP2009060009A (ja) * 2007-09-03 2009-03-19 Sharp Corp 結晶質半導体膜の製造方法およびアクティブマトリクス基板の製造方法
JP5395384B2 (ja) 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4524699B2 (ja) * 2007-10-17 2010-08-18 ソニー株式会社 表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR20090041506A (ko) * 2007-10-24 2009-04-29 엘지전자 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
JP5262069B2 (ja) 2007-11-01 2013-08-14 カシオ計算機株式会社 電気素子デバイス及び電気素子デバイスの製造方法
US8692251B2 (en) * 2007-11-02 2014-04-08 Sharp Kabushiki Kaisha Circuit board and display device
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8030655B2 (en) * 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
KR101518091B1 (ko) 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
KR101512818B1 (ko) 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2009231664A (ja) * 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2010029885A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2010029866A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101623224B1 (ko) * 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101829673B1 (ko) * 2008-09-12 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032629A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101714546B (zh) * 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
WO2010038819A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
CN102509736B (zh) * 2008-10-24 2015-08-19 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
WO2010050419A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP2010123758A (ja) * 2008-11-19 2010-06-03 Nec Corp 薄膜デバイス及びその製造方法
KR102437444B1 (ko) * 2008-11-21 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US8405121B2 (en) 2009-02-12 2013-03-26 Infineon Technologies Ag Semiconductor devices
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101287478B1 (ko) * 2009-06-02 2013-07-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US8865516B2 (en) * 2009-06-29 2014-10-21 Sharp Kabushiki Kaisha Oxide semiconductor, thin film transistor array substrate and production method thereof, and display device
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011004755A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011007675A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101929726B1 (ko) * 2009-07-18 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US8558382B2 (en) * 2009-07-27 2013-10-15 Kobe Steel, Ltd. Interconnection structure and display device including interconnection structure
KR101913995B1 (ko) * 2009-07-31 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011013502A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI746064B (zh) * 2009-08-07 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
CN102484140B (zh) * 2009-09-04 2015-04-22 株式会社半导体能源研究所 半导体器件的制造方法
KR101470811B1 (ko) * 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105609565B (zh) * 2009-09-16 2019-02-22 株式会社半导体能源研究所 半导体器件及其制造方法
KR20120071393A (ko) * 2009-09-24 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011040213A1 (en) 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043182A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for removing electricity and method for manufacturing semiconductor device
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
CN104733540B (zh) * 2009-10-09 2019-11-12 株式会社半导体能源研究所 半导体器件
KR102142835B1 (ko) * 2009-10-09 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20120199891A1 (en) * 2009-10-09 2012-08-09 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102462043B1 (ko) * 2009-10-16 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
MY158956A (en) * 2009-10-16 2016-11-30 Semiconductor Energy Lab Logic circuit and semiconductor device
WO2011048925A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101597312B1 (ko) * 2009-11-16 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2016042586A (ja) 2016-03-31
WO2011048925A1 (en) 2011-04-28
US8470650B2 (en) 2013-06-25
KR20170143023A (ko) 2017-12-28
JP2011109080A (ja) 2011-06-02
JP5132836B2 (ja) 2013-01-30
KR101812683B1 (ko) 2017-12-27
US8946700B2 (en) 2015-02-03
TW201133851A (en) 2011-10-01
US20120280230A1 (en) 2012-11-08
KR20120088883A (ko) 2012-08-08
JP6097809B2 (ja) 2017-03-15
TWI635543B (zh) 2018-09-11
JP2020057814A (ja) 2020-04-09
KR20120074309A (ko) 2012-07-05
KR20150143888A (ko) 2015-12-23
JP2022081493A (ja) 2022-05-31
KR101803554B1 (ko) 2017-11-30
KR20130130879A (ko) 2013-12-02
JP5833194B2 (ja) 2015-12-16
JP5600549B2 (ja) 2014-10-01
JP2018166219A (ja) 2018-10-25
TW201246317A (en) 2012-11-16
KR101402294B1 (ko) 2014-06-02
US20150108478A1 (en) 2015-04-23
US20180076335A1 (en) 2018-03-15
TWI538022B (zh) 2016-06-11
TWI512978B (zh) 2015-12-11
JP2013012774A (ja) 2013-01-17
JP2017092501A (ja) 2017-05-25
JP6640287B2 (ja) 2020-02-05
JP2024036329A (ja) 2024-03-15
US20110092017A1 (en) 2011-04-21
US10079307B2 (en) 2018-09-18
JP7411701B2 (ja) 2024-01-11
JP2014220513A (ja) 2014-11-20
JP7027394B2 (ja) 2022-03-01

Similar Documents

Publication Publication Date Title
TWI538022B (zh) 半導體裝置
JP6143320B2 (ja) 半導体装置
TWI574418B (zh) 半導體裝置及其製造方法