KR100192370B1 - 액정표시장치의 제조방법 - Google Patents
액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR100192370B1 KR100192370B1 KR1019960000374A KR19960000374A KR100192370B1 KR 100192370 B1 KR100192370 B1 KR 100192370B1 KR 1019960000374 A KR1019960000374 A KR 1019960000374A KR 19960000374 A KR19960000374 A KR 19960000374A KR 100192370 B1 KR100192370 B1 KR 100192370B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- forming
- insulating film
- gate insulating
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000002048 anodisation reaction Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 29
- 238000004904 shortening Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 40
- 239000010410 layer Substances 0.000 description 37
- 238000003860 storage Methods 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 11
- 239000011521 glass Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000010354 integration Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치의 제조방법에 관한 것으로서, 액정 표시장치의 제조시에 커패시터의 상, 하부 전극간의 거리를 짧게 하여 커패서터의 용량을 증대시킬 수 있도록 한 것이다.
본 발명에 따른 액정표시장치의 제조방법은 기판을 준비하는 단계 ; 상기 기판상에 게이트 전극과 커패시터 하부전극을 형성하는 단계 ; 상기 게이트 전극과 커패시터 하부 전극 표면에 양극 산화막을 형성하는 단계 ; 상기 양극 산화막을 포함한 기판의 노출될 표면위에 제1 및 제2 게이트 절연막을 각각 형성하는 단계 ; 상기 게이트 전극 상부의 제2 게이트 절연막위에 반도체 층을 형성하는 단계 ; 상기 반도체층의 상부 양측상에 소오스전극 및 드레인 전극을 형성하는 단계 ; 상기 소오스 전극 및 드레인 전극을 포함한 반도체층과 제2 게이트 절연막의 노출된 표면위에 절연막을 형성하는 단계 ; 상기 드레인 전극상에 상기 절연막과 상기 커패시터 하부전극 상부의 제1 게이트 절연막 부분이 노출되도록 상기 제2 게이트 절연막 및 상기 절연막을 선택적으로 제거하여 제1 및 제2 콘택홀을 형성하는 단계 ; 상기 제1 및 제2 콘택홀을 포함한 절연막위에 화소전극을 형성하는 단계를 포함하여 이루어진다.
Description
제1a ~ 1d도는 종래 액정표시장치의 제조공정 단면도
제2도는 본 발명의 제1 실시예에 따른 액정표시장치의 레이아웃도
제3a ~ 3d도는 제2도의 Ⅲ-Ⅲ 선에 따른 액정표시장치의 제조공정 단면도
제4a ~ 4d도는 본 발명의 제2 실시예에 따른 액정표시장치의 제조공정 단면도
* 도면의 주요부분에 대한 부호의 설명
11 : 유리기판 12 : 게이트 라인
12a : 게이트전극 12b : 커패시터 하부전극
13 : 양극산화막 14 : 제1 게이트 절연막
15 : 제2 게이트 절연막 16 : 반도체층
17 : 데이타라인 17a : 소오스전극
18 : 드레인전극 19 : 보호막
19a, 19b : 제1, 2 콘택홀 20 : 화소전극
300 : 트랜지스터 400 : 스토리지 커패시터
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 액정표시장치의 커패서터 제조시에 상, 하부 전극간의 거리를 짧게 하여 커패서터 용량을 증가시키므로써 고집적화에 접합하도록 한 액정표시장치의 제조방법에 관한 것이다.
일반적으로 반도체장치에 있어서, 커패시터의 스토리지노드에 축적되는 커패시턴스는 다음과 같은 식으로 나타내어진다.
여기서, C : 커패시턴스
εo, εr: 각 유전체 물질의 유전율
S : 스토리지노드 면적
d : 상, 하부 전극간 거리(즉, 커패시터 전극과 ITO 전극간 거리)
상기 식(1)에서 알 수 있는 바와 같이, 커패시터의 용량(C)은 유전율(εo, εr)과 스토리지노드의 단위면적(S)에 비례하고, 상, 하부 전극간의 거리(d)에 반비례한다.
따라서 고집적화로 인해 커패시터가 차지하는 면적이 작아지고, 그에 따른 커패시터 용량도 작아지게 된다.
이러한 관점에서 종래의 액정표시장치의 제조방법을 제1a ~ 1d도를 참조하여 설명하면 다음과 같다.
제1a ~ 1d도는 종래의 액정표시장치의 제조공정 단면도로서, 커패시터 형성시에 커패시터 전극 상부에 형성되는 두 개의 절연막들이 식각되지 않은 경우를 나타낸 것이다.
먼저 제1a 도에 도시된 바와 같이, 유리기판(1)상에 금속층을 증착하고, 사진(Photo Lithograph) 및 식각(Etch)공정으로 상기 금속층을 선택적으로 제거하여 활성층 구동을 위해 전압을 인가해 주는 게이트 전극(2)과 커패시터 하부전극(2a)을 형성한다.
이어서 상기 게이트 전극(2)을 양극산화시켜 상기 게이트 전극(2)과 커패시터 하부 전극(2a)표면에 양극산화막(3)(4)을 각각 형성한다.
그 다음 제1b도에 도시된 바와 같이, 상기 양극산화막(3)(4)과 게이트 전극(2) 및 커패시터 하부전극(2a)을 포함한 유리기판(1) 전면에 Si3N4또는 SiO2를 증착하여 게이트 절연막(5)을 형성한다.
이어서 상기 게이트 절연막(5)위에 비정질 실리콘층(6)을 증착하고, 사진식각공정으로 활성영역을 정의하기 위해 상기 비정질 실리콘층(6)을 선택적으로 제거한다.
이어서 제1c도에 도시된 바와 같이, 기판 전면에 금속층을 증착하고, 이를 선택적으로 제거하여 소오스/드레인 전극(7)을 형성하므로서 액정표시장치의 트랜지스터(100) 부분을 완성한다.
그 다음 제1d도에 도시된 바와 같이, 기판 전면에 Si3N4또는 SiO2를 증착하고, 도면에 도시되지 않았지만 그 위에 감광막을 도포하고, 노광 및 현상공정에 의해 상기 감광막(미도시)을 선택적으로 제거하여 콘택부분을 정의한 다음 상기 드레인 전극이 노출되도록 상기 Si3N4또는 SiO2를 선택적으로 제거하여 보호막(8)을 형성한다.
이어서 ITO를 증착하고, 상기 드레인 전극(7)과 전기적으로 연결되도록 상기 IT0를 사진식각공정에 의해 선택적으로 제거하여 상기 커패시터 하부전극(2a)과 오버랩되는 화소영역에 화소전극(9)을 형성한다.
이렇게 하여 커패시터 영역의 커패시터 하부전극(2a)과 상기 화소전극(9) 부분 사이에 액정표시장치의 커패시터(200)를 형성한다.
그러나 이와 같은 종래 액정표시장치의 제조방법에 있어서는 다음과 같은 문제점이 있다.종래에는 커패시터를 이루는 하부전극과 화소전극간에는 두 개의 절연막이 형성되어 있어, 커패시터의 용량이 상, 하부 전극간의 거리에 반비례함을 감안할 때 커패시터의 용량은 증대되기 어렵다.
따라서 종래의 액정표시장치의 제조방법은 커패시터 용량을 증대시키기 어려우므로 반도체장치의 고집적화에 적합하지 못하다.
이에 본 발명은 상기 종래의 제반 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 커패시터의 상, 하부 전극간의 거리를 좁게 하여 커패시터의 전하축적 용량을 증가시킬 수 있도록 한 액정표시장치의 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 기판을 준비하는 단계 ; 상기 기판상에 게이트 전극과 커패시터 하부전극을 형성하는 단계 ; 상기 게이트 전극과 커패시터 하부 전극 표면에 양극 산화막을 형성하는 단계 ; 상기 양극 산화막을 포함한 기판의 노출될 표면위에 제1 및 제2 게이트 절연막을 각각 형성하는 단계 ; 상기 게이트 전극 상부의 제2 게이트 절연막위에 반도체 층을 형성하는 단계 ; 상기 반도체층의 상부 양측상에 소오스전극 및 드레인 전극을 형성하는 단계 ; 상기 소오스 전극 및 드레인 전극을 포함한 반도체층과 제2 게이트 절연막의 노출된 표면위에 절연막을 형성하는 단계 ; 상기 드레인 전극상에 상기 절연막과 상기 커패시터 하부전극 상부의 제1 게이트 절연막 부분이 노출되도록 상기 제2 게이트 절연막 및 상기 절연막을 선택적으로 제거하여 제1 및 제2 콘택홀을 형성하는 단계 ; 상기 제1 및 제2 콘택홀을 포함한 절연막위에 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제2도는 본 발명의 제1 실시예에 따른 액정표시장치의 레이아웃도이다.
본 발명에 따른 액정표시장치는, 제2 도와 같이 화소의 구동신호를 인가하기 위한 게이트라인(12)과, 해당 화소에 데이타 신호를 인가하기 위한 데이타 라인(17)이 서로 수직한 방향으로 연결된다.
그리고, 이들 게이트 라인(12)과 데이타 라인(17)이 교차되어 형성되는 화소영역에는 화소전극(20)이 형성된다.
이 때, 상기 게이트 라인(12)형성시에 게이트 전극(12a)과, 상기 데이타 라인(17)형성시에 소오스/드레인 전극(17a)(18)을 각각 형성하여 게이트라인(12)의 신호에 따라 데이타 라인(17)의 신호를 해당 화소전극(20)에 스위칭하는 박막트랜지스터가 형성된다.
그리고 상기 화소전극(20)과 전단 게이트 라인의 일부분(12b)은 스토리지 커패시터의 상, 하전극으로 사용된다.
이와 같은 레이아웃을 갖는 본 발명의 제1 실시예인 액정 표시장치의 제조방법을 3a ~ 3d도를 참조하여 상세히 설명한다.
제3a ~ 3d도는 제2도의 Ⅲ-Ⅲ 선에 따른 액정표시장치의 제조공정 단면도이다.
먼저 제3a도에 도시된 바와 같이, 유리기판(11)을 준비하고, 이 유리기판(11)상에 금속층을 증착하고, 이를 사진(Photo Lithograph) 및 식각공정에 의해 선택적으로 제거하여 게이트 라인(미도시), 게이트 전극(12a) 그리고 스토리지 커패시터 전극(12b)을 동시에 형성한다.
그 다음 상기 게이트 전극(12a)과 스토리지노드 커패시터 하부전극(12b)을 양극산화시켜 상기 게이트전극(12a)과 스토리지 커패시터 하부전극(12b)의 노출된 표면에 양극산화막(13)을 형성한다.
이어서 제3b 도에 도시한 바와 같이, 게이트 라인(12), 게이트전극(12a), 그리고 스토리지 커패시터 하부전극(12b)의 노출된 표면위에 양극산화막(13)을 포함한 유리기판(11) 전면에 SiO2/Si3N4를 증착하거나 Si3N4/SiO2를 차례로 증착하여 제1, 제2 게이트 절연막(14)(15)을 각각 형성한다.
이 때, 제1, 제2 게이트 절연막(14)(15)은 식각선택비가 다른층으로 구성한다.
그 다음 제1, 제2 게이트 절연막(14)(15) 위에 비정질 실리콘을 증착하고, 사진 식각공정에 의해 비정질 실리콘을 선택적으로 제거하여 반도체층(16)을 형성한다.
이어서, 제3c도에 도시된 바와 같이, 기판 전면에 금속층을 증착하고, 사진식각공정에 의해 상기 금속층을 선택적으로 제거하여 소오스 전극(17a)과 드레인 전극(18)을 형성하므로서 액정표시장치의 트랜지스터(300) 부분을 완성한다.
그 다음 제3d 도에 도시한 바와 같이 기판 전면에 SiO2 또는 Si3N4를 증착하여 보호막으로 사용하는 제3 절연막(19)을 형성한다.
이어서 사진식각공정에 의해 상기 드레인전극(18)과 상기 커패시터 전극으로 사용하는 스토리지 커패시터 하부전극(12b) 상부에 형성된 게이트 절연막(14) 부분이 각각 노출되도록 상기 제3, 제2 절연막(19)(15) 을 사진식각공정에 의해 선택적으로 제거하여 도면에는 도시하지 않았지만 제1 및 제2 콘택홀(19a)(19b)을 형성한다.
이 때 상기 제3 절연막(19)은 제1 게이트 절연막(14)과 식각선택비가 큰 물질로 형성하기 때문에 절연막 식각시에 상기 제1 게이트 절연막(14)만 남고 상기 제3, 제2 졀연막(19)(15) 부분은 완전 제거된다.
또한 상기 제3, 제2 절연막부분(19)(15)의 식각시에 노출되는 게이트 절연막(14)부분은 울퉁불퉁한 표면을 갖는다.
그 다음 제3d도에 도시된 바와 같이, 기판 전면에 ITO를 증착하고, 이를 사진식각공정에 의해 선택적으로 제거하여 화소전극(20)을 형성하므로서 화소전극(20)과 커패시터(400) 부분의 스토리지 커패시터 상층전극을 완성한다.
이 때, 상기 화소전극(20)은 상기 제1 콘택홀(19a)을 통해 드레인 전극(18)과 전기적으로 연결된다.
또한 스토리지 커패시터의 하부전극으로 사용하는 게이트 라인(12b)오버랩되는 제2 콘택홀(19b)상에 화소전극(20)부분은 커패시터(400)의 상부전극으로 사용한다.
이상과 같은 본 발명의 제1 실시예에 따른 액정표시장치의 제조방법에 있어서는 커패시터 부분에 있는 절연막을 식각하므로써 커패시터 하부전극(12b)과 화소전극(20)간의 거리가 제1 게이트 절연막(14)과 양극산화막(13) 두께만큼밖에 않되므로 커패시터의 상, 하부 전극간 거리는 종래보다 매우 가깝게 된다.
따라서 본 발명에 있어서는 커패시터의 전하축적 용량이 상, 하부 전극간의 거리에 반비례함을 감안할 때 커패시터의 전하축적 용량은 증가하게 된다.
한편 본 발명의 제2 실시예에 따른 액정표시장치의 제조방법을 제4a ~ 4d도를 참조하여 상세히 설명하면 다음과 같다.
제4a~4d도는 본 발명의 제2 실시예에 따른 액정표시장치의 제조공정 단면도이다.
먼저, 제4a 도에 도시된 바와 같이, 유리기판(21)상에 금속물질을 증착하고, 사진 석판술 및 식각공정으로 상기 금속물질을 선택적으로 식각하여 게이트 라인(미도시)과, 게이트전극(22a), 커패시터 하부전극(22b)을 각각 형성한다.
이어서 상기 게이트 전극(22a)과 커패시터 하부전극(22b)을 양극산화시켜 상기 게이트 전극(22a)표면에 양극산화막(23)을 각각 수정두께만큼 형성한다.
그다음 상기 양극산화막(23)을 포함한 기판전면에 SiO2/Si3N4이거나, Si3N4/SiO2를 차례로 증착하여 제1 및 제2 게이트 절연막(24)(25)을 각각 형성한다.
이어서 제2b도에 도시된 바와 같이, 상기 제2 게이트 절연막(25)위에 비정질 실리콘을 증착하고, 사진식각 공정에 의해 상기 비정질 실리콘을 선택적으로 제거하여 반도체층(26)을 형성한다.
그 다음 상기 반도체층(26)을 포함한 제2 게이트 절연막(25)의 노출된 표면위에 금속층을 증착하고, 이를 선택적으로 제거하여 데이타라인(미도시)을 포함한 소오스 드레인 전극(27a)(28)을 각각 형성하므로써 트랜지스터(500) 부분을 완성한다.
이어서 제4c도에 도시된 바와 같이, 상기 노출된 제2 게이트 절연막(25)을 상기 커패시터 하부전극(22b) 상부의 제1 게이트 절연막(24) 부분이 노출되도록 선택적으로 제거하여 콘택홀(29)을 형성한다.
그 다음 제4d 도에 도시된 바와 같이, 상기 콘택홀(29)을 포함한 제2 게이트 절연막(25)과 소오스전극(27a) 및 드레인전극(28)의 노출된 표면위에 금속물질을 증착하고, 사진식각 공정에 의해 상기 금속층을 선택적으로 제거하여 화소전극(30)을 형성한다.
이어서 상기 화소전극(30)을 포함한 제2 게이트 절연막(25)과 소오스전극(27a) 및 드레인전극(28), 반도체층(26)의 노출된 표면위에 Si3N4 또는 SiO2를 증착하여 보호막(31)을 형성하므로써 액정표시장치의 커패시터(600) 부분을 완성한다.
본 발명에 따른 제3 실시예의 경우, 한편, 도면에는 도시하지 않았지만 상기 제2 실시예에 있어서 소오스 전극 및 드레인 전극을 형성하기 전에 화소전극을 먼저 형성한 다음 그 위에 소오스전극과 드레인 전극을 형성하고, 그 외 다른 공정은 상기 제2 실시예와 동일한 공정을 진행하여 액정표시장치를 제조할 수 도 있다.
이상에서와 같이 본 발명의 제2 실시예에 있어서는 커패시터 부분에 있는 제2 게이트 절연막을 식각하므로써 커패시터의 하부전극과 화소전극간의 거리가 제1 실시예의 경우와 마찬가지로 짧아지므로 커패시터의 전하축적 용량은 증대되어진다.
이상에서와 설명한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법에 있어서는 커패시터의 상, 하부 전극 사이에 있는 절연막들을 선택적으로 제거하므로써 상, 하부 전극들간의 거리가 좁아지므로 커패시터의 용량을 증가시킬 수가 있다.
따라서 본 발명은 상, 하부 전극들간의 거리를 짧게 하여 커패시터의 용량을 증가시킬 수가 있으므로 고집적화된 반도체장치의 제조에 접합하다.
한편 본 발명에 따른 액정표시장치의 제조방법에 있어서는 에너지밴드갭(gap)(ESiO2≒8eV, ESi3N4: 4~5eV)이 서로 다른 2개이상의 절연막으로 인해 종래의 1개의 절연막에 비해 게이트 전극의 누설전류값을 현저히 줄일 수 있다.
그리고 본 발명에 따른 액정표시장치의 제조방법에 있어서는 공정진행시에 1차 게이트 절연막의 단차극복이 용이해지므로 2차 게이트 절연막은 계면특성 향상위주로 유지관리되므로 공정적인 측면에서 공정관리가 용이해지고 제작수율을 향상시킬 수 있다.
Claims (7)
- 기판을 준비하는 단계 ; 상기 기판상에 게이트 전극과 커패시터 하부전극을 형성하는 단계 ; 상기 게이트 전극과 커패시터 하부 전극 표면에 양극 산화막을 형성하는 단계 ; 상기 양극 산화막을 포함한 기판의 노출될 표면위에 제1 및 제2 게이트 절연막을 각각 형성하는 단계 ; 상기 게이트 전극 상부의 제2 게이트 절연막위에 반도체 층을 형성하는 단계 ; 상기 반도체층의 상부 양측상에 소오스전극 및 드레인 전극을 형성하는 단계 ; 상기 소오스 전극 및 드레인 전극을 포함한 반도체층과 제2 게이트 절연막의 노출된 표면위에 절연막을 형성하는 단계 ; 상기 드레인 전극상에 상기 절연막과 상기 커패시터 하부전극 상부의 제1 게이트 절연막 부분이 노출되도록 상기 제2 게이트 절연막 및 상기 절연막을 선택적으로 제거하여 제1 및 제2 콘택홀을 형성하는 단계 ; 상기 제1 및 제2 콘택홀을 포함한 절연막위에 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법
- 제1 항에 있어서 상기 절연막과 제2 게이트 절연막은 제1 게이트 절연막과 식각선택비가 큰 절연물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법
- 제1 항에 있어서 상기 화소전극을 형성하는 단계는 소오스 전극 및 드레인 전극을 형성하는 단계 이후에 상기 커패시터 하부전극 상부의 제2 게이트 절연막을 선택적으로 제거하여 콘택홀을 형성하고, 상기 콘택홀을 포함한 상기 제2 게이트 절연막과 드레인 전극의 일부분위에 투명금속물을 증착하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법
- 제1 항에 있어서 상기 화소전극을 형성하는 단계는 상기 게이트전극 상부의 상기 제2 게이트 절연막상에 반도체층을 형성하는 단계 이후에 상기 커패시터 하부전극 상부의 제2 게이트 절연막을 선택적으로 제거하여 콘택홀을 형성하고, 상기 콘택홀을 포함한 제2 게이트 절연막의 노출된 표면위에 투명금속을 증착하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법
- 제1 항에 있어서, 제2 게이트 절연막과 절연막은 동일 식각물질을 사용하여 식각함을 특징으로 하는 액정표시장치의 제조방법
- 제1 항에 있어서, 제2 게이트 절연막과 절연막은 다른 식각물질을 사용하여 식각함을 특징으로 하는 액정표시장치의 제조방법
- 제1 항에 있어서, 제2 게이트 절연막과 절연막은 동일물질로 형성함을 특징으로 하는 액정표시장치의 제조방법
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960000374A KR100192370B1 (ko) | 1996-01-10 | 1996-01-10 | 액정표시장치의 제조방법 |
| US08/715,591 US5831284A (en) | 1996-01-10 | 1996-09-18 | Liquid crystal display unit having a capacitor and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960000374A KR100192370B1 (ko) | 1996-01-10 | 1996-01-10 | 액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970059797A KR970059797A (ko) | 1997-08-12 |
| KR100192370B1 true KR100192370B1 (ko) | 1999-06-15 |
Family
ID=19449228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960000374A KR100192370B1 (ko) | 1996-01-10 | 1996-01-10 | 액정표시장치의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5831284A (ko) |
| KR (1) | KR100192370B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102060536B1 (ko) * | 2013-04-26 | 2019-12-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814529A (en) | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
| JP3134866B2 (ja) * | 1999-02-05 | 2001-02-13 | 日本電気株式会社 | 液晶表示装置とその製造方法 |
| KR100628257B1 (ko) * | 2000-10-20 | 2006-09-27 | 엘지.필립스 엘시디 주식회사 | 반사형 및 반투과형 ｌｃｄ의 구조 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| JP4463493B2 (ja) | 2002-04-15 | 2010-05-19 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| KR100947064B1 (ko) * | 2003-08-13 | 2010-03-10 | 삼성전자주식회사 | 반도체 장치의 커패시터 및 이를 구비하는 메모리 장치 |
| WO2011048925A1 (en) * | 2009-10-21 | 2011-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN104112742B (zh) * | 2014-06-30 | 2017-05-10 | 京东方科技集团股份有限公司 | 一种柔性基板、柔性显示面板和柔性显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3862360A (en) * | 1973-04-18 | 1975-01-21 | Hughes Aircraft Co | Liquid crystal display system with integrated signal storage circuitry |
| US5686326A (en) * | 1985-08-05 | 1997-11-11 | Canon Kabushiki Kaisha | Method of making thin film transistor |
-
1996
- 1996-01-10 KR KR1019960000374A patent/KR100192370B1/ko not_active IP Right Cessation
- 1996-09-18 US US08/715,591 patent/US5831284A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102060536B1 (ko) * | 2013-04-26 | 2019-12-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5831284A (en) | 1998-11-03 |
| KR970059797A (ko) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700458A (en) | Method of manufacture thin film transistor | |
| KR100699208B1 (ko) | 박막 트랜지스터 어레이 및 그 제조방법 그리고 이를이용한 액정표시장치 | |
| KR100231936B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| KR101592328B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100480333B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100192370B1 (ko) | 액정표시장치의 제조방법 | |
| US20020017665A1 (en) | Thin film transistor and method of manufacturing the same | |
| US5734449A (en) | Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| JPS62171160A (ja) | 薄膜トランジスタ | |
| JPH03274029A (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 | |
| JPS60103677A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61225869A (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP2503615B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6273669A (ja) | 薄膜トランジスタ装置の製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100277184B1 (ko) | 액정 표시 장치의 제조방법 | |
| JPH07153971A (ja) | 半導体装置およびその作製方法 | |
| JPS6050963A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JP2005340410A (ja) | 電界効果トランジスタ及び電界効果トランジスタの製造方法 | |
| JPH1051001A (ja) | 薄膜トランジスタおよびこれを用いた液晶表示装置並びに薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 17 |
|
| EXPY | Expiration of term |