CN101714546B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN101714546B
CN101714546B CN200910175792.5A CN200910175792A CN101714546B CN 101714546 B CN101714546 B CN 101714546B CN 200910175792 A CN200910175792 A CN 200910175792A CN 101714546 B CN101714546 B CN 101714546B
Authority
CN
China
Prior art keywords
wiring
semiconductor layer
electrode
film transistor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910175792.5A
Other languages
English (en)
Other versions
CN101714546A (zh
Inventor
山崎舜平
秋元健吾
梅崎敦司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101714546A publication Critical patent/CN101714546A/zh
Application granted granted Critical
Publication of CN101714546B publication Critical patent/CN101714546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Vapour Deposition (AREA)
  • Shift Register Type Memory (AREA)

Abstract

随着显示装置的高精细化，像素数、栅极线数及信号线数增加。当栅极线数及信号线数增加时，有如下问题：不容易通过键合等安装具有用来驱动它们的驱动电路的IC芯片，因此制造成本增高。在同一衬底上包括像素部、驱动像素部的驱动电路，将使用氧化物半导体的薄膜晶体管用于像素部，再者驱动电路的至少一部分的电路也由使用氧化物半导体的薄膜晶体管构成。通过在同一衬底上除了像素部之外还设置驱动电路，减少制造成本。

Description

显示装置及其制造方法
技术领域
本发明涉及使用氧化物半导体的显示装置及其制造方法。
背景技术
如以液晶显示装置为代表那样，形成在玻璃衬底等的平板的薄膜晶体管由非晶硅、多晶硅制造。使用非晶硅的薄膜晶体管具有如下特征：虽然其电场效应迁移率低，但是可以对应于玻璃衬底的大面积化。另一方面，使用结晶硅的薄膜晶体管具有如下特征：虽然其电场效应迁移率高，但是需要激光退火等的晶化工序，且不一定适用于玻璃衬底的大面积化。
针对于此，使用氧化物半导体制造薄膜晶体管，并应用于电子器件及光器件的技术引人注目。例如，专利文献1及专利文献2公开使用氧化锌、In-Ga-Zn-O类氧化物半导体用作氧化物半导体膜制造薄膜晶体管，并将它用作图像显示装置的开关元件等的技术。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-096055号公报
在氧化物半导体设置沟道形成区的薄膜晶体管可以获得比使用非晶硅的薄膜晶体管高的电场效应迁移率。可以通过溅射法等以300℃以下形成氧化物半导体膜，其制造工序与使用多晶硅的薄膜晶体管的制造工序相比简单。
期望使用这种氧化物半导体在玻璃衬底、塑料衬底等形成薄膜晶体管，并将它应用于液晶显示器、电致发光显示器或电子纸等的显示装置。
随着显示装置的高精细化，像素数增加，并且栅极数及信号线数也增加。当栅极数及信号线数增加时，不容易通过键合等安装包括用来驱动它们的驱动电路的IC芯片，因此制造成本增高。
发明内容
于是，本发明的实施方式之一的目的在于将氧化物半导体用于驱动像素部的驱动电路的至少一部分来减少制造成本。
此外，本发明的实施方式之一的目的还在于在驱动电路中减少连接元件的布线之间的接触电阻等，以谋求高速驱动。例如，当栅极布线和上层布线的接触电阻高时，有在被输入的信号中产生应变的忧虑。
此外，本发明的实施方式之一的目的还在于提供可以减少接触孔数并缩小驱动电路的占有面积的显示装置的结构。
在本发明的实施方式之一中，在同一衬底上由使用氧化物半导体的薄膜晶体管构成像素部和驱动像素部的驱动电路的至少一部分的电路。通过在同一衬底上设置像素部和驱动电路，减少制造成本。
在本说明书中使用的氧化物半导体形成表示为InMO3(ZnO)m(m＞0)的薄膜，并制造将该薄膜用作半导体层的薄膜晶体管。另外，M表示选自Ga(镓)、Fe(铁)、Ni(镍)、Mn(锰)及Co(钴)中的一种金属元素或多种金属元素。例如，作为M，有时采用Ga，有时包含Ga以外的上述金属元素诸如Ga和Ni或Ga和Fe等。此外，在上述氧化物半导体中，有不仅包含作为M的金属元素，而且还包含作为杂质元素的Fe、Ni等其他迁移金属元素或该迁移金属的氧化物的氧化物半导体。在本说明书中，也将该薄膜称为In-Ga-Zn-O类非单晶膜。
表1示出利用ICP-MS(Inductively Coupled Plasma MassSpectrometry：感应耦合等离子体质量分析法)的分析的典型测量例子。在使用In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶材(In∶Ga∶Zn＝1∶1∶0.5)，并在将进行溅射法时的氩气体流量设定为40sccm的条件1下可获得的氧化物半导体膜是InGa0.95Zn0.41O3.33。此外，在将进行溅射法时的氩气体流量设定为10sccm，氧流量设定为5sccm的条件2下可获得的氧化物半导体膜是InG0.94Zn0.40O3.31。
[表1]
Figure G2009101757925D00031
此外，表2示出将测量方法变为RBS(Rutherford BackscatteringSpectrometry：卢瑟福背散射光谱学法)进行定量化而得到的结果。
[表2]
Figure G2009101757925D00032
利用RBS分析测量条件1的样品。其结果是，氧化物半导体膜是InGa0.93Zn0.44O3.49。此外，利用RBS分析测量条件2的样品。其结果是，氧化物半导体膜是InGa0.92Zn0.45O3.86。
当进行XRD(X线衍射)测量时，在In-Ga-Zn-O类非单晶膜中观察到非晶结构。另外，通过溅射法形成测量的样品的In-Ga-Zn-O类非单晶膜之后，对它以200℃至500℃，典型地以300℃至400℃进行10分至100分的加热处理。此外，可以制造具有如下电特性的薄膜晶体管：当栅电压是±20V时，导通截止比是109以上，迁移率是10以上。
将具有这种电特性的薄膜晶体管用于驱动电路是有效的。例如，栅极线驱动电路由按顺序传送栅极信号的移位寄存器电路、缓冲电路等构成，而源极线驱动电路由按顺序传送栅极信号的移位寄存器电路、缓冲电路、切换向像素传送影像信号的导通截止的模拟开关等构成。其迁移率比使用非晶硅的TFT的迁移率高的使用氧化物半导体膜的TFT可以使移位寄存器电路进行高速驱动。
此外，在由使用氧化物半导体的薄膜晶体管构成驱动像素部的驱动电路的至少一部分的电路的情况下，都由n沟道型TFT形成，并且以图1B所示的电路为基本单位而形成。另外，在驱动电路中，通过使栅电极和源极布线或漏极布线直接连接，可以获得良好的接触，并减少接触电阻。当在驱动电路中通过其他导电膜，例如透明导电膜连接栅电极和源极布线或漏极布线时，有引起如下现象的忧虑：接触孔数的增加、接触孔数的增加所引起的占有面积的增大或接触电阻及布线电阻的增大、以及工序的复杂化。
本说明书所公开的发明结构是一种显示装置，包括像素部以及驱动电路，其中，像素部至少包括具有第一氧化物半导体层的第一薄膜晶体管，驱动电路至少包括具有第二氧化物半导体层的第二薄膜晶体管以及具有第三氧化物半导体层的第三薄膜晶体管，与设置在第二氧化物半导体层的下方的第二薄膜晶体管的栅电极直接接触的布线是与第三氧化物半导体层电连接的第三薄膜晶体管的源极布线或漏极布线，并且第三氧化物半导体层直接接触于布线上。
本发明的实施方式之一解决上述课题中的至少一个。
此外，在上述结构中，第二薄膜晶体管的栅电极通过形成在覆盖栅电极的栅极绝缘层的接触孔与布线电连接。另外，在上述结构中，通过将像素部和驱动电路设置在同一衬底上，减少制造成本。
此外，由于薄膜晶体管因静电等而容易损坏，因此优选对于栅极线或源极线将驱动电路保护用保护电路设置在同一衬底上。优选由使用氧化物半导体的非线性元件构成保护电路。
此外，作为具有驱动电路的显示装置，除了液晶显示装置之外，还可以举出使用发光元件的发光显示装置以及使用电泳显示元件的也被称为电子纸的显示装置。
在使用发光元件的发光显示装置中，像素部具有多个薄膜晶体管，并且在像素部中也具有使某个薄膜晶体管的栅电极和其他晶体管的源极布线或漏极布线直接连接的部分。另外，在使用发光元件的发光显示装置的驱动电路中具有使薄膜晶体管的栅电极和该薄膜晶体管的源极布线或漏极布线直接连接的部分。
此外，制造方法也是本发明的实施方式之一，该结构是如下：在衬底上形成第一栅电极及第二栅电极；形成覆盖第一栅电极及第二栅电极的栅极绝缘层；对栅极绝缘层选择性地进行蚀刻来形成到达第二栅电极的接触孔；形成通过接触孔与第二栅电极直接接触的第一布线及隔着第一栅极绝缘层与第一栅电极及第二栅电极的双方重叠的第二布线；以及在栅极绝缘层上形成与第一栅电极重叠的第一氧化物半导体层，且在栅极绝缘层上形成与第二栅电极重叠的第二氧化物半导体层，其中，第二氧化物半导体层接触于第一布线上及第二布线上。根据上述制造方法的结构，可以制造作为驱动电路的基本单位的反相器电路。
当然，除了驱动电路之外，还可以将像素部的薄膜晶体管制造在同一衬底上。
此外，在上述制造工序中，优选通过在形成第一氧化物半导体层及第二氧化物半导体层之前，对栅极绝缘层表面进行等离子体处理，具体地说，进行反溅射，来去除表面的尘屑等。另外，优选在形成第一布线及第二布线之前对露出在栅极绝缘层表面及接触孔底面的第二栅电极表面进行等离子体处理，具体地说，进行反溅射，来去除表面的尘屑等。
注意，从方便起见附加了第一、第二等序数词，因此其并不表示特定发明的工序顺序或层叠顺序。
通过在栅极线驱动电路或源极线驱动电路中使用氧化物半导体的薄膜晶体管，减少制造成本。而且，可以提供一种显示装置，其中通过使用于驱动电路的薄膜晶体管的栅电极和源极布线或漏极布线直接连接，可以减少接触孔数并缩小驱动电路的占有面积。
附图说明
图1A是本发明的实施方式之一的半导体装置的截面图，图1B是等效电路图，图1C是俯视图；
图2A是本发明的实施方式之一的半导体装置的等效电路图，图2B是俯视图；
图3A至3C是本发明的实施方式之一的半导体装置的工序截面图；
图4A至4C是本发明的实施方式之一的半导体装置的工序截面图；
图5A至5C是本发明的实施方式之一的半导体装置的工序截面图；
图6是本发明的实施方式之一的半导体装置的俯视图；
图7是本发明的实施方式之一的半导体装置的俯视图；
图8是本发明的实施方式之一的半导体装置的俯视图；
图9是本发明的实施方式之一的半导体装置的俯视图；
图10A至10D是本发明的实施方式之一的半导体装置的端子部的俯视图及截面图；
图11是本发明的实施方式之一的半导体装置的像素俯视图；
图12是电子纸的截面图；
图13A和13B是说明半导体装置的框图的图；
图14是说明源极线驱动电路的结构的图；
图15是说明源极线驱动电路的工作的时序图；
图16是说明源极线驱动电路的工作的时序图；
图17是说明移位寄存器的结构的图；
图18是说明图17所示的触发器的连接结构的图；
图19A至19C是说明本发明的实施方式之一的半导体装置的俯视图及截面图；
图20是说明本发明的实施方式之一的半导体装置的截面图；
图21是说明本发明的实施方式之一的半导体装置的像素等效电路的图；
图22A至22C是说明本发明的实施方式之一的半导体装置的图；
图23A和23B是说明本发明的实施方式之一的半导体装置的俯视图及截面图；
图24A和24B是说明电子纸的使用方式的例子的图；
图25是示出电子书籍的一例的外观图；
图26A和26B是示出电视装置及数码相框的例子的外观图；
图27A和27B是示出游戏机的例子的外观图；
图28A和28B是示出移动电话机的一例的外观图；
图29是示出作为TFT的电特性的VG-ID曲线的图；
图30是示出表示移位寄存器的第44级、第43级及第42级的输出波形的利用示波器的测量结果的图；
图31是示出表示最大驱动频率时的驱动器输出波形的利用示波器的测量结果的图；
图32是示出液晶显示器的显示的状态的图。
具体实施方式
下面，说明本发明的实施方式。
实施方式1
在此，根据使用两个n沟道型薄膜晶体管构成反相器电路的例子，以下说明本发明的实施方式之一。
使用反相器电路、电容、电阻等构成用来驱动像素部的驱动电路。有组合两个n沟道型TFT形成反相器电路的情况、组合增强型晶体管和耗尽型晶体管形成反相器电路的情况(下面称为EDMOS电路)、使用增强型TFT形成反相器电路的情况(下面称为EEMOS电路)。注意，在n沟道型TFT的阈值电压是正的情况下，定义为增强型晶体管，而在n沟道型TFT的阈值电压是负的情况下，定义为耗尽型晶体管。在本说明书中按照该定义进行描述。
将像素部和驱动电路形成在同一衬底上，并且在像素部中，使用配置为矩阵状的增强型晶体管切换对像素电极的电压施加的导通截止。这种配置在像素部的增强型晶体管使用氧化物半导体，在其电特性中，当栅电压是±20V时，导通截止比是109以上，所以泄漏电流少且可以实现低耗电量驱动。
图1A示出驱动电路的反相器电路的截面结构。在图1A中，在衬底400上设置第一栅电极401及第二栅电极402。可以使用钼、钛、铬、钽、钨、铝、铜、钕、钪等的金属材料或以这些材料为主要成分的合金材料，以它们的单层或叠层形成第一栅电极401及第二栅电极402。
例如，作为第一栅电极401及第二栅电极402的两层的叠层结构，优选采用在铝层上层叠钼层的两层结构、在铜层上层叠钼层的两层结构、在铜层上层叠氮化钛层或氮化钽层的两层结构、层叠氮化钛层和钼层的两层结构。作为三层的叠层结构，优选采用钨层或氮化钨、铝和硅的合金或铝和钛的合金、氮化钛或钛层的叠层。
此外，在覆盖第一栅电极401及第二栅电极402的栅极绝缘层403上设置第一布线409、第二布线410及第三布线411，并且在第二布线410通过形成在栅极绝缘层403的接触孔404与第二栅电极402直接连接。
此外，在与第一栅电极401重叠的位置设置接触于第一布线409及第二布线410上的第一氧化物半导体层405，且在与第二栅电极402重叠的位置设置接触于第二布线410及第三布线411上的第二氧化物半导体层407。另外，优选在形成第一氧化物半导体层405或第二氧化物半导体层407之前，对栅极绝缘层403的表面进行等离子体处理。例如，优选通过在采用溅射法形成氧化物半导体膜之前进行引入氩气体来产生等离子体的反溅射，去除附着到栅极绝缘层403的表面及接触孔404的底面的尘屑。反溅射是指一种方法，其中不对靶材一侧施加电压而在氩气氛下使用RF电源对衬底一侧施加电压来在衬底形成等离子体，从而对表面进行改性。另外，也可以使用氮、氦等代替氩气氛。此外，也可以在对氩气氛添加氧、氢、N2O等的气氛下进行反溅射。另外，也可以在对氩气氛添加Cl2、CF4等的气氛下进行反溅射。
第一薄膜晶体管430具有第一栅电极401和隔着栅极绝缘层403与第一栅电极401重叠的第一氧化物半导体层405，并且第一布线409是接地电位的电源线(接地电源线)。该接地电位的电源线也可以是被施加负电压VDL的电源线(负电源线)。
此外，第二薄膜晶体管431具有第二栅电极402和隔着栅极绝缘层403与第二栅电极402重叠的第二氧化物半导体层407，并且第三布线411是被施加正电压VDD的电源线(正电源线)。
如图1A所示那样，电连接到第一氧化物半导体层405和第二氧化物半导体层407的双方的第二布线410通过形成在栅极绝缘层403的接触孔404与第二薄膜晶体管431的第二栅电极402直接连接。通过使第二布线410和第二栅电极402直接连接，可以获得良好的接触并减少接触电阻。与隔着其他导电膜，例如透明导电膜连接第二栅电极402和第二布线410的情况相比，可以谋求接触孔数的减少、借助于接触孔数的减少的占有面积的缩小。
此外，图1C示出驱动电路的反相器电路的俯视图。在图1C中，沿着虚线Z1-Z2截断的截面对应于图1A。
另外，图1B示出EDMOS电路的等效电路。图1A及图1C所示的电路连接相当于图1B，并且它是第一薄膜晶体管430是增强型n沟道型晶体管，而第二薄膜晶体管431是耗尽型n沟道型晶体管的例子。
作为在同一衬底上制造增强型n沟道型晶体管和耗尽型n沟道型晶体管的方法，例如使用不同的材料及不同的成膜条件制造第一氧化物半导体层405和第二氧化物半导体层407。此外，也可以在氧化物半导体层的上下设置栅电极控制阈值，对栅电极施加电压以使得一方TFT成为常导通状态(normally-on)，并使得另一方TFT成为常截止状态(normally-off)而构成EDMOS电路。
实施方式2
实施方式1示出EDMOS电路的例子。在本实施方式中，图2A示出EEMOS电路的等效电路。在图2A的等效电路中，既可以采用两个都是增强型n沟道型晶体管的组合，又可以采用第一薄膜晶体管460是增强型n沟道型晶体管，而另一方晶体管的第二薄膜晶体管461是耗尽型n沟道型晶体管的组合。通过采用上述组合中任一个都可以制造驱动电路。
当将可采用两个都是相同的增强型n沟道型晶体管的组合制造的图2A的电路结构用于驱动电路时，用于像素部的晶体管也是相同的增强型n沟道型晶体管，所以制造工序不增大，因此可以说是优选的。此外，图2B示出俯视图。
此外，图3A、图3B及图3C示出反相器电路的制造工序的一例。另外，沿着图2B中的虚线Y1-Y2截断的截面相当于图3C。
在衬底440上通过溅射法形成第一导电膜，使用第一光掩模对第一导电膜选择性地进行蚀刻，形成第一栅电极441及第二栅电极442。接着，采用等离子体CVD法或溅射法形成覆盖第一栅电极441及第二栅电极442的栅极绝缘层443。可以采用CVD法或溅射法等使用氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层的单层或叠层形成栅极绝缘层443。此外，作为栅极绝缘层443，也可以采用使用有机硅烷气体的CVD法形成氧化硅层。作为有机硅烷气体，可以使用含硅化合物诸如正硅酸乙酯(TEOS：化学式Si(OC2H5)4)、四甲基硅烷(TMS：化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲氨基)硅烷(SiH(N(CH3)2)3)等。
接着，使用第二光掩模对栅极绝缘层443选择性地进行蚀刻来形成到达第二栅电极442的接触孔444。至此为止的阶段的截面图相当于图3A。
接着，在栅极绝缘层443上通过溅射法形成第二导电膜，使用第三光掩模对第二导电膜选择性地进行蚀刻，形成第一布线449及第二布线450及第三布线451。第三布线451通过接触孔444与第二栅电极442直接接触。另外，优选通过在采用溅射法形成第二导电膜之前进行引入氩气体来产生等离子体的反溅射，去除附着到栅极绝缘层443的表面及接触孔444的底面的尘屑。反溅射是指一种方法，其中不对靶材一侧施加电压而在氩气氛下使用RF电源对衬底一侧施加电压来在衬底形成等离子体，从而对表面进行改性。另外，也可以使用氮、氦等代替氩气氛。此外，也可以在对氩气氛添加氧、氢、N2O等的气氛下进行反溅射。另外，也可以在对氩气氛添加Cl2、CF4等的气氛下进行反溅射。
接着，通过溅射法形成氧化物半导体膜。
作为溅射法，有将高频电源用于溅射用电源的RF溅射法、以及DC溅射法，还有以脉冲方式施加偏压的脉冲DC溅射法。当形成绝缘膜时主要使用RF溅射法，而当形成金属膜时主要使用DC溅射法。
此外，还有可设置多种材料不同的靶材的多元溅射装置(multi-source sputtering apparatus)。多元溅射装置能够在同一反应室中层叠形成不同的材料膜或在同一反应室中同时使多种材料放电来进行成膜。
另外，还有在反应室中具备磁铁机构的采用磁控溅射法的溅射装置、以及采用ECR溅射法的溅射装置，该ECR溅射法采用不使用辉光放电而使用微波产生的等离子体。
作为溅射反应室，适当地使用上述各种溅射法。
作为成膜方法，还有在成膜时使靶材物质和溅射气体成分引起化学反应来形成它们的化合物薄膜的反应溅射法、以及在成膜时也对衬底施加电压的偏压溅射法。
另外，优选通过在采用溅射法形成氧化物半导体膜之前进行引入氩气体来产生等离子体的反溅射，去除附着到栅极绝缘层443的表面及第一布线449、第二布线450及第三布线451的尘屑。反溅射是指一种方法，其中不对靶材一侧施加电压而在氩气氛下使用RF电源对衬底一侧施加电压来在衬底形成等离子体，从而对表面进行改性。另外，也可以使用氮、氦等代替氩气氛。此外，也可以在对氩气氛添加氧、氢、N2O等的气氛下进行反溅射。另外，也可以在对氩气氛添加Cl2、CF4等的气氛下进行反溅射。
接着，使用第四光掩模对氧化物半导体膜选择性地进行蚀刻。在结束该蚀刻的阶段，完成第一薄膜晶体管460和第二薄膜晶体管461。至此为止的截面图相当于图3B。
接着，在大气气氛下或氮气氛下进行200℃至600℃的加热处理。另外，对于进行该加热处理的时序没有限制而只要在形成氧化物半导体膜之后就可以进行。
接着，形成保护层452，使用第五光掩模对保护层452选择性地进行蚀刻形成接触孔，然后形成第三导电膜。最后，使用第六光掩模对第三导电膜选择性地进行蚀刻形成与第二布线450电连接的连接布线453。至此为止的阶段的截面图相当于图3C。
在使用发光元件的发光显示装置中，像素部具有多个薄膜晶体管，在像素部中也具有用来使某一个薄膜晶体管的栅电极和其他晶体管的源极布线或漏极布线直接连接的接触孔。当使用第二光掩模在栅极绝缘层形成接触孔时，可以使用相同的掩模形成该接触部。
此外，关于液晶显示装置及电子纸，在用来与FPC等的外部端子连接的端子部中，当形成到达栅极布线的接触孔时以及当使用第二光掩模在栅极绝缘层形成接触孔时可以使用相同的掩模。
实施方式3
在本实施方式中，参照图4A至4C、图5A至5C、图6、图7、图8、图9、图10A至10D以及图11对于可以形成在与实施方式1或实施方式2所示的驱动电路同一衬底上的像素部的薄膜晶体管及端子部的制造工序进行详细的说明。
在图4A中，作为具有透光性的衬底100，可以使用以康宁公司的7059玻璃或1737玻璃等为代表的钡硼硅酸盐玻璃或铝硼硅酸盐玻璃等的玻璃衬底。
接着，在衬底100的整个表面上形成导电层，然后进行第一光刻工序来形成抗蚀剂掩模，通过蚀刻去除不需要的部分来形成布线及电极(包括栅电极101的栅极布线、电容布线108以及第一端子121)。此时，进行蚀刻以至少使栅电极101的端部形成为锥形形状。图4A示出这个阶段的截面图。另外，这个阶段的俯视图相当于图6。
包括栅电极101的栅极布线、电容布线108以及端子部的第一端子121优选使用铝(Al)及铜(Cu)等的低电阻导电材料形成，但是因为当使用Al单体时有耐热性低并且容易腐蚀等问题，所以与耐热性导电材料组合而形成。作为耐热性导电材料，使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素、以上述元素为成分的合金、组合上述元素的合金、或以上述元素为成分的氮化物。
接着，在栅电极101的整个表面上形成栅极绝缘层102。通过PCVD法或溅射法等，形成50nm至250nm厚的栅极绝缘层102。
例如，通过PCVD法或溅射法并使用氧化硅膜来形成100nm厚的栅极绝缘层102。当然，栅极绝缘层102不局限于这种氧化硅膜，而使用氧氮化硅膜、氮化硅膜、氧化铝膜、氧化钽膜等的其他绝缘膜来形成由这些材料构成的单层或叠层结构作为栅极绝缘层102。
接着，进行第二光刻工序形成抗蚀剂掩模，通过蚀刻去除不需要的部分形成到达与栅电极相同的材料的布线和电极的接触孔。以用于与后面形成的导电膜直接连接设置该接触孔。例如，在驱动电路中，在形成与栅电极和源电极或漏电极直接接触的薄膜晶体管、与端子部的栅极布线电连接的端子的情况下形成接触孔。
接着，利用溅射法或真空蒸镀法形成由金属材料构成的导电膜。在此采用Ti膜、包含Nd的铝膜、Ti膜的三层结构。作为导电膜的材料，可以举出选自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素为成分的合金、组合上述元素的合金膜等。此外，作为导电膜也可以采用两层结构，即也可以在铝膜上层叠钛膜。另外，作为导电膜，还可以采用包含硅的铝膜的单层结构或钛膜的单层结构。
接着，进行第三光刻工序形成抗蚀剂掩模，通过蚀刻去除不需要的部分来形成源电极层105a及漏电极层105b以及连接电极120。作为此时的蚀刻方法，采用湿蚀刻或干蚀刻。在此，将氨水和过氧化氢以及纯水的混合液(过氧化氢∶氨∶水＝5∶2∶2)用作Ti膜的蚀刻剂进行蚀刻，并且将混合磷酸、醋酸、硝酸的溶液用于包含Nd的铝膜进行蚀刻。通过该湿蚀刻，对按顺序层叠Ti膜、Al-Nd膜和Ti膜的导电膜进行蚀刻来形成源电极层105a及漏电极层105b。图4B示出这个阶段的截面图。此外，图7相当于这个阶段的俯视图。
在端子部中，连接电极120通过形成在栅极绝缘层的接触孔与端子部的第一端子121直接连接。另外，虽然在此不图示，但是经过与上述工序相同的工序，驱动电路的薄膜晶体管的源极布线或漏极布线和栅电极直接连接。
接着，在去除抗蚀剂掩模之后，进行等离子体处理。图4C示出这个阶段的截面图。在此，进行引入氩气体使用RF电源来产生等离子体的反溅射，并对露出的栅极绝缘层进行等离子体处理。
接着，在进行等离子体处理之后，不暴露于大气地形成氧化物半导体膜。在进行等离子体处理之后，不暴露于大气地形成氧化物半导体膜来防止尘屑及水分附着到栅极绝缘层和氧化物半导体膜的界面，所以是有效的。在此，使用直径为8英寸的包含In、Ga及Zn的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)在氩或氧气分下以如下条件进行成膜：衬底和靶材之间的距离为170mm；压力为0.4Pa；直流(DC)电源为0.5kW。另外，通过使用直流电流(DC)电源，可以减轻尘屑，且膜厚度分布也变均匀，所以是优选的。氧化物半导体的厚度为5nm至200nm。在本实施方式中，氧化物半导体膜的厚度为100nm。
可以采用与预先进行反溅射的反应室同一个反应室形成氧化物半导体膜。只要不暴露于大气地进行成膜就可以采用与预先进行反溅射的反应室不同的反应室形成氧化物半导体膜。
接着，进行第四光刻工序，形成抗蚀剂掩模，通过蚀刻去除不需要的部分来形成氧化物半导体层103。在此，通过使用ITO-07N(日本关东化学株式会社制造)的湿蚀刻去除不需要的部分来形成氧化物半导体层103。另外，在此的蚀刻不局限于湿蚀刻而也可以使用干蚀刻。然后，去除抗蚀剂掩模。
接着，优选以200℃至600℃，典型地以300℃至500℃进行热处理。例如，利用炉并在氮气氛下或大气气氛下以350℃进行一个小时的热处理。通过上述工序，可以制造将氧化物半导体层103用作沟道形成区的薄膜晶体管170。图5A示出这个阶段的截面图。另外，这个阶段的俯视图相当于图8。此外，图5A的截面图对应于实施方式2所示的驱动电路的制造工序中的图3B。另外，进行热处理的时序只要在形成氧化物半导体膜之后就并没有限制，例如也可以在形成保护绝缘膜之后进行热处理。
接着，形成覆盖氧化物半导体层103的保护绝缘膜107。作为保护绝缘膜107，可以使用利用溅射法等而得到的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等。此外，优选在形成保护绝缘膜107之前对氧化物半导体层103的表面进行氧自由基处理。作为对氧化物半导体层103的表面的氧自由基处理，进行等离子体处理或反溅射，即可。反溅射是指一种方法，其中不对靶材一侧施加电压而在氧或氧及氩的气氛下对衬底一侧施加电压来在衬底形成等离子体，从而对表面进行改性。通过对氧化物半导体层103的表面进行氧自由基处理，可以使薄膜晶体管170的阈值电压值为正，从而可以实现所谓的常导通状态的开关元件。至于显示装置，优选的是，以薄膜晶体管的栅极电压尽量近于0V的正的阈值电压形成沟道。另外，当薄膜晶体管的阈值电压值为负时，容易成为所谓的常导通状态，其中即使栅极电压为0V也在源电极和漏电极之间产生电流。
接着，进行第五光刻工序，形成抗蚀剂掩模，并对保护绝缘膜107进行蚀刻来形成到达漏电极层105b的接触孔125。然后，去除抗蚀剂掩模。此外，通过在此的蚀刻，形成到达第二端子122的接触孔127。另外，为了缩减掩模数量，优选使用相同的抗蚀剂掩模还蚀刻栅极绝缘层，并使用相同的蚀刻剂掩模形成到达连接电极120的接触孔126。图5B示出这个阶段的截面图。
接着，在保护绝缘膜107上形成透明导电膜。通过溅射法或真空蒸镀法等使用氧化铟(In2O3)或氧化铟氧化锡合金(In2O3-SnO2，缩写为ITO)等以形成透明导电膜。使用盐酸之类的溶液进行对这些材料的蚀刻处理。然而，由于对ITO的蚀刻特别容易产生残渣，因此也可以使用氧化铟氧化锌合金(In2O3-ZnO)，以便改善蚀刻加工性。
接着，进行第六光刻工序，形成抗蚀剂掩模，并通过蚀刻去除不需要的部分，来形成像素电极110。
此外，在该第六光刻工序中，以电容部中的栅极绝缘层102及保护绝缘膜107为电介质并使用电容布线108和像素电极110形成存储电容(storage capacitor)。
另外，在该第六光刻工序中，使用抗蚀剂掩模覆盖第一端子及第二端子的上方并使形成在端子部的透明导电膜128、129残留。透明导电膜128、129成为用来与FPC连接的电极或布线。形成在与第一端子121直接连接的连接电极120上的透明导电膜128是用作栅极布线的输入端子的连接用端子电极。形成在第二端子122上的透明导电膜129成为用作源极布线的输入端子的连接用端子电极。
接着，去除抗蚀剂掩模。图5C示出这个阶段的截面图。另外，这个阶段的俯视图相当于图9。此外，图5C的截面图与实施方式2所示的驱动电路的制造工序中的图3C对应。
此外，图10A和图10C分别示出这个阶段的栅极布线端子部的俯视图及截面图。图10A相当于沿着图10C中的C1-C2线的截面图。在图10A中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接用端子电极。另外，在图10A中，在端子部使用与栅极布线相同的材料形成的第一端子151和使用与源极布线相同的材料形成的连接电极153夹着栅极绝缘层152重叠，并直接连接而导通。另外，连接电极153与透明导电膜155通过设置在保护绝缘膜154中的接触孔直接连接并导通。
另外，图10B及图10D分别示出源极布线端子部的俯视图及截面图。此外，图10B相当于沿着图10D中的G1-G2线的截面图。在图10B中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接用端子电极。另外，在图10B中，在端子部使用与栅极布线相同的材料形成的电极156夹着栅极绝缘层152重叠于与源极布线电连接的第二端子150的下方。电极156不与第二端子150电连接，通过将电极156设定为与第二端子150不同的电位，例如浮动状态、GND、0V等，可以形成作为对杂波的措施的电容或作为对静电的措施的电容。此外，第二端子150夹着保护绝缘膜154与透明导电膜155电连接。
根据像素密度设置多个栅极布线、源极布线及电容布线。此外，在端子部排列地配置多个具有与栅极布线相同的电位的第一端子、多个具有与源极布线相同的电位的第二端子、多个具有与电容布线相同的电位的第三端子等。各端子的数量可以是任意的，而实施者适当地决定各端子的数量，即可。
像这样，通过六次的光刻工序，使用六个光掩模来可以完成包括底栅型的薄膜晶体管170的像素部、存储电容。而且，通过这些对应于每一个像素以矩阵状地配置来构成像素部，用来制造有源矩阵型显示装置的一方衬底。在本说明书中，为方便起见将这种衬底称为有源矩阵衬底。
当制造有源矩阵型液晶显示装置时，在有源矩阵衬底和设置有对置电极的对置衬底之间设置液晶层，固定有源矩阵衬底和对置衬底。另外，在有源矩阵衬底上设置与设置在对置衬底的对置电极电连接的共同电极，在端子部设置与共同电极电连接的第四端子。该第四端子是用来将共同电极设定为固定电位例如GND、0V等的端子。
此外，本实施方式不局限于图9的像素结构。图11示出与图9不同的俯视图的例子。图11示出一例，其中不设置电容布线，并夹着保护绝缘膜及栅极绝缘层重叠像素电极与相邻的像素的栅极布线来形成存储电容。在此情况下，可以省略电容布线及与电容布线连接的第三端子。另外，在图11中，使用相同的附图标记说明与图9相同的部分。
在有源矩阵型液晶显示装置中，通过驱动配置为矩阵状的像素电极，在屏幕上形成显示图案。详细地说，通过在被选择的像素电极和对应于该像素电极的对置电极之间施加电压，进行配置在像素电极和对置电极之间的液晶层的光学调制，该光学调制被观察者认为显示图案。
当液晶显示装置显示动态图像时，由于液晶分子本身的响应慢，所以有产生余象或动态图像的模糊的问题。有一种所谓被称为黑***的驱动技术，其中为了改善液晶显示装置的动态图像特性，而在每隔一帧进行整个表面的黑显示。
此外，还有所谓被称为倍速驱动的驱动技术，其中通过将垂直周期设定为经常的垂直周期的1.5倍以上(优选设定为2倍以上)，改善动态图像特性。
另外，还有如下驱动技术：为了改善液晶显示装置的动态图像特性，而作为背光灯使用多个LED(发光二极管)光源或多个EL光源等构成面光源，并使构成面光源的各光源独立地在一个帧期间内进行间歇发光驱动。作为面光源，可以使用三种以上的LED或白色发光的LED。由于可以独立地控制多个LED，因此也可以按照液晶层的光学调制的切换时序使LED的发光时序同步。因为在这种驱动技术中可以部分地关断LED，所以特别在进行一个屏幕中的黑色显示区所占的比率高的图像显示的情况下，可以得到耗电量的减少效果。
通过组合这些驱动技术，与现有的液晶显示装置的动态图像特性等的显示特性相比，进一步进行改善。
由于根据本实施方式而得到的n沟道型晶体管将In-Ga-Zn-O类非单晶膜用于沟道形成区并具有良好的动态特性，因此可以组合这些驱动技术。
此外，在制造发光显示装置的情况下，因为将有机发光元件的一方电极(也称为阴极)设定为低电源电位，例如GND、0V等，所以在端子部设置用来将阴极设定为低电源电位，例如GND、0V等的第四端子。此外，在制造发光显示装置的情况下，除了源极布线及栅极布线之外还设置电源供给线。由此，在端子部设置与电源供给线电连接的第五端子。
本实施方式可以与实施方式1或实施方式2自由地组合。
实施方式4
在本实施方式中，作为本发明的一个方式的半导体装置示出电子纸的例子。
图12示出有源矩阵型电子纸作为应用本发明的实施方式之一的半导体装置的例子。可以与实施方式3所示的薄膜晶体管170同样地制造用于半导体装置的薄膜晶体管581，并且它是一种电特性高的薄膜晶体管，其中在栅极绝缘层、源电极层、漏电极层上具有氧化物半导体层。
图12的电子纸是采用旋转球显示方式的显示装置的例子。旋转球显示方式是指一种方法，其中将一个半球表面为黑色而另一半球表面为白色的球形粒子用于显示元件并配置在电极层的第一电极层和第二电极层之间，并在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
薄膜晶体管581是底栅结构的薄膜晶体管，并且它在形成在绝缘层585中的开口利用源电极层或漏电极层与第一电极层587接触并电连接。在第一电极层587和第二电极层588之间设置有具有球形粒子589，该球形粒子589具有黑色区590a和白色区590b，且其周围包括充满了液体的空洞594，并且球形粒子589的周围充满有树脂等的填料595(参照图12)。在本实施方式中，第一电极层587相当于像素电极，第二电极层588相当于共同电极。
此外，还可以使用电泳元件来代替旋转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带正电的白色微粒和带负电的黑色微粒。对于设置在第一电极层和第二电极层之间的微囊，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒移动到相反方向，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般地被称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助灯。此外，其耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不向显示部供应电源，也能够保持显示过一次的图像，因此，即使使具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)远离电波发射源，也能够储存显示过的图像。
通过上述工序，可以制造可靠性高的电子纸作为半导体装置。
本实施方式可以与实施方式1至3中任一个所记载的驱动电路或像素部适当地组合而实施。
实施方式5
在本实施方式中，下面说明在本发明的实施方式之一的半导体装置的一例的显示装置中在同一衬底上至少制造驱动电路的一部分以及配置在像素部的薄膜晶体管的例子。
根据实施方式3形成配置在像素部的薄膜晶体管。此外，由于实施方式3所示的薄膜晶体管170是n沟道型TFT，因此将驱动电路中的可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。
图13A示出本发明的实施方式之一的半导体装置的一个例子的有源矩阵型液晶显示装置的框图的一个例子。图13A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的栅极线驱动电路5302；以及控制对被选择的像素的视频信号的输入的源极线驱动电路5303。
此外，实施方式3所示的薄膜晶体管170是n沟道型TFT。参照图14说明由n沟道型TFT构成的源极线驱动电路。
图14所示的源极线驱动电路包括驱动器IC5601、开关群5602_1至5602_M、第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。开关群5602_1至5602_M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c。
像素部5301通过从源极线驱动电路5303在列方向上延伸地配置的多个信号线S1-Sm(未图示)与源极线驱动电路5303连接，并且通过从栅极线驱动电路5302在行方向上延伸地配置的多个扫描线G1-Gn(未图示)与栅极线驱动电路5302连接，并具有对应于信号线S1-Sm以及扫描线G1-Gn配置为矩阵形的多个像素(未图示)。并且，各个像素与信号线Sj(信号线S1-Sm中任一)、扫描线Gi(扫描线G1-Gn中任一)连接。
驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。而且，开关群5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613及分别对应于开关群5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线。例如，第J列的布线5621_J(布线5621_1至布线5621_M中任一)分别通过开关群5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1。
另外，对第一布线5611、第二布线5612、第三布线5613分别输入信号。
另外，驱动器IC5601优选形成在单晶衬底上。再者，开关群5602_1至5602_M优选形成在与像素部同一衬底上。因此，优选通过FPC等连接驱动器IC5601和开关群5602_1至5602_M。
接着，参照图15的时序图说明图14所示的源极线驱动电路的工作。另外，图15的时序图示出选择第i行扫描线Gi时的时序图。再者，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。而且，图14的源极线驱动电路在其他行的扫描线被选择的情况下也进行与图15相同的工作。
另外，图15的时序图示出第J列布线5621_J通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1的情况。
另外，图15的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通·截止的时序5703a、第二薄膜晶体管5603b的导通·截止的时序5703b、第三薄膜晶体管5603c的导通·截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
另外，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，对布线5621_1至布线5621_M分别输入不同的视频信号。例如，在第一子选择期间T1中输入到布线5621_J的视频信号输入到信号线Sj-1，在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj，在第三子选择期间T3中输入到布线5621_J的视频信号输入到信号线Sj+1。再者，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为Data_j-1、Data_j、Data_j+1。
如图15所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，图14的源极线驱动电路通过将一个栅极选择期间分割为三个而可以在一个栅极选择期间中将视频信号从一个布线5621输入到三个信号线。因此，图14的源极线驱动电路可以将形成有驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，图14的源极线驱动电路可以提高可靠性、成品率等。
另外，只要能够如图14所示，将一个栅极选择期间分割为多个子选择期间，并在多个子选择期间的每一个中从某一个布线分别将视频信号输入到多个信号线，就对薄膜晶体管的配置、数量及驱动方法等没有限制。
例如，当在三个以上的子选择期间的每一个中从一个布线将视频信号分别输入到三个以上的信号线时，追加薄膜晶体管及用来控制薄膜晶体管的布线，即可。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，子选择期间变短。因此，优选将一个栅极选择期间分割为两个或三个子选择期间。
作为另一个例子，也可以如图16的时序图所示，将一个栅极选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。再者，图16的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通·截止的时序5803a、第二薄膜晶体管5603b的导通·截止的时序5803b、第三薄膜晶体管5603c的导通·截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图16所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-1、信号线Sj、信号线Sj+1。在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通、第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，因为应用图16的时序图的图14的源极线驱动电路通过在子选择期间之前设置预充电选择期间来可以对信号线进行预充电，所以可以高速地对像素进行视频信号的写入。另外，在图16中，使用相同的附图标记来表示与图15相同的部分，而省略对于相同的部分或具有相同的功能的部分的详细说明。
此外，说明栅极线驱动电路的结构。栅极线驱动电路包括移位寄存器或缓冲器。此外，根据情况，可以包括电平转移器或只包括移位寄存器。在栅极线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。扫描线连接有一条线上的像素的晶体管的栅电极。而且，由于需要将一条线上的像素的晶体管同时导通，因此使用能够产生大电流的缓冲器。
参照图17和图18说明用于栅极线驱动电路的一部分的移位寄存器的一个方式。
图17示出移位寄存器的电路结构。图17所示的移位寄存器由多个触发器，即触发器5701_i至5701_n构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图17的移位寄存器的连接关系。在图17的移位寄存器的第i级触发器5701_i(触发器5701_1至5701_n中任一)中，图18所示的第一布线5501连接到第七布线5717_i-1，图18所示的第二布线5502连接到第七布线5717_i+1，图18所示的第三布线5503连接到第七布线5717_i，并且图18所示的第六布线5506连接到第五布线5715。
此外，图18所示的第四布线5504在奇数级的触发器中连接到第二布线5712，在偶数级的触发器中连接到第三布线5713，并且图18所示的第五布线5505连接到第四布线5714。
但是，第一级触发器5701_1的图18所示的第一布线5501连接到第一布线5711，而第n级触发器5701_n的图18所示的第二布线5502连接到第六布线5716。
另外，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，图18示出图17所示的触发器的详细结构。图18所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。另外，第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，并且当栅极·源极之间的电压(Vgs)超过阈值电压(Vth)时成为导通状态。
在图18中，第三薄膜晶体管5573的栅电极与电源线电连接。此外，第三薄膜晶体管5573和第四薄膜晶体管5574连接的电路(图18中的由虚线围绕的电路)可以说相当于图2A所示的电路结构。在此示出所有薄膜晶体管都是增强型n沟道型晶体管的例子，但是并没有限制，例如第三薄膜晶体管5573也可以使用耗尽型n沟道型晶体管使驱动电路驱动。
接着，下面示出图18所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极或漏电极中的一方)连接到第四布线5504，并且第一薄膜晶体管5571的第二电极(源电极或漏电极中的另一方)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505，第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极，第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5575的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接到第一布线5501。
另外，将第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接部作为节点5543。再者，将第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极以及第八薄膜晶体管5578的第二电极的连接部作为节点5544。
另外，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线5506也可以分别称为第一电源线、第二电源线。
此外，也可以仅使用实施方式3所示的n沟道型TFT制造源极线驱动电路及栅极线驱动电路。因为实施方式3所示的n沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。例如，由于使用实施方式3所示的n沟道型TFT的栅极线驱动电路可以进行高速工作，因此可以提高帧频率或实现黑屏***等。
再者，通过增大栅极线驱动电路的晶体管的沟道宽度，或配置多个栅极线驱动电路等，可以实现更高的帧频率。在配置多个栅极线驱动电路的情况下，通过将用来使偶数行的扫描线驱动的栅极线驱动电路配置在一侧，并将用来使奇数行的扫描线驱动的栅极线驱动电路配置在其相反一侧，可以实现帧频率的提高。此外，当利用多个栅极线驱动电路将信号输出到相同的扫描线时，有利于显示装置的大型化。
此外，在制造本发明的实施方式之一是半导体装置的一个例子的有源矩阵型发光显示装置的情况下，在至少一个像素中配置多个薄膜晶体管，因此优选配置多个栅极线驱动电路。图13B示出有源矩阵型发光显示装置的框图的一个例子。
图13B所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；选择各像素的第一栅极线驱动电路5402及第二栅极线驱动电路5404；以及控制对被选择的像素的视频信号的输入的源极线驱动电路5403。
当将输入到图13B所示的发光显示装置的像素的视频信号设定为数字方式的情况下，通过将晶体管切换为导通状态或截止状态，像素变成发光或非发光状态。因此，可以采用面积灰度法或时间灰度法进行灰度显示。面积灰度法是一种驱动法，其中通过将一个像素分割为多个子像素并驱动各子像素分别根据视频信号，来进行灰度显示。此外，时间灰度法是一种驱动法，其中通过控制像素发光的期间，来进行灰度显示。
发光元件的响应速度比液晶元件等高，所以与液晶元件相比适合时间灰度法。具体地，在采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过分割为多个子帧期间，可以利用视频信号控制像素在一个帧期间中实际上发光的期间的总长度，并显示灰度。
另外，在图13B所示的发光显示装置中示出一种例子，其中当在一个像素中配置两个TFT时，使用第一栅极线驱动电路5402生成输入到一方开关TFT的栅极布线的第一扫描线的信号，使用第二栅极线驱动电路5404生成输入到另一方开关TFT的栅极布线的第二扫描线的信号。但是，也可以共同使用一个栅极线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据开关元件一个像素所具有的开关TFT的数量，可能会在各像素中设置多个用来控制的工作的扫描线。在此情况下，既可以使用一个栅极线驱动电路生成输入到多个扫描线的所有信号，也可以使用多个栅极线驱动电路分别生成输入到多个扫描线的信号。
此外，在发光显示装置中也可以将驱动电路中的能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。另外，也可以仅使用实施方式3所示的n沟道型TFT制造源极线驱动电路及栅极线驱动电路。
此外，上述驱动电路除了液晶显示装置及发光显示装置之外还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也被称为电泳显示装置(电泳显示器)，并具有如下优点：具有与纸相同的易读性、其耗电量比其他的显示装置小、可形成为薄且轻的形状。
作为电泳显示器可考虑各种方式。电泳显示器是如下器件，即在溶剂或溶质中分散有多个包含具有正电荷的第一粒子和具有负电荷的第二粒子的微囊，并且通过对微囊施加电场使微囊中的粒子互相向相反的方向移动，以仅显示集合在一方的粒子的颜色。另外，第一粒子或第二粒子包含染料，且在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(包含无色)。
像这样，电泳显示器是利用所谓的介电电泳效应的显示器。在该介电电泳效应中，介电常数高的物质移动到高电场区。电泳显示器不需要使用液晶显示装置所需的偏振片和对置衬底，从而可以使其厚度和重量减少一半。
将在其中分散有上述微囊的溶剂称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，在有源矩阵衬底上适当地布置多个上述微囊，使得微囊夹在两个电极之间而完成有源矩阵型显示装置，通过对微囊施加电场可以进行显示。例如，可以使用根据实施方式3的薄膜晶体管和实施方式2所示的驱动电路而获得的有源矩阵衬底。
此外，作为微囊中的第一粒子及第二粒子，采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的组合材料即可。
根据上述工序可以制造作为半导体装置的可靠性高的显示装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式6
可以使用氧化物半导体层制造薄膜晶体管并将该薄膜晶体管用于像素部及驱动电路来可以制造具有显示功能的半导体装置(也称为显示装置)。此外，使用实施方式1或实施方式2所示的反相器电路将驱动电路的一部分或整体一体形成在与像素部同一衬底上来可以形成***型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范围内包括由电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence；电致发光)元件、有机EL元件等。此外，也可以应用电子墨水等的对比度因电作用而变化的显示介质。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，本发明的实施方式之一涉及一种元件衬底，该元件衬底相当于制造该显示装置的过程中的显示元件完成之前的一个方式，并且其在多个像素中分别具备用来将电流供给到显示元件的单元。具体而言，元件衬底既可以是只形成有显示元件的像素电极的状态，又可以是形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，或其他任何方式。
另外，本说明书中的显示装置是指图像显示器件、显示器件、或光源(包括照明装置)。另外，显示装置还包括安装有连接器诸如FPC(Flexible Printed Circuit；柔性印刷电路)、TAB(Tape AutomatedBonding；载带自动键合)带或TCP(Tape Carrier Package；载带封装)的模块；将印刷线路板设置于TAB带或TCP端部的模块；通过COG(Chip On Glass；玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
在本实施方式中，参照图19A至19C说明相当于本发明的实施方式之一的半导体装置的一个方式的液晶显示面板的外观及截面。图19A和19B是一种面板的俯视图，其中利用密封材料4005将包括在形成在第一衬底4001上的栅极绝缘层、源电极层及漏电极层上的氧化物半导体层的电特性高的薄膜晶体管4010、4011以及液晶元件4013密封在与第二衬底4006之间。图19C相当于沿着图19A和19B的M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和栅极线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和栅极线驱动电路4004上设置有第二衬底4006。因此，像素部4002和栅极线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在与第一衬底4001上的由密封材料4005围绕的区域不同的区域中安装有源极线驱动电路4003，该源极线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另外准备的衬底上。
另外，对于另外形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图19A是通过COG方法安装源极线驱动电路4003的例子，而图19B是通过TAB方法安装源极线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和栅极线驱动电路4004包括多个薄膜晶体管。在图19C中例示像素部4002所包括的薄膜晶体管4010和栅极线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4020、4021。
薄膜晶体管4010、4011相当于包括栅极绝缘层、源电极层及漏电极层上的氧化物半导体层的电特性高的薄膜晶体管，并可以应用实施方式3所示的薄膜晶体管170。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。另外，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，且隔着绝缘层4032、4033夹有液晶层4008。
另外，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将铝箔夹在PVF薄膜或聚酯薄膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。另外，还可以使用球状间隔物。
另外，还可以使用不使用取向膜的显示蓝相(blue phase)的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将使用混合有5重量％以上的手性试剂的液晶组成物用于液晶层4008。包含显示为蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理从而视角依赖小。
另外，本实施方式是透过型液晶显示装置的例子，但是可以应用于反射型液晶显示装置或半透型液晶显示装置。
此外，虽然在本实施方式的液晶显示装置中示出在衬底的外侧(可见一侧)设置偏振片，在衬底的内侧按顺序设置着色层、用于显示元件的电极层的例子，但是也可以将偏振片设置在衬底的内侧。另外，偏振片和着色层的叠层结构不局限于本实施方式的结构，而根据偏振片及着色层的材料及制造工序条件适当地设定，即可。此外，还可以设置用作黑矩阵的遮光膜。
另外，在本实施方式中，使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020、绝缘层4021)覆盖通过实施方式3得到的薄膜晶体管170，以降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性。另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。使用溅射法等并利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层而形成保护膜，即可。虽然在本实施方式中示出通过溅射法形成保护膜的例子，但是并没有限制而采用各种方法形成，即可。
在此，形成具有叠层结构的绝缘层4020作为保护膜，并且作为绝缘层4020的第一层，通过溅射法或等离子体CVD法形成氧化硅膜。通过使用氧化硅膜作为保护膜，有防止用作源电极层及漏电极层的铝膜中产生小丘的效果。
此外，形成绝缘层4020作为保护膜的第二层。在此，作为绝缘层4020的第二层，通过等离子体CVD法形成氮化硅膜。通过作为保护膜形成氮化硅膜，可以抑制钠等的离子侵入到半导体区中而改变TFT的电特性。
另外，也可以在形成保护膜之后进行氧化物半导体层的退火(300℃至400℃)。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺或环氧树脂等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。硅氧烷基树脂也可以使用有机基(例如，烷基、芳基)及氟基团作为取代基。此外，有机基也可以具有氟基团。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层4021。
另外，硅氧烷基树脂相当于以硅氧烷基材料为起始材料而形成的包含Si-O-Si键的树脂。
对于绝缘膜4021的形成方法没有特别的限制，而可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮刀、辊涂机、帘涂机、刮刀涂布机等。在使用材料液形成绝缘层4021的情况下，也可以在进行焙烧的工序中同时进行氧化物半导体层的退火(300℃至400℃)。通过兼作绝缘层4021的焙烧工序和氧化物半导体层的退火，可以高效地制造半导体装置。
作为像素电极层4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极层4030、对置电极层4031。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给到另外形成的源极线驱动电路4003、栅极线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
在本实施方式中，连接端子电极4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，端子电极4016由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019与FPC4018所具有的端子电连接。
此外，虽然在图19A至19C中示出另外形成源极线驱动电路4003并将其安装在第一衬底4001的例子，但是本实施方式不局限于该结构。既可以另外形成栅极线驱动电路而安装，又可以另外仅形成源极线驱动电路的一部分或栅极线驱动电路的一部分而安装。
图20示出使用应用本发明的实施方式之一制造的TFT衬底2600来构成用作半导体装置的液晶显示模块的一个例子。
图20是液晶显示模块的一个例子，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、漫射片2613。光源由冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，且其中组装有控制电路及电源电路等的外部电路。此外，还可以在偏振片和液晶层之间具有相位差板的状态下进行层叠。
液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domainVertical Alignment)模式、PVA(垂直取向构型；Patterned VerticalAlignment)模式、ASM(轴对称排列微胞；Axially Symmetric alignedMicro-cell)模式、OCB(光学补偿弯曲；Optical CompensatedBirefringence)模式、FLC(铁电性液晶；Ferroelectric LiquidCrystal)模式、AFLC(反铁电性液晶；Anti Ferroelectric LiquidCrystal)模式等。
通过上述工序，可以制造可靠性高的液晶显示面板作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式7
在本实施方式中，示出发光显示装置的例子作为本发明的实施方式之一的半导体装置。在此，示出利用电致发光的发光元件作为显示装置所具有的显示元件。对利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以产生电流。然后，由于这些载流子(电子和空穴)重新结合，发光有机化合物达到激发态，并且当该激发态恢复到基态时，获得发光。根据这种机理，该发光元件被称为电流激发型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有由电介质层夹住发光层并还利用电极夹住该发光层的结构，且其发光机理是利用金属离子的内层电子跃迁的定域型发光。另外，在此使用有机EL元件作为发光元件而进行说明。
图21示出可应用数字时间灰度驱动的像素结构的一例作为应用本发明的半导体装置的例子。
说明可应用数字时间灰度驱动的像素的结构及像素的工作。在此，示出在一个像素中使用两个将氧化物半导体层用于沟道形成区的n沟道型晶体管的例子。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404及电容元件6403。在开关晶体管6401中，栅极连接到扫描线6406、第一电极(源电极及漏电极中的一方)连接到信号线6405，第二电极(源电极及漏电极中的另一方)直接连接到驱动晶体管6402的栅极。另外，由于可以通过对实施方式2所示的栅极绝缘层进行的蚀刻形成用来使第二电极直接连接到驱动晶体管6402的栅极的接触孔，因此光掩模的总数不增加。在驱动晶体管6402中，栅极通过电容元件6403连接到电源线6407，第一电极连接到电源线6407，第二电极连接到发光元件6404的第一电极(像素电极)。
另外，将发光元件6404的第二电极(共同电极6408)设定为低电源电位。注意，低电源电位是指以设定于电源线6407的高电源电位为标准满足低电源电位＜高电源电位的电位。作为低电源电位，例如可以设定为GND、0V等。将该高电源电位和低电源电位的电位差施加到发光元件6404并在发光元件6404中产生电流以使发光元件6404发光。为了使发光元件6404发光，将高电源电位和低电源电位分别设定为其间的电位差成为发光元件6404的正向阈值电压以上。
此外，也可以代替电容元件6403使用驱动晶体管6402的栅极电容而省略电容元件6403。至于驱动晶体管6402的栅极电容，也可以在沟道形成区和栅电极之间形成电容。
在此，在采用电压输入电压驱动方式的情况下，对驱动晶体管6402的栅极输入将驱动晶体管6402处于充分导通或截止的状态的视频信号。也就是，使驱动晶体管6402在线性区进行工作。由于使驱动晶体管6402在线性区进行工作，因此对驱动晶体管6402的栅极施加比电源线6407的电压高的电压。另外，对信号线6405施加电源线(电压+驱动晶体管6402的Vth)以上的电压。
此外，在进行模拟灰度驱动代替数字时间灰度驱动的情况下，通过使信号的输入不同，可以使用与图21相同的像素结构。
在进行模拟灰度驱动的情况下，对驱动晶体管6402的栅极施加发光元件6404的正向电压+驱动晶体管6402的Vth以上的电压。发光元件6404的正向电压是指在设定所希望的亮度时的电压，至少包括正向阈值电压。注意，通过输入使驱动晶体管6402在饱和区中工作的视频信号，可以在发光元件6404产生电流。为了使驱动晶体管6402在饱和区进行工作，将电源线6407的电位设定为高于驱动晶体管6402的栅极电位。通过将视频信号设定为模拟方式，可以在发光元件6404中产生根据视频信号的电流来进行模拟灰度驱动。
注意，图21所示的像素结构不局限于此。例如，还可以对图21所示的像素中添加开关、电阻元件、电容元件、晶体管或逻辑电路等。
接着，参照图22A至22C说明发光元件的结构。在此，以驱动TFT是增强型的情况为例子来说明像素的截面结构。可以与实施方式3所示的薄膜晶体管同样制造用于图22A、22B和22C的半导体装置的作为驱动TFT的TFT7001、7011、7021，并且这些TFT是包括栅极绝缘层、源电极层、漏电极层上的氧化物半导体层的可靠性高的薄膜晶体管。
为了取出发光，发光元件的阳极或阴极的至少一方是透明的即可。而且，在衬底上形成薄膜晶体管及发光元件，并且有如下结构的发光元件，即从与衬底相反的面取出发光的顶部发射、从衬底一侧的面取出发光的底部发射以及从衬底一侧及与衬底相反的面取出发光的双面发射。像素结构可以应用于任何发射结构的发光元件。
参照图22A说明顶部发射结构的发光元件。
在图22A中示出当驱动TFT的TFT7001为n型且从发光元件7002发射的光穿过到阳极7005一侧时的像素的截面图。在图22A中，发光元件7002的阴极7003和驱动TFT的TFT7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。至于阴极7003，只要是功函数小且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、CaF、MgAg、AlLi等。而且，发光层7004可以由单层或多层的叠层构成。在由多层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。另外，不需要设置所有这种层。使用透过光的具有透光性的导电材料形成阳极7005，例如也可以使用具有透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
由阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图19A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，参照图22B说明底部发射结构的发光元件。示出在驱动TFT7011是n型，且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在图22B中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。另外，在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成有用来反射光或遮光的屏蔽膜7016。与图22A的情况同样，至于阴极7013，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，可以将膜厚度为20nm的铝膜用作阴极7013。而且，与图22A同样，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图22A同样使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图22B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
接着，参照图22C说明双面发射结构的发光元件。在图22C中，在与驱动TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，在阴极7023上按顺序层叠有发光层7024、阳极7025。与图22A的情况同样，至于阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度。例如，可以将膜厚度为20nm的Al用作阴极7023。而且，与图22A同样，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图22A同样使用透过光的具有透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图22C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧的双方。
另外，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
另外，在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
另外，本实施方式所示的半导体装置不局限于图22A至22C所示的结构而可以根据本发明的技术思想进行各种变形。
接着，参照图23A和23B说明相当于本发明的半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图23A是一种面板的俯视图，其中利用密封材料将包括形成在第一衬底上的栅极绝缘层、栅极绝缘层上的源电极层及漏电极层、源电极层及漏电极层上的氧化物半导体层的电特性高的薄膜晶体管及发光元件密封在与第二衬底之间。图23B相当于沿着图23A的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、源极线驱动电路4503a、4503b及栅极线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、源极线驱动电路4503a、4503b及栅极线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、源极线驱动电路4503a、4503b以及栅极线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样，优选使用气密性高且脱气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)及覆盖材料进行封装(封入)。
此外，设置在第一衬底4501上的像素部4502、源极线驱动电路4503a、4503b及栅极线驱动电路4504a、4504b包括多个薄膜晶体管。在图23B中，例示包括在像素部4502中的薄膜晶体管4510和包括在源极线驱动电路4503a中的薄膜晶体管4509。
薄膜晶体管4509、4510相当于包括栅极绝缘层、源电极层及漏电极层上的氧化物半导体层的电特性高的薄膜晶体管，并可以应用实施方式3所示的薄膜晶体管170。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。另外，发光元件4511的结构是第一电极层4517、场致发光层4512、第二电极层4513的叠层结构，但是不局限于本实施方式所示的结构。可以根据从发光元件4511取出的光的方向等适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选的是，使用感光材料，在第一电极层4517上形成开口部，并将其开口部的侧壁形成为具有连续的曲率的倾斜面。
场致发光层4512既可以由单层构成，又可以由多个层的叠层构成。
也可以在第二电极层4513及分隔壁4520上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，供给到源极线驱动电路4503a、4503b、栅极线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
在本实施方式中，连接端子电极4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成，端子电极4516由与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a所具有的端子。
位于从发光元件4511的取出光的方向上的第二衬底4506需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固性树脂或热固性树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)等。在本实施方式中，作为填料使用氮。
另外，若有需要，也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理利用表面的凹凸来扩散反射光并降低眩光。
源极线驱动电路4503a、4503b及栅极线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路而安装。此外，也可以另外仅形成源极线驱动电路或其一部分、或者栅极线驱动电路或其一部分而安装。本实施方式不局限于图23A和23B的结构。
通过上述工序，可以制造作为半导体装置的可靠性高的发光显示装置(显示面板)。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式8
本发明的实施方式之一的半导体装置可以应用于电子纸。电子纸可以用于用来显示信息的所有领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招贴、电车等的交通工具的车厢广告、***等的各种卡片中的显示等。图24A和24B以及图25示出电子设备的一个例子。
图24A示出使用电子纸制造的招贴2631。在广告介质是纸的印刷物的情况下用手进行广告的交换，但是如果使用应用本发明的实施方式之一的电子纸，则可以在短时间内改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。另外，招贴也可以采用以无线的方式收发信息的结构。
此外，图24B示出电车等的交通工具的车厢广告2632。在广告介质是纸的印刷物的情况下用手进行广告的交换，但是如果使用应用本发明的实施方式之一的电子纸，则在短时间内不需要许多人手地改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。另外，车厢广告也可以采用以无线的方式收发信息的结构。
另外，图25示出电子书籍2700的一个例子。例如，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，且可以以该轴部2711为轴进行开闭动作。通过采用这种结构，可以进行如纸的书籍那样的动作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图25中的显示部2705)中可以显示文章，而在左边的显示部(图25中的显示部2707)中可以显示图像。
此外，在图25中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。另外，也可以采用在与框体的显示部同一个的面上具备键盘、定位装置等的结构。另外，也可以采用在框体的背面及侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录介质***部等的结构。再者，电子书籍2700也可以具有电子词典的功能。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式9
根据本发明的实施方式之一的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图26A示出电视装置9600的一个例子。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示映像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另外提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的映像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
另外，电视装置9600采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图26B示出数码相框9700的一个例子。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
另外，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录介质***部等的结构。这种结构也可以组装到与显示部同一个面，但是通过将其设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录介质***部***储存有使用数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数码相框9700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
图27A示出一种便携式游戏机，其由框体9881和框体9891的两个框体构成，并且通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图27A所示的便携式游戏机还具备扬声器部9884、记录媒体***部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(包括测定如下因素的功能：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用至少具备包括根据本发明的实施方式之一的半导体装置的结构，且可以采用适当地设置有其它附属设备的结构。图27A所示的便携式游戏机具有如下功能：读出存储在记录介质中的程序或数据并将其显示在显示部上；以及通过与其他便携式游戏机进行无线通信而实现信息共享。另外，图27A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图27B示出大型游戏机的一种的自动***9900的一个例子。在自动***9900的框体9901中安装有显示部9903。另外，自动***9900还具备如起动杆或停止开关等的操作单元、投币孔、扬声器等。当然，自动***9900的结构不局限于此，只要采用至少具备包括根据本发明的实施方式之一的半导体装置的结构，且可以采用适当地设置有其它附属设备的结构。
图28A示出移动电话机1000的一个例子。移动电话机1000除了安装在框体1001的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
图28A所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外，可以用手指等触摸显示部1002来打电话或进行电子邮件的输入的操作。
显示部1002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是显示模式和输入模式的两个模式混合的显示+输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的画面的大部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，来判断移动电话机1000的方向(竖向还是横向)，从而可以对显示部1002的画面显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换画面模式。还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式来进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002，来拍摄掌纹、指纹等，而可以进行个人识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测光源，也可以拍摄手指静脉、手掌静脉等。
图28B也是移动电话机的一例。图28B的移动电话机在框体9411中具有包括显示部9412及操作键9413的显示装置9410，在框体9401中具有包括操作按钮9402、外部输入端子9403、麦克风9404、扬声器9405及接电时发光的发光部9406的通信装置9400，并且具有显示功能的显示装置9410可以在箭头所示的两个方向上与具有电话功能的通信装置9400卸装。因此，可以将显示装置9410和通信装置的9400的短轴彼此安装或将显示装置的9410和通信装置9400的长轴彼此安装。此外，在只需要显示功能的情况下，也可以将显示装置9410从通信装置9400卸下，然后单独地使用显示装置9410。通信装置9400和显示装置9410可以利用无线通信或有线通信授受图像或输入信息，并且它们分别具有可充电的电池。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式10
在本实施方式中示出实际上制造4英寸的QVGA的液晶显示面板的例子。
通过实施方式3所示的过程而可获得的底栅底接触型TFT因为可以将栅极绝缘膜上的源漏电极布线构图为利用光刻技术和干蚀刻规定的尺寸，所以可以进行沟道长度的控制及微细化，并有利于生产率的提高及源极线驱动电路的高速工作。此外，如图5C所示，可以使用电容布线、栅极绝缘层、保护绝缘膜及像素电极形成配置在液晶显示装置的像素的保持电容Cs，因不隔着氧化物半导体层(In-Ga-Zn-O类非单晶膜)而可以以小面积确保电容，并且在采用显示规格是QVGA的4英寸面板的情况下，可以提高开口率4％。此外，采用使源电极或漏电极通过形成在栅极绝缘膜的接触孔与栅电极直接电连接的结构(也称为直接接触结构)，从而可以减少移位寄存器的接触数。通过减少接触数，可以谋求提高成品率。
图29示出根据实施方式3所示的过程实际上制造的TFT(同一衬底上的任意32个TFT)的测量结果。TFT的条件是如下：栅极氧化膜(相对介电常数为4.1)的厚度为200[nm]；沟道长度L＝4μm；沟道宽度W＝20μm。对同一衬底上的任意32个TFT的每个进行测量。在图29中，同一衬底上的任意32个TFT的VG-ID曲线大致一致，获得不均匀少的TFT。根据图29的VG-ID曲线算出了电场效应迁移率(Field effect mobility)μFE。算出方法假定Gradual Channel(缓变沟道)近似，并且在饱和区(Vds＝10[V])中，32个TFT中的示出电场效应迁移率(μFE)的最大值的TFT的值为11.3[cm2/Vs]。
如图17及图18所示，将多个移位寄存器用于驱动器电路。以驱动电压16V设计，并且作为电源需要两个正电源和一个负电源。驱动器电路的TFT的沟道长度L＝10μm，沟道宽度W＝50μm。此外，驱动器电路的移位寄存器的级数为44级。图30示出使用示波器对实际上制造的驱动器电路进行测量而得到的结果。在图30中，最上面的波形是移位寄存器的最后级(第44级)的输出波形，其下面的波形是第43级的，在下一个的波形是第42级的。驱动电压是16[V]。此时消费的电流为0.57[mA]。图30的最下面的波形是4相时钟中的一个波形，其一部分从移位寄存器的第42级输出。在用作栅极线驱动电路的情况下，当采用显示规格是QVGA的面板时，需要3.66kHz的驱动器驱动频率，需要68.31[μs]以下的栅极选择期间，并且当采用显示规格是VGA的面板时，需要34.44[μs]以下的栅极选择期间。可以知道本实施方式的驱动器电路满足上述规格。
接着，图31示出当最大驱动频率(606.2kHz)时的驱动器输出波形。第4级的波形是4相时钟之一，且其一部分从驱动器电路的第42级输出。当采用显示规格是QVGA的面板时，驱动器驱动频率为234.24kHz。根据驱动器输出波形，当使用该驱动器电路进行视频写入时，写入期间为1.07[μs]。根据其结果，通过增加视频信号的数量并分别输入而对面板传输视频数据，可以在同一衬底上安装像素部、栅极线驱动电路、源极线驱动电路。在本实施方式中，视频信号的数量为16个。
在同一衬底上形成上述包括移位寄存器的驱动电路和像素部来制造4英寸全彩色液晶显示器。表3示出该显示器的规格。
[表3]
  项目  说明书
  对角线尺寸  4.015inch
  像素数  320xRGBx240(QVGA)
  像素密度  99.6dpi
  面板尺寸  8.74cmx9.94cm
  驱动器  集成
  开口率  41.8％
所制造的显示器的像素数为320×RGB×240(QVGA)，像素密度为99.6dpi。而且，该显示器是内置有源极线驱动电路及栅极线驱动电路的显示器。
栅极线驱动电路的时钟频率为3.66[kHz]，栅极选择期间为68.31[μs]。16个视频信号同时进行模拟输入，通过开关写入到面板。视频写入期间为1.07[μs]，源极线驱动电路的驱动频率为234.24[kHz]。试制4.015英寸的全彩色显示有源矩阵液晶显示器。图32示出其附图。由于在同一衬底上形成显示部和驱动电路，因此如图32所示，显示区的周边具有源极线驱动电路201及栅极线驱动电路202。
本说明书根据2008年10月3日在日本专利局受理的日本专利申请编号2008-259064以及2009年6月25日在日本专利局受理的日本专利申请编号2009-150998而制作，所述申请内容包括在本说明书中。

Claims (8)

1.一种显示装置，包括：
包括具有第一氧化物半导体层的第一薄膜晶体管的像素部；以及驱动电路，其包括：
第二薄膜晶体管，其具有：
第一栅电极；
第一栅电极上的栅极绝缘层；以及
栅极绝缘层上的第二氧化物半导体层；
第三薄膜晶体管，其具有：
第二栅电极；
第二栅电极上的栅极绝缘层；
栅极绝缘层上的第三氧化物半导体层；以及
在栅极绝缘层中的接触孔，
经接触孔直接连接到第二栅电极的第一布线；以及
与第一栅电极和第二栅电极两者重叠的第二布线，其中所述栅极绝缘层在其间***，
其中，第二布线与第二氧化物半导体层和第三氧化物半导体层直接接触。
2.根据权利要求1所述的显示装置，其中所述第一氧化物半导体层、所述第二氧化物半导体层和所述第三氧化物半导体层包含铟、镓及锌。
3.根据权利要求1所述的显示装置，其中将所述像素部和所述驱动电路设置在同一衬底上。
4.一种显示装置，包括：
衬底上的像素部，所述像素部包括：
具有其间夹着栅极绝缘层的第一栅电极和所述第一栅电极上的第一氧化物半导体层的第一薄膜晶体管；以及
所述衬底上的驱动电路，所述驱动电路包括：
所述栅极绝缘层上的布线；
第二薄膜晶体管，其具有：
第二栅电极；以及
在所述第二栅电极上的第二氧化物半导体层，在所述第二栅电极和所述第二氧化物半导体层之间夹着所述栅极绝缘层，其中所述第二氧化物半导体层与所述布线重叠；以及
第三薄膜晶体管，其具有：
第三栅电极，以及
在所述第三栅电极上的第三氧化物半导体层，在所述第三栅电极和所述第三氧化物半导体层之间夹着所述栅极绝缘层，其中所述第三氧化物半导体层与所述布线重叠；
其中，所述布线与所述第二氧化物半导体层、所述第三氧化物半导体层和所述第三栅电极直接接触，以及
其中，所述布线经所述栅极绝缘层中形成的接触孔与所述第三栅电极直接接触。
5.根据权利要求4所述的显示装置，其中所述第一氧化物半导体层、所述第二氧化物半导体层和所述第三氧化物半导体层包含铟、镓及锌。
6.一种显示装置的制造方法，包括如下步骤：
在衬底上形成第一栅电极及第二栅电极；
在所述第一栅电极及所述第二栅电极上形成栅极绝缘层；
在所述栅极绝缘层中形成接触孔；
形成通过所述接触孔与所述第二栅电极直接连接的第一布线及隔着所述栅极绝缘层与所述第一栅电极及所述第二栅电极的双方重叠的第二布线；以及
在所述栅极绝缘层和所述第二布线上形成与所述第一栅电极重叠的第一氧化物半导体层，且在所述栅极绝缘层、所述第一布线和所述第二布线上形成与所述第二栅电极重叠的第二氧化物半导体层，
其中，所述第二氧化物半导体层与所述第一布线及所述第二布线直接接触。
7.根据权利要求6所述的显示装置的制造方法，其中在形成所述第一氧化物半导体层及所述第二氧化物半导体层之前，对所述栅极绝缘层表面进行等离子体处理。
8.根据权利要求6所述的显示装置的制造方法，其中在形成所述第一布线及所述第二布线之前，对所述栅极绝缘层表面及所述接触孔底面进行等离子体处理。
CN200910175792.5A 2008-10-03 2009-09-28 显示装置及其制造方法 Active CN101714546B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008-259064 2008-10-03
JP2008259064 2008-10-03
JP2009-150998 2009-06-25
JP2009150998 2009-06-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410147079.0A Division CN103928476A (zh) 2008-10-03 2009-09-28 显示装置及其制造方法

Publications (2)

Publication Number Publication Date
CN101714546A CN101714546A (zh) 2010-05-26
CN101714546B true CN101714546B (zh) 2014-05-14

Family

ID=42215093

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410147079.0A Pending CN103928476A (zh) 2008-10-03 2009-09-28 显示装置及其制造方法
CN200910175792.5A Active CN101714546B (zh) 2008-10-03 2009-09-28 显示装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410147079.0A Pending CN103928476A (zh) 2008-10-03 2009-09-28 显示装置及其制造方法

Country Status (5)

Country Link
US (3) US8344372B2 (zh)
JP (5) JP2011029579A (zh)
KR (4) KR101981525B1 (zh)
CN (2) CN103928476A (zh)
TW (2) TWI489608B (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20210135349A (ko) 2008-10-03 2021-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기
KR102378956B1 (ko) 2008-10-24 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101914404B1 (ko) 2008-11-21 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI616707B (zh) 2008-11-28 2018-03-01 半導體能源研究所股份有限公司 液晶顯示裝置
KR101719350B1 (ko) * 2008-12-25 2017-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011027661A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011034012A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
KR101835748B1 (ko) * 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
WO2011048925A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US20120287110A1 (en) * 2009-12-24 2012-11-15 Sharp Kabushiki Kaisha Liquid crystal display device, drive method of liquid crystal display device, and electronic device
KR102008754B1 (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR20190000365A (ko) 2010-02-26 2019-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
WO2011108199A1 (ja) * 2010-03-04 2011-09-09 シャープ株式会社 薄膜トランジスタの製造方法及びその方法により製造された薄膜トランジスタ、アクティブマトリクス基板
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101854421B1 (ko) * 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI401497B (zh) * 2010-08-26 2013-07-11 Au Optronics Corp 顯示面板
WO2012043971A2 (ko) * 2010-09-29 2012-04-05 포항공과대학교 산학협력단 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
US8900914B2 (en) * 2011-06-06 2014-12-02 Sharp Kabushiki Kaisha TFT substrate and method for manufacturing same
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
JP6099372B2 (ja) 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8981372B2 (en) * 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9379169B2 (en) * 2012-09-14 2016-06-28 Universal Display Corporation Very high resolution AMOLED display
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
JP6083089B2 (ja) * 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
KR102258973B1 (ko) * 2013-10-31 2021-06-02 타이코에이엠피 주식회사 센싱 블록 및 이를 포함하는 배터리 패키지
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103943632B (zh) * 2013-12-31 2017-03-08 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示器
KR102418666B1 (ko) 2014-05-29 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법
KR102354008B1 (ko) 2014-05-29 2022-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기
CN104112711B (zh) * 2014-07-22 2017-05-03 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法
CN104183608B (zh) * 2014-09-02 2017-05-03 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
CN104241298B (zh) * 2014-09-02 2017-11-10 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
US9368490B2 (en) 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement-depletion mode inverter with two transistor architectures
US9634145B2 (en) 2014-10-29 2017-04-25 Eastman Kodak Company TFT substrate with variable dielectric thickness
US9368491B2 (en) 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement mode inverter with variable thickness dielectric stack
TWI699897B (zh) 2014-11-21 2020-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
FI20150334A (fi) * 2015-01-14 2016-07-15 Artto Mikael Aurola Paranneltu puolijohdekokoonpano
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
WO2017137869A1 (en) * 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
WO2017158967A1 (ja) * 2016-03-18 2017-09-21 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法
JP2019509638A (ja) * 2016-03-31 2019-04-04 ダウ グローバル テクノロジーズ エルエルシー 不動態化薄膜トランジスタコンポーネント
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JP6867832B2 (ja) 2017-03-09 2021-05-12 三菱電機株式会社 アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法
JP6903503B2 (ja) 2017-07-05 2021-07-14 三菱電機株式会社 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
CN107958656B (zh) * 2018-01-08 2019-07-02 武汉华星光电技术有限公司 Goa电路
CN108538336B (zh) * 2018-04-19 2020-12-15 上海天马有机发光显示技术有限公司 发光移位寄存器及发光控制方法、驱动电路及显示装置
KR20200143618A (ko) 2019-06-14 2020-12-24 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
CN113325199B (zh) * 2021-06-09 2022-04-29 东南大学 一种热电堆式高灵敏度柔性加速度传感器及其制备方法
CN113981605B (zh) * 2021-11-01 2023-02-28 东南大学 一种基于电子墨水的彩色图形化变色织物及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516279A (zh) * 2003-01-10 2004-07-28 统宝光电股份有限公司 薄膜晶体管阵列及其驱动电路结构
CN101174038A (zh) * 2006-11-01 2008-05-07 群康科技(深圳)有限公司 液晶显示器

Family Cites Families (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58191461A (ja) * 1982-05-04 1983-11-08 Toshiba Corp 半導体装置の製造方法
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63301565A (ja) * 1987-05-30 1988-12-08 Matsushita Electric Ind Co Ltd 薄膜集積回路
JPH02156676A (ja) 1988-12-09 1990-06-15 Fuji Xerox Co Ltd 薄膜半導体装置
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JPH0682823A (ja) 1992-09-01 1994-03-25 Sharp Corp 論理・駆動回路およびその製造方法
JPH06160904A (ja) * 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JPH06202156A (ja) 1992-12-28 1994-07-22 Sharp Corp ドライバーモノリシック駆動素子
JPH06151307A (ja) 1993-06-11 1994-05-31 Sanyo Electric Co Ltd 薄膜トランジスタ回路装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP2677260B2 (ja) * 1995-06-29 1997-11-17 日本電気株式会社 アクティブマトリクス液晶表示装置
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10290012A (ja) 1997-04-14 1998-10-27 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方法
JPH1184418A (ja) 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
JPH11163362A (ja) 1997-12-02 1999-06-18 Toshiba Corp 薄膜トランジスタの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1017108B1 (en) 1998-12-25 2009-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices and methods of manufacturing the same
JP4597295B2 (ja) 1998-12-25 2010-12-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4963140B2 (ja) * 2000-03-02 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
US6828587B2 (en) 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6549071B1 (en) 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3382221B2 (ja) * 2000-12-04 2003-03-04 株式会社東芝 液晶表示装置
SG179310A1 (en) 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4069648B2 (ja) 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP2003280034A (ja) 2002-03-20 2003-10-02 Sharp Corp Ｔｆｔ基板およびそれを用いる液晶表示装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003309266A (ja) 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100870522B1 (ko) 2002-09-17 2008-11-26 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4314843B2 (ja) 2003-03-05 2009-08-19 カシオ計算機株式会社 画像読取装置及び個人認証システム
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004349583A (ja) * 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US8101467B2 (en) 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
KR101130232B1 (ko) 2003-11-14 2012-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조 방법
KR101019045B1 (ko) 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20050104800A (ko) * 2004-04-29 2005-11-03 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4574261B2 (ja) * 2004-07-16 2010-11-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4906039B2 (ja) * 2004-08-03 2012-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4754918B2 (ja) * 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7427776B2 (en) 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5036173B2 (ja) * 2004-11-26 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015472B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
CN101060139A (zh) 2006-04-17 2007-10-24 三星电子株式会社 非晶氧化锌薄膜晶体管及其制造方法
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP2007316104A (ja) * 2006-05-23 2007-12-06 Casio Comput Co Ltd 表示装置
KR100801961B1 (ko) * 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101217555B1 (ko) 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
KR20080017965A (ko) 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
JP2007027773A (ja) * 2006-08-28 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
KR100790761B1 (ko) 2006-09-29 2008-01-03 한국전자통신연구원 인버터
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
TWI331401B (en) * 2007-04-12 2010-10-01 Au Optronics Corp Method for fabricating a pixel structure and the pixel structure
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR20210135349A (ko) 2008-10-03 2021-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
CN103928476A (zh) 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102378956B1 (ko) 2008-10-24 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101914404B1 (ko) 2008-11-21 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516279A (zh) * 2003-01-10 2004-07-28 统宝光电股份有限公司 薄膜晶体管阵列及其驱动电路结构
CN101174038A (zh) * 2006-11-01 2008-05-07 群康科技(深圳)有限公司 液晶显示器

Also Published As

Publication number Publication date
CN103928476A (zh) 2014-07-16
JP6309058B2 (ja) 2018-04-11
KR101528793B1 (ko) 2015-06-15
JP5690911B2 (ja) 2015-03-25
JP2014082507A (ja) 2014-05-08
US20100252826A1 (en) 2010-10-07
JP2018139288A (ja) 2018-09-06
US9589988B2 (en) 2017-03-07
JP2011029579A (ja) 2011-02-10
KR20140124740A (ko) 2014-10-27
CN101714546A (zh) 2010-05-26
US20130126878A1 (en) 2013-05-23
TWI489608B (zh) 2015-06-21
JP2016225649A (ja) 2016-12-28
TW201030924A (en) 2010-08-16
KR101981525B1 (ko) 2019-05-23
US8907335B2 (en) 2014-12-09
US20150053976A1 (en) 2015-02-26
KR20100038161A (ko) 2010-04-13
JP2015128165A (ja) 2015-07-09
KR20190057224A (ko) 2019-05-28
JP6031133B2 (ja) 2016-11-24
TWI538146B (zh) 2016-06-11
US8344372B2 (en) 2013-01-01
KR20170083004A (ko) 2017-07-17
JP6391870B2 (ja) 2018-09-19
TW201515178A (zh) 2015-04-16
KR102083782B1 (ko) 2020-03-03

Similar Documents

Publication Publication Date Title
CN101714546B (zh) 显示装置及其制造方法
CN101714547B (zh) 显示装置
CN101728276B (zh) 半导体装置的制造方法
CN101740634B (zh) 半导体装置及其制造方法
CN101713897B (zh) 显示装置
CN102150191B (zh) 显示装置
CN101752425B (zh) 半导体装置及其制造方法
CN101901768B (zh) 半导体装置以及半导体装置的制造方法
CN102160104B (zh) 半导体装置
CN101640220B (zh) 半导体装置及其制造方法
CN105448969B (zh) 半导体装置的制造方法
CN101740632B (zh) 半导体装置及其制造方法
CN102496628A (zh) 显示装置
CN102498553A (zh) 晶体管及显示设备
CN102473735A (zh) 半导体装置及其制造方法
CN102160105A (zh) 显示装置及其制造方法
CN102576732A (zh) 半导体装置与用于制造半导体装置的方法
CN102473733A (zh) 半导体装置以及制造半导体装置的方法
CN102511082A (zh) 半导体器件及其制造方法
CN102484140A (zh) 半导体器件的制造方法
CN101814530A (zh) 半导体装置以及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant