JP3362008B2 - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JP3362008B2 JP3362008B2 JP04423999A JP4423999A JP3362008B2 JP 3362008 B2 JP3362008 B2 JP 3362008B2 JP 04423999 A JP04423999 A JP 04423999A JP 4423999 A JP4423999 A JP 4423999A JP 3362008 B2 JP3362008 B2 JP 3362008B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- source
- gate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000010410 layer Substances 0.000 claims description 224
- 238000000034 method Methods 0.000 claims description 70
- 239000011229 interlayer Substances 0.000 claims description 59
- 238000005530 etching Methods 0.000 claims description 32
- 229910000838 Al alloy Inorganic materials 0.000 claims description 29
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 21
- 229910052718 tin Inorganic materials 0.000 claims description 21
- 230000001681 protective effect Effects 0.000 claims description 20
- 239000003870 refractory metal Substances 0.000 claims description 13
- 239000000460 chlorine Substances 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- -1 chlorine ions Chemical class 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 190
- 230000007547 defect Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 13
- 238000001020 plasma etching Methods 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005536 corrosion prevention Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＦＴ（Thin Fil
m Transistor）を有する液晶表示装置およびその製造方
法に関するものである。
m Transistor）を有する液晶表示装置およびその製造方
法に関するものである。
【０００２】
【従来の技術】従来、高品質の画像を表示可能なものと
して、ＴＦＴ方式の液晶表示装置が多用されている。以
下、この液晶表示装置が備える半導体基板の製造方法に
ついて説明する。
して、ＴＦＴ方式の液晶表示装置が多用されている。以
下、この液晶表示装置が備える半導体基板の製造方法に
ついて説明する。
【０００３】この液晶表示装置が備える半導体の基本構
造は、逆スタガー型であるため、最下層に設けられるゲ
ート電極については、エッチング選択性の高い金属を使
用することが好ましい。ここでは、ゲート電極の材料と
してＴａ金属膜を使用した場合を図６に基づいて説明す
る。
造は、逆スタガー型であるため、最下層に設けられるゲ
ート電極については、エッチング選択性の高い金属を使
用することが好ましい。ここでは、ゲート電極の材料と
してＴａ金属膜を使用した場合を図６に基づいて説明す
る。
【０００４】先ず、図６（ａ）に示すように、ガラス基
板５１上にＴａ金属膜からなるゲート電極５２をＰＶＤ
法（物理的成膜法：スパッタリング法）により成膜す
る。
板５１上にＴａ金属膜からなるゲート電極５２をＰＶＤ
法（物理的成膜法：スパッタリング法）により成膜す
る。
【０００５】次に、図６（ｂ）に示すように、フォトリ
ソグラフィ法により、ゲート電極５２上に設けたレジス
ト５３をゲート電極５２の所望の電極パターンにパター
ニングする。
ソグラフィ法により、ゲート電極５２上に設けたレジス
ト５３をゲート電極５２の所望の電極パターンにパター
ニングする。
【０００６】次に、ＰＥ（プラズマエッチング）法、Ｒ
ＩＥ（リアクティブイオンエッチング）法またはウェッ
トエッチング法により、図６（ｃ）に示すように、ゲー
ト電極５２を所定の電極パターンに形成し、レジスト５
３を剥離する。
ＩＥ（リアクティブイオンエッチング）法またはウェッ
トエッチング法により、図６（ｃ）に示すように、ゲー
ト電極５２を所定の電極パターンに形成し、レジスト５
３を剥離する。
【０００７】次に、通常、ＰＥ−ＣＶＤ法を用いて、図
６（ｄ）に示すように、ゲート絶縁膜（ＧＩ（ゲートイ
ンシュレータ）膜：通常ＳｉＮX）５４、Ｉ−Ｓｉ膜５
５およびｎ+膜５６を連続的に成膜する。
６（ｄ）に示すように、ゲート絶縁膜（ＧＩ（ゲートイ
ンシュレータ）膜：通常ＳｉＮX）５４、Ｉ−Ｓｉ膜５
５およびｎ+膜５６を連続的に成膜する。
【０００８】これら３層の膜を成膜後、ゲート電極５２
をパターニングしたときと同様にして、フォトリソグラ
フィ法と、ＰＥ（プラズマエッチング）法、ＲＩＥ（リ
アクティブイオンエッチング）法またはウェットエッチ
ング法とにより、図７（ａ）に示すように、Ｉ−Ｓｉ膜
５５およびｎ+膜５６からなるチャネル層を一つの島状
にパターニングし、半導体層を形成する。
をパターニングしたときと同様にして、フォトリソグラ
フィ法と、ＰＥ（プラズマエッチング）法、ＲＩＥ（リ
アクティブイオンエッチング）法またはウェットエッチ
ング法とにより、図７（ａ）に示すように、Ｉ−Ｓｉ膜
５５およびｎ+膜５６からなるチャネル層を一つの島状
にパターニングし、半導体層を形成する。
【０００９】その後、ゲート絶縁膜５４上にレジスト
（図示せず）をパターニングして、ゲート電極５２にお
ける接続端子部上のゲート絶縁膜５４をエッチングす
る。なお、前記接続端子としては、通常ゲート電極５２
が用いられる。
（図示せず）をパターニングして、ゲート電極５２にお
ける接続端子部上のゲート絶縁膜５４をエッチングす
る。なお、前記接続端子としては、通常ゲート電極５２
が用いられる。
【００１０】次に、図７（ｂ）に示すように、Ｔｉ、Ａ
ｌ、ＷあるいはＴａ等からなるソース電極５７をＰＶＤ
法により成膜し、ゲート電極５２を形成したときの前記
方法により、ソース電極５７を所定形状に形成する。
ｌ、ＷあるいはＴａ等からなるソース電極５７をＰＶＤ
法により成膜し、ゲート電極５２を形成したときの前記
方法により、ソース電極５７を所定形状に形成する。
【００１１】次に、図７（ｃ）に示すように、ソース電
極５７をパターニングしたときのソースマスクを用い
て、チャンネル部のｎ+膜５６を連続的に除去し、ＴＦ
Ｔ（Thin Film Transistor）５８を形成する。
極５７をパターニングしたときのソースマスクを用い
て、チャンネル部のｎ+膜５６を連続的に除去し、ＴＦ
Ｔ（Thin Film Transistor）５８を形成する。
【００１２】その後、図７（ｄ）に示すように、透明導
電膜（通常、ＩＴＯ膜）からなる絵素電極５９をＰＶＤ
法にて成膜し、図８（ａ）に示すように、この絵素電極
５９をウェットエッチング法により所定の電極パターン
に形成する。
電膜（通常、ＩＴＯ膜）からなる絵素電極５９をＰＶＤ
法にて成膜し、図８（ａ）に示すように、この絵素電極
５９をウェットエッチング法により所定の電極パターン
に形成する。
【００１３】最後に、図８（ｂ）に示すように、ＴＦＴ
保護膜６０をＰＥ−ＣＶＤ法により成膜し、ＴＦＴアレ
イ基板の製造プロセスが完了する。
保護膜６０をＰＥ−ＣＶＤ法により成膜し、ＴＦＴアレ
イ基板の製造プロセスが完了する。
【００１４】
【発明が解決しようとする課題】ところで、近年では、
高精細の液晶表示パネルの電極材料として、Ａｌ、Ａｌ
合金あるいはＣｕ等の低抵抗金属が使用されている（例
えば、特開平６−１４８６８３号、特開平７−１６９９
６７号あるいは特開平１０−２５３９７６号参照）。し
かしながら、例えば前記ゲート電極５２の材料をＴａか
ら上記Ａｌ材料に置き換えるとともに、ソース電極５７
をＡｌ材料にて形成する場合、ソース電極５７のエッチ
ング時に、ソース電極５７の下層にあるゲート電極５２
が、ゲート絶縁膜５４の欠陥部を通じて腐食される事態
が生じる。
高精細の液晶表示パネルの電極材料として、Ａｌ、Ａｌ
合金あるいはＣｕ等の低抵抗金属が使用されている（例
えば、特開平６−１４８６８３号、特開平７−１６９９
６７号あるいは特開平１０−２５３９７６号参照）。し
かしながら、例えば前記ゲート電極５２の材料をＴａか
ら上記Ａｌ材料に置き換えるとともに、ソース電極５７
をＡｌ材料にて形成する場合、ソース電極５７のエッチ
ング時に、ソース電極５７の下層にあるゲート電極５２
が、ゲート絶縁膜５４の欠陥部を通じて腐食される事態
が生じる。
【００１５】また、最終工程であるＩＴＯ膜のウェット
エッチング時には、強酸であるＨＣｌあるいはＨＢｒ等
を用いるため、よほど厚い絶縁膜（例えばゲート絶縁膜
５４）を形成しなければ、ソース電極５７に加えてゲー
ト電極５２も腐食されてしまうという問題点を有してい
る。
エッチング時には、強酸であるＨＣｌあるいはＨＢｒ等
を用いるため、よほど厚い絶縁膜（例えばゲート絶縁膜
５４）を形成しなければ、ソース電極５７に加えてゲー
ト電極５２も腐食されてしまうという問題点を有してい
る。
【００１６】但し、厚い無機系の絶縁膜を形成する場合
には、その成膜およびエッチング工程に長時間を要する
ばかりでなく、その絶縁膜の両側の電極間に不要な静電
容量が生じるため、無機系の絶縁膜の厚膜化は困難であ
る。
には、その成膜およびエッチング工程に長時間を要する
ばかりでなく、その絶縁膜の両側の電極間に不要な静電
容量が生じるため、無機系の絶縁膜の厚膜化は困難であ
る。
【００１７】ソース電極５７およびゲート電極５２をＡ
ｌ材料にて形成する場合の上記問題点をまとめると下記
の通りである。
ｌ材料にて形成する場合の上記問題点をまとめると下記
の通りである。
【００１８】ソース電極５７をパターン形成する際
に、ゲート絶縁膜５４の欠陥部を通じて、ゲート電極５
２およびこのゲート電極５２による端子部が同時にエッ
チングされてしまう。
に、ゲート絶縁膜５４の欠陥部を通じて、ゲート電極５
２およびこのゲート電極５２による端子部が同時にエッ
チングされてしまう。
【００１９】ＩＴＯ膜からなる絵素電極５９をパター
ン形成する際に、絵素電極５９のエッチング液であるＨ
Ｃｌ等の強酸により、ソース電極５７およびゲート電極
５２が膜欠陥部より腐食されてしまう。なお、Ａｌ電極
の腐食防止のために、上記製造プロセスを変更して、Ｔ
ＦＴ保護膜上にＩＴＯ膜を形成する事も考えられるが、
単なるプロセスの入れ替えだけでは、Ａｌ電極の腐食を
十分に防止することはできない。
ン形成する際に、絵素電極５９のエッチング液であるＨ
Ｃｌ等の強酸により、ソース電極５７およびゲート電極
５２が膜欠陥部より腐食されてしまう。なお、Ａｌ電極
の腐食防止のために、上記製造プロセスを変更して、Ｔ
ＦＴ保護膜上にＩＴＯ膜を形成する事も考えられるが、
単なるプロセスの入れ替えだけでは、Ａｌ電極の腐食を
十分に防止することはできない。
【００２０】そして、上記のＡｌ電極、即ちソース電極
５７あるいはゲート電極５２の腐食という問題点によ
り、液晶表示装置の良品率の低下と、これによる製品コ
ストの上昇を招来する。
５７あるいはゲート電極５２の腐食という問題点によ
り、液晶表示装置の良品率の低下と、これによる製品コ
ストの上昇を招来する。
【００２１】本発明は、上記問題点を解決するためにな
されたものであって、ソース電極またはゲート電極をＡ
ｌ材料にて形成するときに、このＡｌ材料が腐食するこ
とを防止可能である液晶表示装置およびその製造方法の
提供を目的とするものである。
されたものであって、ソース電極またはゲート電極をＡ
ｌ材料にて形成するときに、このＡｌ材料が腐食するこ
とを防止可能である液晶表示装置およびその製造方法の
提供を目的とするものである。
【００２２】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の液晶表示装置は、ＡｌまたはＡｌ合金層
を有するゲート電極と、このゲート電極の上層側にゲー
ト絶縁膜を介して設けられ、ＡｌまたはＡｌ合金からな
る層を有するソース電極と、このソース電極の上層側に
設けられた絵素電極と、前記ソース電極を覆うように、
前記ソース電極と前記絵素電極との間に設けられた少な
くとも２層の層間絶縁層とを備えており、前記ソース電
極は、ゲート電極側から順次、高融点金属からなるソー
ス第１電極層と、ＡｌまたはＡｌ合金からなるソース第
２電極層とを少なくとも積層することにより形成されて
おり、前記層間絶縁層および前記ソース第２電極層には
コンタクトホールが形成され、このコンタクトホール内
にも前記絵素電極が設けられていることを特徴としてい
る。
めに、本発明の液晶表示装置は、ＡｌまたはＡｌ合金層
を有するゲート電極と、このゲート電極の上層側にゲー
ト絶縁膜を介して設けられ、ＡｌまたはＡｌ合金からな
る層を有するソース電極と、このソース電極の上層側に
設けられた絵素電極と、前記ソース電極を覆うように、
前記ソース電極と前記絵素電極との間に設けられた少な
くとも２層の層間絶縁層とを備えており、前記ソース電
極は、ゲート電極側から順次、高融点金属からなるソー
ス第１電極層と、ＡｌまたはＡｌ合金からなるソース第
２電極層とを少なくとも積層することにより形成されて
おり、前記層間絶縁層および前記ソース第２電極層には
コンタクトホールが形成され、このコンタクトホール内
にも前記絵素電極が設けられていることを特徴としてい
る。
【００２３】上記の構成によれば、例えば、ＩＴＯ膜か
らなる絵素電極は、複数（少なくとも２層以上）の層間
絶縁層を介して例えば最上層に形成される。なお、複数
の層間絶縁層のうちの１層については、ＴＦＴ保護膜で
代用することができる。他の１層としては、例えば有機
系絶縁層（膜厚が例えば１μｍ以上）が設けられる。
らなる絵素電極は、複数（少なくとも２層以上）の層間
絶縁層を介して例えば最上層に形成される。なお、複数
の層間絶縁層のうちの１層については、ＴＦＴ保護膜で
代用することができる。他の１層としては、例えば有機
系絶縁層（膜厚が例えば１μｍ以上）が設けられる。
【００２４】これにより、上記層間絶縁層にて、絵素電
極をソース電極およびゲート電極と十分に分離すること
ができる。したがって、複数の層間絶縁層の何れかに膜
欠陥が存在する場合であっても、絵素電極をエッチング
する際に、前記膜欠陥により、ソース電極またはゲート
電極のＡｌまたはＡｌ合金層が腐食する事態を防止する
ことができる。
極をソース電極およびゲート電極と十分に分離すること
ができる。したがって、複数の層間絶縁層の何れかに膜
欠陥が存在する場合であっても、絵素電極をエッチング
する際に、前記膜欠陥により、ソース電極またはゲート
電極のＡｌまたはＡｌ合金層が腐食する事態を防止する
ことができる。
【００２５】また、絵素電極とソース電極およびゲート
電極とが分離されていることにより、絵素電極とソース
電極およびゲート電極との間のリークを防止することが
できる。
電極とが分離されていることにより、絵素電極とソース
電極およびゲート電極との間のリークを防止することが
できる。
【００２６】さらに、絵素電極は、層間絶縁層およびソ
ース第２電極層に形成されたコンタクトホール内にも形
成されることにより、絵素電極とソース第２電極層との
間においてオーミックコンタクトを行うことができる。
ース第２電極層に形成されたコンタクトホール内にも形
成されることにより、絵素電極とソース第２電極層との
間においてオーミックコンタクトを行うことができる。
【００２７】さらに、本発明の液晶表示装置は、上記の
構成において、少なくとも２層の前記層間絶縁層のうち
の一方が無機系絶縁層であり、他方が有機系絶縁層であ
ることを特徴としている。
構成において、少なくとも２層の前記層間絶縁層のうち
の一方が無機系絶縁層であり、他方が有機系絶縁層であ
ることを特徴としている。
【００２８】上記の構成によれば、絵素電極とソース電
極との間の複数の層間絶縁層が無機系絶縁層と有機系絶
縁層とからなるので、有機系絶縁層と比較して誘電率が
高く、かつ成膜およびエッチングに長時間を要する無機
系絶縁層の厚みを、層間絶縁層として無機系絶縁層のみ
を形成する場合よりも薄くすることができる。この結
果、絵素電極とソース電極およびゲート電極との間に不
要な静電容量が発生する事態、および層間絶縁層の形成
に長時間を要する事態を防止することができる。
極との間の複数の層間絶縁層が無機系絶縁層と有機系絶
縁層とからなるので、有機系絶縁層と比較して誘電率が
高く、かつ成膜およびエッチングに長時間を要する無機
系絶縁層の厚みを、層間絶縁層として無機系絶縁層のみ
を形成する場合よりも薄くすることができる。この結
果、絵素電極とソース電極およびゲート電極との間に不
要な静電容量が発生する事態、および層間絶縁層の形成
に長時間を要する事態を防止することができる。
【００２９】さらに、本発明の液晶表示装置は、上記の
構成において、前記ゲート電極は、高融点金属からなる
ゲート第１電極層と、ＡｌまたはＡｌ合金からなるゲー
ト第２電極層と、高融点金属からなるゲート第３電極層
とからなる３層構造であることを特徴としている。
構成において、前記ゲート電極は、高融点金属からなる
ゲート第１電極層と、ＡｌまたはＡｌ合金からなるゲー
ト第２電極層と、高融点金属からなるゲート第３電極層
とからなる３層構造であることを特徴としている。
【００３０】さらに、本発明の液晶表示装置は、上記の
構成において、前記ゲート第１電極層、前記ゲート第３
電極層、および前記ソース第１電極層の高融点金属は、
それぞれ、Ｔａ、Ｔｉ、Ｃｒ、Ｍｏ、ＴｉＮ、およびＭ
ｏＮの中から選択されること を特徴としている。
構成において、前記ゲート第１電極層、前記ゲート第３
電極層、および前記ソース第１電極層の高融点金属は、
それぞれ、Ｔａ、Ｔｉ、Ｃｒ、Ｍｏ、ＴｉＮ、およびＭ
ｏＮの中から選択されること を特徴としている。
【００３１】また、本発明の液晶表示装置の製造方法
は、ＡｌまたはＡｌ合金層を有するゲート電極を形成
し、前記ゲート電極の上層側にゲート電極を覆うように
ゲート絶縁膜を形成し、前記ゲート絶縁膜の上層側にゲ
ート絶縁膜を覆うように、ゲート電極側から順次、高融
点金属からなるソース第１電極層と、ＡｌまたはＡｌ合
金からなるソース第２電極層とを少なくとも積層するこ
とにより、ソース電極を形成し、前記ソース電極の上層
側にソース電極を覆うように少なくとも２層の層間絶縁
層を形成し、前記層間絶縁層および前記ソース第２電極
層にコンタクトホールを形成し、前記層間絶縁層の上層
側とコンタクトホールとに絵素電極を形成することを特
徴としている。
は、ＡｌまたはＡｌ合金層を有するゲート電極を形成
し、前記ゲート電極の上層側にゲート電極を覆うように
ゲート絶縁膜を形成し、前記ゲート絶縁膜の上層側にゲ
ート絶縁膜を覆うように、ゲート電極側から順次、高融
点金属からなるソース第１電極層と、ＡｌまたはＡｌ合
金からなるソース第２電極層とを少なくとも積層するこ
とにより、ソース電極を形成し、前記ソース電極の上層
側にソース電極を覆うように少なくとも２層の層間絶縁
層を形成し、前記層間絶縁層および前記ソース第２電極
層にコンタクトホールを形成し、前記層間絶縁層の上層
側とコンタクトホールとに絵素電極を形成することを特
徴としている。
【００３２】上記の方法によれば、例えば、ＩＴＯ膜か
らなる絵素電極は、複数（少なくとも２層以上）の層間
絶縁層を介して例えば最上層に形成される。なお、複数
の層間絶縁層のうちの１層については、ＴＦＴ保護膜で
代用することができる。他の１層としては、例えば有機
系絶縁層（膜厚が例えば１μｍ以上）が設けられる。
らなる絵素電極は、複数（少なくとも２層以上）の層間
絶縁層を介して例えば最上層に形成される。なお、複数
の層間絶縁層のうちの１層については、ＴＦＴ保護膜で
代用することができる。他の１層としては、例えば有機
系絶縁層（膜厚が例えば１μｍ以上）が設けられる。
【００３３】これにより、上記層間絶縁層にて、絵素電
極をソース電極およびゲート電極と十分に分離すること
ができる。したがって、複数の層間絶縁層の何れかに膜
欠陥が存在する場合であっても、絵素電極をエッチング
する際に、前記膜欠陥により、ソース電極またはゲート
電極のＡｌまたはＡｌ合金層が腐食する事態を防止する
ことができる。
極をソース電極およびゲート電極と十分に分離すること
ができる。したがって、複数の層間絶縁層の何れかに膜
欠陥が存在する場合であっても、絵素電極をエッチング
する際に、前記膜欠陥により、ソース電極またはゲート
電極のＡｌまたはＡｌ合金層が腐食する事態を防止する
ことができる。
【００３４】また、絵素電極とソース電極およびゲート
電極とが分離されていることにより、絵素電極と第１電
極との間のリークを防止することができる。
電極とが分離されていることにより、絵素電極と第１電
極との間のリークを防止することができる。
【００３５】さらに、絵素電極は、層間絶縁層およびソ
ース第２電極層に形成されたコンタクトホール内にも形
成されることにより、絵素電極とソース第２電極層との
間においてオーミックコンタクトを行うことができる。
ース第２電極層に形成されたコンタクトホール内にも形
成されることにより、絵素電極とソース第２電極層との
間においてオーミックコンタクトを行うことができる。
【００３６】なお、複数の前記層間絶縁層のエッチング
については、全ての層間絶縁層を形成した後、これら複
数の層間絶縁層を一括してエッチングすれば、フォトリ
ソグラフィ工程におけるマスク枚数の増加を防止するこ
とができる。
については、全ての層間絶縁層を形成した後、これら複
数の層間絶縁層を一括してエッチングすれば、フォトリ
ソグラフィ工程におけるマスク枚数の増加を防止するこ
とができる。
【００３７】さらに、本発明の液晶表示装置の製造方法
は、上記の方法において、少なくとも２層の前記層間絶
縁層のうちの一方が無機系絶縁層であり、他方が有機系
絶縁層であることを特徴としている。
は、上記の方法において、少なくとも２層の前記層間絶
縁層のうちの一方が無機系絶縁層であり、他方が有機系
絶縁層であることを特徴としている。
【００３８】上記の方法によれば、絵素電極とソース電
極との間の複数の層間絶縁層が無機系絶縁層と有機系絶
縁層とからなるので、有機系絶縁層と比較して誘電率が
高く、かつ成膜およびエッチングに長時間を要する無機
系絶縁層の厚みを、層間絶縁層として無機系絶縁層のみ
を形成する場合よりも薄くすることができる。この結
果、絵素電極とソース電極およびゲート電極との間に不
要な静電容量が発生する事態、および層間絶縁層の形成
に長時間を要する事態を防止することができる。
極との間の複数の層間絶縁層が無機系絶縁層と有機系絶
縁層とからなるので、有機系絶縁層と比較して誘電率が
高く、かつ成膜およびエッチングに長時間を要する無機
系絶縁層の厚みを、層間絶縁層として無機系絶縁層のみ
を形成する場合よりも薄くすることができる。この結
果、絵素電極とソース電極およびゲート電極との間に不
要な静電容量が発生する事態、および層間絶縁層の形成
に長時間を要する事態を防止することができる。
【００３９】さらに、本発明の液晶表示装置の製造方法
は、上記の方法において、前記無機系絶縁層が前記ソー
ス電極上に設けられたＴＦＴ保護膜であることを特徴と
している。
は、上記の方法において、前記無機系絶縁層が前記ソー
ス電極上に設けられたＴＦＴ保護膜であることを特徴と
している。
【００４０】上記の方法によれば、前記層間絶縁層によ
って、ソース電極およびゲート電極におけるＡｌまたは
Ａｌ合金層の腐食を防止することができる。また、ソー
ス電極上に設けられたＴＦＴ保護膜が無機系絶縁層を兼
用しているので、層間絶縁層における層数の増加、即ち
液晶表示装置の構造の複雑化を抑制することができる。
って、ソース電極およびゲート電極におけるＡｌまたは
Ａｌ合金層の腐食を防止することができる。また、ソー
ス電極上に設けられたＴＦＴ保護膜が無機系絶縁層を兼
用しているので、層間絶縁層における層数の増加、即ち
液晶表示装置の構造の複雑化を抑制することができる。
【００４１】さらに、本発明の液晶表示装置の製造方法
は、上記の方法において、前記ソース第１電極層および
前記絵素電極にて、接続端子となる前記ゲート電極の端
子部を覆うことを特徴としている。
は、上記の方法において、前記ソース第１電極層および
前記絵素電極にて、接続端子となる前記ゲート電極の端
子部を覆うことを特徴としている。
【００４２】上記の方法によれば、接続端子となる前記
ゲート電極の端子部をソース第１電極層および絵素電極
にて覆うようにしている。この場合、前記端子部の例え
ば全面を覆う形で絵素電極の配線パターンを残すことに
より、ゲート絶縁層で覆われていない部分も画素電極に
て覆うようにする。これにより、上記端子部を確実に保
護することができる。
ゲート電極の端子部をソース第１電極層および絵素電極
にて覆うようにしている。この場合、前記端子部の例え
ば全面を覆う形で絵素電極の配線パターンを残すことに
より、ゲート絶縁層で覆われていない部分も画素電極に
て覆うようにする。これにより、上記端子部を確実に保
護することができる。
【００４３】さらに、本発明の液晶表示装置の製造方法
は、上記の方法において、前記ソース電極を所定の電極
パターンに形成するために、前記ソース第２電極層をウ
ェットエッチングした後、前記ソース第１電極層をドラ
イエッチングすることを特徴としている。
は、上記の方法において、前記ソース電極を所定の電極
パターンに形成するために、前記ソース第２電極層をウ
ェットエッチングした後、前記ソース第１電極層をドラ
イエッチングすることを特徴としている。
【００４４】上記の方法によれば、ソース電極をゲート
絶縁層側から順次ソース第１電極層、例えばＴｉＮ膜と
ＡｌまたはＡｌ合金からなるソース第２電極層とを少な
くとも積層することにより形成するとともに、ソース電
極を所定の電極パターンに形成するために、ソース第２
電極層をウェットエッチングした後、その下のソース第
１電極層をドライエッチングするようにしているので、
ソース電極をエッチングする際のゲート電極の腐食を防
止することができる。なお、上記ドライエッチングの際
には、ウェットエッチングに使用したソースレジスト膜
をそのまま使用することができる。
絶縁層側から順次ソース第１電極層、例えばＴｉＮ膜と
ＡｌまたはＡｌ合金からなるソース第２電極層とを少な
くとも積層することにより形成するとともに、ソース電
極を所定の電極パターンに形成するために、ソース第２
電極層をウェットエッチングした後、その下のソース第
１電極層をドライエッチングするようにしているので、
ソース電極をエッチングする際のゲート電極の腐食を防
止することができる。なお、上記ドライエッチングの際
には、ウェットエッチングに使用したソースレジスト膜
をそのまま使用することができる。
【００４５】即ち、ソース電極のＡｌまたはＡｌ合金か
らなるソース第２電極層と例えばＴｉＮ膜からなるソー
ス第１電極層とをウェットエッチングにより連続エッチ
ングした場合、ゲート絶縁層の膜欠陥、例えばピンホー
ルなどにより、ゲート電極のＡｌまたはＡｌ合金層が腐
食される可能性がある。
らなるソース第２電極層と例えばＴｉＮ膜からなるソー
ス第１電極層とをウェットエッチングにより連続エッチ
ングした場合、ゲート絶縁層の膜欠陥、例えばピンホー
ルなどにより、ゲート電極のＡｌまたはＡｌ合金層が腐
食される可能性がある。
【００４６】そこで、先ず、ＡｌまたはＡｌ合金からな
る上層側のソース第２電極層をウェットエッチングし、
次に下層側のソース第１電極層をドライエッチングすれ
ば、ウェットエッチングの際に、ゲート絶縁膜に加えて
ソース第１電極層も一つのバリアー層として機能し、ゲ
ート電極の腐食を確実に防止することができる。
る上層側のソース第２電極層をウェットエッチングし、
次に下層側のソース第１電極層をドライエッチングすれ
ば、ウェットエッチングの際に、ゲート絶縁膜に加えて
ソース第１電極層も一つのバリアー層として機能し、ゲ
ート電極の腐食を確実に防止することができる。
【００４７】なお、Ａｌに対してエッチング選択性を有
するガス、例えばＣＦ4等を使用することにより、ゲー
ト絶縁層に膜欠陥が存在する場合であっても、ゲート電
極を確実に保護することが可能である。
するガス、例えばＣＦ4等を使用することにより、ゲー
ト絶縁層に膜欠陥が存在する場合であっても、ゲート電
極を確実に保護することが可能である。
【００４８】また、Ａｌに対してエッチング選択性の無
いＣｌ2系のガスを使用した場合であっても、異方性エ
ッチングを行えば、ゲート電極の損傷は極端なものには
ならず、ＴＦＴ保護膜等により埋め合わせ可能となる。
いＣｌ2系のガスを使用した場合であっても、異方性エ
ッチングを行えば、ゲート電極の損傷は極端なものには
ならず、ＴＦＴ保護膜等により埋め合わせ可能となる。
【００４９】また、ソース第２電極層とソース第１電極
層とを一括してドライエッチングすることも考え得るも
のの、ソース電極のパターン形成のためのエッチングと
ＴＦＴのギャップ部のｎ+膜のエッチングとを同時に行
うには、ＴＦＴ特性（Ｉ−Ｓｉ膜の残膜量）を保証する
ためのエッチング均一性が要求される。この場合、ウェ
ットエッチングを用いてソース電極を薄くしておくこと
により、エッチングレートの分布に対しての絶対値を小
さくすることが可能となる。したがって、ＴＦＴ特性の
均一性が保証される。
層とを一括してドライエッチングすることも考え得るも
のの、ソース電極のパターン形成のためのエッチングと
ＴＦＴのギャップ部のｎ+膜のエッチングとを同時に行
うには、ＴＦＴ特性（Ｉ−Ｓｉ膜の残膜量）を保証する
ためのエッチング均一性が要求される。この場合、ウェ
ットエッチングを用いてソース電極を薄くしておくこと
により、エッチングレートの分布に対しての絶対値を小
さくすることが可能となる。したがって、ＴＦＴ特性の
均一性が保証される。
【００５０】さらに、本発明の液晶表示装置の製造方法
は、上記の方法において、前記ゲート電極を所定の電極
パターンに形成するために、塩素ガスを用いて前記ゲー
ト電極をエッチングした後、残留塩素イオンをフッ素イ
オンと置換させることを特徴としている。
は、上記の方法において、前記ゲート電極を所定の電極
パターンに形成するために、塩素ガスを用いて前記ゲー
ト電極をエッチングした後、残留塩素イオンをフッ素イ
オンと置換させることを特徴としている。
【００５１】
【発明の実施の形態】本発明の実施の一形態を図１ない
し図５に基づいて以下に説明する。
し図５に基づいて以下に説明する。
【００５２】本発明の実施の形態における液晶表示装置
は、ＴＦＴアレイ基板として、図１に示す構成を有して
いる。
は、ＴＦＴアレイ基板として、図１に示す構成を有して
いる。
【００５３】即ち、ガラス基板１１上にＴｉ膜１３、Ａ
ｌ膜１４およびＴｉＮ膜１５からなる３層構造のゲート
電極（第１電極）１２が形成され、その上にゲート絶縁
膜１６が形成され、その上に１つの島状にＩ−Ｓｉ膜１
７およびｎ+膜１８が形成されている。ｎ+膜１８上に
は、ＴｉＮ膜（ソース第１電極層）２０およびＡｌ膜
（ソース第２電極層）２１からなるソース電極（第１電
極）１９が形成されている。ソース電極１９の上には、
ＴＦＴ保護膜（層間絶縁層、無機系絶縁層）２３と有機
絶縁膜（層間絶縁層、有機系絶縁層）２４が形成され、
有機絶縁膜２４の上に絵素電極２６が形成されている。
ｌ膜１４およびＴｉＮ膜１５からなる３層構造のゲート
電極（第１電極）１２が形成され、その上にゲート絶縁
膜１６が形成され、その上に１つの島状にＩ−Ｓｉ膜１
７およびｎ+膜１８が形成されている。ｎ+膜１８上に
は、ＴｉＮ膜（ソース第１電極層）２０およびＡｌ膜
（ソース第２電極層）２１からなるソース電極（第１電
極）１９が形成されている。ソース電極１９の上には、
ＴＦＴ保護膜（層間絶縁層、無機系絶縁層）２３と有機
絶縁膜（層間絶縁層、有機系絶縁層）２４が形成され、
有機絶縁膜２４の上に絵素電極２６が形成されている。
【００５４】上記の有機絶縁膜２４にはコンタクトホー
ル２５が形成され、このコンタクトホール２５を用いて
ＴＦＴ保護膜２３およびソース電極１９におけるＡｌ膜
２１がエッチングされている。
ル２５が形成され、このコンタクトホール２５を用いて
ＴＦＴ保護膜２３およびソース電極１９におけるＡｌ膜
２１がエッチングされている。
【００５５】上記ゲート電極１２におけるＡｌ膜１４お
よびソース電極１９のＡｌ膜２１は、Ａｌ合金からなる
膜であってもよい。上記Ａｌ膜１４およびＡｌ膜２１の
膜厚は、液晶表示装置のパネルサイズに応じて設定され
る。
よびソース電極１９のＡｌ膜２１は、Ａｌ合金からなる
膜であってもよい。上記Ａｌ膜１４およびＡｌ膜２１の
膜厚は、液晶表示装置のパネルサイズに応じて設定され
る。
【００５６】上記ゲート電極１２におけるＴｉ膜１３、
ＴｉＮ膜１５およびソース電極１９におけるＴｉＮ膜２
０は、これらに代えて、Ｔａ、Ｔｉ、Ｃｒ、Ｍｏ、また
は窒化されたＴｉＮ、ＭｏＮの各膜のうちから、適宜選
択した膜を使用することができる。これらは何れも融点
が２０００℃以上の高融点金属である。
ＴｉＮ膜１５およびソース電極１９におけるＴｉＮ膜２
０は、これらに代えて、Ｔａ、Ｔｉ、Ｃｒ、Ｍｏ、また
は窒化されたＴｉＮ、ＭｏＮの各膜のうちから、適宜選
択した膜を使用することができる。これらは何れも融点
が２０００℃以上の高融点金属である。
【００５７】上記ＴＦＴ保護膜２３は、無機系絶縁膜で
あり、例えばＳｉＮXまたはＳｉ０2からなる。有機絶縁
膜２４は、例えばアクリル系樹脂を材料として形成され
ている。
あり、例えばＳｉＮXまたはＳｉ０2からなる。有機絶縁
膜２４は、例えばアクリル系樹脂を材料として形成され
ている。
【００５８】また、端子部は、その平面図である図２
（ａ）、および図２（ａ）におけるＡ−Ａ線矢視断面図
である図２（ｂ）に示す構成を有している。
（ａ）、および図２（ａ）におけるＡ−Ａ線矢視断面図
である図２（ｂ）に示す構成を有している。
【００５９】即ち、ガラス基板１１上に、端子部の電極
となる前記ゲート電極１２が形成され、このゲート電極
１２がソース電極１９におけるＴｉＮ膜２０および絵素
電極２６にて覆われている。端子部の中央部におけるゲ
ート電極１２上にはコンタクトホール２７が形成されて
いる。このコンタクトホール２７において、ゲート絶縁
膜１６はエッチングされ、ゲート電極１２の上面がソー
ス電極１９（ＴｉＮ膜２０）を介して絵素電極２６によ
り覆われた状態となっている。
となる前記ゲート電極１２が形成され、このゲート電極
１２がソース電極１９におけるＴｉＮ膜２０および絵素
電極２６にて覆われている。端子部の中央部におけるゲ
ート電極１２上にはコンタクトホール２７が形成されて
いる。このコンタクトホール２７において、ゲート絶縁
膜１６はエッチングされ、ゲート電極１２の上面がソー
ス電極１９（ＴｉＮ膜２０）を介して絵素電極２６によ
り覆われた状態となっている。
【００６０】高精細な表示が可能な液晶表示装置を製造
する場合、ＡｌあるいはＡｌ合金からなる低抵抗の電極
材料（ゲート電極１２およびソース電極１９の材料）が
必要である。しかしながら、Ａｌ電極は、熱ストレスに
より圧縮・膨張応力がかかり、金属膜の突起（ヒロッ
ク）、膜構造欠陥（ボイド）等の不良が起こり易い。さ
らにＡｌ電極は、ＴＦＴデバイスを構成するための他の
金属（Ｔｉ，ＩＴＯ，Ｔａ，Ｍｏ等）とのエッチング選
択性が無く、その上に形成される絶縁膜等の欠陥があれ
ば、いとも簡単にエッチングされてしまう。そこで、本
液晶表示装置では、上記の構成を採用するとともに、以
下に示す方法にて液晶表示装置を製造している。
する場合、ＡｌあるいはＡｌ合金からなる低抵抗の電極
材料（ゲート電極１２およびソース電極１９の材料）が
必要である。しかしながら、Ａｌ電極は、熱ストレスに
より圧縮・膨張応力がかかり、金属膜の突起（ヒロッ
ク）、膜構造欠陥（ボイド）等の不良が起こり易い。さ
らにＡｌ電極は、ＴＦＴデバイスを構成するための他の
金属（Ｔｉ，ＩＴＯ，Ｔａ，Ｍｏ等）とのエッチング選
択性が無く、その上に形成される絶縁膜等の欠陥があれ
ば、いとも簡単にエッチングされてしまう。そこで、本
液晶表示装置では、上記の構成を採用するとともに、以
下に示す方法にて液晶表示装置を製造している。
【００６１】次に、上記液晶表示装置におけるＴＦＴア
レイ基板の製造方法を図３ないし図５に基づいて説明す
る。
レイ基板の製造方法を図３ないし図５に基づいて説明す
る。
【００６２】先ず、図３（ａ）に示すように、ガラス基
板１１上に、３層構造のゲート電極１２として、Ｔｉ膜
１３、２０００Å厚のＡｌ膜１４、およびＴｉＮ膜１５
の３層の膜をＰＶＤ法（物理的成膜法：スパッタリング
法）により順次成膜する。成膜条件については表１に示
す通りである。なお、この処理では、表１のガス流量に
おいて示しているＡｒとＮ2との混合ガスを使用してい
る。また、同表に示す抵抗（Ω／□（スクエア））は、
ゲート電極１２の表面抵抗である。
板１１上に、３層構造のゲート電極１２として、Ｔｉ膜
１３、２０００Å厚のＡｌ膜１４、およびＴｉＮ膜１５
の３層の膜をＰＶＤ法（物理的成膜法：スパッタリング
法）により順次成膜する。成膜条件については表１に示
す通りである。なお、この処理では、表１のガス流量に
おいて示しているＡｒとＮ2との混合ガスを使用してい
る。また、同表に示す抵抗（Ω／□（スクエア））は、
ゲート電極１２の表面抵抗である。
【００６３】次に、先述の図６（ｂ）に示した工程と同
様にして、フォトリソグラフィ法により、ゲート電極１
２上にレジストを設け、このレジストをゲート電極１２
の所定の電極パターンにパターニングする（図示省
略）。
様にして、フォトリソグラフィ法により、ゲート電極１
２上にレジストを設け、このレジストをゲート電極１２
の所定の電極パターンにパターニングする（図示省
略）。
【００６４】次に、図３（ｂ）に示すように、図６
（ｃ）に示した工程と同様にして、ＰＥ（プラズマエッ
チング）法またはＲＩＥ（リアクティブイオンエッチン
グ）法等のドライエッチング法により、ゲート電極１２
を形成する３層を一括エッチングしてゲート電極１２を
所定の電極パターンに形成し、その後、上記レジストを
剥離する。エッチング条件は表２に示す通りである。な
お、ここでは、エッチングガスとしてＣｌ2を使用して
いるため、Ａｌ膜１４の腐食防止を考慮してエッチング
後にトリートメント工程を行っている。即ち、このトリ
ートメント工程により、Ａｌ膜１４がＨＣｌによって腐
食されるのを防止するため、残留塩素イオンをフッ素イ
オンと置換させている。この工程の条件は表３に示す通
りである。
（ｃ）に示した工程と同様にして、ＰＥ（プラズマエッ
チング）法またはＲＩＥ（リアクティブイオンエッチン
グ）法等のドライエッチング法により、ゲート電極１２
を形成する３層を一括エッチングしてゲート電極１２を
所定の電極パターンに形成し、その後、上記レジストを
剥離する。エッチング条件は表２に示す通りである。な
お、ここでは、エッチングガスとしてＣｌ2を使用して
いるため、Ａｌ膜１４の腐食防止を考慮してエッチング
後にトリートメント工程を行っている。即ち、このトリ
ートメント工程により、Ａｌ膜１４がＨＣｌによって腐
食されるのを防止するため、残留塩素イオンをフッ素イ
オンと置換させている。この工程の条件は表３に示す通
りである。
【００６５】ゲート電極１２の形成後、ＰＥ−ＣＶＤ法
を用いて、図３（ｃ）に示すように、ゲート絶縁膜（通
常ＳｉＮX膜）１６、Ｉ−Ｓｉ膜１７およびｎ+膜１８を
連続的に成膜する。
を用いて、図３（ｃ）に示すように、ゲート絶縁膜（通
常ＳｉＮX膜）１６、Ｉ−Ｓｉ膜１７およびｎ+膜１８を
連続的に成膜する。
【００６６】次に、図３（ｄ）に示すように、Ｉ−Ｓｉ
膜１７とｎ+膜１８とを一つの島状にパターニングし
て、ＴＦＴのチャネル部分を形成する。
膜１７とｎ+膜１８とを一つの島状にパターニングし
て、ＴＦＴのチャネル部分を形成する。
【００６７】その後、液晶表示パネル駆動用の端子部配
線を露出させるために、ゲート絶縁膜１６のパターニン
グを行い、端子部となるＴｉ膜１３、Ａｌ膜１４および
ＴｉＮ膜１５、即ちゲート電極１２を露出させる（図示
せず）。この場合、ゲート絶縁膜１６上にレジストをパ
ターニングして、ゲート電極１２における接続端子部上
のゲート絶縁膜１６をエッチングする。
線を露出させるために、ゲート絶縁膜１６のパターニン
グを行い、端子部となるＴｉ膜１３、Ａｌ膜１４および
ＴｉＮ膜１５、即ちゲート電極１２を露出させる（図示
せず）。この場合、ゲート絶縁膜１６上にレジストをパ
ターニングして、ゲート電極１２における接続端子部上
のゲート絶縁膜１６をエッチングする。
【００６８】次に、２層構造のソース電極１９として、
図４（ａ）に示すように、ＴｉＮ膜２０と２０００Å厚
のＡｌ膜２１とをＰＶＤ法により順次成膜する。なお、
下層のＴｉＮ膜２０の厚みは、薬液に対するバリアー層
として十分な膜厚である５００Åとする。また、成膜条
件については表４に示す通りである。
図４（ａ）に示すように、ＴｉＮ膜２０と２０００Å厚
のＡｌ膜２１とをＰＶＤ法により順次成膜する。なお、
下層のＴｉＮ膜２０の厚みは、薬液に対するバリアー層
として十分な膜厚である５００Åとする。また、成膜条
件については表４に示す通りである。
【００６９】次に、ゲート電極１２を形成したときの前
記工程と同様にして、ソース電極１９上にレジスト２２
を設け、このレジスト２２をソース電極１９の所定形状
にパターニングした後、図４（ｂ）に示すように、ソー
ス電極１９におけるＡｌ膜２１の不要部分をウェットエ
ッチングにより除去する。このとき、ソース電極１９の
下層側のゲート電極１２におけるＡｌ膜１４は、ソース
電極１９におけるＴｉＮ膜２０とゲート絶縁膜１６とに
より保護されているため、どちらかに膜欠陥が存在して
いても、ゲート電極１２にエッチング液が浸透すること
はない。したがって、ゲート電極１２の腐食が防止され
る。
記工程と同様にして、ソース電極１９上にレジスト２２
を設け、このレジスト２２をソース電極１９の所定形状
にパターニングした後、図４（ｂ）に示すように、ソー
ス電極１９におけるＡｌ膜２１の不要部分をウェットエ
ッチングにより除去する。このとき、ソース電極１９の
下層側のゲート電極１２におけるＡｌ膜１４は、ソース
電極１９におけるＴｉＮ膜２０とゲート絶縁膜１６とに
より保護されているため、どちらかに膜欠陥が存在して
いても、ゲート電極１２にエッチング液が浸透すること
はない。したがって、ゲート電極１２の腐食が防止され
る。
【００７０】なお、ゲート電極１２の端子部について
は、ゲート電極１２上をゲート絶縁膜１６にて覆い、さ
らにゲート電極１２に重なる形でソース電極１９を重ね
ることにより保護する（図２（ａ）（ｂ）参照）。
は、ゲート電極１２上をゲート絶縁膜１６にて覆い、さ
らにゲート電極１２に重なる形でソース電極１９を重ね
ることにより保護する（図２（ａ）（ｂ）参照）。
【００７１】ソース電極１９のＡｌ膜２１をエッチング
後、図４（ｃ）に示すように、このエッチングに使用し
たソースマスクを用いて、ソース電極１９の下層を構成
するＴｉＮ膜２０およびチャンネル部のｎ+膜１８をド
ライエッチングにより連続エッチングし、ソース電極１
９とＴＦＴのチャネル部分とを同時に形成する。その
後、上記レジスト２２を除去する。上記ソース電極１９
およびチャンネル部のエッチング条件は表５に示す通り
である。なお、ここでも上記エッチングによるＡｌ膜２
１の腐食防止を考慮してエッチング後にトリートメント
工程を行っている。この工程の条件は表６に示す通りで
ある。
後、図４（ｃ）に示すように、このエッチングに使用し
たソースマスクを用いて、ソース電極１９の下層を構成
するＴｉＮ膜２０およびチャンネル部のｎ+膜１８をド
ライエッチングにより連続エッチングし、ソース電極１
９とＴＦＴのチャネル部分とを同時に形成する。その
後、上記レジスト２２を除去する。上記ソース電極１９
およびチャンネル部のエッチング条件は表５に示す通り
である。なお、ここでも上記エッチングによるＡｌ膜２
１の腐食防止を考慮してエッチング後にトリートメント
工程を行っている。この工程の条件は表６に示す通りで
ある。
【００７２】次に、図４（ｄ）に示すように、窒化シリ
コン（ＳｉＮX）を材料としてＴＦＴ保護膜２３を成膜
する。
コン（ＳｉＮX）を材料としてＴＦＴ保護膜２３を成膜
する。
【００７３】次に、図５（ａ）に示すように、上記ＴＦ
Ｔ保護膜２３を１層目の絶縁膜とした場合の２層目の絶
縁膜として、アクリル系の樹脂を全面塗布することによ
り、層間絶縁膜としての有機絶縁膜２４を成膜する。こ
れにより、ＴＦＴアレイ基板の上面は平坦化構造とな
る。上記有機絶縁膜２４の膜厚は、後述のＩＴＯ膜（絵
素電極２６）をエッチングする際の薬液浸透を防ぐため
にも、３μｍとする。また、有機絶縁膜２４には、フォ
トリソグラフィ法によりコンタクトホール２５を形成す
る。
Ｔ保護膜２３を１層目の絶縁膜とした場合の２層目の絶
縁膜として、アクリル系の樹脂を全面塗布することによ
り、層間絶縁膜としての有機絶縁膜２４を成膜する。こ
れにより、ＴＦＴアレイ基板の上面は平坦化構造とな
る。上記有機絶縁膜２４の膜厚は、後述のＩＴＯ膜（絵
素電極２６）をエッチングする際の薬液浸透を防ぐため
にも、３μｍとする。また、有機絶縁膜２４には、フォ
トリソグラフィ法によりコンタクトホール２５を形成す
る。
【００７４】次に、図５（ｂ）に示すように、上記コン
タクトホール２５を用いて、窒化シリコンからなるＴＦ
Ｔ保護膜２３、およびソース電極１９におけるＡｌ膜２
１をドライエッチングにより連続的にエッチングする。
上記Ａｌ膜２１をエッチングする理由は、下記の絵素電
極２６とＡｌ膜２１との間においてオーミックコンタク
トを行えるようにするためである。
タクトホール２５を用いて、窒化シリコンからなるＴＦ
Ｔ保護膜２３、およびソース電極１９におけるＡｌ膜２
１をドライエッチングにより連続的にエッチングする。
上記Ａｌ膜２１をエッチングする理由は、下記の絵素電
極２６とＡｌ膜２１との間においてオーミックコンタク
トを行えるようにするためである。
【００７５】その後、図５（ｃ）に示すように、ＩＴＯ
膜からなる絵素電極２６をスパッタ法にて成膜する。そ
して、この絵素電極２６上にレジストを成膜し、このレ
ジストを絵素電極２６の形状にパターニング後、ＨＣｌ
またはＨＢｒ等によりエッチングを行い、絵素電極２６
を所定電極パターンに形成する。また、端子部について
は、図２（ａ）（ｂ）に示したように形成する。
膜からなる絵素電極２６をスパッタ法にて成膜する。そ
して、この絵素電極２６上にレジストを成膜し、このレ
ジストを絵素電極２６の形状にパターニング後、ＨＣｌ
またはＨＢｒ等によりエッチングを行い、絵素電極２６
を所定電極パターンに形成する。また、端子部について
は、図２（ａ）（ｂ）に示したように形成する。
【００７６】上記の本実施の形態のＴＦＴアレイ基板の
形成工程と従来のそれとを比較すると、次の表７の通り
である。
形成工程と従来のそれとを比較すると、次の表７の通り
である。
【００７７】
【表１】
【００７８】
【表２】
【００７９】
【表３】
【００８０】
【表４】
【００８１】
【表５】
【００８２】
【表６】
【００８３】
【表７】
【００８４】
【発明の効果】以上のように、本発明の液晶表示装置
は、ＡｌまたはＡｌ合金層を有するゲート電極と、この
ゲート電極の上層側にゲート絶縁膜を介して設けられ、
ＡｌまたはＡｌ合金からなる層を有するソース電極と、
このソース電極の上層側に設けられた絵素電極と、前記
ソース電極を覆うように、前記ソース電極と前記絵素電
極との間に設けられた少なくとも２層の層間絶縁層とを
備えており、前記ソース電極は、ゲート電極側から順
次、高融点金属からなるソース第１電極層と、Ａｌまた
はＡｌ合金からなるソース第２電極層とを少なくとも積
層することにより形成されており、前記層間絶縁層およ
び前記ソース第２電極層にはコンタクトホールが形成さ
れ、このコンタクトホール内にも前記絵素電極が設けら
れている構成である。
は、ＡｌまたはＡｌ合金層を有するゲート電極と、この
ゲート電極の上層側にゲート絶縁膜を介して設けられ、
ＡｌまたはＡｌ合金からなる層を有するソース電極と、
このソース電極の上層側に設けられた絵素電極と、前記
ソース電極を覆うように、前記ソース電極と前記絵素電
極との間に設けられた少なくとも２層の層間絶縁層とを
備えており、前記ソース電極は、ゲート電極側から順
次、高融点金属からなるソース第１電極層と、Ａｌまた
はＡｌ合金からなるソース第２電極層とを少なくとも積
層することにより形成されており、前記層間絶縁層およ
び前記ソース第２電極層にはコンタクトホールが形成さ
れ、このコンタクトホール内にも前記絵素電極が設けら
れている構成である。
【００８５】これにより、層間絶縁層にて、絵素電極を
ソース電極およびゲート電極と十分に分離することがで
きる。したがって、複数の層間絶縁層の何れかに膜欠陥
が存在する場合であっても、絵素電極をエッチングする
際に、前記膜欠陥により、ソース電極またはゲート電極
のＡｌまたはＡｌ合金層が腐食する事態を防止すること
ができる。また、絵素電極とソース電極およびゲート電
極とが分離されていることにより、絵素電極とソース電
極およびゲート電極との間のリークを防止することがで
きる。この結果、歩留まりが飛躍的に向上し、液晶表示
装置の原価を大幅に低減することができるという効果を
奏する。
ソース電極およびゲート電極と十分に分離することがで
きる。したがって、複数の層間絶縁層の何れかに膜欠陥
が存在する場合であっても、絵素電極をエッチングする
際に、前記膜欠陥により、ソース電極またはゲート電極
のＡｌまたはＡｌ合金層が腐食する事態を防止すること
ができる。また、絵素電極とソース電極およびゲート電
極とが分離されていることにより、絵素電極とソース電
極およびゲート電極との間のリークを防止することがで
きる。この結果、歩留まりが飛躍的に向上し、液晶表示
装置の原価を大幅に低減することができるという効果を
奏する。
【００８６】さらに、絵素電極は、層間絶縁層およびソ
ース第２電極層に形成されたコンタクトホール内にも形
成されることにより、絵素電極とソース第２電極層との
間においてオーミックコンタクトを行うことができると
いう効果を奏する。
ース第２電極層に形成されたコンタクトホール内にも形
成されることにより、絵素電極とソース第２電極層との
間においてオーミックコンタクトを行うことができると
いう効果を奏する。
【００８７】さらに、本発明の液晶表示装置は、上記の
構成において、少なくとも２層の前記層間絶縁層のうち
の一方が無機系絶縁層であり、他方が有機系絶縁層であ
る構成である。
構成において、少なくとも２層の前記層間絶縁層のうち
の一方が無機系絶縁層であり、他方が有機系絶縁層であ
る構成である。
【００８８】これにより、有機系絶縁層と比較して誘電
率が高く、かつ成膜およびエッチングに長時間を要する
無機系絶縁層の厚みを、層間絶縁層として無機系絶縁層
のみを形成する場合よりも薄くすることができる。この
結果、絵素電極とソース電極およびゲート電極との間に
不要な静電容量が発生する事態、および層間絶縁層の形
成に長時間を要する事態を防止することができるという
効果を奏する。
率が高く、かつ成膜およびエッチングに長時間を要する
無機系絶縁層の厚みを、層間絶縁層として無機系絶縁層
のみを形成する場合よりも薄くすることができる。この
結果、絵素電極とソース電極およびゲート電極との間に
不要な静電容量が発生する事態、および層間絶縁層の形
成に長時間を要する事態を防止することができるという
効果を奏する。
【００８９】さらに、本発明の液晶表示装置は、上記の
構成において、前記ゲート電極は、高融点金属からなる
ゲート第１電極層と、ＡｌまたはＡｌ合金からなるゲー
ト第２電極層と、高融点金属からなるゲート第３電極層
とからなる３層構造である。
構成において、前記ゲート電極は、高融点金属からなる
ゲート第１電極層と、ＡｌまたはＡｌ合金からなるゲー
ト第２電極層と、高融点金属からなるゲート第３電極層
とからなる３層構造である。
【００９０】さらに、本発明の液晶表示装置は、上記の
構成において、前記ゲート第１電極層、前記ゲート第３
電極層、および前記ソース第１電極層の高融点金属は、
それぞれ、Ｔａ、Ｔｉ、Ｃｒ、Ｍｏ、ＴｉＮ、およびＭ
ｏＮの中から選択される構成である。
構成において、前記ゲート第１電極層、前記ゲート第３
電極層、および前記ソース第１電極層の高融点金属は、
それぞれ、Ｔａ、Ｔｉ、Ｃｒ、Ｍｏ、ＴｉＮ、およびＭ
ｏＮの中から選択される構成である。
【００９１】また、本発明の液晶表示装置の製造方法
は、ＡｌまたはＡｌ合金層を有するゲート電極を形成
し、前記ゲート電極の上層側にゲート電極を覆うように
ゲート絶縁膜を形成し、前記ゲート絶縁膜の上層側にゲ
ート絶縁膜を覆うように、ゲート電極側から順次、高融
点金属からなるソース第１電極層と、ＡｌまたはＡｌ合
金からなるソース第２電極層とを少なくとも積層するこ
とにより、ソース電極を形成し、前記ソース電極の上層
側にソース電極を覆うように少なくとも２層の層間絶縁
層を形成し、前記層間絶縁層および前記ソース第２電極
層にコンタクトホールを形成し、前記層間絶縁層の上層
側とコンタクトホールとに絵素電極を形成する方法であ
る。
は、ＡｌまたはＡｌ合金層を有するゲート電極を形成
し、前記ゲート電極の上層側にゲート電極を覆うように
ゲート絶縁膜を形成し、前記ゲート絶縁膜の上層側にゲ
ート絶縁膜を覆うように、ゲート電極側から順次、高融
点金属からなるソース第１電極層と、ＡｌまたはＡｌ合
金からなるソース第２電極層とを少なくとも積層するこ
とにより、ソース電極を形成し、前記ソース電極の上層
側にソース電極を覆うように少なくとも２層の層間絶縁
層を形成し、前記層間絶縁層および前記ソース第２電極
層にコンタクトホールを形成し、前記層間絶縁層の上層
側とコンタクトホールとに絵素電極を形成する方法であ
る。
【００９２】これにより、層間絶縁層にて、絵素電極を
ソース電極およびゲート電極と十分に分離することがで
きる。したがって、複数の層間絶縁層の何れかに膜欠陥
が存在する場合であっても、絵素電極をエッチングする
際に、前記膜欠陥により、ソース電極またはゲート電極
のＡｌまたはＡｌ合金層が腐食する事態を防止すること
ができる。また、絵素電極とソース電極およびゲート電
極とが分離されていることにより、絵素電極と第１電極
との間のリークを防止することができる。この結果、歩
留まりが飛躍的に向上し、液晶表示装置の原価を大幅に
低減することができるという効果を奏する。
ソース電極およびゲート電極と十分に分離することがで
きる。したがって、複数の層間絶縁層の何れかに膜欠陥
が存在する場合であっても、絵素電極をエッチングする
際に、前記膜欠陥により、ソース電極またはゲート電極
のＡｌまたはＡｌ合金層が腐食する事態を防止すること
ができる。また、絵素電極とソース電極およびゲート電
極とが分離されていることにより、絵素電極と第１電極
との間のリークを防止することができる。この結果、歩
留まりが飛躍的に向上し、液晶表示装置の原価を大幅に
低減することができるという効果を奏する。
【００９３】さらに、絵素電極は、層間絶縁層およびソ
ース第２電極層に形成されたコンタクトホール内にも形
成されることにより、絵素電極とソース第２電極層との
間においてオーミックコンタクトを行うことができると
いう効果を奏する。
ース第２電極層に形成されたコンタクトホール内にも形
成されることにより、絵素電極とソース第２電極層との
間においてオーミックコンタクトを行うことができると
いう効果を奏する。
【００９４】さらに、本発明の液晶表示装置の製造方法
は、上記の方法において、少なくとも２層の前記層間絶
縁層のうちの一方が無機系絶縁層であり、他方が有機系
絶縁層である。
は、上記の方法において、少なくとも２層の前記層間絶
縁層のうちの一方が無機系絶縁層であり、他方が有機系
絶縁層である。
【００９５】これにより、有機系絶縁層と比較して誘電
率が高く、かつ成膜およびエッチングに長時間を要する
無機系絶縁層の厚みを、層間絶縁層として無機系絶縁層
のみを形成する場合よりも薄くすることができる。この
結果、絵素電極とソース電極およびゲート電極との間に
不要な静電容量が発生する事態、および層間絶縁層の形
成に長時間を要する事態を防止することができるという
効果を奏する。
率が高く、かつ成膜およびエッチングに長時間を要する
無機系絶縁層の厚みを、層間絶縁層として無機系絶縁層
のみを形成する場合よりも薄くすることができる。この
結果、絵素電極とソース電極およびゲート電極との間に
不要な静電容量が発生する事態、および層間絶縁層の形
成に長時間を要する事態を防止することができるという
効果を奏する。
【００９６】さらに、本発明の液晶表示装置の製造方法
は、上記の方法において、前記無機系絶縁層が前記ソー
ス電極上に設けられたＴＦＴ保護膜である。
は、上記の方法において、前記無機系絶縁層が前記ソー
ス電極上に設けられたＴＦＴ保護膜である。
【００９７】これにより、層間絶縁層によって、ソース
電極およびゲート電極におけるＡｌまたはＡｌ合金層の
腐食を防止することができる。また、ソース電極上に設
けられたＴＦＴ保護膜が無機系絶縁層を兼用しているの
で、層間絶縁層における層数の増加、即ち液晶表示装置
の構造の複雑化を抑制することができるという効果を奏
する。
電極およびゲート電極におけるＡｌまたはＡｌ合金層の
腐食を防止することができる。また、ソース電極上に設
けられたＴＦＴ保護膜が無機系絶縁層を兼用しているの
で、層間絶縁層における層数の増加、即ち液晶表示装置
の構造の複雑化を抑制することができるという効果を奏
する。
【００９８】さらに、本発明の液晶表示装置の製造方法
は、上記の方法において、前記ソース第１電極層および
前記絵素電極にて、接続端子となる前記ゲート電極の端
子部を覆う方法である。
は、上記の方法において、前記ソース第１電極層および
前記絵素電極にて、接続端子となる前記ゲート電極の端
子部を覆う方法である。
【００９９】これにより、ゲート電極の端子部を確実に
保護することができるという効果を奏する。
保護することができるという効果を奏する。
【０１００】さらに、本発明の液晶表示装置の製造方法
は、上記の方法において、前記ソース電極を所定の電極
パターンに形成するために、前記ソース第２電極層をウ
ェットエッチングした後、前記ソース第１電極層をドラ
イエッチングする方法である。
は、上記の方法において、前記ソース電極を所定の電極
パターンに形成するために、前記ソース第２電極層をウ
ェットエッチングした後、前記ソース第１電極層をドラ
イエッチングする方法である。
【０１０１】これにより、ソース電極をエッチングする
際のゲート電極の腐食を防止することができるという効
果を奏する。
際のゲート電極の腐食を防止することができるという効
果を奏する。
【０１０２】さらに、本発明の液晶表示装置の製造方法
は、上記の方法において、前記ゲート電極を所定の電極
パターンに形成するために、塩素ガスを用いて前記ゲー
ト電極をエッチングした後、残留塩素イオンをフッ素イ
オンと置換させる方法である。
は、上記の方法において、前記ゲート電極を所定の電極
パターンに形成するために、塩素ガスを用いて前記ゲー
ト電極をエッチングした後、残留塩素イオンをフッ素イ
オンと置換させる方法である。
【図１】本発明の実施の一形態における液晶表示装置の
ＴＦＴアレイ基板の構成を示す縦断面図である。
ＴＦＴアレイ基板の構成を示す縦断面図である。
【図２】図２（ａ）は、図１に示したＴＦＴアレイ基板
の端子部を示す平面図、図２（ｂ）は、図２（ａ）にお
けるＡ−Ａ線矢視断面図である。
の端子部を示す平面図、図２（ｂ）は、図２（ａ）にお
けるＡ−Ａ線矢視断面図である。
【図３】図３（ａ）は、図１に示したゲート電極の成膜
工程を示す縦断面図、図３（ｂ）は、上記ゲート電極を
所定電極パターンにパターニングする工程を示す縦断面
図、図３（ｃ）は、ゲート絶縁膜、Ｉ−Ｓｉ膜およびｎ
+膜の連続成膜工程を示す縦断面図、図３（ｄ）は、Ｔ
ＦＴのチャネル部分の形成工程を示す縦断面図である。
工程を示す縦断面図、図３（ｂ）は、上記ゲート電極を
所定電極パターンにパターニングする工程を示す縦断面
図、図３（ｃ）は、ゲート絶縁膜、Ｉ−Ｓｉ膜およびｎ
+膜の連続成膜工程を示す縦断面図、図３（ｄ）は、Ｔ
ＦＴのチャネル部分の形成工程を示す縦断面図である。
【図４】図４（ａ）は、前記図３（ｄ）の工程後におけ
る、ソース電極の成膜工程を示す縦断面図、図４（ｂ）
は、ソース電極におけるＡｌ膜のウェットエッチング工
程を示す縦断面図、図４（ｃ）は、ソース電極のＴｉＮ
膜およびチャンネル部のｎ+膜の連続ドライエッチング
工程を示す縦断面図、図４（ｄ）は、ＴＦＴ保護膜の成
膜工程を示す縦断面図である。
る、ソース電極の成膜工程を示す縦断面図、図４（ｂ）
は、ソース電極におけるＡｌ膜のウェットエッチング工
程を示す縦断面図、図４（ｃ）は、ソース電極のＴｉＮ
膜およびチャンネル部のｎ+膜の連続ドライエッチング
工程を示す縦断面図、図４（ｄ）は、ＴＦＴ保護膜の成
膜工程を示す縦断面図である。
【図５】図５（ａ）は、前記図４（ｄ）の工程後におけ
る、層間絶縁膜としての有機絶縁膜の成膜工程を示す縦
断面図、図５（ｂ）は、コンタクトホールを使用しての
ＴＦＴ保護膜およびソース電極のＡｌ膜のドライエッチ
ング工程を示す縦断面図、図５（ｃ）は、絵素電極の成
膜工程を示す縦断面図である。
る、層間絶縁膜としての有機絶縁膜の成膜工程を示す縦
断面図、図５（ｂ）は、コンタクトホールを使用しての
ＴＦＴ保護膜およびソース電極のＡｌ膜のドライエッチ
ング工程を示す縦断面図、図５（ｃ）は、絵素電極の成
膜工程を示す縦断面図である。
【図６】図６（ａ）は、従来のＴＦＴアレイ基板の製造
プロセスにおけるゲート電極の成膜工程を示す縦断面
図、図６（ｂ）は、レジストを上記ゲート電極の所定電
極パターンにパターニングする工程を示す縦断面図、図
６（ｃ）は、上記ゲート電極を所定電極パターンにパタ
ーニングする工程を示す縦断面図、図６（ｄ）は、ゲー
ト絶縁膜、Ｉ−Ｓｉ膜およびｎ+膜の連続成膜工程を示
す縦断面図である。
プロセスにおけるゲート電極の成膜工程を示す縦断面
図、図６（ｂ）は、レジストを上記ゲート電極の所定電
極パターンにパターニングする工程を示す縦断面図、図
６（ｃ）は、上記ゲート電極を所定電極パターンにパタ
ーニングする工程を示す縦断面図、図６（ｄ）は、ゲー
ト絶縁膜、Ｉ−Ｓｉ膜およびｎ+膜の連続成膜工程を示
す縦断面図である。
【図７】図７（ａ）は、前記図６（ｄ）の工程に続く、
半導体層の形成工程を示す縦断面図、図７（ｂ）は、ソ
ース電極を所定電極パターンにパターニングする工程を
示す縦断面図、図７（ｃ）は、ＴＦＴの形成工程を示す
縦断面図、図７（ｄ）は、絵素電極の成膜工程を示す縦
断面図である。
半導体層の形成工程を示す縦断面図、図７（ｂ）は、ソ
ース電極を所定電極パターンにパターニングする工程を
示す縦断面図、図７（ｃ）は、ＴＦＴの形成工程を示す
縦断面図、図７（ｄ）は、絵素電極の成膜工程を示す縦
断面図である。
【図８】図８（ａ）は、前記図７（ｄ）の工程に続く、
絵素電極を所定電極パターンにパターニングする工程を
示す縦断面図、図８（ｂ）は、ＴＦＴ保護膜の成膜工程
を示す縦断図である。
絵素電極を所定電極パターンにパターニングする工程を
示す縦断面図、図８（ｂ）は、ＴＦＴ保護膜の成膜工程
を示す縦断図である。
１２ ゲート電極（第１電極）
１３ Ｔｉ膜
１４ Ａｌ膜
１５ ＴｉＮ膜
１６ ゲート絶縁膜
１７ Ｉ−Ｓｉ膜
１８ ｎ+膜
１９ ソース電極（第１電極）
２０ ＴｉＮ膜（ソース第１電極層）
２１ Ａｌ膜（ソース第２電極層）
２３ ＴＦＴ保護膜（層間絶縁層、無機系絶縁層）
２４ 有機絶縁膜（層間絶縁層、有機系絶縁層）
２６ 絵素電極
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平10−170951（ＪＰ，Ａ)
特開 平７−318975（ＪＰ，Ａ)
特開 平10−197891（ＪＰ，Ａ)
特開 平10−27910（ＪＰ，Ａ)
特開 平10−20342（ＪＰ，Ａ)
特開 平４−253342（ＪＰ，Ａ)
特開 平６−324349（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1368
G02F 1/1333
G02F 1/1343
G02F 1/1345
Claims (10)
- 【請求項１】ＡｌまたはＡｌ合金層を有するゲート電極
と、 このゲート電極の上層側にゲート絶縁膜を介して設けら
れ、ＡｌまたはＡｌ合金からなる層を有するソース 電極
と、 このソース電極の上層側に設けられた絵素電極と、 前記ソース電極を覆うように、前記ソース電極と前記絵
素電極との間に設けられた少なくとも２層の層間絶縁層
とを備えており、 前記ソース電極は、ゲート電極側から順次、高融点金属
からなるソース第１電極層と、ＡｌまたはＡｌ合金から
なるソース第２電極層とを少なくとも積層することによ
り形成されており、 前記層間絶縁層および前記ソース第２電極層にはコンタ
クトホールが形成され、このコンタクトホール内にも前
記絵素電極が設けられて いることを特徴とする液晶表示
装置。 - 【請求項２】少なくとも２層の前記層間絶縁層のうちの
一方が無機系絶縁層であり、他方が有機系絶縁層である
ことを特徴とする請求項１に記載の液晶表示装置。 - 【請求項３】前記ゲート電極は、高融点金属からなるゲ
ート第１電極層と、ＡｌまたはＡｌ合金からなるゲート
第２電極層と、高融点金属からなるゲート第３電極層と
からなる３層構造であることを特徴とする請求項１に記
載の液晶表示装置。 - 【請求項４】前記ゲート第１電極層、前記ゲート第３電
極層、および前記ソース第１電極層の高融点金属は、そ
れぞれ、Ｔａ、Ｔｉ、Ｃｒ、Ｍｏ、ＴｉＮ、およびＭｏ
Ｎの中から選択されることを特徴とする請求項３に記載
の液晶表示装置。 - 【請求項５】ＡｌまたはＡｌ合金層を有するゲート電極
を形成し、 前記ゲート電極の上層側にゲート電極を覆うようにゲー
ト絶縁膜を形成し、 前記ゲート絶縁膜の上層側にゲート絶縁膜を覆うよう
に、ゲート電極側から順次、高融点金属からなるソース
第１電極層と、ＡｌまたはＡｌ合金からなるソース第２
電極層とを少なくとも積層することにより、ソース電極
を形成し、 前記ソース電極の上層側にソース電極を覆うように、少
なくとも２層の層間絶縁層を形成し、 前記層間絶縁層および前記ソース第２電極層にコンタク
トホールを形成し、 前記層間絶縁層の上層側とコンタクトホールとに絵素電
極を形成する ことを特徴とする液晶表示装置の製造方
法。 - 【請求項６】少なくとも２層の前記層間絶縁層のうちの
一方が無機系絶縁層であり、他方が有機系絶縁層である
ことを特徴とする請求項５に記載の液晶表示装置の製造
方法。 - 【請求項７】 前記無機系絶縁層が前記ソース電極上に設
けられたＴＦＴ保護膜であることを特徴とする請求項６
に記載の液晶表示装置の製造方法。 - 【請求項８】 前記ソース第１電極層および前記絵素電極
にて、接続端子となる前記ゲート電極の端子部を覆うこ
とを特徴とする請求項５に記載の液晶表示装置の製造方
法。 - 【請求項９】 前記ソース電極を所定の電極パターンに形
成するために、前記ソース第２電極層をウェットエッチ
ングした後、前記ソース第１電極層をドライエッチング
することを特徴とする請求項５に記載の液晶表示装置の
製造方法。 - 【請求項１０】 前記ゲート電極を所定の電極パターンに
形成するために、塩素ガスを用いて前記ゲート電極をエ
ッチングした後、残留塩素イオンをフッ素イオンと置換
させることを特徴とする請求項５に記載の液晶表示装置
の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04423999A JP3362008B2 (ja) | 1999-02-23 | 1999-02-23 | 液晶表示装置およびその製造方法 |
| US09/505,858 US6529251B2 (en) | 1999-02-23 | 2000-02-17 | Liquid crystal display device and method of manufacturing the same |
| TW89102821A TW574530B (en) | 1999-02-23 | 2000-02-18 | Liquid crystal display device and method of manufacturing the same |
| KR10-2000-0008399A KR100445286B1 (ko) | 1999-02-23 | 2000-02-22 | 액정 표시 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04423999A JP3362008B2 (ja) | 1999-02-23 | 1999-02-23 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000241832A JP2000241832A (ja) | 2000-09-08 |
| JP3362008B2 true JP3362008B2 (ja) | 2003-01-07 |
Family
ID=12685993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04423999A Expired - Fee Related JP3362008B2 (ja) | 1999-02-23 | 1999-02-23 | 液晶表示装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6529251B2 (ja) |
| JP (1) | JP3362008B2 (ja) |
| KR (1) | KR100445286B1 (ja) |
| TW (1) | TW574530B (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE254637T1 (de) * | 1997-09-05 | 2003-12-15 | Cambridge Display Tech Ltd | Verbindungen für eine elektronische anordnung |
| JP3683463B2 (ja) * | 1999-03-11 | 2005-08-17 | シャープ株式会社 | アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ |
| EP1208603A1 (en) * | 1999-08-31 | 2002-05-29 | E Ink Corporation | Transistor for an electronically driven display |
| JP2001194676A (ja) * | 2000-01-07 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| JP4101454B2 (ja) * | 2000-11-22 | 2008-06-18 | 株式会社日立製作所 | 液晶表示装置 |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| KR20020052562A (ko) * | 2000-12-26 | 2002-07-04 | 구본준, 론 위라하디락사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| JP2002202527A (ja) * | 2000-12-28 | 2002-07-19 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| US6833883B2 (en) | 2001-02-13 | 2004-12-21 | Lg. Philips Lcd Co., Ltd. | Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same |
| KR100470020B1 (ko) * | 2001-06-01 | 2005-02-04 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| SG118117A1 (en) | 2001-02-28 | 2006-01-27 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| KR100799464B1 (ko) * | 2001-03-21 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100799463B1 (ko) * | 2001-03-21 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| JP4926329B2 (ja) | 2001-03-27 | 2012-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、電気器具 |
| KR100412619B1 (ko) * | 2001-12-27 | 2003-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판의 제조 방법 |
| JP4036154B2 (ja) | 2002-09-12 | 2008-01-23 | セイコーエプソン株式会社 | 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器 |
| KR100905472B1 (ko) * | 2002-12-17 | 2009-07-02 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 |
| JP4417072B2 (ja) * | 2003-03-28 | 2010-02-17 | シャープ株式会社 | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
| KR101054819B1 (ko) | 2003-06-24 | 2011-08-05 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100971950B1 (ko) * | 2003-06-30 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| JP4211674B2 (ja) * | 2004-05-12 | 2009-01-21 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 |
| JP4522145B2 (ja) | 2004-05-25 | 2010-08-11 | シャープ株式会社 | 表示装置用基板、その製造方法及び表示装置 |
| US7285501B2 (en) * | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7282735B2 (en) * | 2005-03-31 | 2007-10-16 | Xerox Corporation | TFT having a fluorocarbon-containing layer |
| KR101167313B1 (ko) * | 2005-06-29 | 2012-07-19 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| TW200710471A (en) * | 2005-07-20 | 2007-03-16 | Samsung Electronics Co Ltd | Array substrate for display device |
| KR20080032256A (ko) * | 2005-08-12 | 2008-04-14 | 폴리머 비젼 리미티드 | 반도체 잉크젯 프린팅 동안에 마스크로서 필드 차폐 유전체 |
| EP1998375A3 (en) * | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method |
| KR101272488B1 (ko) * | 2005-10-18 | 2013-06-07 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법 |
| KR20070049278A (ko) * | 2005-11-08 | 2007-05-11 | 삼성전자주식회사 | 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법 |
| KR101117948B1 (ko) * | 2005-11-15 | 2012-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 제조 방법 |
| KR101279927B1 (ko) * | 2006-10-16 | 2013-07-04 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| JP4762214B2 (ja) * | 2007-08-31 | 2011-08-31 | シャープ株式会社 | 表示装置用基板、その製造方法及び表示装置 |
| US8227278B2 (en) * | 2008-09-05 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing thin film transistor and display device |
| JP4596287B2 (ja) * | 2008-09-19 | 2010-12-08 | カシオ計算機株式会社 | シリコンを含む膜のドライエッチング方法 |
| TWI479574B (zh) | 2009-03-16 | 2015-04-01 | Hannstar Display Corp | Ｔｆｔ陣列基板及其製造方法 |
| KR101812683B1 (ko) * | 2009-10-21 | 2017-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
| KR20170072965A (ko) | 2009-11-13 | 2017-06-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터 |
| KR20170076818A (ko) * | 2009-11-13 | 2017-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 스퍼터링 타겟 및 그 제작 방법 및 트랜지스터 |
| WO2011132353A1 (ja) * | 2010-04-19 | 2011-10-27 | シャープ株式会社 | 表示装置及びその製造方法 |
| KR101325170B1 (ko) * | 2010-07-09 | 2013-11-07 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판 및 그 제조방법 |
| KR101784994B1 (ko) * | 2011-03-31 | 2017-10-13 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| JP5176217B2 (ja) * | 2011-06-02 | 2013-04-03 | Ｎｌｔテクノロジー株式会社 | アクティブマトリクス型液晶表示装置 |
| US9660092B2 (en) | 2011-08-31 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor thin film transistor including oxygen release layer |
| JP5964967B2 (ja) * | 2012-08-02 | 2016-08-03 | シャープ株式会社 | 半導体装置およびその製造方法 |
| CN104298040B (zh) | 2014-10-31 | 2018-07-06 | 京东方科技集团股份有限公司 | 一种coa基板及其制作方法和显示装置 |
| KR102450399B1 (ko) | 2015-10-06 | 2022-09-30 | 삼성전자주식회사 | 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치 |
| JP6677386B2 (ja) | 2016-02-16 | 2020-04-08 | 天馬微電子有限公司 | 表示装置および表示装置の製造方法 |
| CN109656069A (zh) * | 2017-10-11 | 2019-04-19 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板和显示装置 |
| CN109979946B (zh) * | 2019-03-15 | 2021-06-11 | 惠科股份有限公司 | 一种阵列基板及其制造方法和显示面板 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144872A (ja) * | 1984-12-19 | 1986-07-02 | Toshiba Corp | 半導体装置 |
| US5327001A (en) * | 1987-09-09 | 1994-07-05 | Casio Computer Co., Ltd. | Thin film transistor array having single light shield layer over transistors and gate and drain lines |
| JPH039435A (ja) | 1989-06-06 | 1991-01-17 | Nippon Telegr & Teleph Corp <Ntt> | システム異常試験方式 |
| JPH0336736A (ja) * | 1989-07-04 | 1991-02-18 | Fuji Electric Co Ltd | 絶縁ゲート電界効果半導体装置 |
| JPH03122620A (ja) * | 1989-10-05 | 1991-05-24 | Sharp Corp | 表示電極基板 |
| JPH03209435A (ja) | 1990-01-12 | 1991-09-12 | Seiko Instr Inc | アクティブマトリックス型電気光学装置 |
| JP2963529B2 (ja) | 1990-10-29 | 1999-10-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
| JP2690404B2 (ja) * | 1991-03-07 | 1997-12-10 | シャープ株式会社 | アクティブマトリクス基板 |
| JP3209435B2 (ja) | 1991-03-26 | 2001-09-17 | 株式会社タツノ・メカトロニクス | 給油ノズル |
| JP3024387B2 (ja) * | 1992-09-22 | 2000-03-21 | 松下電器産業株式会社 | 半導体装置 |
| JPH05158072A (ja) * | 1991-12-09 | 1993-06-25 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板 |
| JPH05243579A (ja) * | 1992-02-28 | 1993-09-21 | Canon Inc | 半導体装置 |
| JPH06120355A (ja) * | 1992-09-30 | 1994-04-28 | Toshiba Corp | 半導体装置の製造方法 |
| JP2988159B2 (ja) | 1992-11-13 | 1999-12-06 | 日本電気株式会社 | 液晶表示装置 |
| JP3587537B2 (ja) * | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| DE69332142T2 (de) | 1992-12-25 | 2003-03-06 | Sony Corp | Substrat mit aktiver Matrix |
| JPH07128676A (ja) * | 1993-11-04 | 1995-05-19 | Hitachi Ltd | 液晶表示基板 |
| JP3060806B2 (ja) | 1993-12-16 | 2000-07-10 | 松下電器産業株式会社 | 液晶表示装置及びその製造方法 |
| JPH07318975A (ja) | 1994-05-25 | 1995-12-08 | Sanyo Electric Co Ltd | 液晶表示装置 |
| TW309633B (ja) * | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
| JP2850850B2 (ja) * | 1996-05-16 | 1999-01-27 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH1020342A (ja) | 1996-07-09 | 1998-01-23 | Toshiba Corp | アクティブマトリクス基板の製造方法 |
| JPH1027910A (ja) | 1996-07-11 | 1998-01-27 | Hitachi Ltd | Ｔｆｔ基板の製造方法 |
| JPH10170951A (ja) | 1996-12-11 | 1998-06-26 | Sharp Corp | 液晶表示装置の製造方法 |
| JPH10197891A (ja) | 1997-01-10 | 1998-07-31 | Toshiba Electron Eng Corp | 液晶表示素子 |
| JPH10239698A (ja) * | 1997-02-25 | 1998-09-11 | Sharp Corp | 液晶表示装置 |
| JPH10253976A (ja) | 1997-03-12 | 1998-09-25 | Toshiba Corp | 液晶表示素子 |
| KR100289510B1 (ko) | 1997-05-26 | 2001-05-02 | 다니구찌 이찌로오, 기타오카 다카시 | 티에프티어레이기판및그것을이용한액정표시장치 |
| JPH11103069A (ja) * | 1997-07-29 | 1999-04-13 | Sharp Corp | 接続構造およびその製造方法 |
| JPH11340462A (ja) * | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | 液晶表示装置およびその製造方法 |
-
1999
- 1999-02-23 JP JP04423999A patent/JP3362008B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-17 US US09/505,858 patent/US6529251B2/en not_active Expired - Lifetime
- 2000-02-18 TW TW89102821A patent/TW574530B/zh not_active IP Right Cessation
- 2000-02-22 KR KR10-2000-0008399A patent/KR100445286B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100445286B1 (ko) | 2004-08-21 |
| US6529251B2 (en) | 2003-03-04 |
| TW574530B (en) | 2004-02-01 |
| US20020126243A1 (en) | 2002-09-12 |
| JP2000241832A (ja) | 2000-09-08 |
| KR20000062586A (ko) | 2000-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3362008B2 (ja) | 液晶表示装置およびその製造方法 | |
| US6528357B2 (en) | Method of manufacturing array substrate | |
| JP3463006B2 (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| KR100293760B1 (ko) | Ｉｔｏ 막 접촉 구조, ｔｆｔ 기판 및 그 제조방법 | |
| JP4920140B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3281167B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4727702B2 (ja) | 液晶表示装置、及びその製造方法 | |
| JP4272272B2 (ja) | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 | |
| TWI495008B (zh) | 多層膜的形成方法、顯示面板之製法及顯示面板 | |
| JP2004163901A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP5450802B2 (ja) | 表示装置及びその製造方法 | |
| JP3952672B2 (ja) | 液晶表示装置 | |
| JP2000101091A (ja) | 薄膜トランジスタ | |
| JP3433632B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08194230A (ja) | 液晶表示装置及びその製造方法 | |
| JP5411236B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2006235284A (ja) | 表示装置およびその製造方法 | |
| JP2809153B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH0764109A (ja) | 液晶表示装置 | |
| JP2937126B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JP2004170724A (ja) | 液晶表示装置の製造方法 | |
| US20030186074A1 (en) | Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same | |
| JP2000029066A (ja) | 表示装置用アレイ基板、及びその製造方法 | |
| JPH0553142A (ja) | 液晶表示パネル及びその製造方法 | |
| KR19990085229A (ko) | 배선용 조성물, 이 조성물을 이용한 금속 배선 및 그 제조 방법, 이 배선을 이용한 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131018 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |