KR960019315A - 불휘발성 반도체 메모리장치 - Google Patents

불휘발성 반도체 메모리장치 Download PDF

Info

Publication number
KR960019315A
KR960019315A KR1019950042289A KR19950042289A KR960019315A KR 960019315 A KR960019315 A KR 960019315A KR 1019950042289 A KR1019950042289 A KR 1019950042289A KR 19950042289 A KR19950042289 A KR 19950042289A KR 960019315 A KR960019315 A KR 960019315A
Authority
KR
South Korea
Prior art keywords
bit line
memory cell
memory device
transistor
selection gate
Prior art date
Application number
KR1019950042289A
Other languages
English (en)
Inventor
게니시 사또리
히로미 노부까따
Original Assignee
이데이 노브유끼
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노브유끼, 소니 가부시끼가이샤 filed Critical 이데이 노브유끼
Publication of KR960019315A publication Critical patent/KR960019315A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 홀수 및 짝수의 주비트라인과, 선택게이트를 통해서 상기 주비트라인에 접속된 다수의 부비트라인, 홀수 주비트라인과 접속되는 선택게이트와 짝수 주비트라인과 접속하는 선택게이트의 도전 및 비도전상태가 다른 선택신호라인에 의해 제어되고, 이에 의해 홀수 주비트라인 및 짝수 주비트라인이 선택적으로 작동되는 중첩된 비트라인시스템의 이용을 가능하게 하는 불휘발성 메모리장치에 관한 것이다.

Description

불휘발성 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 중첩된 비트라인시스템을 채택한 반도체 불휘발성 메모리장치의 실시예 1의 회로다이어그램이다,
제3도는 제2도의 회로의 작동을 설명하기 위한 도면이다,
제4도는 본 발명에 따른 중첩된 비트라인시스템을 채택한 반도체 불휘발성 메모리장치의 실시예 2의 회로다이어그램이다.

Claims (9)

  1. 제1 및 제2비트라인이 평행하게 접속되며 상기 제1비트라인과 상기 제2비트라인 사이의 전압차를 증폭하는 차등형 센스증폭기를 가지는 반도체 불휘발성 메모리장치에 있어서, 상기 제1비트라인과 제1부비트라인 사이에 접속된 제1선택게이트와, 상기 제2비트라인과 제2부비트라인 사이에 접속된 제2선택게이트와, 상기 제1부트라인과 기준전원 사이에 상기 제1선택게이트를 통해서 접속되는 다수의 메모리셀을 가지는 제1의 메모리 셀블럭과, 상기 제2부비트라인과 상기 기준전원 사이에 상기 제2선택게이트를 통해서 접속되는 다수의 메모리셀을 가지는 제2메모리셀블록과를 포함하여 이루어지며, 상기 제1메모리셀블럭과 상기 제2메모리셀블럭의 도전 및 비도전상태가 공통 워드라인그룹에 의해 제어되며, 상기 제1선택게이트와 상기 제2선택게이트의 도전 및 비도전상태가 다른 선택신호라인에 의해 각각 제어되며, 상기 제1선택게이트가 상기 제1부비트라인을 상기 제1비트라인에 작동하도록 접속하며, 상기 제2선택게이트가 상기 제1부비트라인을 상기 제2비트라인에 작동하도록 접속하는 것을 특징으로 하는 반도체 불휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 제1메모리셀블럭은 그 각각이 다수의 메모리셀을 가지는 다수의 제1메모리셀단위로 이루어지며, 상기 제2메모리셀블럭은 그 각각이 다수의 메모리셀을 가지는 다수의 제2메모리셀장치로 이루어지며, 상기 제1선택게이트와 상기 제2선택게이트가 상기 공통의 워드라인그룹에 마주보는 측에 배열되어 있는 것을 특징으로 하는 반도체 불휘발성 메모리장치.
  3. 제1항에 있어서, 독출작동시에 소정시간동안 상기 제1 및 제2비트라인중 하나의 비트라인의 전위를 제1전위로 유지하며, 다른 비트라인의 전위를 상기 제1전위와 다른 제2전위로 설정하기 위한 수단을 포함하여 이루어진 것을 특징으로 하는 반도체 불휘발성 메모리장치.
  4. 제1항에 있어서, 상기 제1 및 제2선택게이트는 두개의 선택트랜지스터를 직렬로 접속함으로써 각각 구성되며, 상기 두개의 선택트랜지스터중 하나의 선택트랜지스터는 공핍형 트랜지스터로 구성된 것을 특징으로 하는 반도체 불휘발성 메모리장치.
  5. 제4항에 있어서, 상기 공핍형 트랜지스터는 소정밀도의 불순물을 트랜지스터의 채널영역에 주입함으로서 형성되는 것을 특징으로 하는 반도체 불휘발성 메모리장치.
  6. 제4항에 있어서, 상기 공핍형 트랜지스터는 전하누적층을 가지는 트랜지스터로 구성된 것을 특징으로 하는 반도체 불휘발성 메모리장치.
  7. 제4항에 있어서, 상기 공핍형 트랜지스터의 임계값은 상기 제1메모리셀블럭 및 상기 제2메모리셀블럭의 삭제작동시에 재설정되는 것을 특징으로 하는 반도체 불뷔발성 메모리장치.
  8. 주비트라인과 선택게이트를 통해 상기 주비트라인에 접속된 다수의 부비트라인과, 상기 다수의 부비트라인과 기준전원 사이에 접속된 다수의 메모리셀과를 가지며, 상기 선택게이트는 두개의 선택트랜지스터를 직렬로 접속함으로서 각각 구성되며, 상기 두개의 선택트랜지스터 중 어느 하나의 선택트랜지스터는 전하누적층을 가지는 공핍형 트랜지스터로 구성되며 임계값에 있어서 다양한 것을 특징으로 하는 반도체 불휘발성 메모리장치.
  9. 제8항에 있어서, 상기 공핍형 트랜지스터의 임계값은 상기 메모리셀의 삭제작동시에 재설정되는 것을 특징으로 하는 반도체 불휘발성 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950042289A 1994-11-21 1995-11-20 불휘발성 반도체 메모리장치 KR960019315A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP28674094 1994-11-21
JP94-286740 1994-11-21
JP25787695A JP3570038B2 (ja) 1994-11-21 1995-10-04 半導体不揮発性記憶装置
JP95-257876 1995-10-04

Publications (1)

Publication Number Publication Date
KR960019315A true KR960019315A (ko) 1996-06-17

Family

ID=26543434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042289A KR960019315A (ko) 1994-11-21 1995-11-20 불휘발성 반도체 메모리장치

Country Status (3)

Country Link
US (1) US5822248A (ko)
JP (1) JP3570038B2 (ko)
KR (1) KR960019315A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120979B2 (en) 2008-11-17 2012-02-21 Samsung Electronics Co., Ltd. Semiconductor memory devices having hierarchical bit-line structures

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851426A3 (en) * 1996-12-27 1999-11-24 STMicroelectronics S.r.l. Memory block for realizing semiconductor memory devices and corresponding manufacturing process
JPH113595A (ja) * 1997-06-13 1999-01-06 Sharp Corp 不揮発性半導体記憶装置
JP3990485B2 (ja) 1997-12-26 2007-10-10 株式会社ルネサステクノロジ 半導体不揮発性記憶装置
KR100260560B1 (ko) 1998-03-18 2000-07-01 윤종용 실리콘-온 인슐레이터 구조를 이용한 반도체 메모리 장치 및 그제조 방법
JP3173456B2 (ja) * 1998-03-19 2001-06-04 日本電気株式会社 半導体記憶装置
JPH11317085A (ja) * 1998-05-08 1999-11-16 Sony Corp プログラム・ベリファイ回路及びプログラム・ベリファイ方法
KR20000002335A (ko) * 1998-06-18 2000-01-15 윤종용 불 휘발성 메모리 장치
JP3853981B2 (ja) * 1998-07-02 2006-12-06 株式会社東芝 半導体記憶装置の製造方法
JP3762114B2 (ja) * 1998-09-08 2006-04-05 株式会社東芝 不揮発性半導体記憶装置
JP2000124338A (ja) * 1998-10-16 2000-04-28 Sharp Corp 半導体記憶装置
JP4036552B2 (ja) * 1998-12-17 2008-01-23 富士通株式会社 不揮発性半導体記憶装置
JP3359615B2 (ja) * 1999-04-23 2002-12-24 松下電器産業株式会社 不揮発性半導体記憶装置
US6188608B1 (en) 1999-04-23 2001-02-13 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device
JP3629383B2 (ja) * 1999-06-10 2005-03-16 シャープ株式会社 不揮発性半導体記憶装置の消去方式
JP2001143483A (ja) * 1999-11-16 2001-05-25 Nec Corp 半導体記憶装置
US6563743B2 (en) 2000-11-27 2003-05-13 Hitachi, Ltd. Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy
US6349067B1 (en) * 2001-01-30 2002-02-19 International Business Machines Corporation System and method for preventing noise cross contamination between embedded DRAM and system chip
JP4596729B2 (ja) * 2001-12-26 2010-12-15 ルネサスエレクトロニクス株式会社 半導体記憶装置及び書き込みと読み出しの制御方法
JP2003242793A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びそのデータ読み出し方法
JP4583703B2 (ja) * 2002-10-30 2010-11-17 ルネサスエレクトロニクス株式会社 半導体記憶装置
WO2004077448A1 (de) * 2003-02-27 2004-09-10 Infineon Technologies Ag Verfahren zum auslesen von uniform-channel-program-flash memory zellen
WO2004079746A1 (ja) 2003-03-04 2004-09-16 Fujitsu Limited 不揮発性半導体記憶装置
KR100576484B1 (ko) * 2003-12-09 2006-05-10 주식회사 하이닉스반도체 차동 데이터를 가지는 불휘발성 강유전체 메모리 장치
JP2005209914A (ja) * 2004-01-23 2005-08-04 Renesas Technology Corp 不揮発性半導体記憶装置
US7551466B2 (en) * 2006-02-23 2009-06-23 Micron Technology, Inc. Bit line coupling
US7633786B2 (en) * 2006-04-18 2009-12-15 Micron Technology, Inc. Couplings within memory devices and methods
KR100851546B1 (ko) * 2006-09-22 2008-08-11 삼성전자주식회사 비휘발성 기억 장치 및 그 동작 방법
US7719899B2 (en) * 2007-02-13 2010-05-18 Micron Technology, Inc. Circuits, systems and methods for driving high and low voltages on bit lines in non-volatile memory
KR100897603B1 (ko) * 2007-06-20 2009-05-14 삼성전자주식회사 반도체 메모리 장치
DE102007030842B4 (de) * 2007-07-03 2015-05-21 Austriamicrosystems Ag Speicheranordnung und Verfahren zum Speichern
JP2008066744A (ja) * 2007-11-05 2008-03-21 Fujitsu Ltd 半導体記憶装置
JP4907563B2 (ja) * 2008-01-16 2012-03-28 パナソニック株式会社 半導体記憶装置
JP2010079953A (ja) * 2008-09-24 2010-04-08 Toshiba Corp 半導体記憶装置
US8130556B2 (en) 2008-10-30 2012-03-06 Sandisk Technologies Inc. Pair bit line programming to improve boost voltage clamping
KR101800447B1 (ko) 2011-03-23 2017-11-23 삼성전자주식회사 증폭 회로, 그것을 갖는 출력 회로, 비휘발성 메모리 장치, 메모리 시스템, 및 메모리 카드, 그리고 그것의 데이터 출력 방법
JP5605298B2 (ja) * 2011-04-27 2014-10-15 富士通セミコンダクター株式会社 半導体記憶装置
US9905315B1 (en) * 2017-01-24 2018-02-27 Nxp B.V. Error-resilient memory device with row and/or column folding with redundant resources and repair method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122080A (ja) * 1993-08-31 1995-05-12 Sony Corp 半導体不揮発性記憶装置
US5555521A (en) * 1994-06-14 1996-09-10 Sanyo Electric Co., Ltd Method of operating the semiconductor memory storing analog data and analog data storing apparatus
JP3160160B2 (ja) * 1994-09-28 2001-04-23 シャープ株式会社 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120979B2 (en) 2008-11-17 2012-02-21 Samsung Electronics Co., Ltd. Semiconductor memory devices having hierarchical bit-line structures

Also Published As

Publication number Publication date
JPH08203291A (ja) 1996-08-09
JP3570038B2 (ja) 2004-09-29
US5822248A (en) 1998-10-13

Similar Documents

Publication Publication Date Title
KR960019315A (ko) 불휘발성 반도체 메모리장치
CA1185369A (en) Electrically erasable programmable read-only memory
KR0145224B1 (ko) 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로
KR960003398B1 (ko) 소거모드시에 워드선에 부전압을 인가하는 행디코더회로를 갖춘 불휘발성 반도체기억장치
KR950015395A (ko) 불휘발성 반도체 메모리장치
US20030002344A1 (en) Programming method for non-volatile semiconductor memory device
KR940010355A (ko) 반도체 불휘발성 메모리의 데이타 기입 및 데이타 소거방법
KR910019060A (ko) 불휘발성 반도체 기억장치
KR970029865A (ko) Nand구조 셀을 갖는 플레시 eeprom
US20070014157A1 (en) Semiconductor device including memory cells and current limiter
KR920008928A (ko) 1개의 트랜지스터 메모리 셀의 어레이를 갖고 있는 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리
US20030002343A1 (en) Programming method for non-volatile semiconductor memory device
US5748531A (en) Common source line control circuit for preventing snap back breakdown
US8842475B2 (en) Configuration memory
JPH10312694A (ja) 半導体不揮発性メモリおよびそのための電源回路
KR950020749A (ko) 반도체 불휘발성 기억장치
KR960005620A (ko) 비휘발성 메모리
KR920015379A (ko) Eeprom 및 eeprom 독출 방법
US20080130367A1 (en) Byte-Erasable Nonvolatile Memory Devices
KR100639827B1 (ko) Ｅｅｐｒｏｍ 응용을 위한 1 트랜지스터 셀
KR930005031A (ko) 낸드형 플래쉬 메모리의 과도 소거 방지 장치 및 방법
KR0147240B1 (ko) 바이어스 제어 회로를 갖는 반도체 메모리 디바이스
US6922357B2 (en) Non-volatile semiconductor memory device
US7630242B2 (en) Nonvolatile semiconductor memory device
KR940010356A (ko) 메모리셀의 정보소거방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid