KR950015395A - 불휘발성 반도체 메모리장치 - Google Patents

불휘발성 반도체 메모리장치 Download PDF

Info

Publication number
KR950015395A
KR950015395A KR1019930025961A KR930025961A KR950015395A KR 950015395 A KR950015395 A KR 950015395A KR 1019930025961 A KR1019930025961 A KR 1019930025961A KR 930025961 A KR930025961 A KR 930025961A KR 950015395 A KR950015395 A KR 950015395A
Authority
KR
South Korea
Prior art keywords
control gate
voltage
ground
selection signal
block
Prior art date
Application number
KR1019930025961A
Other languages
English (en)
Other versions
KR960008823B1 (en
Inventor
임영호
서강덕
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR93025961A priority Critical patent/KR960008823B1/ko
Priority to US08/350,162 priority patent/US5568420A/en
Priority to JP29703194A priority patent/JP3741735B2/ja
Publication of KR950015395A publication Critical patent/KR950015395A/ko
Priority to US08/658,438 priority patent/US5617353A/en
Priority to US08/658,455 priority patent/US5661682A/en
Application granted granted Critical
Publication of KR960008823B1 publication Critical patent/KR960008823B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치에 관한 것으로, 특히 난드구조로된 셀들을 가지는 블휘발성 반도체 메모리장치에 관한 것으로서, 각 메모리블록들이 스트링선택신호 및 접지선택 신호를 공통으로 사용하고, 메모리블록 선택신호에 의해 제어게이트 구동신호가 공급되는 경로인 전달 트랜지스터의 턴온을 제어하도륵 하며, 각 전달 트랜지스터의 셀프부스팅작용에 의해 제어게이트 구동신호가 강하되지 않고 워드라인에 인가되도록 함으로써, 각 메모리블록을 구동하기 위한 주변회로를 감축할 수 있고 그로 인해 집적도가 향상되는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치 및 그 동작 방법을 제공한다.

Description

불휘발성 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 블록디코딩 회로를 가지는 EEPROM의 일부회로도.
제4도는 제3도에 도시한 EEPROM의 독출동작에 따른 동작파형도.

Claims (4)

  1. 비트라인 및 접지전압과 각각의 스트링선택수단 및 접지선택수단을 통하여 접속되고 워드라인들을 공유하는 적어도 2개의 난드셀 스트링으로 구성되고 하나의 난드셀 스트링은 서로의 채널이 직렬접속되고 각각의 게이트 단자가 대응하는 워드라인에 일대일 제어되는 미리 설정된 수의 메모리셀들로 구성되며 각 메모리셀들은 동작을 제어하는 제어게이트와 전하를 축적하는 플로팅게이트로 이루어지고 상기 워드라인들은 대응하는 전달 트랜지스터들의 채널을 통하여 제어게이트 구동신호를 입력하는 적어도 2개의 메모리블럭과, 상기 메모리블럭들 중 어느 하나를 선택하기 위한 블록선택신호를 출력하는 블록선택수단과, 상기 메모리블럭들에 공통으로 제어게이트 구동신호를 출력하는 제어게이트 구동수단을 구비하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치에 있어서, 상기 전달 트랜지스터들의 게이트단자들을 공통제어노드에 접속하고, 상기 공통 제어노드에 상기 블록선택수단에서 출력되는 블록선택신호를 인가함으로써 메모리블록이 활성화됨을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도테 메모리장치.
  2. 비트라인 및 접지전압과 각각의 스트링선택수단 및 접지선택수단을 통하여 접속되고 워드라인들을 공유하는 적어도 2개의 난드셀 스트링으로 구성되고 하나의 난드셀 스트링은 서로의 채널이 직렬접속되고 각각의 게이트단자가 대응하는 워드라인에 일대일 제어되는 미리 설정된 수의 메모리셀들로 구성되며 각 메모리셀들은 동작을 제어하는 제어게이트와 전하를 축적하는 플로팅 게이트로 이루어지고 상기 워드라인들은 대응하는 전달 트랜지스터들의 채널을 통하여 제어게이트 구동신호를 입력하는 적어도 2개의 메모리블럭과, 상기 메모리블럭들중 어느 하나를 선택하기 위한 블록선택신호를 출력하는 블록선택수단과, 상기 메모리블럭들에 공통으로 제어게이트 구동신호를 출력하는 제어게이트 구동수단을 구비하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치에 있어서, 상기 제어게이트 구동수단이 상기 스트링선택신호 및 접지선택신호를 각 메모리블록에 공통으로 공급하구 상기 전달 트랜지스터들의 게이트 단자들을 공통제어노드에 접속하고, 상기 공통제어노드에 상기 블록선택수단에서 출력되는 블록선택신호를 인가함으로써 메모리블록이 활성화됨을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도테 메모리장치.
  3. 미리 설정된 갯수의 난드셀 스트링으로 구성되고 하나의 난드셀 스트링은 서로의 채널이 직렬접속되고 각각의 게이트단자가 대응하는 워드라인에 일대일 제어되는 미리 설정된 수의 메모리셀들로 구성되며 각 메모리셀들은 동작을 제어하는 제어게이트와 전하를 축적하는 플로팅게이트로 이루어지는 메모리블럭을 구비하며, 상기 난드셀 스트링들은 비트라인 및 접지전압과 각각의스트링 선택수단 및 접지 선택수단을 통하여 접속되고 워드라인들을 공유하고, 상기 난드셀 스트링들 각각의 스트링선택수단과 접지선택수단들은 각각 스트링선택신호 및 접지전압선택신호를 공통으로 인가받으며, 상기 워드라인들은 일대일로 대응하는 전달 트랜지스터들의 채널을 통하여 제어게이트 구동신호를 공급받는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치의 독출방법에 있어서, 상기 전달 트랜지스터들의 게이트단자들의 공통접속노드에 블록선택신호인 제1전압을 인가하고 그에 대응하는 제어게이트 구동신호들은 기준전위를 인가함으로써 전달게이트들의 게이트단자와 소오스단자 사이에 존재하는 졍션캐피시터 를 상기 제1전압으로 충전하는 제 1과정과, 독출동작에 따라 선택된 워드라인에 대응하는 제어게이트 구동신호를 제외한 나머지 제어게이트 구동신호들을 상기 제1전압보다 높은 제2전압으로 인가함에 의해 비선택된 워드라인에 대응하는 전달트랜지스터들의 게이트단자 전압이 상기 제2전압보다 높아지도록 용량커플링시키는 제2과정을 구비함을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘 발성 반도체 메모리장치의 독출방법.
  4. 미리 설정된 갯수의 난드셀 스트링으로 구성되고 하나의 난드셀 스트링은 서로의 채널이 직렬접속되고 각각의 게이트단자가 대응하는 워드라인에 일대일 제어되는 미리 설정된 수의 메모리셀들로 구성되며 각 메모리셀들은 동작을 제어하는 제어 게이트와 전하를 축적하는 플로팅게이트로 이루어지는 메모리블럭을 구비하며, 상기 난드셀 스트링들은 비트라인 및 접지전압과 각각의 스트링선택수단 및 접지선택수단을 통하여 접속되고 워드라인들을 공유하며, 상기 난드셀 스트링들 각각의 스트링선택수단과 접지선택수단들은 각각 ㄱ 스트링선택신호 및 접지전압선택신호를 공통으로 인가받고, 상기 워드라인들은 일대일로 대응하는 전달 트랜지스터들의 채널을 통하여 제어게이트 구성신호를 공급받는 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리장치의 독출 방법에 있어서, 각 메모리블록에 상기 스트링선택신호 및 접지선택신호가 상기 제어게이트 구동수단으로부터 각 메모리블록에 공통으로 인가되고 상기 전달 트랜지스터들의 게이트단자들의 공통접속노드에 블록선택신호인 제1전압을 인가하고 그에 대응하는 제어게이트 구동신호들은 기준전위를 인가함으로써 전달게이트들의 게이트단자와 소오스단자 사이에 존재하는 졍션캐패시터를 상기 제 1전압으로 충전하는 제 1과정과, 독출동작에 따라 선택된 워드라인에 대응하는 제어게이트 구동신호를 제외한 나머지 제어게이트 구동신호들을 상기 제1전압보다 높은 제2전압으로 인가함에 의해 비선택된 워드라인에 대응하는 전달트랜지스터들의 게이트단자 전압이 상기 제2전압 보다 높아지도록 용랑커플링시키는 제2과정을 구비함을 특징으로 하는 전기적으로 소거 및 프로그램 가능한 불휘
    발성 반도체 메모리장치의 독출방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR93025961A 1993-11-30 1993-11-30 Non-volatile semiconductor memory device KR960008823B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR93025961A KR960008823B1 (en) 1993-11-30 1993-11-30 Non-volatile semiconductor memory device
US08/350,162 US5568420A (en) 1993-11-30 1994-11-30 Nonvolatile semiconductor memory device
JP29703194A JP3741735B2 (ja) 1993-11-30 1994-11-30 不揮発性メモリ装置
US08/658,438 US5617353A (en) 1993-11-30 1996-06-05 Nonvolatile semiconductor memory device
US08/658,455 US5661682A (en) 1993-11-30 1996-06-05 Nonvolatile semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR93025961A KR960008823B1 (en) 1993-11-30 1993-11-30 Non-volatile semiconductor memory device

Publications (2)

Publication Number Publication Date
KR950015395A true KR950015395A (ko) 1995-06-16
KR960008823B1 KR960008823B1 (en) 1996-07-05

Family

ID=19369488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93025961A KR960008823B1 (en) 1993-11-30 1993-11-30 Non-volatile semiconductor memory device

Country Status (3)

Country Link
US (3) US5568420A (ko)
JP (1) JP3741735B2 (ko)
KR (1) KR960008823B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544743B2 (ja) * 1995-04-17 2004-07-21 株式会社東芝 半導体記憶装置
KR0145224B1 (ko) * 1995-05-27 1998-08-17 김광호 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로
KR0172441B1 (ko) * 1995-09-19 1999-03-30 김광호 불휘발성 반도체 메모리의 프로그램 방법
KR0169412B1 (ko) * 1995-10-16 1999-02-01 김광호 불휘발성 반도체 메모리 장치
US5673224A (en) * 1996-02-23 1997-09-30 Micron Quantum Devices, Inc. Segmented non-volatile memory array with multiple sources with improved word line control circuitry
KR100206709B1 (ko) * 1996-09-21 1999-07-01 윤종용 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
US5729491A (en) * 1996-11-12 1998-03-17 Samsung Electronics Co., Ltd. Nonvolatile integrated circuit memory devices having ground interconnect lattices with reduced lateral dimensions
JP3557078B2 (ja) * 1997-06-27 2004-08-25 株式会社東芝 不揮発性半導体記憶装置
JP3486079B2 (ja) * 1997-09-18 2004-01-13 株式会社東芝 半導体記憶装置
US5949718A (en) * 1997-12-17 1999-09-07 Advanced Micro Devices, Inc. Method and system for selected source during read and programming of flash memory
US6005804A (en) * 1997-12-18 1999-12-21 Advanced Micro Devices, Inc. Split voltage for NAND flash
KR100496797B1 (ko) * 1997-12-29 2005-09-05 삼성전자주식회사 반도체메모리장치의프로그램방법
JP3999900B2 (ja) * 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
US7126862B2 (en) * 2005-03-08 2006-10-24 Spansion Llc Decoder for memory device
KR100648289B1 (ko) * 2005-07-25 2006-11-23 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
JP4876522B2 (ja) * 2005-10-13 2012-02-15 ソニー株式会社 不揮発性半導体記憶装置
KR100704021B1 (ko) * 2005-11-08 2007-04-04 삼성전자주식회사 신뢰성을 향상시키는 불휘발성 반도체 메모리 장치의데이터 소거방법
US7545675B2 (en) * 2005-12-16 2009-06-09 Sandisk Corporation Reading non-volatile storage with efficient setup
US7369437B2 (en) * 2005-12-16 2008-05-06 Sandisk Corporation System for reading non-volatile storage with efficient setup
KR100854914B1 (ko) * 2007-04-06 2008-08-27 주식회사 하이닉스반도체 플래시 메모리 장치 및 이의 동작 방법
KR101301140B1 (ko) * 2007-07-13 2013-09-03 삼성전자주식회사 읽기 디스터브가 방지되는 불휘발성 반도체 메모리 장치 및그것의 읽기 방법
KR100965066B1 (ko) * 2008-03-28 2010-06-21 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 블록 선택 회로
KR101407361B1 (ko) * 2008-04-14 2014-06-13 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
JP5259242B2 (ja) * 2008-04-23 2013-08-07 株式会社東芝 三次元積層不揮発性半導体メモリ
JP5091788B2 (ja) * 2008-07-15 2012-12-05 株式会社東芝 Ｎａｎｄ型フラッシュメモリ
KR100967100B1 (ko) 2008-09-08 2010-07-01 주식회사 하이닉스반도체 반도체 메모리장치 및 이의 워드라인 구동방법
JP5491741B2 (ja) * 2009-01-30 2014-05-14 株式会社東芝 半導体記憶装置
JP2011044222A (ja) * 2009-07-22 2011-03-03 Toshiba Corp Ｎａｎｄ型フラッシュメモリ
US8614918B2 (en) 2011-05-02 2013-12-24 Micron Technology, Inc. Memory apparatus and methods
US8982625B2 (en) * 2012-08-31 2015-03-17 Micron Technology, Inc. Memory program disturb reduction
JP6333028B2 (ja) * 2013-04-19 2018-05-30 株式会社半導体エネルギー研究所 記憶装置及び半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270969A (en) * 1987-06-29 1993-12-14 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with nand cell structure
JP2732601B2 (ja) * 1987-11-18 1998-03-30 株式会社東芝 不揮発性半導体メモリ装置
US5295096A (en) * 1988-07-11 1994-03-15 Mitsubishi Denki Kabushiki Kaisha NAND type EEPROM and operating method therefor
US5088060A (en) * 1989-03-08 1992-02-11 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with NAND memory cell structure
US5075890A (en) * 1989-05-02 1991-12-24 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with nand cell
JP2862584B2 (ja) * 1989-08-31 1999-03-03 株式会社東芝 不揮発性半導体メモリ装置
US5197027A (en) * 1991-01-24 1993-03-23 Nexcom Technology, Inc. Single transistor eeprom architecture
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치

Also Published As

Publication number Publication date
JPH07192484A (ja) 1995-07-28
US5568420A (en) 1996-10-22
JP3741735B2 (ja) 2006-02-01
US5617353A (en) 1997-04-01
KR960008823B1 (en) 1996-07-05
US5661682A (en) 1997-08-26

Similar Documents

Publication Publication Date Title
KR950015395A (ko) 불휘발성 반도체 메모리장치
US8081522B2 (en) Page buffer circuit for electrically rewritable non-volatile semiconductor memory device and control method
US7453733B2 (en) Nonvolatile semiconductor memory device and a method of word lines thereof
KR101083680B1 (ko) 면적을 줄일 수 있는 반도체 집적 회로 장치
US20020036923A1 (en) Row decoder for a nonvolatile memory device
KR100609576B1 (ko) 플래쉬 메모리 소자의 블럭 스위치
US4710900A (en) Non-volatile semiconductor memory device having an improved write circuit
KR960019315A (ko) 불휘발성 반도체 메모리장치
TW326537B (en) Multi-state nonvolatile semiconductor memory device and its driving methods
KR20010055368A (ko) 낸드형 플래쉬 메모리소자 및 그 구동방법
KR940018874A (ko) 불휘발성 반도체 기억장치
JPH06338193A (ja) 不揮発性半導体記憶装置
JP2007323808A (ja) 半導体記憶装置用ｘデコーダ
KR20010077866A (ko) 메모리 어레이의 면적을 축소할 수 있는 비휘발성 반도체기억 장치
KR950020749A (ko) 반도체 불휘발성 기억장치
KR100502132B1 (ko) 데이터 재기입이 고속인 불휘발성 반도체 기억 장치
US7508712B2 (en) Nonvolatile semiconductor memory device and control method thereof
KR940005694B1 (ko) 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 프로그램 최적화회로 및 방법
US6888754B2 (en) Nonvolatile semiconductor memory array with byte-program, byte-erase, and byte-read capabilities
US6166957A (en) Nonvolatile semiconductor memory device with a level shifter circuit
KR20030009294A (ko) Ｅｅｐｒｏｍ 응용을 위한 1-트랜지스터 셀
US4858187A (en) Programming implementation circuit
US7126862B2 (en) Decoder for memory device
US20070076513A1 (en) Decoder for memory device with loading capacitor
KR100407580B1 (ko) 낸드형 플래쉬 메모리 장치의 디코딩 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 18

EXPY Expiration of term